JP2010250707A - マイクロプロセッサ及びモリ破損チェック方法 - Google Patents
マイクロプロセッサ及びモリ破損チェック方法 Download PDFInfo
- Publication number
- JP2010250707A JP2010250707A JP2009101434A JP2009101434A JP2010250707A JP 2010250707 A JP2010250707 A JP 2010250707A JP 2009101434 A JP2009101434 A JP 2009101434A JP 2009101434 A JP2009101434 A JP 2009101434A JP 2010250707 A JP2010250707 A JP 2010250707A
- Authority
- JP
- Japan
- Prior art keywords
- variable
- area
- damage
- stack
- stack area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】マイクロプロセッサに含まれるRAMの変数領域及びスタック領域の全領域の破損チェックを行い、破損が確認された場合は安全に復帰させる。
【解決手段】RAM12の変数領域とスタック領域を個別に破損チェックし、変数領域で破損が確認され、所定の処理ループの繰り返し回数が予め定められた回数以上になったとき、CPU11がI/O13を介して警告信号を外部に出力する。LED21がこの警告信号に応答して点灯する。スタック領域で破損が確認された場合は、スタック領域の内容が破壊されていることによるプログラムの暴走を防ぐために、直ちにリセット回路14がマイクロプロセッサ1のリセットを行う。
【選択図】図1
【解決手段】RAM12の変数領域とスタック領域を個別に破損チェックし、変数領域で破損が確認され、所定の処理ループの繰り返し回数が予め定められた回数以上になったとき、CPU11がI/O13を介して警告信号を外部に出力する。LED21がこの警告信号に応答して点灯する。スタック領域で破損が確認された場合は、スタック領域の内容が破壊されていることによるプログラムの暴走を防ぐために、直ちにリセット回路14がマイクロプロセッサ1のリセットを行う。
【選択図】図1
Description
本発明は、変数領域とスタック領域を有するRAMとCPUを備えるマイクロプロセッサ及びモリ破損チェック方法に関するものである。
マイクロプロセッサに搭載されているRAM(Random Access Memory)は、プログラム実行時にデータを一時的に記憶する作業用領域である変数領域と、サブルーチン読み出しや割り込み処理を行う際にCPU(Central Processing Unit:中央処理装置)のレジスタの内容を一時的に退避させておくためのスタック領域に分けられる。
一般的には、マイクロプロセッサのリセット及びスタート時にRAMの破損チェックが行われる。特にRAMのスタック領域については、既にデータがスタックされている領域(スタック消費量)を調べ、使用されていないスタック領域のみが破損チェックの対象となっていた。
しかし、スタック消費量は、プログラムに依存するために固定的ではない。従って、プログラムが変わる毎にスタック消費量を調べ、コード変更等を行う必要があった。また、スタック領域のうち使用されている領域は破損チェックが行われないため、スタック領域の使用されている領域に破損があった場合はその破損は検出されず、マイクロプロセッサが誤動作や暴走する懸念があった。
本発明は、上記の問題を解決するためになされたもので、RAMの変数領域及びスタック領域の全領域の破損チェックを行い、破損が確認された場合は安全に復帰できるようにすることを目的とする。
請求項1に記載の発明のマイクロプロセッサは、変数領域及びスタック領域を有する記憶部と、前記変数領域の破損確認を行い、前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に前記スタック領域の破損確認を行う中央処理装置と、を備える。
請求項5に記載の発明のメモリ破損チェック方法は、変数領域及びスタック領域を有する記憶部のメモリ破損チェック方法であって、前記変数領域の破損確認を行う変数領域確認ステップと、前記変数領域の破損が確認されなかった場合、前記スタック領域のデータを前記変数領域にコピーした後に前記スタック領域の破損確認を行うスタック領域確認ステップと、を有する。
従来、スタック領域のうち使用されている領域は破損確認が行われないため、スタック領域の使用されている領域に破損があった場合はその破損は検出されず、マイクロプロセッサが誤動作や暴走する原因となっていた。
しかし、スタック領域の内容を変数領域にコピーした後にスタック領域の破損確認を行うことで、変数領域とスタック領域の全領域の破損確認を行うことができ、スタック領域の破損によるマイクロプロセッサの誤動作や暴走を防ぐことができる。
請求項2に記載の発明は、請求項1に記載のマイクロプロセッサであって、前記中央処理装置は、
前記変数領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記変数領域は正常、一致していなければ前記変数領域は破損していると判断する変数領域確認部と、
前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に、前記スタック領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記スタック領域は正常、一致していなければ前記スタック領域は破損していると判断するスタック領域確認部と、を有する。
前記変数領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記変数領域は正常、一致していなければ前記変数領域は破損していると判断する変数領域確認部と、
前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に、前記スタック領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記スタック領域は正常、一致していなければ前記スタック領域は破損していると判断するスタック領域確認部と、を有する。
請求項6に記載の発明は、請求項5に記載のメモリ破損チェック方法であって、前記変数領域確認ステップは、前記変数領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記変数領域は正常、一致していなければ前記変数領域は破損していると判断するステップであり、
前記スタック領域確認ステップは、前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に、前記スタック領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記スタック領域は正常、一致していなければ前記スタック領域は破損していると判断するステップである。
前記スタック領域確認ステップは、前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に、前記スタック領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記スタック領域は正常、一致していなければ前記スタック領域は破損していると判断するステップである。
これらの構成によれば、スタック領域の内容を変数領域にコピーした後にスタック領域の破損確認を行うことで、変数領域とスタック領域の全領域の破損確認を行うことができ、スタック領域の破損によるマイクロプロセッサの誤動作や暴走を防ぐことができる。
請求項3に記載の発明は、請求項1又は請求項2に記載のマイクロプロセッサであって、前記スタック領域確認部が前記スタック領域の破損を確認した場合、当該マイクロプロセッサを初期状態にリセットするリセット部を更に備える。
スタック領域で破損が確認された場合は、スタック領域の内容が破壊されている可能性が高く、プログラムの暴走が懸念される。従って、リセット部がマイクロプロセッサのリセットを行って記憶部の内容を初期状態に戻すことによって、マイクロプロセッサを安全に復帰させることができる。
請求項4に記載の発明は、請求項1乃至請求項3のいずれかに記載のマイクロプロセッサであって、前記変数領域確認部は、前記変数領域の破損を確認した場合、前記変数領域の破損確認を繰り返し行うものであり、前記変数領域の破損確認の繰り返し回数が予め定められた回数以上になったとき、前記変数領域が破損していることを報知する報知部を更に備える。
変数領域確認部は、変数領域の破損を確認した場合は再び破損確認を行うため、回復不能な破損である場合は破損確認が無限に繰り返されて行われることになる。しかし、技術者はマイクロプロセッサ内で破損確認が無限に繰り返されて行われていることに気付きにくい。そこで、破損確認の繰り返し回数が予め定められた回数以上になったときに報知部が報知することによって、簡単な構成で技術者に変数領域が破損していることを認識させることができる。
この発明によれば、スタック領域の内容を変数領域にコピーした後にスタック領域の破損確認を行うことで、変数領域とスタック領域の全領域の破損確認を行うことができ、スタック領域の破損によるマイクロプロセッサの誤動作や暴走を防ぐことができる。
以下、図面に基づいて本発明の一実施形態に係るマイクロプロセッサ及びモリ破損チェック方法を説明する。図1は、本実施の形態におけるマイクロプロセッサ1の機能ブロック図である。マイクロプロセッサ1は、CPU11、RAM12、入出力装置(以下「I/O」という)13、リセット回路14と、これらのデバイスを繋ぐバス15によって構成されている。
CPU11は、I/O13を介して取り込んだ指示信号等に応じて外部の記憶装置に記憶されたプログラムを読み出して処理を実行し、マイクロプロセッサ1と接続されている外部装置への指示信号の出力やデータ転送等を行うことにより、外部装置を制御するものである。
I/O13は、CPU11と外部装置との間に介在し、CPU11から出力された指示信号やデータを取り込んで外部装置へ出力し、また、外部装置から出力された信号やデータを取り込んでCPU11へ出力する。LED21は、CPU11の指示によってI/O13から出力される警告信号に応答して点灯する。
リセット回路14は、CPU11の暴走時等にマイクロプロセッサ1全体を初期状態にリセットするためのものであり、例えば、パワーオンリセット回路とCPU11の暴走を監視するためのウォッチドッグタイマ(以下、「WDT」という)等を有する。CPU11の暴走は、WDTのタイマのオーバーフローによって検知され、この検知を受けて、パワーオンリセット回路がマイクロプロセッサ1のリセットを行う。
バス15は、CPU11、RAM12、I/O13及びリセット回路14を電気的に接続するものであり、アドレスバス、データバス等を含む。
RAM12は、CPU11がプログラムを実行する際にデータやアドレス等を格納するためのワークメモリであり、プログラム実行時にデータを一時的に記憶する変数領域と、サブルーチン読み出しや割り込み処理を行う際にCPU11のレジスタの内容を一時的に退避させておくためのスタック領域に分けられる。
RAM12は、一般的には、マイクロプロセッサ1のリセット及びスタート時に破損チェックが行われる。しかし、従来は、スタック領域については、既にデータがスタックされている領域(スタック消費量)を調べ、使用されていないスタック領域のみが破損チェックの対象となっていた。スタック消費量は、プログラムに依存するために固定的ではない。従って、プログラムが変わる毎にスタック消費量を調べ、コード変更等を行う必要があり、破損チェックを行うためのプログラムが複雑化するという問題があった。また、スタック領域の使用されている領域は破損チェックが行われないため、使用されている領域に破損があった場合はその破損は検出されず、マイクロプロセッサが誤動作や暴走する懸念があった。
そこで、本発明では、RAM12のスタック領域のデータを変数領域に一時退避させることにより、変数領域及びスタック領域の全領域について破損チェックを行う方法を提案する。図2〜7は、本実施の形態におけるRAM12の破損チェック処理の流れを示したフローチャートである。破損チェック処理を示すプログラムは、スタック領域を消費しないようにするため、1つのプログラム内で行い、関数呼び出しは極力避け、プログラムの先頭で割り込み禁止処理を行うことが望ましい。
尚、図に示すフローチャートにおいて、pVariable及びpStackは変数である。(pVariable)は、RAM12におけるpVariableの示すアドレスの内容であり、(pStack)は、RAM12におけるpStackの示すアドレスの内容を指す。
まず、CPU11は、変数pVariableにRAM12の変数領域開始アドレスを入力し(ステップS11)、変数pVariableの示すアドレスに0x55555555を格納する(ステップS12)。尚、0x55555555は一例であり、RAM12の破損チェックを行う為に有効な数値であれば、他でも良い。
次に、CPU11は変数pVariableに1加算し(ステップS13)、変数pVariableが変数領域終了アドレスに達していなければ(ステップS14;NO)、ステップS12へ処理を移行する。こうして、CPU11はRAM12における変数領域全てに0x55555555の数値を格納する。
変数pVariableが変数領域終了アドレスに達したら(ステップS14;YES)、CPU11は変数pVariableに変数領域開始アドレスを入力し(ステップS15)、変数pVariableの示すアドレスの内容が0x55555555であるか否かを判別する(ステップS16)。変数pVariableの示すアドレスの内容が0x55555555でない場合(ステップS16;NO)、変数領域が破損していると見なし、CPU11はステップS11へ処理を移行する。変数pVariableの示すアドレスの内容が0x55555555である場合(ステップS16;YES)、CPU11は変数pVariableに1加算し(ステップS17)、変数pVariableが変数領域終了アドレスに達していなければ(ステップS18;NO)、ステップS16へ処理を移行する。
変数pVariableが変数領域終了アドレスに達したら(ステップS18;YES)、CPU11は変数pVariableに変数領域開始アドレスを入力し(ステップS19)、変数pVariableの示すアドレスに0xAAAAAAAAを格納する(ステップS20)。尚、0xAAAAAAAAは0x55555555の各桁の論理を逆にした数値であり、RAM12の破損チェックを行う為に有効な数値であれば、他でも良い。
次に、CPU11は変数pVariableに1加算し(ステップS21)、変数pVariableが変数領域終了アドレスに達していなければ(ステップS22;NO)、ステップS20へ処理を移行する。こうして、RAM12における変数領域全てに0xAAAAAAAAの数値を格納する。
変数pVariableが変数領域終了アドレスに達したら(ステップS22;YES)、CPU11は変数pVariableに変数領域開始アドレスを入力し(ステップS23)、変数pVariableの示すアドレスの内容が0xAAAAAAAAであるか否かを判別する(ステップS24)。変数pVariableの示すアドレスの内容が0xAAAAAAAAでない場合(ステップS24;NO)、変数領域が破損していると見なし、CPU11はステップS11へ処理を移行する。変数pVariableの示すアドレスの内容が0xAAAAAAAAである場合(ステップS24;YES)、CPU11は変数pVariableに1加算し(ステップS25)、変数pVariableが変数領域終了アドレスに達していなければ(ステップS26;NO)、ステップS24へ処理を移行する。以上が変数領域の破損チェックに関する処理である。
尚、変数領域で破損が見つかった場合、CPU11はステップS11へ処理を移行して、もう一度変数領域に0x55555555や0xAAAAAAAAを格納して、破損チェックを繰り返して行うことになる。つまり、回復不可能な破損である場合、CPU11はこの処理を無限に繰り返すことになり、技術者はCPU11内でこの処理が無限に繰り返されていることに気付きにくい。
そこで、CPU11は変数領域の破損が見つかったことによるステップS11へ処理移行の回数(繰り返し回数)をカウントし、その回数が予め定められた回数以上になったとき、I/O13を介して警告信号を外部に出力する。LED21がこの警告信号に応答して点灯することにより、簡単な構成で技術者に変数領域が破損していることを認識させることができる。尚、繰り返し回数の他に、変数領域の破損確認が始まると同時にタイマーをスタートさせ、タイマーが予め定められた時間に達した時点で、破損確認が繰り返し行われていると判断し、CPU11はI/O13を介して警告信号をLED21へ出力するようにしてもよい。
次に、CPU11は、変数pVariableに変数領域開始アドレスを入力し(ステップS27)、更に変数pStackにスタック領域開始アドレスを入力し(ステップS28)、変数pVariableの示すアドレスに変数pStackの示すアドレスの内容を格納する(ステップS29)。そして、CPU11は、変数pVariable及び変数pStackに1加算し(ステップS30)、変数pStackがスタック領域終了アドレスに達していなければ(ステップS31;NO)、ステップS29へ処理を移行する。こうして、スタック領域の内容を変数領域に一時退避させる。
変数pStackがスタック領域終了アドレスに達したら(ステップS31;YES)、CPU11は変数pStackにスタック領域開始アドレスを入力し(ステップS32)、変数pStackの示すアドレスに0x55555555を格納する(ステップS33)。次に、CPU11は変数pStackに1加算し(ステップS34)、変数pStackがスタック領域終了アドレスに達していなければ(ステップS35;NO)、ステップS33へ処理を移行する。こうして、スタック領域全てに0x55555555の数値を格納する。
変数pStackがスタック領域終了アドレスに達したら(ステップS35;YES)、CPU11は変数pStackにスタック領域開始アドレスを入力し(ステップS36)、変数pStackの示すアドレスの内容が0x55555555であるか否かを判別する(ステップS37)。変数pStackの示すアドレスの内容が0x55555555でない場合(ステップS37;NO)、スタック領域が破損していると見なし、CPU11はリセット回路14にパワーオンリセットを行わせるための指示信号を出力する(ステップS57)。
変数pStackの示すアドレスの内容が0x55555555である場合(ステップS37;YES)、CPU11は変数pStackに1加算し(ステップS38)、変数pStackがスタック領域終了アドレスに達していなければ(ステップS39;NO)、ステップS37へ処理を移行する。
変数pStackがスタック領域終了アドレスに達していたら(ステップS39;YES)、CPU11は変数pStackにスタック領域開始アドレスを入力し(ステップS40)、変数pStackの示すアドレスに0xAAAAAAAAを格納する(ステップS41)。続いて、CPU11は変数pStackに1加算し(ステップS42)、変数pStackがスタック領域終了アドレスに達していなければ(ステップS43;NO)、ステップS41へ処理を移行する。こうして、スタック領域全てに0xAAAAAAAAの数値を格納する。
変数pStackがスタック領域終了アドレスに達していたら(ステップS43;YES)、CPU11は変数pStackにスタック領域開始アドレスを入力し(ステップS44)、変数pStackの示すアドレスの内容が0xAAAAAAAAであるか否かを判別する(ステップS45)。変数pStackの示すアドレスの内容が0xAAAAAAAAでない場合(ステップS45;NO)、スタック領域が破損していると見なし、CPU11はリセット回路14にパワーオンリセットを行わせるための指示信号を出力する(ステップS57)。
変数pStackの示すアドレスの内容が0xAAAAAAAAである場合(ステップS45;YES)、CPU11は変数pStackに1加算し(ステップS46)、変数pStackがスタック領域終了アドレスに達していなければ(ステップS47;NO)、ステップS45へ処理を移行する。以上がスタック領域の破損チェックに関する処理である。
そして、CPU11は、変数pVariableに変数領域開始アドレスを入力し(ステップS48)、更に変数pStackにスタック領域開始アドレスを入力し(ステップS49)、変数pStackの示すアドレスに変数pVariableの示すアドレスの内容を格納する(ステップS50)。そして、CPU11は、変数pVariable及び変数pStackに1加算し(ステップS51)、変数pStackがスタック領域終了アドレスに達していなければ(ステップS52;NO)、ステップS50へ処理を移行する。こうして、変数領域に一時退避されていた内容が、再びスタック領域に格納される。
尚、スタック領域で破損が見つかった場合、(1)変数領域にコピーしたスタック領域の内容が既に破壊されている、(2)変数領域にコピーしたスタック領域の内容は正しくても、変数領域からスタック領域に格納した時点で内容が破壊される、(3)外乱にて異常を検出した後、次の破損チェック時に正常と判断した場合に、変数領域にコピーしたスタック領域の内容が破壊されている、ことが懸念される。従って、スタック領域の内容を常に正しいものとするために、スタック領域で破損が見つかった場合は直ちにマイクロプロセッサ1のパワーオンリセットを行う。尚、リセットの方法は、パワーオンリセット以外であってもよい。
続いて、CPU11は、変数pVariableに変数領域開始アドレスを入力し(ステップS53)、変数pVariableの示すアドレスに0x00000000を格納する(ステップS54)。次に、CPU11は変数pVariableに1加算し(ステップS55)、変数pVariableが変数領域終了アドレスに達していなければ(ステップS56;NO)、ステップS54へ処理を移行する。こうして、RAM12における変数領域全てをゼロクリアする。
なお、上記0x55555555及び0xAAAAAAAAは、特許請求の範囲でいう予め定められたデータの一例である。
また、上記において、CPU11が、特許請求の範囲でいう変数領域確認部及びスタック領域確認部として機能する。
以上、説明したように、RAM12の変数領域とスタック領域を個別に破損チェックし、変数領域で破損が確認され、所定の処理ループの繰り返し回数が予め定められた回数以上になったとき、CPU11がI/O13を介して警告信号を外部に出力する。LED21がこの警告信号に応答して点灯することにより、簡単な構成で技術者に変数領域が破損していることを認識させることができる。
そして、スタック領域で破損が確認された場合は、スタック領域の内容が破壊されていることによるプログラムの暴走を防ぐために、直ちにリセット回路14がマイクロプロセッサ1のリセットを行うことによって、マイクロプロセッサ1を安全に復帰させることができる。
尚、本実施の形態では、本発明に係る報知部を、警告信号を出力するI/O13としたが、報知部をLED21とし、マイクロプロセッサ1としてLED21を含めた構成としてもよい。
1 マイクロプロセッサ
11 CPU(中央処理装置)
12 RAM(記憶部)
13 I/O(報知部)
14 リセット回路(リセット部)
15 バス
21 LED(報知部)
11 CPU(中央処理装置)
12 RAM(記憶部)
13 I/O(報知部)
14 リセット回路(リセット部)
15 バス
21 LED(報知部)
Claims (6)
- 変数領域及びスタック領域を有する記憶部(12)と、
前記変数領域の破損確認を行い、前記変数領域の破損が確認されなかった場合、前記スタック領域のデータを前記変数領域にコピーした後に前記スタック領域の破損確認を行う中央処理装置(11)と、
を備えたマイクロプロセッサ。 - 前記中央処理装置(11)は、
前記変数領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記変数領域は正常、一致していなければ前記変数領域は破損していると判断する変数領域確認部(11)と、
前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に、前記スタック領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記スタック領域は正常、一致していなければ前記スタック領域は破損していると判断するスタック領域確認部(11)と、
を有する請求項1に記載のマイクロプロセッサ。 - 前記スタック領域確認部(11)が前記スタック領域の破損を確認した場合、当該マイクロプロセッサ(1)を初期状態にリセットするリセット部(14)を更に備えた請求項1又は請求項2に記載のマイクロプロセッサ。
- 前記変数領域確認部(11)は、前記変数領域の破損を確認した場合、前記変数領域の破損確認を繰り返し行うものであり、
前記変数領域の破損確認の繰り返し回数が予め定められた回数以上になったとき、前記変数領域が破損していることを報知する報知部(13)を更に備える請求項1乃至請求項3のいずれかに記載のマイクロプロセッサ。 - 変数領域及びスタック領域を有する記憶部(12)のメモリ破損チェック方法であって、
前記変数領域の破損確認を行う変数領域確認ステップと、
前記変数領域の破損が確認されなかった場合、前記スタック領域のデータを前記変数領域にコピーした後に前記スタック領域の破損確認を行うスタック領域確認ステップと、
を有するメモリ破損チェック方法。 - 前記変数領域確認ステップは、前記変数領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記変数領域は正常、一致していなければ前記変数領域は破損していると判断するステップであり、
前記スタック領域確認ステップは、前記変数領域の破損が確認されなかった場合、前記スタック領域の内容を前記変数領域にコピーした後に、前記スタック領域の全領域に予め定められたデータを書き込んで、当該書き込まれたデータを読み出し、当該読み出したデータが前記予め定められたデータと一致していたら前記スタック領域は正常、一致していなければ前記スタック領域は破損していると判断するステップである請求項5に記載のメモリ破損チェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009101434A JP2010250707A (ja) | 2009-04-17 | 2009-04-17 | マイクロプロセッサ及びモリ破損チェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009101434A JP2010250707A (ja) | 2009-04-17 | 2009-04-17 | マイクロプロセッサ及びモリ破損チェック方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010250707A true JP2010250707A (ja) | 2010-11-04 |
Family
ID=43312935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009101434A Pending JP2010250707A (ja) | 2009-04-17 | 2009-04-17 | マイクロプロセッサ及びモリ破損チェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010250707A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014155228A1 (en) * | 2013-03-29 | 2014-10-02 | International Business Machines Corporation | A primary memory module with a record of usage history and applications of the primary memory module to a computer system |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108492A (ja) * | 1991-10-17 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 電子楽器 |
JP2007257271A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | メモリ診断方法、マイクロコンピュータシステム及びプログラム |
-
2009
- 2009-04-17 JP JP2009101434A patent/JP2010250707A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05108492A (ja) * | 1991-10-17 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 電子楽器 |
JP2007257271A (ja) * | 2006-03-23 | 2007-10-04 | Fujitsu Ltd | メモリ診断方法、マイクロコンピュータシステム及びプログラム |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014155228A1 (en) * | 2013-03-29 | 2014-10-02 | International Business Machines Corporation | A primary memory module with a record of usage history and applications of the primary memory module to a computer system |
GB2527010A (en) * | 2013-03-29 | 2015-12-09 | Ibm | A primary memory module with a record of usage history and applications of the primary memory module to a computer system |
GB2527010B (en) * | 2013-03-29 | 2016-09-07 | Ibm | A primary memory module with a record of usage history and applications of the primary memory module to a computer system |
US9501427B2 (en) | 2013-03-29 | 2016-11-22 | International Business Machines Corporation | Primary memory module with record of usage history |
US10268598B2 (en) | 2013-03-29 | 2019-04-23 | International Business Machines Corporation | Primary memory module with record of usage history |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5535547B2 (ja) | セキュアメモリインターフェース | |
JP2007188315A (ja) | デバイス故障検出装置、制御方法、及びプログラム | |
EP2770507B1 (en) | Memory circuits, method for accessing a memory and method for repairing a memory | |
CN107491373A (zh) | 一种任务栈溢出监测方法及*** | |
US10108469B2 (en) | Microcomputer and microcomputer system | |
JP4941954B2 (ja) | データエラー検出装置およびデータエラー検出方法 | |
JP2018067047A (ja) | 制御装置 | |
JP5561791B2 (ja) | 情報処理装置、情報処理方法、及び情報処理プログラム | |
JP2010181990A (ja) | データプロセッサ | |
JP2010250707A (ja) | マイクロプロセッサ及びモリ破損チェック方法 | |
JP4812699B2 (ja) | 電源制御装置 | |
JP6332134B2 (ja) | メモリ診断回路 | |
JP4535316B2 (ja) | 端末フェールセーフシステム、端末フェールセーフ方法および端末フェールセーフプログラム | |
JP6904918B2 (ja) | 制御装置およびそのデータ書き込み方法 | |
JP4983806B2 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
JP2007064762A (ja) | 半導体装置、テストモード制御回路 | |
JP2007265157A (ja) | I/o装置の障害検出システム、及び、方法 | |
JP2006318105A (ja) | 監視システム | |
JP2005051911A (ja) | ディジタル保護リレーの制御装置 | |
JP2021189864A (ja) | 車両用電子制御装置及び車両制御方法 | |
JP2003150449A (ja) | 携帯電話装置 | |
JP4543505B2 (ja) | マイクロコンピュータの制御方法及び異常監視装置 | |
JPH0581138A (ja) | マイクロプログラム制御装置 | |
JP2010056744A (ja) | 情報処理装置、画像形成装置及びプログラム | |
JPH06214831A (ja) | 中央処理装置の異常検出装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121016 |