JP2010250035A - 表示装置の製造方法、表示装置及び電子機器 - Google Patents
表示装置の製造方法、表示装置及び電子機器 Download PDFInfo
- Publication number
- JP2010250035A JP2010250035A JP2009098613A JP2009098613A JP2010250035A JP 2010250035 A JP2010250035 A JP 2010250035A JP 2009098613 A JP2009098613 A JP 2009098613A JP 2009098613 A JP2009098613 A JP 2009098613A JP 2010250035 A JP2010250035 A JP 2010250035A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- adhesive film
- semiconductor element
- mounting
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Combinations Of Printed Boards (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
【課題】理想寸法よりも大きな外形寸法の接着フィルムを用いて基板に半導体素子を実装する場合に、接着フィルムの余剰部を逃がすためのスペースを基板上に確保する場合に比べて、半導体素子及び配線基板の実装に必要となる領域を縮小する。
【解決手段】本発明は、表示領域E1と非表示領域E2を有する駆動基板3と、駆動基板3の非表示領域E2に接着フィルム7を用いて実装された半導体素子5と、駆動基板3の非表示領域E2に半導体素子5と並んで実装された配線基板6とを備える表示装置を製造する場合に、駆動基板3の非表示領域E2に接着フィルム8を介して配線基板6を実装する第1の実装工程と、駆動基板3の非表示領域E2に接着フィルム7を貼り付けた後、実装済みの配線基板6と並べて駆動基板3の非表示領域E2に半導体素子5を実装する第2の実装工程とを行なう。
【選択図】図1
【解決手段】本発明は、表示領域E1と非表示領域E2を有する駆動基板3と、駆動基板3の非表示領域E2に接着フィルム7を用いて実装された半導体素子5と、駆動基板3の非表示領域E2に半導体素子5と並んで実装された配線基板6とを備える表示装置を製造する場合に、駆動基板3の非表示領域E2に接着フィルム8を介して配線基板6を実装する第1の実装工程と、駆動基板3の非表示領域E2に接着フィルム7を貼り付けた後、実装済みの配線基板6と並べて駆動基板3の非表示領域E2に半導体素子5を実装する第2の実装工程とを行なう。
【選択図】図1
Description
本発明は、基板を用いて構成される表示装置とその製造方法、及び電子機器に関する。
一般に、液晶表示装置の表示パネルは、2枚の基板で液晶をサンドイッチ状に挟み込んだ構造になっている。液晶を挟持する2枚の基板のうち、一方の基板は他方の基板よりも外形寸法が大きいため、2枚の基板を貼り合わせると、外形寸法が大きい一方の基板の一部が他方の基板から張り出した状態となる。このように他方の基板から張り出す一方の基板の張り出し領域に、半導体素子及び配線基板を実装したものが知られている(例えば、特許文献1を参照)。
図12は従来の液晶表示装置の構成例を示す斜視図であり、図13は同側断面図である。図示した液晶表示装置51の表示パネル52は、それぞれ矩形をなす2枚の基板53,54を用いて構成されている。一方の基板53は駆動基板となっており、他方の基板54は対向基板となっている。
駆動基板53と対向基板54は、図示しない液晶を介して対向する状態に貼り合わせられている。駆動基板53には、半導体素子55と配線基板56が実装されている。半導体素子55は、接着フィルム57を用いて実装されている。配線基板56は、接着フィルム58を用いて実装されている。
図14は液晶表示装置を製造する場合に適用される実装工程のフロー図である。図示のように、実装工程F100は、第1の実装工程F101と、第2の実装工程F102とに分かれている。第1の実装工程F101は、表示パネル52の駆動基板53に半導体素子55を実装する工程であって、貼り付け工程F101aと、仮圧着工程F101bと、本圧着工程F101cとを有している。第2の実装工程F102は、表示パネル52の駆動基板53に配線基板56を実装する工程であって、貼り付け工程F102aと、本圧着工程F102bとを有している。
まず、第1の実装工程F101について説明する。貼り付け工程F101aでは、半導体素子55の実装位置に対応して駆動基板53に接着フィルム57を貼り付ける。仮圧着工程F101bでは、貼り付け工程F101aで貼り付けた接着フィルム57上の所定位置に半導体素子55を位置決めして仮付けする。本圧着工程F101cでは、仮圧着工程F101bで仮圧着した半導体素子55を駆動基板53に押し付けるように高温の圧着ヘッドで加圧及び加熱する。
次に、第2の実装工程F102について説明する。貼り付け工程F102aでは、配線基板56に形成されている電極の位置に対応して当該FPC基板56の電極形成面に接着フィルム58を貼り付ける。本圧着工程F102bでは、貼り付け工程F102aで接着フィルム58を貼り付けた配線基板56を、駆動基板53の所定位置に位置決めした後、加圧及び加熱により駆動基板53に圧着する。
以上述べた実装工程F100のなかで、第1の実装工程F101の貼り付け工程F101aでは、半導体素子55の実装位置を接着フィルム57で確実に覆うために、半導体素子55の外形寸法よりも大きな外形寸法を有する接着フィルム57を用いる必要がある。その場合、理想的には、接着フィルム57の製造上の寸法公差や、接着フィルム57の貼り付けに用いる設備の精度に依存する貼り付け公差などを考慮した余剰寸法を、半導体素子55の外形寸法に上乗せした寸法で接着フィルム57の外形寸法を規定すればよい。
ところが、接着フィルム57の外形寸法は、半導体素子55の外形寸法に合わせて自由に変えることができない状況にある。その理由は、接着フィルム57を製造する場合に、フィルムの外形寸法(幅、長さ)が、フィルム製造設備の都合で複数の種類に限定されるためである。具体的には、シート状に作られた接着フィルム素材を、フィルム製造設備の1つとなるカッターで裁断する場合に、裁断によって得られる接着フィルムの外形寸法は、カッターの種類(寸法)によって決まる。裁断用のカッターは、接着フィルムの外形寸法の種類ごとに専用品が用意されている。したがって、接着フィルム57を製造する場合は、理想とする接着フィルム57の外形寸法に適合する専用のカッターがない場合もあり得る。
そのような場合に、例えば専用のカッターを新たに作製するとなると、そのための作製費用に加えて、フィルム製造設備の条件出しや調整などに多大な労力を要する。このため従来では、理想とされる外形寸法(以下、「理想寸法」とも記す)よりも大きな外形寸法の接着フィルム57を用いて、半導体素子55を実装している。
しかしながら、理想寸法よりも大きな接着フィルム57を用いて半導体素子55を実装する場合は、半導体素子55の実装位置の周囲に生じる余剰なフィルム部分を逃がすためのスペースを駆動基板53上に確保する必要がある。接着フィルム57の余剰部を対向基板54側に逃がす場合は、接着フィルム57を駆動基板53に貼り付けるときに、接着フィルム57の一部が対向基板54に干渉(接触)することで、接着フィルム57の貼り付け不良や貼り付け位置のずれなどが生じる。このため、接着フィルム57の余剰部を対向基板54側に逃がすことはできない。
一方、接着フィルム57の余剰部を配線基板56側に逃がす場合は、配線基板56の実装位置にかからないように接着フィルム57の余剰部を配置する必要がある。このため、半導体素子55及び配線基板56の並び方向においては、接着フィルム57の余剰寸法分を見込んで、駆動基板53の面内に半導体素子55の実装位置と配線基板56の実装位置を設定する必要がある。したがって、半導体素子55と配線基板56を実装するのに必要な領域が広くなってしまう。
一例として、半導体素子55及び配線基板56の並び方向を各部材の幅方向と定義し、チップ幅が1140μmの半導体素子55を実装する場合を考える。この場合、接着フィルム57の理想的な幅寸法を“チップ幅+200μm”で規定すると、接着フィルム57の理想的な幅寸法は1340μmとなる。これに対して、フィルム製造上の理由により、理想とする1340μm幅の接着フィルム57が存在せず、それよりも大きな接着フィルムで理想寸法に最も近いフィルム幅が1800μmであったと仮定する。そうした場合は、1800μm幅の接着フィルム57を使用して半導体素子55を駆動基板53に実装することになる。
このため、対向基板54の貼り合わせ位置に干渉することなく、半導体素子55の実装位置を接着フィルム57で確実に覆うためには、各部材の寸法公差や設備の能力などを考慮して、各部材間の距離を例えば図15のように設定する必要がある。図15においては、対向基板54の端部から200μmの距離を隔てた位置に接着フィルム57の一方の端部を配置し、かつ配線基板56の端部から200μmの距離を隔てた位置に接着フィルム57の他方の端部を配置している。そして、対向基板54と半導体素子55の間の離間距離を、接着フィルム57の余剰寸法を含めて550μmに設定している。また、半導体素子55と配線基板56の間の離間距離を、接着フィルム57の余剰寸法を含めて510μmに設定している。このため、対向基板54と配線基板56の間の離間距離は、2200μmとなっている。
これに対して、理想とする1340μm幅の接着フィルム57を使用した場合は、接着フィルム57に余剰寸法が生じない。このため、図16に示すように、対向基板54と半導体素子55の間の離間距離と、半導体素子55と配線基板56の間の離間距離を、いずれも300μmに設定することができる。したがって、対向基板54と配線基板56の間の離間距離は、1800μm幅の接着テープを使用する場合に比べて460μm短い1740μmとなる。
本発明に係る表示装置の製造方法は、表示領域と非表示領域を有する基板と、前記基板の非表示領域に接着フィルムを用いて実装された半導体素子と、前記基板の非表示領域に前記半導体素子と並んで実装された配線基板とを備える表示装置を製造する場合に、前記基板の非表示領域に前記配線基板を実装する第1の実装工程と、前記基板の非表示領域に前記接着フィルムを貼り付けた後、前記第1の実装工程で実装した前記配線基板と並べて前記基板の非表示領域に前記半導体素子を実装する第2の実装工程とを行なう。
本発明に係る表示装置の製造方法においては、理想寸法よりも大きな外形寸法の接着フィルムを用いて基板に半導体素子を実装する場合に、当該接着フィルムの余剰部を逃がすためのスペースを基板上に確保する必要がなくなる。このため、半導体素子の実装に用いられる接着フィルムの外形寸法によらず、基板の非表示領域において半導体素子の実装位置と配線基板の実装位置を決めることが可能となる。
本発明に係る表示装置は、表示領域と非表示領域を有する基板と、前記基板の非表示領域に接着フィルムを用いて実装された半導体素子と、前記基板の非表示領域に前記半導体素子と並んで実装された配線基板とを備え、前記接着フィルムは、前記半導体素子の実装位置に対応して前記基板の非表示領域に貼り付けられるとともに、当該接着フィルムの一部は、前記基板の非表示領域に実装された前記配線基板の上に重なる状態で配置された構成となっている。また、本発明に係る電子機器は、上記構成の表示装置を有する。
本発明に係る表示装置とこれを有する電子機器においては、理想寸法よりも大きな外形寸法の接着フィルムを用いて基板に半導体素子を実装する場合に、当該接着フィルムの一部を配線基板の上に重ねることで、当該接着フィルムの余剰部を逃がす。これにより、接着フィルムの余剰部を逃がすためのスペースを基板上に確保する必要がなくなる。このため、半導体素子の実装に用いられる接着フィルムの外形寸法によらず、基板の非表示領域において半導体素子の実装位置と配線基板の実装位置を決めることが可能となる。
本発明によれば、理想寸法よりも大きな外形寸法の接着フィルムを用いて基板に半導体素子を実装する場合に、接着フィルムの余剰部を逃がすためのスペースを基板上に確保する場合に比べて、半導体素子及び配線基板の実装に必要となる領域を縮小することができる。
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。なお、本発明の技術的範囲は以下に記述する実施の形態に限定されるものではなく、発明の構成要件やその組み合わせによって得られる特定の効果を導き出せる範囲において、種々の変更や改良を加えた形態も含む。
本発明の実施の形態については、以下の順序で説明する。
1.表示装置の構成
2.表示装置の製造方法
3.適用例
1.表示装置の構成
2.表示装置の製造方法
3.適用例
<1.表示装置の構成>
図1は本発明の実施の形態に係る液晶表示装置の構成例を示す斜視図であり、図2は同側断面図である。図示した液晶表示装置1の表示パネル2は、それぞれ矩形をなす2枚の基板3,4を用いて構成されている。一方の基板3は、相対的に外形寸法の大きい駆動基板となっており、他方の基板4は、相対的に外形寸法の小さい対向基板となっている。駆動基板3と対向基板4は、それぞれガラス基板を用いて構成されている。駆動基板3には、例えば薄膜トランジスタを含む画素回路やこれに繋がる配線パターンなどが形成されている。対向基板4には、例えば、画素単位で赤,緑,青に色分けされたカラーフィルタ層などが形成されている。カラーフィルタ層が形成される対向基板4は、カラーフィルタ基板とも呼ばれる。
図1は本発明の実施の形態に係る液晶表示装置の構成例を示す斜視図であり、図2は同側断面図である。図示した液晶表示装置1の表示パネル2は、それぞれ矩形をなす2枚の基板3,4を用いて構成されている。一方の基板3は、相対的に外形寸法の大きい駆動基板となっており、他方の基板4は、相対的に外形寸法の小さい対向基板となっている。駆動基板3と対向基板4は、それぞれガラス基板を用いて構成されている。駆動基板3には、例えば薄膜トランジスタを含む画素回路やこれに繋がる配線パターンなどが形成されている。対向基板4には、例えば、画素単位で赤,緑,青に色分けされたカラーフィルタ層などが形成されている。カラーフィルタ層が形成される対向基板4は、カラーフィルタ基板とも呼ばれる。
駆動基板3と対向基板4は、図示しない液晶を介して対向する状態に貼り合わせられている。駆動基板3と対向基板4との間には、図示しない球状又は柱状のスペーサの介在により、隙間が確保されている。これに対して、液晶は、駆動基板3と対向基板4との間にスペーサによって確保される隙間に封入されている。駆動基板3と対向基板4を貼り合わせた状態では、駆動基板3の一部が対向基板4から張り出しており、当該張り出した部分に半導体素子5と配線基板6が実装されている。
半導体素子5は、例えば、液晶表示装置1の表示パネル2を駆動する駆動回路(垂直駆動回路、水平駆動回路など)を構成するものである。半導体素子5は、例えば、平面視矩形のICチップ、LSIチップ等によって構成されるものである。半導体素子5は、ベアチップの状態で駆動基板3に実装されている。また、半導体素子5は、図示しない電極が形成されている面を下向きにした、いわゆるフェースダウンの状態で駆動基板3に実装されている。
配線基板6は、例えば、フレキシブルプリント配線基板などによって構成されるものである。フレキシブルプリント配線基板は、薄いフィルム状の絶縁基板に配線パターンを形成することで基板全体に柔軟性(可撓性)をもたせた配線基板である。フレキシブルプリント配線基板用の絶縁基板としては、例えば、ポリエステルフィルム、ポリイミドフィルムなどの樹脂フィルムが用いられる。また、フレキシブルプリント配線基板用の配線パターンとしては、例えば、銅の配線パターンが用いられる。配線基板6の端部には、駆動基板3との電気的な接続のための端子(不図示)が形成されている。
ここで、駆動基板3を平面的に見たときの全領域のうち、駆動基板3と対向基板4を貼り合わせたときに、両基板が重なり合う領域を表示領域E1と定義し、それ以外の領域を非表示領域E2と定義する。そうした場合、駆動基板3の表示領域E1は、対向基板4との貼り合わせ領域に相当するものとなり、駆動基板3の非表示領域E2は、対向基板4からはみ出した部分の領域に相当するものとなる。このため、駆動基板3の表示領域E1の面積は、対向基板4の面積に一致したものとなり、駆動基板3の非表示領域E2の面積は、駆動基板3の平面積から表示領域E1の面積を差し引いた値になる。また、駆動基板3の面内では、表示領域E1と非表示領域E2が互いに隣接した位置関係になる。ちなみに、表示パネル2で実際に画像(映像)が表示される領域を有効表示領域と定義すると、この有効表示領域は、駆動基板3と対向基板4を接合する枠状のシール材よりも内側の領域となる。このため、有効表示領域の面積は対向基板4の面積よりも狭くなる。
半導体素子5は、接着フィルム7を用いて駆動基板3の非表示領域E2に実装されている。半導体素子5は、駆動基板3の両面のうち、対向基板4が貼り合わせられている面と同じ面上に実装されている。すなわち、駆動基板3の一方の面を第1の主面3aと定義し、同他方の面を第2の主面3bと定義すると、対向基板4は駆動基板3の第1の主面3aに貼り合わせられ、それと同じ面上に対向基板4と並んで半導体素子5が実装されている。半導体素子5の実装位置は、駆動基板3の第1の主面3a内で、対向基板4の貼り合わせ位置と配線基板6の実装位置の間に設定されている。半導体素子5の実装位置とは、駆動基板3の第1の主面3aにおける非表示領域E2内で、駆動基板3と配線基板6を電気的かつ機械的に接続するために、予め決められた位置をいう。半導体素子5の実装位置は、当該半導体素子5の全部を駆動基板3の上に重ねて実装することから、当該半導体素子5の外形寸法に相当する寸法で規定されるものとなる。
配線基板6は、接着フィルム8を用いて駆動基板3の非表示領域E2に実装されている。配線基板6は、駆動基板3の第1の主面3a上に実装されている。つまり、駆動基板3の第1の主面3a上には、対向基板4及び半導体素子5と並んで配線基板6が実装されている。配線基板6の実装位置は、半導体素子5及び配線基板6の並び方向において、半導体素子5よりも駆動基板3の端部寄りに設定されている。配線基板6の実装位置とは、駆動基板3の第1の主面3aにおける非表示領域E2内で、駆動基板3と配線基板6を電気的かつ機械的に接続するために、予め決められた位置をいう。配線基板6の実装位置は、当該配線基板6の一部(端部)を駆動基板3の上に重ねて実装することから、当該配線基板6の外形寸法よりも小さい寸法で規定されるものとなる。
接着フィルム7は、半導体素子5の実装位置に対応して駆動基板3の非表示領域E2に貼り付けられている。接着フィルム7の外形寸法は、半導体素子5の外形寸法よりも大きく設定されている。そして、駆動基板3の非表示領域E2内では、半導体素子5の実装位置を覆う状態で、接着フィルム7が駆動基板3の第1の主面3aに貼り付けられている。半導体素子5は、接着フィルム7を介して駆動基板3の第1の主面3a上に実装されている。また、半導体素子5は、接着フィルム7の外縁部よりも内側(フィルム中心側)に収まるように配置されている。このため、半導体素子5の全周にわたって接着フィルム7の一部が半導体素子5の外側にはみ出した状態になっている。
また、配線基板6の実装位置側にはみ出す接着フィルム7の一部7aは、駆動基板3の非表示領域E2に実装されている配線基板6の上に重なる状態で配置されている。さらに詳述すると、半導体素子5の実装位置とその周辺では接着フィルム7が駆動基板3の第1の主面3aに貼り付けられているが、配線基板6の実装位置側にはみ出す接着フィルム7の一部7aは、駆動基板3の第1の主面3aに貼り付けられていない。具体的には、接着フィルム7の一部7aは、駆動基板3の第1の主面3aから浮いた状態(離間した状態)で斜めに折れ曲がり、この折れ曲がり部分が配線基板6の上に乗り上げるように重なっている。そして、接着フィルム7は、その一部7aを除いて、駆動基板3の第1の主面3aに貼り付けられている。
接着フィルム8は、配線基板6の実装位置に対応して駆動基板3の非表示領域E2に貼り付けられている。駆動基板3の第1の主面3aには、配線基板6の実装位置に合わせて複数の電極が形成されている。接着フィルム8は、それらの電極形成部を含む配線基板6の実装位置に合わせて駆動基板3の第1の主面3aに貼り付けられている。配線基板6は、接着フィルム8を介して駆動基板3の第1の主面3a上に実装されている。
接着フィルム7,8としては、異方性導電フィルム(Anisotropic Conductive Film)を用いることができる。異方性導電フィルムは、絶縁性の樹脂中に導電性の粒子を分散させたものである。このため、異方性導電フィルムは、厚み方向に導電性を有し、それと直交する面方向に絶縁性を有するものとなっている。
接着フィルム7としては、異方性導電フィルムに限らず、非導電フィルム(Non-Conductive Film)を用いることもできる。非導電フィルムは、導電性の粒子を含まない、絶縁性の樹脂で形成されるものである。
<2.表示装置の製造方法>
続いて、本発明の実施の形態に係る液晶表示装置の製造方法について説明する。
続いて、本発明の実施の形態に係る液晶表示装置の製造方法について説明する。
[実装工程]
図3は本発明の実施の形態に係る液晶表示装置を製造する場合に適用される実装工程のフロー図である。図示のように、実装工程F10は、第1の実装工程F11と、第2の実装工程F12とに分かれている。第2の実装工程F12は、第1の実装工程F11の後に行なわれる。
図3は本発明の実施の形態に係る液晶表示装置を製造する場合に適用される実装工程のフロー図である。図示のように、実装工程F10は、第1の実装工程F11と、第2の実装工程F12とに分かれている。第2の実装工程F12は、第1の実装工程F11の後に行なわれる。
[第1の実装工程]
まず、第1の実装工程F11について説明する。第1の実装工程F11は、駆動基板3の非表示領域E2に配線基板6を実装する工程であって、駆動基板3に半導体素子5を実装する前に行なわれる。第1の実装工程F11は、上記図3に示すように、貼り付け工程11aと、本圧着工程11bとを有する。第1の実装工程F11で採用する実装方式は、駆動基板3がガラス基板であるとすると、ガラス基板上にフィルム状の配線基板6を実装することから、FOG(film on glass)実装方式とも呼ばれる。
まず、第1の実装工程F11について説明する。第1の実装工程F11は、駆動基板3の非表示領域E2に配線基板6を実装する工程であって、駆動基板3に半導体素子5を実装する前に行なわれる。第1の実装工程F11は、上記図3に示すように、貼り付け工程11aと、本圧着工程11bとを有する。第1の実装工程F11で採用する実装方式は、駆動基板3がガラス基板であるとすると、ガラス基板上にフィルム状の配線基板6を実装することから、FOG(film on glass)実装方式とも呼ばれる。
[貼り付け工程]
貼り付け工程F11aでは、図4(A)に示すように、配線基板6に形成されている端子の位置に対応して当該配線基板6の端部(端子形成部位)に接着フィルム8を貼り付ける。このとき、接着フィルム8の端部と配線基板6の端部を揃える。これにより、配線基板6に形成されている端子が接着フィルム8で覆われた状態となる。
貼り付け工程F11aでは、図4(A)に示すように、配線基板6に形成されている端子の位置に対応して当該配線基板6の端部(端子形成部位)に接着フィルム8を貼り付ける。このとき、接着フィルム8の端部と配線基板6の端部を揃える。これにより、配線基板6に形成されている端子が接着フィルム8で覆われた状態となる。
[本圧着工程]
本圧着工程F11bでは、図4(B)に示すように、上記貼り付け工程F11aで接着フィルム8を貼り付けた配線基板6を、駆動基板3の所定位置に位置決めした後、加圧及び加熱により駆動基板3に圧着(本圧着)する。これにより、駆動基板3に対して配線基板6が電気的かつ機械的に接続された状態となる。
本圧着工程F11bでは、図4(B)に示すように、上記貼り付け工程F11aで接着フィルム8を貼り付けた配線基板6を、駆動基板3の所定位置に位置決めした後、加圧及び加熱により駆動基板3に圧着(本圧着)する。これにより、駆動基板3に対して配線基板6が電気的かつ機械的に接続された状態となる。
[第2の実装工程]
次に、第2の実装工程F12について説明する。第2の実装工程F12は、駆動基板3の非表示領域E2に半導体素子5を実装する工程であって、駆動基板3に配線基板6を実装した後に行なわれる。第2の実装工程F12は、上記図3に示すように、貼り付け工程F12aと、仮圧着工程F12bと、本圧着工程F12cとを有する。第2の実装工程F12で採用する実装方式は、駆動基板3がガラス基板であるとすると、ガラス基板上にチップ状の半導体素子5を実装することから、COG(chip on glass)実装方式とも呼ばれる。
次に、第2の実装工程F12について説明する。第2の実装工程F12は、駆動基板3の非表示領域E2に半導体素子5を実装する工程であって、駆動基板3に配線基板6を実装した後に行なわれる。第2の実装工程F12は、上記図3に示すように、貼り付け工程F12aと、仮圧着工程F12bと、本圧着工程F12cとを有する。第2の実装工程F12で採用する実装方式は、駆動基板3がガラス基板であるとすると、ガラス基板上にチップ状の半導体素子5を実装することから、COG(chip on glass)実装方式とも呼ばれる。
[貼り付け工程]
貼り付け工程F12aでは、図5(A)に示すように、半導体素子5の実装位置に対応して駆動基板3の非表示領域E2に接着フィルム7を貼り付ける。半導体素子5の実装位置は、半導体素子5と電気的に接続するために駆動基板3に形成された電極の位置に合わせて決まる。接着フィルム7の貼り付けに際しては、半導体素子5の実装位置を接着フィルム7で確実に覆うために、少なくとも半導体素子5の実装位置よりも広い面積をもって駆動基板3の第1の主面3aに接着フィルム7を貼り付ける。
貼り付け工程F12aでは、図5(A)に示すように、半導体素子5の実装位置に対応して駆動基板3の非表示領域E2に接着フィルム7を貼り付ける。半導体素子5の実装位置は、半導体素子5と電気的に接続するために駆動基板3に形成された電極の位置に合わせて決まる。接着フィルム7の貼り付けに際しては、半導体素子5の実装位置を接着フィルム7で確実に覆うために、少なくとも半導体素子5の実装位置よりも広い面積をもって駆動基板3の第1の主面3aに接着フィルム7を貼り付ける。
具体的な貼り付け方法としては、例えば、次のような方法が用いられる。セパレータのついた異方性導電フィルムからなる接着フィルム7を使用する場合は、当該セパレータ付きの接着フィルム7を表示パネル2の駆動基板3の上方に配置し、そこで半導体素子5の実装位置に合わせて接着フィルム7を位置決めする。次に、接着フィルム7の上から図示しないヘッドを下ろして、接着フィルム7をヘッドと一緒に下降させることにより、接着フィルム7を駆動基板3に貼り付ける。ヘッドの大きさは、対向基板4の貼り合わせ位置や配線基板6の実装位置に干渉しない大きさになっている。次に、接着フィルム7からセパレータを剥がす。
その際、半導体素子5の実装位置からはみ出す接着フィルム7の余剰部のうち、配線基板6の実装位置に干渉するほど接着フィルム7の一部7aが大きくはみ出す場合は、当該接着フィルム7の一部7aを、配線基板6の上に乗り上げるように重ね合わせる。これにより、接着フィルム7の一部7aは、上記第1の実装工程F11で駆動基板3に実装した配線基板6の上に重なった状態となる。この場合、配線基板6及び接着フィルム8を合わせた厚み寸法は、対向基板4の厚み寸法に比較して十分に小さい。このため、配線基板6の上に接着フィルム7の一部7aを重ねた状態で、駆動基板3に接着フィルム7を貼り付けても、接着フィルム7の貼り付け不良や貼り付け位置のずれなどが生じる恐れはない。また、接着フィルム7の一部7aが配線基板6の実装位置に干渉するほど大きくはみ出さない場合は、接着フィルム7の一部7aを配線基板6の上に重ねることなく駆動基板3に貼り合わせる。その場合は、接着フィルム7全体が駆動基板3に貼り付けられることになる。
[仮圧着工程]
仮圧着工程F12bでは、図5(B)に示すように、貼り付け工程F12aで貼り付けた接着フィルム7上の所定位置に半導体素子5を位置決めして仮付けする。具体的には、例えば、半導体素子5を図示しないヘッドで保持し、その状態で半導体素子5を駆動基板3の上方で位置決めした後、ヘッドの下降により半導体素子5を接着フィルム7に押し付ける。これにより、駆動基板3に形成されている電極とこれに対応して半導体素子5に形成されている電極の位置が合わせられる。また、駆動基板3の非表示領域E2には、先に実装した配線基板6と並べて半導体素子5が実装される。
仮圧着工程F12bでは、図5(B)に示すように、貼り付け工程F12aで貼り付けた接着フィルム7上の所定位置に半導体素子5を位置決めして仮付けする。具体的には、例えば、半導体素子5を図示しないヘッドで保持し、その状態で半導体素子5を駆動基板3の上方で位置決めした後、ヘッドの下降により半導体素子5を接着フィルム7に押し付ける。これにより、駆動基板3に形成されている電極とこれに対応して半導体素子5に形成されている電極の位置が合わせられる。また、駆動基板3の非表示領域E2には、先に実装した配線基板6と並べて半導体素子5が実装される。
[本圧着工程]
本圧着工程F12cでは、仮圧着工程F12bで仮圧着した半導体素子5を駆動基板3に押し付けるように高温の圧着ヘッドで加圧及び加熱する。これにより、半導体素子5が接着フィルム7の接着作用により駆動基板3に強固に接合された状態となる。仮圧着工程F12bで使用するヘッドと、本圧着工程F12cで使用するヘッド(圧着ヘッド)は、共通のヘッドであってもよいし、別個のヘッドであってもよい。
本圧着工程F12cでは、仮圧着工程F12bで仮圧着した半導体素子5を駆動基板3に押し付けるように高温の圧着ヘッドで加圧及び加熱する。これにより、半導体素子5が接着フィルム7の接着作用により駆動基板3に強固に接合された状態となる。仮圧着工程F12bで使用するヘッドと、本圧着工程F12cで使用するヘッド(圧着ヘッド)は、共通のヘッドであってもよいし、別個のヘッドであってもよい。
以上述べた実装工程F10のなかで、第1の実装工程F11では、駆動基板3の非表示領域E2に接着フィルム8を貼り付けた後、当該接着フィルム8を介して駆動基板3の非表示領域E2に配線基板6を実装する。また、第1の実装工程F11の後で行なわれる第2の実装工程F12では、駆動基板3の非表示領域E2に接着フィルム7を貼り付けた後、当該接着フィルム7を介して駆動基板3の非表示領域E2に半導体素子5を実装する。また、第2の実装工程F12では、第1の実装工程F11で実装した配線基板6と並べて駆動基板3の非表示領域E2に半導体素子5を実装する。また、第2の実装工程F12では、第1の実装工程F11で実装した配線基板6の上に接着フィルム7の一部7aを重ねた状態で、駆動基板3の非表示領域E2に接着フィルム7を貼り付ける。
このような製造方法を採用すれば、半導体素子5及び配線基板6の並び方向において、両者(5,6)の間に接着フィルム7の余剰部を逃がすためのスペースを確保する必要がなくなる。したがって、駆動基板4と半導体素子5の間の離間距離や、半導体素子5と配線基板6の間の離間距離を、理想とする外形寸法の接着フィルム7を使用した場合と同じ寸法に設定することができる。
例えば、接着フィルム7の理想的な幅寸法が、“チップ幅+200μm”で規定されるものとすると、チップ幅が1140μmの半導体素子5を実装する場合は、接着フィルム7の理想的な幅寸法が1340μmとなる。この場合、理想する1340μm幅の接着フィルム7が存在せず、それよりも大きな接着フィルムで理想寸法に最も近いフィルム幅が1800μmであったと仮定する。そうした場合は、1800μm幅の接着フィルム7を使用して半導体素子5を駆動基板3に実装することになる。
このため、対向基板4の貼り合わせ位置に干渉することなく、半導体素子5の実装位置を接着フィルム7で確実に覆うためには、各部材の寸法公差や設備の能力などを考慮して、各部材間の距離を例えば図6のように設定する必要がある。図6においては、対向基板4の端部から200μmの距離を隔てた位置に接着フィルム7の一方の端部を配置している。このため、対向基板4と半導体素子5との間の離間距離を300μmに設定している。また、半導体素子5と配線基板6との間の離間距離は、対向基板4と半導体素子5の間の離間距離と同じ300μmに設定している。また、半導体素子5の実装位置から配線基板6側にはみ出す接着フィルム7の一部(余剰部)7aは、配線基板6の上に重なっている。
このように接着フィルム7の一部7aを配線基板6の上に重ねた状態で、接着フィルム7の余剰部を配線基板6側に逃がすことにより、次のような効果が得られる。すなわち、理想とする1340μm幅よりも大きい1800μm幅の接着フィルム7を使用した場合でも、理想とする1340μm幅の接着フィルムを使用した場合(図16を参照)と同様に、部材間の離間距離を設定することができる。具体的には、対向基板4と半導体素子5との間の離間距離と、半導体素子5と配線基板6との間の離間距離を、それぞれ300μmに設定することができる。このため、理想寸法よりも大きい1800μm幅の接着テープを使用しているにもかかわらず、対向基板4と配線基板6の間の離間距離は、理想とする1340μm幅の接着テープを使用した場合と同様に1740μmとなる。したがって、上記図15に示す実装形態と比べて、対向基板4と配線基板6の間の離間距離を460μm短縮することができる。
その結果、液晶表示装置の狭額縁化を実現することができる。また、単位面積あたりのパネル基板材料から作り出せる表示パネルの個数を増やすことができる。このため、液晶表示装置のコストダウンを図ることができる。また、接着フィルム7の一部7aを配線基板6の上に重ねることで、両者の位置的な干渉が許容されるため、接着フィルム7の外形寸法に依存することなく、半導体素子5や配線基板6の実装位置を決めることができる。さらに、半導体素子5や配線基板6の実装位置を決めるにあたって、接着フィルム7の寸法(フィルム幅)の公差を考慮しなくても済む。
本発明に係る表示装置は、液晶表示装置だけでなく、他の平面型表示装置、例えば有機EL(Electro Luminescence)表示装置にも適用可能である。また、駆動基板3の1辺だけに非表示領域を有するものだけでなく、駆動基板3の2辺以上に非表示領域を有するものにも適用可能である。また、駆動基板3の非表示領域に実装される半導体素子5の個数は、1個に限らず、複数個であってもよい。同様に、駆動基板3の非表示領域に実装されるFPC基板6の個数も、1個に限らず、複数個であってもよい。
<3.適用例>
本発明に係る表示装置は様々な電子機器に適用可能である。例えば、電子機器に入力された映像信号、又は、電子機器内で生成した映像信号を、画像又は映像として表示するあらゆる分野の電子機器の表示装置に適用可能である。具体的には、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどに適用可能である。以下に、本発明が適用される電子機器の一例について説明する。
本発明に係る表示装置は様々な電子機器に適用可能である。例えば、電子機器に入力された映像信号、又は、電子機器内で生成した映像信号を、画像又は映像として表示するあらゆる分野の電子機器の表示装置に適用可能である。具体的には、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなどに適用可能である。以下に、本発明が適用される電子機器の一例について説明する。
図7は第1適用例となるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101に本発明の表示装置を適用可能である。
図8は第2適用例となるデジタルカメラを示す図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112に本発明の表示装置を適用可能である。
図9は第3適用例となるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123に本発明の表示装置を適用可能である。
図10は第4適用例となるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134に本発明の表示装置を適用可能である。
図11は第5適用例となる携帯端末装置、例えば携帯電話機を示す図である。図中の(A)は携帯電話機を開いた状態での正面図、(B)はその側面図である。また、図中の(C)は携帯電話機を閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含んでいる。そして、そのディスプレイ144やサブディスプレイ145に本発明の表示装置を適用可能である。
3…駆動基板、4…対向基板、5…半導体素子、6…配線基板、7…接着フィルム
Claims (5)
- 表示領域と非表示領域を有する基板と、
前記基板の非表示領域に接着フィルムを用いて実装された半導体素子と、
前記基板の非表示領域に前記半導体素子と並んで実装された配線基板と
を備える表示装置を製造する場合に、
前記基板の非表示領域に前記配線基板を実装する第1の実装工程と、
前記基板の非表示領域に前記接着フィルムを貼り付けた後、前記第1の実装工程で実装した前記配線基板と並べて前記基板の非表示領域に前記半導体素子を実装する第2の実装工程と
を行なう表示装置の製造方法。 - 前記第2の実装工程では、前記第1の実装工程で実装した前記配線基板の上に前記接着フィルムの一部を重ねる状態で、前記基板の非表示領域に前記接着フィルムを貼り付ける
請求項1記載の表示装置の製造方法。 - 表示領域と非表示領域を有する基板と、
前記基板の非表示領域に接着フィルムを用いて実装された半導体素子と、
前記基板の非表示領域に前記半導体素子と並んで実装された配線基板と
を備え、
前記接着フィルムは、前記半導体素子の実装位置に対応して前記基板の非表示領域に貼り付けられるとともに、当該接着フィルムの一部は、前記基板の非表示領域に実装された前記配線基板の上に重なる状態で配置されている
表示装置。 - 前記接着フィルムは、異方性導電フィルム又は非導電フィルムである
請求項3記載の表示装置。 - 表示領域と非表示領域を有する基板と、
前記基板の非表示領域に接着フィルムを用いて実装された半導体素子と、
前記基板の非表示領域に前記半導体素子と並んで実装された配線基板と
を備え、
前記接着フィルムは、前記半導体素子の実装位置に対応して前記基板の非表示領域に貼り付けられるとともに、当該接着フィルムの一部は、前記基板の非表示領域に実装された前記配線基板の上に重なる状態で配置されている
表示装置を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098613A JP2010250035A (ja) | 2009-04-15 | 2009-04-15 | 表示装置の製造方法、表示装置及び電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009098613A JP2010250035A (ja) | 2009-04-15 | 2009-04-15 | 表示装置の製造方法、表示装置及び電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010250035A true JP2010250035A (ja) | 2010-11-04 |
Family
ID=43312440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009098613A Pending JP2010250035A (ja) | 2009-04-15 | 2009-04-15 | 表示装置の製造方法、表示装置及び電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010250035A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896761B2 (en) | 2011-03-31 | 2014-11-25 | Kabushiki Kaisha Toshiba | Television receiver and electronic device |
CN110908161A (zh) * | 2018-08-27 | 2020-03-24 | 三星显示有限公司 | 显示装置 |
-
2009
- 2009-04-15 JP JP2009098613A patent/JP2010250035A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896761B2 (en) | 2011-03-31 | 2014-11-25 | Kabushiki Kaisha Toshiba | Television receiver and electronic device |
CN110908161A (zh) * | 2018-08-27 | 2020-03-24 | 三星显示有限公司 | 显示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113990209B (zh) | 一种显示模组及无缝拼接显示装置 | |
TW448550B (en) | Circuit board and display apparatus and electronic equipment using the same | |
CN101160020B (zh) | 柔性基板、具备其的电光装置以及电子设备 | |
JP3643110B2 (ja) | 液晶表示装置の製造方法 | |
JP4114483B2 (ja) | 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器 | |
JP2000260798A (ja) | 半導体装置、半導体装置の実装構造、液晶装置、および電子機器 | |
US10416509B2 (en) | Display panel, electronic device, and display panel fabrication method | |
CN111025793A (zh) | 一种显示面板及显示装置 | |
US20210104594A1 (en) | Display panel, preparation method thereof and display device | |
CN109116649B (zh) | 显示面板及显示装置 | |
JP2004061715A (ja) | 表示装置 | |
TW201322845A (zh) | 驅動印刷電路板及含有該印刷電路板的液晶顯示裝置 | |
US20170374740A1 (en) | Display device | |
WO2022179196A1 (zh) | 电路板及电子设备 | |
CN113763837A (zh) | 混接面板及拼接面板 | |
CN214851965U (zh) | 一种电路板及电子设备 | |
WO2016123911A1 (zh) | 一种显示装置及其制作方法 | |
WO2018043337A1 (ja) | 大型表示パネル及びその製造方法 | |
JP2006210809A (ja) | 配線基板および実装構造体、電気光学装置および電子機器 | |
JP2010250035A (ja) | 表示装置の製造方法、表示装置及び電子機器 | |
KR20090027580A (ko) | 표시 패널, 표시 패널 모듈 및 전자기기 | |
CN114550603B (zh) | 拼接屏、拼接屏制造方法和显示装置 | |
WO2016104351A1 (ja) | 実装基板の製造方法、及び実装基板の製造装置 | |
JP2010092959A (ja) | 実装基板、表示装置、および電子機器 | |
JPH0425523B2 (ja) |