JP2010245177A - 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 - Google Patents

Abstract

【課題】 撮像素子の受光面中央位置におけるウェル層の電位の揺らぎを抑制して、受光面中央位置付近と周辺位置との間の画素特性の差を抑制することが可能な撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び該撮像素子を有する撮像装置を提供する。
【解決手段】 図１（ｂ）に示すように、画素領域１４の上には、遮光性と導電性とを有する遮光膜１８が成膜される。遮光膜１８には、各フォトダイオード１６に対応する位置に開口部２０が形成されている。画素領域１４の中央に位置するフォトダイオード１６Ｃは、遮光膜１８によって覆われている。フォトダイオード１６Ｃの表面のＰ^＋型拡散層２６Ｃ及びＰウェル層２２と、遮光膜１８の接続部１８Ｃとは電気的に接続している。Ｐウェル層２２は、遮光膜１８に接続されることにより所定の電位に保たれる。なお、接続部１８Ｃは複数設けてもよい。
【選択図】 図１

Description

本発明は撮像素子、撮像素子の製造方法、該撮像素子の駆動方法及び該撮像素子を有する撮像装置に係り、特に複数のフォトダイオードを有する撮像素子に関する。

特許文献１には、縦型オーバーフロードレイン構造で、電子シャッタ動作可能な固体撮像装置において、フォトダイオードの表面側にＰ^＋型拡散層を形成し、このＰ^＋型拡散層と金属遮光膜とをコンタクトホールを介して直接接触させ、金属遮光膜に外部から目的に応じた任意のバイアス電圧を印加することによりフォトダイオードの表面電位を制御することが開示されている。

特許文献２には、固体撮像素子において、遮光膜の開口部の内縁部をフォトセンサの上層受光膜（Ｐ^＋型受光膜）に直接接触させることで電気的に接続することが開示されている。

特許文献３には、ＣＣＤ型固体撮像素子において、水平転送路（ＨＣＣＤ）に最も近いフォトダイオード形成領域をＧＮＤ電位接続部とすることが開示されている。特許文献３では、各ＧＮＤ電位接続部の内部に、周囲のＰ^＋領域から離間した島状のＰ^＋領域（コンタクト部）が設けられており、このコンタクト部はチャネルストップと接続されている。上記遮光膜がＧＮＤ電位に接続されることで、コンタクト部がＧＮＤ電位に接続されるとともに、上記接続部を介してチャネルストップがＧＮＤ電位に接続され、画素部のＰ型領域がより安定してＧＮＤ電位に固定される。

特許文献４には、電荷転送路を構成する複数の連続する転送電極を備えるＣＣＤ型固体撮像素子の駆動方法において、前記転送電極のうちの読出電極を兼用する転送電極に読出電圧が印加されるとき、同時に、前記転送電極のうちの前記読出電極から離れている転送電極に前記読出電圧に対し逆極性となる電圧を印加することが開示されている。

特開平５−２９６００号公報 特開２００３−２０９２３３号公報 特開２００７−１８９０２２号公報 特開２００７−１８９４００号公報

従来、Ｎ型半導体基板の表面に形成されたＰウェル層と、このＰウェル層に２次元に複数配置されたフォトダイオード（Ｎ領域）とを備える撮像素子が開発されている。このような撮像素子では、フォトダイオードが２次元配置された受光面から離れた外側の領域のみでＰウェル層と金属遮光膜とを電気的に接続することで、Ｐウェル層の電位が制御される。

しかしながら、金属遮光膜及びＰウェル層は電気抵抗を有し、金属遮光膜と比べてＰウェル層の抵抗はとても大きいので、Ｐウェル層と金属遮光膜との間（Well-Metal間）の電気的な接続を受光面の外側の領域のみで行う場合、Well-Metal間の接続部から離れた領域（受光面の中央位置に近い領域）のＰウェル層において電位の揺らぎが生じやすいという問題がある。このため、フォトダイオードの空乏化電圧が局所的に上昇したり、Well-Metal間の接続部に近い領域と受光面の中央位置との間でフォトダイオードの飽和電荷量にばらつきが生じ、画素特性が劣化する。

特許文献１に記載の固体撮像装置は、金属遮光膜をフォトダイオードと接触させ、金属遮光膜にバイアス電位をかける構成になっている。特許文献１に記載の構成では、金属遮光膜とＰウェル層の電位を別々に制御すると、ただの抵抗となって電流が流れてしまい、所望の特性は得られない。なお、金属遮光膜とＰウェル層とを同電位にしてバイアスをかけ、所望の特性を得ることも考えられるが、必然的に全フォトダイオードにコンタクトを設ける必要がある。

特許文献２に記載の固体撮像素子は、遮光膜の開口部の内縁部のみをフォトセンサの上層受光膜（Ｐ^＋型受光膜）に接触させて遮光膜に＋電圧を印加するものであり、Ｐウェル層の電位を安定させるものではない。また、特許文献２において、撮像素子のバルク成分及びスミア成分を抑制するためには、全画素に対して、遮光膜開口部の内縁部のみをフォトセンサの上層受光膜に接触させる必要がある。

特許文献３に記載のＣＣＤ型固体撮像素子は、ＧＮＤ電位接続部を水平転送路に最も近いフォトダイオード形成領域に設けたものであり、受光面の電位の揺らぎを抑制しようと試みたものであるが、受光面の中央位置における電位の揺らぎを抑制することは困難な構成である。

特許文献４に記載のＣＣＤ型固体撮像素子の駆動方法は、読み出し電圧が印加されたときの受光面の電位の揺らぎを抑制しようとする試みであるが、読み出し電極及び転送電極の抵抗とＳｉ基板の抵抗との差が大きいので、受光面の中央位置における電位の揺らぎを効果的に抑制することはできない。

本発明はこのような事情に鑑みてなされたもので、撮像素子の受光面中央位置におけるウェル層の電位の揺らぎを抑制して、受光面中央位置付近と周辺位置との間の画素特性の差（例えば、受光面中央位置付近の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオードの空乏化電圧の上昇、フォトダイオードの飽和電荷量のばらつき）を抑制することが可能な撮像素子、撮像素子の製造方法、該撮像素子の駆動方法及び該撮像素子を有する撮像装置を提供することを目的とする。また、本発明は、上記撮像素子の画素特性の差を抑制することにより、撮影画像の画質を上げることを目的とする。

上記課題を解決するために、本発明の第１の態様に係る撮像素子は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型のウェルと、前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、前記ウェル及び前記拡散層の表面に形成される絶縁膜と、前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に形成された接続部を形成する。

上記第１の態様によれば、撮像素子の画素領域に光電変換素子表面の第２導電型拡散層と導電性の遮光膜とが接触する接続部を形成することにより、画素領域のウェルの電位の揺らぎを抑制することができる。これにより、撮像素子の画素領域の中央位置近傍（Ｐウェル層と導電性の遮光膜（例えば、金属遮光膜）とが電気的に接続されている領域から遠い領域）と周縁部（Ｐウェル層と導電性の遮光膜（例えば、金属遮光膜）とが電気的に接続されている領域に近い領域）との間で生じる画素特性の差（例えば、画素領域の中央位置近傍の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオードの空乏化電圧の上昇、フォトダイオードの飽和電荷量のばらつき）を抑制することができ、撮影画像の画質を向上させることができる。

本発明の第２の態様に係る撮像素子は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型のウェルと、前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備え、所定の画素配列で複数画素配置された光電変換素子と、前記ウェル及び前記拡散層の表面に形成される絶縁膜と、前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、前記画素配列の一部の画素位置にのみ、前記光電変換領域が形成されない画素領域が設けられており、前記光電変換素子が形成されない画素領域の表面の絶縁膜が除去されており、前記遮光膜の一部が、前記絶縁膜が除去された画素領域のウェルの表面全面に形成された接続部を形成する。

上記第２の態様は、遮光膜によって覆われる接続部に光電変換素子を形成しないようにしたものである。上記第２の態様によれば、第１の態様と同様、画素領域のウェルの電位の揺らぎを抑制することができ、撮影画像の画質を向上させることができる。

本発明の第３の態様に係る撮像素子は、上記第１又は第２の態様において、前記接続部が、間引き読み出し時に間引かれる光電変換素子の列にのみ設けられるようにしたものである。

上記第３の態様によれば、上記第１、第２の撮像素子において間引き読み出しを行う場合に画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質が劣化することを防止することができる。

本発明の第４の態様に係る撮像素子は、第１導電型の半導体基板と、前記半導体基板の表面に形成された第２導電型のウェルと、前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、前記ウェル及び前記拡散層の表面に形成される絶縁膜と、前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の周縁部に接触するように形成された接続部を形成し、前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子の前記遮光膜から表面に露出する部分の寸法が設定されるようにしたものである。

上記第４の態様によれば、接続部に開口部を設けることにより、接続部が形成された光電変換素子から得られる画像信号を画像データの作成に使用することができる。これにより、画素領域の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることを回避できる。

本発明の第５の態様に係る撮像素子は、上記第１から第４のいずれか１の態様において、前記接続部を、前記撮像素子の前記画素領域の中央位置に配置するようにしたものである。

上記第５の態様によれば、接続部を画素領域の中央位置に配置することにより、撮像素子の画素領域の周縁部と中央位置との間で生じる画素特性の差を効果的に抑制することができる。

本発明の第６の態様に係る撮像素子は、上記第１から第４のいずれか１の態様において、前記接続部を、前記撮像素子の前記画素領域に格子状に配置するようにしたものである。

上記第６の態様によれば、接続部を画素領域にまんべんなく配置することにより、撮像素子の画素領域の周縁部と周縁部から離れた位置との間で生じる画素特性の差を効果的に抑制することができる。

本発明の第７の態様に係る撮像素子は、上記第１から第４のいずれか１の態様において、前記接続部の単位面積当たりの数を前記撮像素子の前記画素領域の中央位置ほど多くしたものである。

上記第７の態様によれば、接続部を画素領域の中央位置ほど多く配置することにより、撮像素子の画素領域の周縁部と中央位置との間で生じる画素特性の差を効果的に抑制することができる。

本発明の第８の態様に係る撮像装置は、上記第１から３のいずれか１の撮像素子を用いて画像を撮像する撮像装置であって、前記撮像素子に蓄積された画像信号を読み出す信号読み出し手段と、前記接続部の位置における画像信号を、前記信号読み出し手段により読み出した前記画像信号を用いて補間する演算手段とを備える。

上記第８の態様によれば、上記第１から第３の態様において遮光膜によって覆われている光電変換素子に対応する画像信号を補間処理により補うことができる。これにより、画素領域の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質の劣化を回避できる。

本発明の第９の態様に係る撮像装置は、前記光電変換領域に蓄積された電荷を転送する第１導電型の電荷転送チャネルと、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出すための読み出し駆動パルスを印加するための電極とを更に備える上記第１から７のいずれか１の撮像素子と、前記読み出し駆動電圧を前記電極に印加して、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出す撮像素子駆動手段であって、前記読み出し駆動電圧を前記電極に印加するときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加する撮像素子駆動手段とを備える。

上記第９の態様によれば、電荷の読み出し時に電極の周囲の電位が読み出し駆動パルスによって変動するのを抑制することができ、ウェルの電位をより安定させることができる。

本発明の第１０の態様に係る撮像素子の駆動方法は、上記第１から７のいずれか１の撮像素子を駆動する駆動方法であって、読み出し駆動電圧を電極に印加して、前記撮像素子の前記光電変換領域に蓄積された電荷を電荷転送チャネルに読み出すときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加するようにしたものである。

上記第１０の態様によれば、電荷の読み出し時に電極の周囲の電位が読み出し駆動パルスによって変動するのを抑制することができ、ウェルの電位をより安定させることができる。

本発明の第１１の態様に係る撮像素子の製造方法は、第１導電型の半導体基板の表面に第２導電型のウェルを形成する工程と、前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成する工程とを備える。

本発明の第１２の態様に係る撮像素子の製造方法は、第１導電型の半導体基板の表面に第２導電型のウェルを形成する工程と、前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える光電変換素子を、前記ウェルに所定の画素配列で複数画素形成し、前記画素配列の一部の画素位置にのみ、前記光電変換素子を形成しない画素領域を設ける工程と、前記光電変換領域及び前記光電変換素子を形成しない画素領域の表面に、第２の導電型の拡散層を形成する工程と、前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、前記光電変換素子が形成されない画素領域の表面の絶縁膜を除去する工程と、前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された画素領域のウェルの表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、前記遮光膜の前記光電変換素子に対応する位置に開口部を形成する工程とを備える。

本発明の第１３の態様に係る撮像素子の製造方法は、第１導電型の半導体基板の表面に第２導電型のウェルを形成する工程と、前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成するとともに、前記遮光膜の一部が、前記接続部か形成された光電変換素子の拡散層の周縁部に接触し、前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子に対応する遮光膜に開口部を形成する工程とを備える。

本発明によれば、撮像素子の画素領域に光電変換素子表面の第２導電型拡散層と導電性の遮光膜とが接触する接続部を形成することにより、画素領域のウェルの電位の揺らぎを抑制することができる。これにより、撮像素子の画素領域の中央位置近傍と周縁部との間で生じる画素特性の差（例えば、画素領域の中央位置近傍の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオードの空乏化電圧の上昇、フォトダイオードの飽和電荷量のばらつき）を抑制することができ、撮影画像の画質を向上させることができる。

本発明の第１の実施形態に係る撮像素子を示す平面図 図１（ｂ）の２−２断面図 図１（ｂ）の３−３断面図 本発明の第２の実施形態に係る撮像素子を示す平面図（第１の例） 本発明の第２の実施形態に係る撮像素子を示す平面図（第２の例） 本発明の第３の実施形態に係る撮像素子を示す平面図 本発明に係る撮像素子を備えた撮像装置の主要構成を示すブロック図 接続部１８Ｃが設けられる画素の製造工程を示す図 遮光膜１８に開口部２０を設ける画素の製造工程を示す図 接続部１８Ｃの下層にフォトダイオードを形成しない場合の撮像素子の製造工程を示す図 接続部の別の実施形態を示す断面図 図１１の実施形態に係る撮像素子の製造工程を示す図 本発明の一実施形態に係る撮像素子の駆動方法を示すタイミングチャート

以下、添付図面に従って本発明に係る撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置の好ましい実施の形態について説明する。

［撮像素子の第１の実施形態］
図１は、本発明の第１の実施形態に係る撮像素子を示す平面図である。図１（ａ）は撮像素子１０の遮光膜の下側を示す平面図であり、図１（ｂ）は撮像素子１０に遮光膜１８を成膜した後の状態を示す平面図である。

本実施形態に係る撮像素子１０は、電子蓄積転送型のＣＣＤ（Charge Coupled Device）固体撮像素子である。図１（ａ）に示すように、撮像素子１０は、Ｎ導電型の半導体基板（シリコン基板）の画素領域１４の表面側に２次元にアレイ状に配置されたフォトダイオード１６とを含んでいる。なお、図１に示す例では、フォトダイオード１６が格子状に配置されているが、例えば、偶数行のフォトダイオードに対して奇数行のフォトダイオードが１／２ピッチずつずれたいわゆるハニカム配列であってもよい。

図１（ｂ）に示すように、画素領域１４には、遮光性と電気伝導性（導電性）とを有する遮光膜１８が成膜される。遮光膜１８は、例えば、金属製であり、タングステン（Ｗ）又はタングステンを含む積層構造（例えば、Ｗ／ＴｉＮ積層構造、Ｗ／ＴｉＮ／Ｔｉ積層構造）からなる。なお、遮光膜１８の材料は上記に限定されるものではない。

遮光膜１８には、各フォトダイオード１６に対応する位置に開口部２０が形成されている。これにより、各開口部２０からフォトダイオード１６が露出し、被写体光が各開口部２０を通って各フォトダイオード１６に入射可能となる。

画素領域１４の中央に位置するフォトダイオード１６Ｃは、遮光膜１８によって覆われている。フォトダイオード１６Ｃの表面（図２のＰ^＋型拡散層２６Ｃ）は遮光膜１８と接触しており電気的に接続している。以下、フォトダイオード１６Ｃの表面と接触する遮光膜１８の一部を接続部１８Ｃという。

図１の横方向（以下、水平方向という。）に隣接するフォトダイオード１６の間には、それぞれ垂直転送レジスタＶＣＣＤが配置されている。画素領域１４の端部（図中下部）には、水平転送レジスタＨＣＣＤが配置されている。垂直転送レジスタＶＣＣＤは、図１の縦方向（以下、垂直方向という。）に伸びており、各垂直転送レジスタＶＣＣＤの端部は水平転送レジスタＨＣＣＤと連結している。水平転送レジスタＨＣＣＤの出力端は、出力アンプＡＭＰに接続されている。

［撮像素子１０の断面構造］
次に、撮像素子１０の断面構造について、図２及び図３を参照して説明する。図２は、図１（ｂ）の２−２断面図であり、図３は、図１（ｂ）の３−３断面図である。

図２及び図３に示すように、Ｎ型半導体基板（Ｎ−ｓｕｂ）１２の表面（図中上面）には、Ｐ導電型のＰウェル層（P-Well）２２が形成されている。Ｐウェル層２２は、例えば、Ｎ型半導体基板（シリコン基板）１２の表面にＰ型の不純物原子（ドーピング原子）を導入（例えば、イオン注入）することにより形成される。

Ｐウェル層２２には、島状のフォトダイオード（光電変換素子）１６が複数形成されている。フォトダイオード１６は、Ｎ型光電変換領域２４とＰ^＋型拡散層２６とを含んでいる。Ｎ型光電変換領域２４は、例えば、Ｐウェル層２２にＮ導電型の原子（例えば、リン（Ｐ）、ヒ素（Ａｓ））を選択的に導入（例えば、イオン注入）することにより形成される。Ｐ^＋型拡散層２６は、Ｎ型光電変換領域２４の表面側に形成されたＰ導電型の原子が導入された層であり、Ｐウェル層２２の表面に露出している。Ｐ^＋型拡散層２６は、Ｐウェル層２２よりも不純物原子の濃度が高くなっている。Ｐウェル層２２とＰ^＋型拡散層２６とは電気的に接続されており、電位が等しくなっている。

Ｐウェル層２２及びＰ^＋型拡散層２６の表面には絶縁膜２８が形成されている。絶縁膜２８は、光を透過する絶縁材料からなる。

絶縁膜２８の表面には、垂直転送レジスタＶＣＣＤに垂直転送パルスを印加するための転送電極３０が形成されている。転送電極３０は絶縁膜２８で覆われており、この絶縁膜２８の上には遮光膜１８が成膜されている。

また、各フォトダイオード１６の表面には、それぞれ所定の色（例えば、Ｒ，Ｇ，Ｂの３原色）のカラーフィルタが配置されている。

図２に示すように、撮像素子１０の画素領域１４の中央に位置するフォトダイオード１６Ｃの表面の絶縁膜２８は除去されており、Ｐ^＋型拡散層２６Ｃの表面は遮光膜１８に直接接触している。

図２及び図３に示すように、フォトダイオード１６の列の間には垂直転送レジスタＶＣＣＤが配置されている。垂直転送レジスタＶＣＣＤとフォトダイオード１６との間にはそれぞれ素子分離領域３２が形成される。素子分離領域３２はＰ^＋型拡散層で形成される。

フォトダイオード１６に入射した被写体光は、Ｎ型光電変換領域２４において光電変換される。Ｎ型光電変換領域２４の電位は、Ｐウェル層２２及びＰ^＋型拡散層２６よりも高くなっており、ポテンシャル井戸を形成する。光電変換により得られた電子は、このポテンシャル井戸に蓄積される。また、光電変換により発生した正孔（ホール）は、Ｐウェル層２２及びＰ^＋型拡散層２６に吸収される。

Ｎ型光電変換領域２４（ポテンシャル井戸）に蓄積された電子は、トランスファーゲート３４（転送電極３０の一部を兼用。）を介して垂直転送レジスタＶＣＣＤに送られる。垂直転送レジスタＶＣＣＤに蓄積された電子は、転送電極３０から供給される垂直駆動信号に従って水平転送路レジスタＨＣＣＤに順次転送された後、水平転送路レジスタＨＣＣＤ上を転送され、出力アンプＡＭＰを通って電気信号（画像信号）として読み出される。

本実施形態によれば、撮像素子１０の画素領域１４の中央位置にＰ^＋型拡散層２６と遮光膜１８とが接触する接続部１８Ｃを設けることにより、画素領域１４の中央位置近傍のＰウェル層２２における電位の揺らぎを抑制することができる。これにより、撮像素子１０の画素領域１４の中央位置近傍と周縁部との間で生じる画素特性の差（例えば、画素領域１４の中央位置近傍の画素に蓄積された電荷を読み出すときの最低読み出し電圧又はフォトダイオード１６の空乏化電圧の上昇、フォトダイオード１６の飽和電荷量のばらつき）を抑制することができ、撮影画像の画質を向上させることができる。

なお、本実施形態では、撮像素子１０の画素領域１４の中央に位置するフォトダイオード１６Ｃの１画素のみを遮光膜１８に接触させているが、中央位置近傍の複数の画素に遮光膜１８を接触させるようにしてもよい。

また、Ｐウェル層２２の遮光膜１８と接触する接続部にフォトダイオード１６Ｃ（Ｎ型光電変換領域２４Ｃ）を設けず、Ｐウェル層２２と遮光膜１８とを直接接触させて電気的に接続することも可能である。

［撮像素子の第２の実施形態］
次に、本発明の第２の実施形態について説明する。なお、以下の説明において、上記第１の実施形態と同様の構成については説明を省略する。

図４及び図５は、本発明の第２の実施形態に係る撮像素子を示す平面図である。図４に示す撮像素子１０Ａでは、接続部１８Ｃが水平方向及び垂直方向に正方格子状に配置されている。また、図５に示す撮像素子１０Ｂでは、接続部１８Ｃが斜め方向に正方格子状に配置されている。接続部１８Ｃの断面構造については、上記第１の実施形態（図２）と同様である。なお、接続部１８Ｃは、長方格子状に配置するようにしてもよい。

本実施形態によれば、遮光膜１８とＰウェル層２２とが電気的に接続される接続部１８Ｃを画素領域１４にまんべんなく配置することにより、撮像素子（１０Ａ，１０Ｂ）の画素領域１４の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制することができる。

［撮像素子の第３の実施形態］
次に、本発明の第３の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。

図６は、本発明の第３の実施形態に係る撮像素子を示す平面図である。図６（ａ）は撮像素子１０Ｃの遮光膜の下側を示す平面図であり、図６（ｂ）は撮像素子１０Ｃに遮光膜１８を成膜した後の状態を示す平面図である。

本実施形態に係る撮像素子１０Ｃでは、間引き読み出し時に読み出される画素列Ｌ１０があらかじめ定められている。接続部１８Ｃは、間引き読み出し時に読み出されない画素列Ｌ１２のみに配置され、間引き読み出し時に読み出される画素列Ｌ１０には配置されない。

本実施形態によれば、撮像素子１０Ｃの画素領域１４の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、接続部１８Ｃを有する撮像素子１０Ｃにおいて間引き読み出しを行う場合に画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質が劣化することを防止することができる。

なお、上記第２及び第３の実施形態では、接続部１８Ｃを画素領域１４に均等に配置したが、例えば、遮光膜１８とＰウェル層２２とが電気的に接続されている画素領域１４の周縁部ほど接続部１８Ｃの単位面積当たりの数（密度）を少なくし、上記周縁部から離れるほど（画素領域１４の中央位置に近くなるほど）接続部１８Ｃの単位面積当たりの数を多くしてもよい。

また、画素領域１４内のカラーフィルタの配置に応じて接続部１８Ｃを配置するようにしてもよい。例えば、水平方向及び垂直方向に隣り合う接続部１８Ｃに対応する画素（即ち、遮光膜１８によって覆われるフォトダイオード１６Ｃ）のカラーフィルタが相互に異なる色となるように接続部１８Ｃの配置を調整するようにしてもよい。

［撮像装置の構成］
次に、上記の実施形態に係る撮像素子を備えた撮像装置について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。

図７は、本発明に係る撮像素子を備えた撮像装置の主要構成を示すブロック図である。

図７に示す撮像装置は、上記第１から第３のいずれかの実施形態に係る撮像素子１０を用いて静止画及び動画を撮影する機能と撮影した画像を再生表示する機能とを備えた電子カメラである。

電子カメラ１００は、撮像素子１０の接続部１８Ｃのフォトダイオード１６Ｃ（遮光膜１８によって覆われているフォトダイオード１６Ｃ）に対応する画像信号（色信号）を周囲のフォトダイオード１６から得られた画像信号を用いた補間演算により生成する機能を有する。各接続部１８Ｃのフォトダイオード１６Ｃにそれぞれ本来配置されるカラーフィルタの色は撮像素子１０のカラーフィルタの配列パターンに従ってあらかじめ特定されており、電子カメラ１００のメインメモリ１３０（ＲＯＭ）に記録されている。ＣＰＵ１０２は、フォトダイオード１６Ｃの周辺に位置する、フォトダイオード１６Ｃと同色の所定数のフォトダイオード１６から得られた画像信号を用いて補間演算を行うことにより、フォトダイオード１６Ｃに対応する画像信号を生成する。

以下、電子カメラ１００の他の構成について説明する。

ＣＰＵ（Central Processing Unit）１０２は、電子カメラ１００の各部に指令を出力して電子カメラ１００の動作を制御する。制御バス１２４は、ＣＰＵ１０２からの指令を電子カメラ１００の各部に伝送する伝送路である。また、データバス１２６は、画像信号等の各種のデータを伝送する伝送路である。

電源部１０４は、電池と、電池から供給される電力を所定の電圧に変換して電子カメラ１００の各部に出力する電源回路とを備えている。

操作部１０６は、ユーザからの操作入力を受け付ける部材である。ＣＰＵ１０２は、ユーザによる操作部１０６への操作内容を解釈して電子カメラ１００の各部を制御する。

メインメモリ１３０は、ＣＰＵ１０２が実行するプログラム及び制御に必要な各種データが格納されるＲＯＭ（Read Only Memory）と、ＣＰＵ１０２が演算を行うときの作業領域又はフレームメモリとして機能するＲＡＭ（Random Access Memory）とを含んでいる。メモリ制御部１２８は、ＣＰＵ１０２とメインメモリ１３０との間のインタフェース処理を行う。

表示部１４０は、カラー表示可能な液晶モニタで構成されている。表示部１４０は、画像撮影時に画角確認用の電子ファインダとして機能するとともに、記録済み画像を再生表示する手段として機能する。また、表示部１４０は、ユーザインターフェースの表示画面としても機能する。表示制御部１３８は、データバス１２６を介して表示部１４０に送られる画像信号を表示用の画像信号に変換する。

図７に示すように、撮像部１０８は、本発明に係る撮像素子１０と、被写体光を撮像素子１０に導くレンズ系１１０と、絞り１１２と、メカニカルシャッタ１１４とを備える。

電子カメラ１００は、撮像部１０８から出力されるアナログの画像信号に対して所定のアナログ信号処理（例えば、自動利得調整、相関２重サンプリング処理）を施すアナログ信号処理部１１６と、アナログ信号処理部１１６から出力されるアナログ画像信号をデジタルの画像信号に変換するＡ／Ｄ変換器１１８と、ＣＰＵ１０２からの指示によって発光するフラッシュ発光部１２０と、ＣＰＵ１０２からの指示に従って撮像部１０８、アナログ信号処理部１１６、Ａ／Ｄ変換器１１８及びフラッシュ発光部１２０の駆動制御を行う駆動部（タイミングジェネレータを含む）１２２とを備える。

更に、電子カメラ１００は、Ａ／Ｄ変換器１１８から出力されるデジタル画像信号に対して所定のデジタル信号処理（例えば、同時化処理、ホワイトバランス補正、色信号（Ｒ，Ｇ，Ｂ信号）を輝度／色差信号に変換するＲＧＢ／ＹＣ変換処理）を行うデジタル信号処理部１３２と、ＣＰＵ１０２において圧縮処理された画像信号を所定の形式の画像ファイルとして格納する記録媒体１３６と、記録媒体１３６との間のインタフェース処理を行う外部メモリ制御部１３４とを備える。

本実施形態によれば、遮光膜１８によって覆われているフォトダイオード１６Ｃに対応する画像信号を補間処理により補うことができる。これにより、画素領域１４の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることに起因する撮影画像の画質の劣化を回避できる。

［撮像素子の製造方法］
次に、上記の実施形態に係る撮像素子の製造方法について、図８及び図９を参照して説明する。

図８は、接続部１８Ｃが設けられる画素の製造工程を示す図であり、図９は、遮光膜１８に開口部２０を設ける画素の製造工程を示す図である。

まず、Ｎ型エピ層（Nepi層）を成長させて作成されたＮ型半導体基板（シリコン基板N-Sub）１２の表面に、Ｐウェル層（P-Well）２２、フォトダイオード（ＰＤ）１６（Ｐ^＋型拡散層２６／Ｎ型光電変換領域２４）、垂直転送レジスタＶＣＣＤ（Ｎ型）、読み出しチャンネル（Ｐ型）、素子分離領域３２（Ｐ型）、ゲート絶縁膜（例えば、ＯＮＯ膜（酸化膜−窒化膜−酸化膜）構造の絶縁層）、転送電極（ゲート電極）３０等の素子領域が形成された後、転送電極３０の表面に電極層間絶縁膜が形成される。本工程では、図８（ａ）及び図９（ａ）に示すように、転送電極をパターニングした後、熱酸化により転送電極の周囲を良質な絶縁膜である熱酸化膜で覆ったのち、この熱酸化膜の表面に、熱ＣＶＤ−ＨＴＯ（Chemical Vapor Deposition（化学気相成長） - High Temperature Oxide）又は熱ＴＥＯＳ−ＣＶＤ（TetraEthOxySilane - CVD）等の絶縁膜が堆積されて、絶縁膜２８が形成される。ここで、絶縁膜２８は、被写体光を透過する材料により形成される。

次に、絶縁膜２８の接続部１８Ｃが形成される位置において、レジストパターニング及びエッチングが行われ、コンタクトホール２８Ｈが形成される（図８（ｂ））。上記コンタクトホール２８Ｈは遮光膜１８とコンタクトをとるフォトダイオード１６Ｃにのみ形成される。

次に、絶縁膜２８の表面側に、ＣＶＤ又はＰＶＤ（Physical Vapor Deposition：物理的蒸着法）により遮光膜１８が堆積される（図８（ｃ）及び図９（ｂ））。ここで、遮光膜１８は、例えば、タングステン（Ｗ）又はタングステンを含む積層構造（例えば、Ｗ／ＴｉＮ積層構造、Ｗ／ＴｉＮ／Ｔｉ積層構造）からなる膜である。なお、遮光膜１８の材料は上記に限定されるものではない。図８（ｃ）に示すように、遮光膜１８は、絶縁膜２８に形成されたコンタクトホール２８Ｈを介してフォトダイオード１６ＣのＰ^＋型拡散層２６Ｃと接触しており、Ｐ^＋型拡散層２６Ｃ及びＰウェル層２２と電気的に接続する。以下、遮光膜１８のＰ^＋型拡散層２６Ｃと接触する部位を接続部１８Ｃという。

次に、遮光膜１８に対してパターニング／エッチングが行われ、遮光膜１８の各フォトダイオード１６に対応する位置に開口部２０が形成される（図８（ｄ）及び図９（ｃ））。図８（ｄ）に示すように、遮光膜１８の接続部１８Ｃについては、エッチング時にレジストパターンで覆われ、エッチングが行われない。

これにより、遮光膜１８と接続部１８Ｃの近傍のＰウェル層２２が同電位になるという構造が形成される。

なお、図示は省略するが、上記遮光膜１８の表面に、ＢＰＳＧ（Boro-Phospho Silicate Glass）、熱ＴＥＯＳ、プラズマＴＥＯＳ、ＨＤＰ−ＳｉＯ（High Density Plasma）、ＳＯＧ（Spin on glass）等の埋め込み性及び平坦性の良い酸化膜（層間絶縁膜）が堆積される。この層間絶縁膜は、単層であっても、複数の材料が積層された積層構造であっても、いくつかの堆積方法の組み合わせにより積層された構造であってもよい。また、層間絶縁膜の材料は、絶縁材料であれば酸化膜でなくてもよい。

次に、上記層間絶縁膜の表面に、ＰＶＤ法により金属製膜（Metal層）が成膜され（Metal-Depo）、この金属製膜に対してレジストパターニング及びエッチングが行われる。これにより、層間絶縁膜に形成されたコンタクトホールを介して転送電極３０に接続し、転送電極３０に垂直駆動パルスを伝達するための上部配線が形成される。本工程では、例えば、合金（例えば、アルミニウム（Ａｌ）、アルミニウム合金（ＡｌＳｉＣｕ））がスパッタにより成膜される。なお、この金属製膜は、単層でも積層構造でもよい。金属製膜としては、例えば、ＴｉＮ／Ｔｉ（／ＴｉＳｉ）等のバリアメタル（／シリサイド）構造や、ＴｉＮ等バリアメタルによるサンドイッチ構造等、一般的なMetal構造であればよく、上記に列挙した構成のみに限定されるものではない。

上記層間絶縁膜の上層には、層内レンズ（下に凸な層内レンズ（ＢＩＬ）、上に凸な層内レンズ（ＴＩＬ））が形成され、層内レンズの上層には平坦化層（例えば、アクリル系樹脂膜）が成膜される。更に、平坦化層の上層には、力ラーフィルタ（ＣＦ）が形成され、カラーフィルタの上層にはマイクロレンズ（ＭＣＬ）が形成される。上記のような光学系構造（層内レンズ、平坦化層、力ラーフィルタ、マイクロレンズ）が形成されて撮像素子１０が完成する。なお、上記撮像素子１０の光学系構造は、イメージセンサの用途及び必要な性能に応じて決められるものであって、上記に列挙した構成のみに限定されるものではない。

なお、接続部１８Ｃの下層にフォトダイオード１６Ｃを設けない構成にすることも可能である。この場合、図１０（ａ）に示す工程において、接続部１８Ｃが配置される画素領域以外の領域にフォトダイオード１６のＮ型光電変換領域２４が形成される。なお、以降の工程及び接続部が設けられない画素の製造工程については、上記図８及び図９と同様であるため説明を省略する。

［接続部の別の実施形態］
次に、接続部の別の実施形態について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。

図１１は、接続部の別の実施形態を示す断面図である。本実施形態は、フォトダイオード１６Ｃの表面の遮光膜１８に開口部２０Ｃを設けて、撮影時にフォトダイオード１６Ｃに蓄積される電荷を使用するようにしたものである。

図１１に示す例では、遮光膜１８のフォトダイオード１６Ｃの直上の部分に開口部２０Ｃが形成されている。フォトダイオード１６Ｃの表面の絶縁膜２８が除去されており、遮光膜１８の接続部１８Ｃ´はフォトダイオード１６ＣのＰ^＋型拡散層２６Ｃの周縁部に接触している。これにより、遮光膜１８とＰ^＋型拡散層２６Ｃ及びＰウェル層２２とが電気的に接続されて同電位になる。

なお、上記の接続部１８Ｃ´は、図１、図４から図５の例と同様、撮像素子１０の一部の画素のみに設ければよい。

被写体光は、開口部２０Ｃを介してフォトダイオード１６Ｃに入射可能となっており、撮影時に読み出されて画像データの作成に使用される。

上記開口部２０Ｃの寸法Ｗ_２０Ｃは、他の開口部２０の寸法Ｗ_２０と等価になるように設定される。上記開口部２０Ｃの寸法Ｗ_２０Ｃは、例えば、絶縁膜２８の光の透過量に応じて設定される。具体的には、絶縁膜２８の光の透過率が１００％で、かつ、シリコンと絶縁膜２８の界面での光の反射、及び、絶縁膜２８と図示しない上記層間絶縁膜との界面での光の反射による光の損失が０％の場合にはＷ_２０Ｃ＝Ｗ_２０に設定され、絶縁膜２８と層間絶縁膜の界面での反射、絶縁膜２８とシリコンの界面での反射、及び、それらの反射光の多重反射の干渉による光の損失の合計が、層間絶縁膜とシリコンの界面での反射による損失量よりも大きい場合には同じ光量の被写体光を入射させたときに、光電変換により得られる電荷量が等しくなるようにＷ_２０ＣがＷ_２０よりも小さい値に設定される。逆に、絶縁膜２８と層間絶縁膜の界面での反射、絶縁膜２８とシリコンの界面での反射、及び、それらの反射光の多重反射の干渉による光の損失の合計が、層間絶縁膜とシリコンの界面での反射による損失量よりも小さい場合には同じ光量の被写体光を入射させたときに、光電変換により得られる電荷量が等しくなるようにＷ_２０ＣがＷ_２０よりも大きい値に設定される。

図１２は、図１１の実施形態に係る撮像素子の製造工程を示す図である。

図１２（ａ）及び図１２（ｂ）の工程は、図８（ａ）及び図８（ｂ）と同様である。図１２（ｂ）の工程の次に、絶縁膜２８の表面側に遮光膜１８が形成された後（図１２（ｃ））、遮光膜１８に対してパターニング／エッチングが行われ、遮光膜１８の各フォトダイオード１６に対応する位置に開口部２０が形成される（図１２（ｄ））。図１２（ｄ）の工程では、フォトダイオード１６Ｃの表面の遮光膜１８については、遮光膜１８がフォトダイオード１６Ｃの表面のＰ＋型拡散層２６Ｃの周縁部に接触し、かつ、寸法が上記Ｗ_２０Ｃとなるように開口部２０Ｃが形成される。これにより、接続部１８Ｃ´が形成される。なお、以降の工程及び接続部が設けられない画素の製造工程については、上記図８及び図９と同様であるため説明を省略する。

本実施形態によれば、接続部１８Ｃ´が形成されたフォトダイオード１６Ｃから得られる画像信号を画像データの作成に使用することができる。これにより、画素領域１４の周縁部と周縁部から離れた位置との間で生じる画素特性の差を抑制すると同時に、画像データの作成に使用する画素数が少なくなることを回避できる。

［撮像素子の駆動方法］
次に、上記の実施形態に係る撮像素子の駆動方法について説明する。なお、以下の説明において、上記の実施形態と同様の構成については説明を省略する。

本実施形態は、転送電極３０に読み出し駆動パルスを印加して、各Ｎ型光電変換領域２４に蓄積された電荷を垂直転送レジスタＶＣＣＤに読み出すときに、読み出し駆動パルスが印加される転送電極以外の転送電極に、読み出し駆動パルスと逆極性のパルスを印加するようにしたものである。

図１３は、本発明の一実施形態に係る撮像素子の駆動方法を示すタイミングチャートである。

図１３に示す例は、撮像素子１０を８相駆動するものである。電子カメラ１００の駆動部１２２は、転送電極Ｖ１に読み出し駆動パルス（例えば、＋１５Ｖ）を印加するときにほぼ同時に（時間ｔ_４）、転送電極Ｖ３に読み出し駆動パルスと逆極性に変調したパルス（例えば、−８Ｖ）を印加する。これにより、転送電極Ｖ１の周囲のＧＮＤ電位が読み出し駆動パルスによってプラス側に変動するのを抑制することができ、ウェルの電位を安定させることができる。また、電子カメラ１００の駆動部１２２は、転送電極Ｖ３に読み出し駆動パルス（例えば、＋１５Ｖ）を印加するときにほぼ同時に（時間ｔ_１０）、転送電極Ｖ５に読み出し駆動パルスと逆極性に変調したパルス（例えば、−８Ｖ）を印加する。これにより、転送電極Ｖ３の周囲のＧＮＤ電位が読み出し駆動パルスによってプラス側に変動するのを抑制することができ、ウェルの電位を安定させることができる。

また、本実施形態では、読み出し駆動パルスが印加される転送電極に隣接する電極ではなく、少なくとも１電極離間した転送電極に逆極性パルスを印加する。これにより、読み出し駆動パルスが印加される転送電極と逆極性パルスが印加される電極との間の距離を大きくすることができるので、両電極間に発生する電界を弱めることができ、電荷転送効率の経時的な劣化を抑制することができる。

なお、逆極性パルスを印加する電極は、複数であってもよい。例えば、読み出し駆動パルスが印加される転送電極に対して垂直方向に１電極離間した２つの転送電極に逆極性パルスを印加するようにしてもよい。

なお、上記の各実施形態では、本発明を電子蓄積転送型のＣＣＤに適用した例について説明したが、ホール蓄積転送型ＣＣＤにも本発明を適用することができる。ホール蓄積転送型ＣＣＤの場合には、上記Ｎ型、Ｐ型の表記がすべて逆導電型になる。

１０…撮像素子、１２…Ｎ型半導体基板、１４…画素領域、１６…フォトダイオード、１８…遮光膜、１８Ｃ…接続部、２０…開口部、２２…Ｐウェル層、２４…Ｎ型光電変換領域、２６…Ｐ^＋型拡散層、２８…絶縁膜、３０…転送電極、３２…素子分離領域、３４…トランスファーゲート、１００…電子カメラ、１０２…ＣＰＵ、１０４…電源部、１０６…操作部、１０８…撮像部、１１０…レンズ系、１１２…絞り、１１４…メカニカルシャッタ、１１６…アナログ信号処理部、１１８…Ａ／Ｄ変換器、１２０…フラッシュ発光部、１２２…駆動部、１２４…制御バス、１２６…データバス、１２８…メモリ制御部、１３０…メインメモリ、１３２…デジタル信号処理部、１３４…外部メモリ制御部、１３６…記録媒体、１３８…表示制御部、１４０…表示部

Claims (13)

1. 第１導電型の半導体基板と、
   前記半導体基板の表面に形成された第２導電型のウェルと、
   前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、
   前記ウェル及び前記拡散層の表面に形成される絶縁膜と、
   前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、
   前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、
   前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に形成された接続部を形成する撮像素子。
2. 第１導電型の半導体基板と、
   前記半導体基板の表面に形成された第２導電型のウェルと、
   前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備え、所定の画素配列で複数画素配置された光電変換素子と、
   前記ウェル及び前記拡散層の表面に形成される絶縁膜と、
   前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、
   前記画素配列の一部の画素位置にのみ、前記光電変換領域が形成されない画素領域が設けられており、
   前記光電変換素子が形成されない画素領域の表面の絶縁膜が除去されており、
   前記遮光膜の一部が、前記絶縁膜が除去された画素領域のウェルの表面全面に形成された接続部を形成する撮像素子。
3. 前記接続部が、間引き読み出し時に間引かれる光電変換素子の列にのみ設けられる請求項１又は２記載の撮像素子。
4. 第１導電型の半導体基板と、
   前記半導体基板の表面に形成された第２導電型のウェルと、
   前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える複数画素の光電変換素子と、
   前記ウェル及び前記拡散層の表面に形成される絶縁膜と、
   前記絶縁膜の表面に形成された導電性の遮光膜であって、前記光電変換素子に対応する位置に開口部が形成された遮光膜とを備え、
   前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜が除去されており、
   前記遮光膜の一部が、前記絶縁膜が除去された光電変換素子の拡散層の周縁部に接触するように形成された接続部を形成し、
   前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子の前記遮光膜から表面に露出する部分の寸法が設定される撮像素子。
5. 前記接続部が、前記撮像素子の前記画素領域の中央位置に配置される請求項１から４のいずれか１項記載の撮像素子。
6. 前記接続部が、前記撮像素子の前記画素領域に格子状に配置される請求項１から４のいずれか１項記載の撮像素子。
7. 前記接続部の単位面積当たりの数が前記撮像素子の前記画素領域の中央位置ほど多い請求項１から４のいずれか１項記載の撮像素子。
8. 請求項１から３のいずれか１項記載の撮像素子を用いて画像を撮像する撮像装置であって、
   前記撮像素子に蓄積された画像信号を読み出す信号読み出し手段と、
   前記接続部の位置における画像信号を、前記信号読み出し手段により読み出した前記画像信号を用いて補間する演算手段と、
   を備える撮像装置。
9. 前記光電変換領域に蓄積された電荷を転送する第１導電型の電荷転送チャネルと、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出すための読み出し駆動パルスを印加するための電極とを更に備える請求項１から７のいずれか１項記載の撮像素子と、
   前記読み出し駆動電圧を前記電極に印加して、前記光電変換領域に蓄積された電荷を前記電荷転送チャネルに読み出す撮像素子駆動手段であって、前記読み出し駆動電圧を前記電極に印加するときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加する撮像素子駆動手段と、
   を備える撮像装置。
10. 請求項１から７のいずれか１項記載の撮像素子を駆動する駆動方法であって、
    読み出し駆動電圧を電極に印加して、前記撮像素子の前記光電変換領域に蓄積された電荷を電荷転送チャネルに読み出すときにほぼ同時に、前記読み出し駆動パルスが印加される電極以外の所定の電極に対して前記読み出し駆動パルスと逆極性のパルスを印加する撮像素子の駆動方法。
11. 第１導電型の半導体基板の表面に第２導電型のウェルを形成する工程と、
    前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、
    前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、
    前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、
    前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、
    前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成する工程と、
    を備える撮像素子の製造方法。
12. 第１導電型の半導体基板の表面に第２導電型のウェルを形成する工程と、
    前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える光電変換素子を、前記ウェルに所定の画素配列で複数画素形成し、前記画素配列の一部の画素位置にのみ、前記光電変換素子を形成しない画素領域を設ける工程と、
    前記光電変換領域及び前記光電変換素子を形成しない画素領域の表面に、第２の導電型の拡散層を形成する工程と、
    前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、
    前記光電変換素子が形成されない画素領域の表面の絶縁膜を除去する工程と、
    前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された画素領域のウェルの表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、
    前記遮光膜の前記光電変換素子に対応する位置に開口部を形成する工程と、
    を備える撮像素子の製造方法。
13. 第１導電型の半導体基板の表面に第２導電型のウェルを形成する工程と、
    前記ウェルに形成された島状の第１導電型の光電変換領域と、前記光電変換領域の表面に形成された第２の導電型の拡散層とをそれぞれ備える光電変換素子を複数画素形成する工程と、
    前記ウェル及び前記拡散層の表面に絶縁膜を形成する工程と、
    前記複数画素の光電変換素子のうち一部の画素のみ表面の絶縁膜を除去する工程と、
    前記絶縁膜の表面に導電性の遮光膜を形成するとともに、前記絶縁膜が除去された光電変換素子の拡散層の表面全面に前記遮光膜の一部を直接形成した接続部を形成する工程と、
    前記遮光膜の前記接続部以外の光電変換素子に対応する位置に開口部を形成するとともに、前記遮光膜の一部が、前記接続部か形成された光電変換素子の拡散層の周縁部に接触し、前記接続部が形成された光電変換素子に入射する光量と前記接続部が設けられていない光電変換素子に入射する光量が等しくなるように、前記接続部が形成された光電変換素子に対応する遮光膜に開口部を形成する工程と、
    を備える撮像素子の製造方法。

Images