JP2010238989A - 積層セラミック電子部品の製造方法 - Google Patents

Abstract

【課題】簡便な方法であり、非常に多くの素子本体に対して一括して外部電極を形成することで、積層セラミック電子部品を効率よく製造する方法を提供すること。
【解決手段】焼成後に内部電極層となる内部電極パターンと、焼成後にセラミック層となるグリーンシートと、が積層してあるグリーン積層体を準備する工程と、グリーン積層体を積層して、グリーン積層ブロックを形成する工程と、グリーン積層ブロックを焼成し、焼成積層ブロック５ｂを得る工程と、焼成積層ブロック５ｂを切断し、同じ外部電極に電気的に接続されるべき内部電極層１２のみが露出している切断面を有する素子本体集合基板４ｂを形成する工程と、素子本体集合基板４ｂにおいて、内部電極層１２が露出している面に外部電極を形成する工程と、素子本体集合基板を個片状に切断する工程と、を有する。
【選択図】図５

Description

本発明は、たとえば積層セラミックコンデンサなどの積層セラミック電子部品の製造方法に関する。

たとえば積層セラミックコンデンサなどの積層セラミック電子部品は、たとえば以下のようにして製造される。すなわち、可撓性支持体上にドクターブレード法により、セラミック塗料を用いてグリーンシートを形成し、その上に、電極パターンをスクリーン印刷により形成する。セラミック塗料は、セラミック粉、有機バインダ、可塑剤、溶剤等を含む。電極パターンを形成するための電極ペーストは、パラジウム、銀、ニッケル等の導電性粉末を含む。

複数の電極パターンが形成されたグリーンシートは、所定の枚数で積層された後に、プレスされ、切断工程を経て複数のセラミックグリーンチップを得る。セラミックグリーンチップは、脱バインダ処理および焼成処理されてセラミック焼結体（素子本体）となり、外部電極が形成され、積層セラミック電子部品が完成する。

しかしながら、積層セラミック電子部品の小型化に伴い、セラミックグリーンチップの状態で焼成を行い、素子本体ごとに外部電極を形成することは困難となり、生産性も低下していた。

このような問題を解決するために、たとえば、特許文献１では、グリーンシートを積層し、積層体として焼成し、焼成後の積層体をスティック状に切断し、これに対して外部電極を形成している。そして、外部電極の形成後に個片状に切断し、積層セラミック電子部品を得ている。

しかしながら、この方法であっても、スティック状の積層体ごとに、電極ペーストを塗布して外部電極を形成しているため、生産性の低下が問題となっていた。

特開平１０−４０２４号公報

本発明は、このような実状に鑑みてなされ、その目的は、簡便な方法でありながら、非常に多くの素子本体に対して一括して外部電極を形成することで、積層セラミック電子部品を効率よく製造する方法を提供することである。

上記目的を達成するために、本発明に係る積層セラミック電子部品の製造方法は、
内部電極層とセラミック層とが積層された素子本体を有する積層セラミック電子部品の製造方法であって、
焼成後に前記内部電極層となる内部電極パターンと、焼成後に前記セラミック層となるグリーンシートと、が積層してあるグリーン積層体を複数準備する工程と、
前記グリーン積層体を積層して、グリーン積層ブロックを形成する工程と、
前記グリーン積層ブロックを焼成し、焼成積層ブロックを得る工程と、
前記焼成積層ブロックを切断し、同じ外部電極に電気的に接続されるべき前記内部電極層のみが露出している切断面を有する素子本体集合基板を形成する工程と、
前記素子本体集合基板において、前記内部電極層が露出している面に外部電極を形成する工程と、
前記素子本体集合基板を個片状に切断する工程と、を有する。

本発明においては、内部電極パターンとグリーンシートとが積層されたグリーン積層体をさらに積層してグリーン積層ブロックを形成し、これを焼成して、焼成積層ブロックを得ている。そして、この焼成積層ブロックを、同じ外部電極に電気的に接続されるべき内部電極層のみが露出するように切断して、素子本体集合基板を形成している。このようにして形成された素子本体集合基板の両主面には同じ外部電極に電気的に接続されるべき内部電極層のみが露出している。そのため、外部電極の形成時にはマスク等を用いる必要はなく、単に素子本体集合基板の両主面に対して外部電極を形成するだけでよい。しかも、素子本体集合基板には、多数の素子本体が配置されているため、これらに対し、一括して外部電極を形成することができる。したがって、本発明に係る方法を採用することにより、簡便でありながら積層セラミック電子部品を効率よく製造することができる。

好ましくは、前記グリーン積層体を積層する際に、積層すべき一方のグリーン積層体中に形成してある内部電極パターンの位置と、積層すべき他方のグリーン積層体中に形成してある内部電極パターンの位置と、を位置合わせする。より好ましくは、前記グリーン積層体に位置決め用マークを形成し、前記マークを利用して、前記内部電極パターンの位置合わせを行う。

グリーン積層体中に形成されている内部電極パターン同士は精度よく配列されているため、位置ずれは少ない。しかしながら、複数のグリーン積層体を積層した場合、その積層状態によっては、グリーン積層体同士が位置ずれし、結果として、各グリーン積層体中に形成されている内部電極パターン同士が位置ずれする場合がある。そのため、上記のように、異なるグリーン積層体中に形成されている内部電極パターン同士の位置合わせを行うことにより、その後の切断工程において、切断面に確実に内部電極層を露出させることができる。

位置合わせの具体的な方法としては、まず、積層前のグリーン積層体に予め位置決め用のマークを形成する。そして、このマークを利用して、各グリーン積層体の位置合わせを行うことで、内部電極パターン同士の位置合わせを行えばよい。

好ましくは、前記外部電極を形成する前に、前記素子本体集合基板の表面において、前記素子本体同士の境界部に溝を形成する。このような溝は、素子本体集合基板を個片化する際の切断予定線としての役割を有しており、これに沿って切断することで、素子本体集合基板を容易かつ正確に個片化することができる。さらには、外部電極の形成前に、溝を形成することで、素子本体の側面にも外部電極を回り込ませることができ、内部電極層と外部電極との導通を確実に確保することができる。

好ましくは、前記素子本体集合基板において、前記グリーン積層体の積層方向と直交する方向の両端部には、廃棄予定部分が形成してある。このような廃棄予定部分を形成することで、素子本体集合基板の端部に配置された素子本体の両側に上記の溝を形成することができる。また、上記の内部電極パターン同士の位置合わせにも利用できる。

好ましくは、前記グリーン積層体が、少なくとも、第１内部電極パターンを有する第１グリーン積層体と、前記第１内部電極パターンとは異なる第２内部電極パターンを有する第２グリーン積層体と、から構成されている。グリーン積層体が、２種類以上のグリーン積層体から構成されることで、たとえば、内部電極層の配置の異なるアレイ状の複合セラミック電子部品の素子本体に対しても、上記のようにして外部電極を形成することができる。

本発明により製造される積層セラミック電子部品としては特に制限されず、たとえば、積層セラミックコンデンサ、積層セラミックインダクタ、積層セラミックバリスタ、積層センサ等が挙げられる。

図１（Ａ）は、本発明の一実施形態に係る方法により製造される積層セラミックコンデンサの斜視図であり、図１（Ｂ）は、図１（Ａ）のＩＢ−ＩＢ線に沿って切断した概略断面図である。 図２は、図１に示す積層セラミックコンデンサを製造する過程で得られるグリーン積層体の一部切欠斜視図である。 図３は、図２に示す切欠部分をIII−III線に沿って切断したグリーン積層体の要部断面図である。 図４は、グリーン積層体が積層されて形成されたグリーン積層体ブロックの斜視図である。 図５は、焼成積層体ブロックを切断する工程を示す斜視図である。 図６は、素子本体集合基板の部分斜視図である。 図７は、図６に示す素子本体集合基板に溝が形成された後の状態を示す部分斜視図である。 図８は、素子本体集合基板に外部電極が形成された後の状態を示す部分斜視図である。 図９は、最終切断後の積層セラミックコンデンサの斜視図である。 図１０は、本発明の別の実施形態において、グリーン積層体における位置決め用マークが形成された後の状態を示す斜視図である。 図１１は、本発明の別の実施形態において、内部電極パターン同士の位置あわせを行う工程を示す概略図である。 図１２は、本発明の別の実施形態において、廃棄予定部分が形成された素子本体集合基板を示す部分斜視図である。

以下、本発明を、図面に示す実施形態に基づき説明する。

まず、本発明の実施形態に係る方法により製造される積層セラミック電子部品の一実施形態として、セラミック層としての誘電体層を有する積層セラミックコンデンサの全体構成について説明する。

図１（Ａ）に示すように、本実施形態に係る積層セラミックコンデンサ２は、素子本体４と、第１外部電極６と第２外部電極８とを有する。素子本体４は、図１（Ｂ）に示すように、第１内部電極層１２および第２内部電極層１３を有し、第１内側誘電体層１０および第２内側誘電体層１１の間に、これらの内部電極層１２，１３が交互に積層してある。

素子本体４は、その積層方向の両端面に、外側誘電体層１４を有する。交互に積層される一方の第１内部電極層１２は、素子本体４の第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある。また、交互に積層される他方の第２内部電極層１３は、素子本体４の第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある。

第１および第２内側誘電体層１０，１１および外側誘電体層１４の材質は、特に限定されず、たとえばチタン酸カルシウム、チタン酸ストロンチウムおよびチタン酸バリウムから選ばれる少なくとも１つの誘電体材料で構成される。各内側誘電体層１０，１１の厚みは、特に限定されないが、数μｍ〜数十μｍのものが一般的である。また、外側誘電体層１４からなる外層部の厚みは、特に限定されないが、好ましくは１０〜２００μｍの範囲である。

外部電極６および８の材質も特に限定されないが、通常、Ｎｉ，Ｐｄ，Ａｇ，Ａｕ，Ｃｕ，Ｐｔ，Ｒｈ，Ｒｕ，Ｉｒ等の少なくとも１種、又はそれらの合金を用いることができる。通常は、Ｃｕ，Ｃｕ合金、Ｎｉ又はＮｉ合金等や、Ａｇ，Ａｇ−Ｐｄ合金、Ｉｎ−Ｇａ合金等が使用される。外部電極６および８の厚みも特に限定されないが、通常１０〜５０μｍ程度である。

積層セラミックコンデンサ２の形状やサイズは、目的や用途に応じて適宜決定すればよい。積層セラミックコンデンサ２が直方体形状の場合は、通常、縦（０．２〜５．７ｍｍ）×横（０．１〜５．０ｍｍ）×厚み（０．１〜３．２ｍｍ）程度である。

次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について説明する。

まず、図２および３に示すグリーン積層体４ａを複数形成する。図３は、図２の切欠部分をIII−III線に沿って切断した断面図である。このグリーン積層体４ａを形成するために、図３に示すように、第１内部電極パターン１２ａが形成された第１グリーンシート１０ａと、第２内部電極パターン１３ａが形成された第２グリーンシート１１ａとを交互に積層し、グリーン積層体４ａを形成する。

なお、本実施形態では、内部電極パターンは、第１内部電極パターン１２ａと第２内部電極パターン１３ａとから構成されている。

グリーンシート１０ａ，１１ａは、セラミック層を構成することになるセラミック粉末を含有していればよいが、本実施形態では、上記の誘電体材料を含有する。グリーンシート１０ａ，１１ａを形成するための誘電体用ペーストは、通常、セラミック粉末としての誘電体材料と、有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。本実施形態では、これらのペーストは、有機溶剤系ペーストであることが好ましい。

なお、有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。

内部電極パターン１２ａ，１３ａを形成するための内部電極用ペーストは、各種導電性金属や合金からなる導電材、あるいは焼成後に導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。なお、内部電極用ペーストには、必要に応じて、共材としてセラミック粉末が含まれていても良い。共材は、焼成過程において導電性粉末の焼結を抑制する作用を奏する。

グリーンシート１０ａ，１１ａは、上記の誘電体用ペーストを用いたドクターブレード法などで形成される。また、グリーンシート１０ａ，１１ａの各表面に内部電極パターン１２ａ，１３ａを形成するには、上記の内部電極用ペーストを用いてスクリーン印刷などを行えばよい。

グリーン積層体４ａにおける第１グリーンシート１０ａは、最終的には図１に示す第１内側誘電体層１０となる部分であり、第２グリーンシート１１ａは、最終的には図１に示す第２内側誘電体層１１となる部分である。また、第１内部電極パターン１２ａは、最終的には図１に示す第１内部電極層１２となる部分であり、第２内部電極パターン１３ａは、最終的には図１に示す第２内部電極層１３となる部分である。

図２および３では、図示の容易化のために、グリーン積層体４ａにおける内部電極層１２ａおよび１３ａの積層数を少なく図示してあるが、数層から数百層と自由に設定することができる。

なお、図２および図３に示すように、グリーン積層体４ａにおける積層方向Ｚの両端部には、外側誘電体層１４となるべきグリーンシート１４ａが積層してある。グリーン積層体４ａにおける積層方向Ｚの厚みは、焼成後において、図１に示す素子本体４の厚みに対応する。

図２および図３に示すように、グリーン積層体４ａにおいて、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、パターン１２ａ，１３ａの長手方向Ｘ（以下、Ｘ軸とも言う）に沿って、半パターンずらしてある長方形の繰り返しパターンである。

また、パターン１２ａ，１３ａの長手方向Ｘと積層方向Ｚ（以下、Ｚ軸とも言う）との双方に垂直であるグリーン積層体４ａの方向Ｙ（以下、Ｙ軸とも言う）に沿って見れば、第１内部電極パターン１２ａと第２内部電極パターン１３ａとは、同じピッチ長さの分離した長方形パターンである。

さらに、積層方向Ｚから見れば、図２の切欠部分に示されているように、第１内部電極パターン１２ａの層と、第２内部電極パターン１３ａの層とが、半パターンずつずらして交互に積層されている。

図２および図３では、グリーン積層体４ａに、後述する素子本体集合基板を形成するための切断予定線３０ｙを一部図示してある。図３に示されているように、切断予定線３０ｙに沿って切断する際には、第１内部電極層１２（パターン１２ａに対応）または第２内部電極層１３（パターン１３ａに対応）の一方のみが切断されることになる。したがって、その切断面には同じ外部電極に電気的に接続されるべき内部電極層のみが露出することとなる。

次に、得られたグリーン積層体４ａを、図４に示すように、積層して、グリーン積層ブロック５ａを形成する。本実施形態では、グリーン積層体４ａの積層時に圧着してグリーン積層体４ａ同士を密着させ固定する。

グリーン積層ブロック５ａにおける積層数は、１００〜２００程度である。また、グリーン積層体４ａ同士を密着させる方法としては、特に制限されず、加圧による圧着、加圧および加熱による熱圧着、バインダを介した圧着などが挙げられる。

グリーン積層ブロック５ａでは、積層される複数のグリーン積層体４ａが同じ内部電極パターンを有していてもよいし、異なる内部電極パターンを有していてもよい。また、積層されるグリーン積層体４ａにおける積層数が異なっていてもよい。ただし、異なる内部電極パターンを有している場合には、後述する切断工程において、外部電極と電気的に接続されるべき内部電極層が切断面に露出するように配置する必要がある。

なお、グリーン積層体ブロック５ａと同様の構造体を作製する別の方法として、グリーン積層体４ａにおける積層数を、グリーン積層体ブロック５ａにおけるトータルでの積層数（積層されたグリーン積層体の数×グリーン積層体における積層数）とすることも考えられるが、グリーン積層体４ａにおける積層数が多くなりすぎると、内部電極パターンの位置精度が悪くなるため、好ましくない。

次に、グリーン積層ブロック５ａに対して、脱バインダ処理、焼成処理および必要に応じてアニール処理を施し、図５に示す焼成積層ブロック５ｂを得る。脱バインダ処理、焼成処理およびアニール処理の諸条件は特に限定されないが、焼成温度としては、たとえば１０００〜１４００℃である。

その後に、図５に示すように、スライサーの回転切断刃３６を用いて、焼成積層ブロック５ｂを、切断線３０ｙに沿って切断分離し、素子本体集合基板４ｂを得る。切断線３０ｙに沿って積層ブロックを切断することで、内部電極層１２、１３のいずれか一方のみを１つの切断面に露出させることができる。

すなわち、この素子本体集合基板４ｂは、図６に示すように、素子本体４が集合して形成されており、素子本体４において外部電極を形成すべき面が、素子本体集合基板４ｂの主面２１，２２を構成している。本実施形態では、一方の主面２１には、内部電極層１２が露出しており、図６には示されていないが、もう一方の主面２２には、内部電極層１３が露出している。

図６では、図５に示されている素子本体集合基板４ｂの向きを変えて、素子本体集合基板４ｂを示している。これに伴い、図２〜５に示されているＸ，ＹおよびＺ軸も図６に示す向きとなっている。

なお、焼成積層ブロック５ｂは、焼成後に切断されるため、切断面における内部電極層の引き込みを考慮する必要がない。したがって、内部電極層を露出させるために切断面の研磨を行う必要はない。

次に、本実施形態では、図７に示すように、素子本体集合基板４ｂに対して、Ｚ軸方向、すなわち、積層方向に溝３０ｚを形成する。このような溝を設けることで、素子本体集合基板４ｂにおける切断予定線としてのマーキングの役割を有するとともに、素子本体４に形成される外部電極を十分に回り込ませることができ、導通不良等を防止することができる。

図７では、溝３０ｚはＺ軸方向のみに形成されているが、基板上においてＺ軸と直交する方向、すなわち、Ｙ軸方向に形成されていてもよい。

溝３０ｚの形状は、特に制限されないが、略Ｖ字状、略Ｕ字状、外向きに凸な円弧の組み合わせ形状とすることが好ましい。また、溝３０ｚの幅および深さは、製造する積層セラミック電子部品に応じて適宜決定すればよいが、幅は２５〜５０μｍ、深さは２５〜５０μｍ程度であることが好ましい。

溝３０ｚを形成する方法は、特に制限されず、たとえば、レーザー、ダイサー等で形成すればよい。

次に、素子本体集合基板４ｂの両主面２１，２２に対して外部電極を形成する。この両主面は、素子本体４において外部電極が形成されるべき面のみから構成されているため、素子本体集合基板４ｂに対してマスクを用いる必要はない。そのため、単に、両主面全体に外部電極の形成を行うことで、素子本体集合基板４ｂに配置された多数の素子本体４に一括して外部電極を形成することができる。

したがって、個々の素子本体、あるいは、素子本体が棒状に集合したものに対して外部電極を形成する場合よりも容易かつ効率的に外部電極を形成することができる。

外部電極を形成する方法としては、外部電極と内部電極層とを確実に導通できる方法であれば特に制限されない。たとえば、素子本体集合基板の両主面に導体ペーストを塗布する方法であってもよいが、本実施形態では、図８に示すように、スパッタリングまたは蒸着により外部電極６，８を形成する。

スパッタリング法で外部電極を形成する場合には、ターゲット材料として、外部電極を構成する金属または合金を用いればよい。また、スパッタリングの条件としては所望の特性に応じて適宜決定すればよい。

蒸着法で外部電極を形成する場合には、原料としては、特に限定されないが、上記した金属のハロゲン化物や、アルコキシドなどを用いる。これらを気化させ、たとえばＨ_２ガスなどで還元することによって、外部電極が形成される。

上記の方法を用いて、両主面に外部電極が形成された素子本体集合基板４ｂは、図８に示すように、溝３０ｚおよび溝に直交する方向（３０ｙ）に沿って、スライサーの回転切断刃３６を用いて、素子本体集合基板４ｂを個片状に切断分離する。その結果、図９に示す積層セラミックコンデンサ２、すなわち、図１に示す積層セラミックコンデンサ２が得られる。

したがって、本発明では、まず、グリーン積層体４ａを積層したグリーン積層ブロック５ａを形成し、このグリーン積層ブロックを焼成した後に、図５に示す方向（３０ｙ）に切断して、素子本体集合基板４ｂを形成する。この素子本体集合基板４ｂの両主面は、外部電極が形成されるべき面のみから構成されているため、マスクを用いることなく、素子本体集合基板４ｂに対して、簡便かつ一括に外部電極を形成することができる。その結果、積層セラミック電子部品を効率良く製造することができる。また、素子本体集合基板４ｂに対して、溝３０ｚを形成することで、積層セラミック電子部品を効率よく製造できることに加え、導通不良等の不具合を低減させることができる。

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。

たとえば、上述した実施形態において、グリーン積層体４ａを積層する前に、図１０に示すように、グリーン積層体４ａの表面に位置決め用のマーク３０ａを形成してもよい。このマーク３０ａは、内部電極用ペーストによる印刷法で形成されており、内部電極パターンと極めて正確に対応している。

そして、図１０に示すように、マーク３０ａの位置をカメラ３２で読み取り、グリーン積層体４ａの位置決めをして積層すればよい。マーク３０ａと内部電極パターン１２，１３とは極めて正確に対応しているため、マーク３０ａを基準にしてグリーン積層体４ａを積層することで、内部電極パターン同士を精度良く位置合わせすることができる。その結果、焼成後の切断工程においても、切断面に外部電極に電気的に接続されるべき内部電極層をより確実に露出させることができる。

また、このマーク３０ａに沿って、グリーン積層体４ａの端部を切断し、切断したグリーン積層体４ａを積層してもよい。この場合、たとえば、図１１に示すように、位置合わせ用の治具３４を用いて、グリーン積層体４ａを一定の位置に揃えて積層する。

この場合にも、マーク３０ａと内部電極パターン１２，１３とは極めて正確に対応しているため、グリーン積層体４ａの切断した端部を基準にして積層することで、内部電極パターン同士を精度良く位置合わせすることができる。その結果、焼成後の切断工程においても、外部電極に電気的に接続されるべき内部電極層をより確実に露出させることができる。

なお、マーク３０ａを、少なくとも、Ｙ軸方向に形成することで、上記のように、内部電極パターン同士の位置合わせを行うことができる。

また、上述した実施形態において、図１２に示すように、素子本体集合基板４ｂのＹ軸方向の両端部に廃棄予定部分２６が形成してあってもよい。図７では、素子本体集合基板４ｂのＹ軸方向の端部に対して、溝が形成されていない。そのため、廃棄予定部分２６が形成してあることにより、図１１に示すように、溝の形成時において、素子本体集合基板４ｂの両端部に配置されている素子本体４の両側に溝を形成することができる。その結果、素子本体集合基板４ｂの両端部に配置されている素子本体の両側に外部電極を回り込ませることができる。あるいは、内部電極パターン同士の位置合わせの際に利用することもできる。

２… 積層セラミックコンデンサ
４… 素子本体
４ａ… グリーン積層体
４ｂ… 素子本体集合基板
５… 積層ブロック
５ａ… グリーン積層ブロック
５ｂ… 焼成積層ブロック
６… 第１外部電極
８… 第２外部電極
１０… 第１内側誘電体層
１０ａ… 第１グリーンシート
１１… 第２内側誘電体層
１１ａ… 第２グリーンシート
１２… 第１内部電極層
１２ａ… 第１内部電極パターン
１３… 第２内部電極層
１３ａ… 第２内部電極パターン
３０ｙ… 切断予定線
３０ｚ… 溝

Claims (6)

1. 内部電極層とセラミック層とが積層された素子本体を有する積層セラミック電子部品の製造方法であって、
   焼成後に前記内部電極層となる内部電極パターンと、焼成後に前記セラミック層となるグリーンシートと、が積層してあるグリーン積層体を複数準備する工程と、
   前記グリーン積層体を積層して、グリーン積層ブロックを形成する工程と、
   前記グリーン積層ブロックを焼成し、焼成積層ブロックを得る工程と、
   前記焼成積層ブロックを切断し、同じ外部電極に電気的に接続されるべき前記内部電極層のみが露出している切断面を有する素子本体集合基板を形成する工程と、
   前記素子本体集合基板において、前記内部電極層が露出している面に外部電極を形成する工程と、
   前記素子本体集合基板を個片状に切断する工程と、を有する積層セラミック電子部品の製造方法。
2. 前記グリーン積層体を積層する際に、積層すべき一方のグリーン積層体中に形成してある内部電極パターンの位置と、積層すべき他方のグリーン積層体中に形成してある内部電極パターンの位置と、を位置合わせする請求項１に記載の積層セラミック電子部品の製造方法。
3. 前記グリーン積層体を積層する際に、前記グリーン積層体に位置決め用マークを形成し、前記マークを利用して、前記内部電極パターンの位置合わせを行う請求項２に記載の積層セラミック電子部品の製造方法。
4. 前記外部電極を形成する前に、前記素子本体集合基板の表面において、前記素子本体同士の境界部に溝を形成する請求項１〜３のいずれかに記載の積層セラミック電子部品の製造方法。
5. 前記素子本体集合基板において、前記グリーン積層体の積層方向と直交する方向の両端部には、廃棄予定部分が形成してある請求項１〜４のいずれかに記載の積層セラミック電子部品の製造方法。
6. 前記グリーン積層体が、少なくとも、第１内部電極パターンを有する第１グリーン積層体と、前記第１内部電極パターンとは異なる第２内部電極パターンを有する第２グリーン積層体と、から構成されている請求項１〜５のいずれかに記載の積層セラミック電子部品の製造方法。

Images