JP2010232230A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2010232230A
JP2010232230A JP2009075277A JP2009075277A JP2010232230A JP 2010232230 A JP2010232230 A JP 2010232230A JP 2009075277 A JP2009075277 A JP 2009075277A JP 2009075277 A JP2009075277 A JP 2009075277A JP 2010232230 A JP2010232230 A JP 2010232230A
Authority
JP
Japan
Prior art keywords
film
resin film
semiconductor device
thin film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009075277A
Other languages
English (en)
Other versions
JP2010232230A5 (ja
Inventor
Ichiro Mihara
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2009075277A priority Critical patent/JP2010232230A/ja
Priority to US12/729,558 priority patent/US8278734B2/en
Priority to TW099108633A priority patent/TW201044555A/zh
Priority to CN201010143224XA priority patent/CN101847610B/zh
Publication of JP2010232230A publication Critical patent/JP2010232230A/ja
Publication of JP2010232230A5 publication Critical patent/JP2010232230A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0236—Shape of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/024—Material of the insulating layers therebetween
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Pressure Sensors (AREA)
  • Measuring Fluid Pressure (AREA)

Abstract

【課題】渦巻き形状の薄膜誘導素子を備えたＣＳＰと呼ばれる半導体装置において、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減する。
【解決手段】シリコン基板１上にはパッシベーション膜３および第１の保護膜５が設けられている。第１の保護膜の周辺部を除く上面には第２の保護膜７が設けられている。第２の保護膜の上面には渦巻き形状の薄膜誘導素子１１が設けられている。この場合、第１、第２の保護膜の合計厚さにより、シリコン基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。
【選択図】図１

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、ＣＳＰ(chip size package)と呼ばれ、且つ、渦巻き形状の薄膜誘導素子を備えたものが知られている（例えば、特許文献１参照）。この半導体装置は半導体基板を備えている。半導体基板の上面には絶縁膜が設けられている。絶縁膜の上面には複数の配線および渦巻き形状の薄膜誘導素子が設けられている。配線の接続パッド部上面には柱状電極が設けられている。柱状電極の周囲には封止膜が設けられている。柱状電極の上面には半田ボールが設けられている。
特開２００８−２１０８２８号公報
ところで、上記のような半導体装置において、絶縁膜が、半導体基板の上面に設けられた酸化シリコン等からなるパッシベーション膜およびその上面に設けられたポリイミド系樹脂等からなる保護膜からなり、保護膜の上面に配線および薄膜誘導素子が設けられている場合には、配線に電流が流れたとき、誘導によって半導体基板に発生する渦電流により、薄膜誘導素子に渦電流損が生じ、薄膜誘導素子の特性が劣化してしまう。
これを解決するため、特許文献１に記載の半導体装置では、半導体基板上のパッシベーション膜と薄膜誘導素子との間に、ポリイミド系樹脂等からなる保護膜の代わりに、ポリイミド系樹脂等からなる熱硬化性樹脂中に軟磁性体粉末を混入したものからなる磁性膜を設け、これにより、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減するようにしている。
しかしながら、上記従来の半導体装置では、磁性膜をポリイミド系樹脂等からなる熱硬化性樹脂中に比較的高価な材料である軟磁性体粉末を混入したものによって形成しているので、比較的高価となるばかりでなく、熱硬化性樹脂中への軟磁性体粉末の分散を均一にしがたく、軟磁性体粉末の分散が密となる箇所が生じると、回路が短絡するおそれがあり、一方、軟磁性体粉末の分散が疎となる箇所が生じると、渦電流損低減の効果が薄れてしまう。
そこで、この発明は、比較的安価である上、回路短絡を防止し、且つ、渦電流損低減の効果を均一に発揮することができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に設けられた第１の樹脂膜と、前記第１の樹脂膜の少なくとも周辺部を除く上面に設けられた第２の樹脂膜と、前記第２の樹脂膜上に設けられた薄膜誘導素子とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体基板の周辺部上に複数の接続パッドが設けられ、前記第２の樹脂膜は、前記半導体基板上における前記接続パッドよりも内側の領域に設けられていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項２に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さよりも厚くなっていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項３に記載の発明において、前記第１の樹脂膜の厚さと前記第２の樹脂膜の厚さの合計は１０〜２０μｍであることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さの２倍以上であることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項５に記載の発明において、前記第１の樹脂膜の厚さは２〜６μｍであることを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記第１、第２の樹脂膜上に配線および薄膜誘導素子用配線が設けられ、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されていることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記第２の樹脂膜の側面は傾斜面となっていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置は、請求項８に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とするものである。
請求項１０に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記第１の樹脂膜下に薄膜誘導素子用下層配線が設けられ、前記薄膜誘導素子用下層配線の一端部は前記接続パッドに接続され、他端部は前記薄膜誘導素子の内端部に前記第１、第２の樹脂膜に設けられた開口部を介して接続されていることを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、周辺部に複数の接続パッドを有する半導体基板の上面全体に第１の樹脂膜を形成する工程と、記第１の樹脂膜上における前記接続パッドの内側領域に第２の樹脂膜を形成する工程と、前記第２の樹脂膜上に薄膜誘導素子を形成する工程と、を有することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さよりも厚くなるようにすることを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記第１の樹脂膜の厚さと前記第２の樹脂膜の厚さの合計は１０〜２０μｍであることを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さの２倍以上となるようにすることを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１４に記載の発明において、前記第１の樹脂膜の厚さは２〜６μｍとすることを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１５に記載の発明において、前記第２の樹脂膜を形成する工程の前に、前記半導体基板の周辺部上に形成された前記複数の接続パッドに対応する部分における前記第１の樹脂膜にフォトリソグラフィ法により開口部を形成する工程を有することを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記薄膜誘導素子を形成する工程は、前記第１、第２の樹脂膜上に配線および薄膜誘導素子用配線を形成する工程を含み、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１１に記載の発明において、前記第２の樹脂膜はスクリーン印刷法により形成することを特徴とするものである。
請求項１９に記載の発明に係る半導体装置の製造方法は、請求項１８に記載の発明において、前記スクリーン印刷法により塗布された液状樹脂膜の側面がだれることにより、前記第２の樹脂膜の側面が傾斜面となるようにすることを特徴とするものである。半導体基板と、前記半導体基板上に設けられた第１の樹脂膜と、前記第１の樹脂膜の周辺部を除く上面に設けられた第２の樹脂膜と、前記第２の樹脂膜上に設けられた渦巻き形状の薄膜誘導素子とを備えていることを特徴とするものである。
この発明によれば、半導体基板上に設けられた第１の樹脂膜の少なくとも周辺部を除く上面に設けられた第２の樹脂膜上に薄膜誘導素子を設けているので、第１、第２の樹脂膜の合計厚さにより、半導体基板に発生する渦電流に起因する薄膜誘導素子の渦電流損を低減することができる。この場合、第２の樹脂膜は比較的安価な樹脂によって形成しているので、比較的安価である上、回路短絡を防止し、且つ、渦電流損低減の効果を均一に発揮することができる。
（Ａ）はこの発明の第１実施形態としての半導体装置の要部の平面図（図１（Ｂ）における封止膜を除去した状態）、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 図１に示す半導体装置の製造方法の一例において、当初準備したものの断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図９に続く工程の断面図。 図１０に続く工程の断面図。 図１１に続く工程の断面図。 （Ａ）はこの発明の第２実施形態としての半導体装置の要部の平面図（図１３（Ｂ）における封止膜を除去した状態）、（Ｂ）はそのＢ−Ｂ線に沿う断面図。 図１３に示す半導体装置の製造方法の一例において、所定の工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。
（第１実施形態）
図１（Ａ）はこの発明の第１実施形態としての半導体装置の要部の平面図（図１（Ｂ）における封止膜を除去した状態）を示し、図１（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、平面方形状のシリコン基板（半導体基板）１を備えている。シリコン基板１の上面には所定の機能の集積回路を構成する素子、例えば、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド２ａ、２ｂが集積回路に接続されて設けられている。この場合、符号２ｂで示す接続パッドは、後述する渦巻き形状の薄膜誘導素子１１の外端部に接続されるものである。
接続パッド２ａ、２ｂの中央部を除くシリコン基板１の上面には酸化シリコン等からなるパッシベーション膜３が設けられ、接続パッド２ａ、２ｂの中央部はパッシベーション膜３に設けられた開口部４ａ、４ｂを介して露出されている。パッシベーション膜３の上面にはポリイミド系樹脂やポリベンザオキシドール等の樹脂からなる第１の保護膜（第１の樹脂膜）５が設けられている。パッシベーション膜３の開口部４ａ、４ｂに対応する部分における第１の保護膜５には開口部６ａ、６ｂが設けられている。
第１の保護膜５上における半導体基板１の上記接続パッドよりも内側領域、つまり開口部６ａ、６ｂが設けられた周辺部を除く領域には、第１の保護膜５と同一の樹脂または異なる樹脂からなる第２の保護膜（第２の樹脂膜）７が設けられている。この場合、第２の保護膜７の側面は傾斜面８となっている。
ここで、第１の保護膜５の厚さは例えば２〜６μｍ程度と比較的薄いのに対し、第２の保護膜７の厚さはそれよりも厚く、例えば８〜１４μｍ程度と２倍以上となっている。この場合、第１の保護膜５と第２の保護膜７の厚さの合計が１０〜２０μｍ程度とすればよく、必ずしも、第２の保護膜７の厚さを第１の保護膜５の厚さよりも大きくする必要は無いが、配線の高密度化のためには、開口部６ａ、６ｂを形成する必要がある第１の保護膜５の厚さは、可能な限り薄い方が望ましい。
第１の保護膜５の周辺部上面および第２の保護膜７の傾斜面８を含む上面には複数の配線９および１つの薄膜誘導素子用配線１０が設けられ、第２の保護膜７の上面には渦巻き形状の薄膜誘導素子１１が設けられている。配線９、薄膜誘導素子用配線１０および薄膜誘導素子１１は、銅等からなる下地金属層１２、１３、１４の上面に銅からなる上部金属層１５、１６、１７が設けられた２層構造となっている。なお、薄膜誘導素子１１の渦巻き形状は、図１（Ａ）では、四角形状としているが、これよりも多角な角形状、円形状、楕円形状、多角形状と円弧形状の組合せ形状等としてもよい。また、渦巻き形状に限らず、ほぼ一重の環状としてもよい。
配線９の一端部はパッシベーション膜３の開口部４ａおよび第１の保護膜５の開口部４６ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線１０の一端部はパッシベーション膜３の開口部４ｂおよび第１の保護膜５の開口部６ｂを介して接続パッド２ｂに接続されている。薄膜誘導素子１１の外端部は薄膜誘導素子用配線１０の他端部に接続されている。配線９の他端部および薄膜誘導素子１１の内端部は接続パッド部９ａ、１１ａとなっている。この場合、配線９の接続パッド部９ａは第２の保護膜７の上面のみに設けられている。
配線９および薄膜誘導素子１１の接続パッド部９ａ、１１ａの上面には銅からなる柱状電極１８、１９が設けられている。第１の保護膜５の周辺部上面、配線９、薄膜誘導素子用配線１０および薄膜誘導素子１１の上面および第２の保護膜７の傾斜面８を含む上面にはエポキシ系樹脂等からなる封止膜２０が設けられている。柱状電極１８、１９は、その上面が封止膜２０の上面と面一乃至数μｍ低くなるように設けられている。柱状電極１８、１９の上面には半田ボール２１、２２が設けられている。
以上のように、この半導体装置では、シリコン基板１上にパッシベーション膜３および第１の保護膜５を介して設けられた第２の保護膜７の上面に薄膜誘導素子１１を設けているので、シリコン基板１に発生する渦電流に起因する薄膜誘導素子１１の渦電流損を低減することができ、ひいては薄膜誘導素子１１の特性劣化を抑制することができる。
また、接続パッド２ａ、２ｂに接続するための開口部６ａ、６ｂを形成する第１の保護膜５上に第２の保護膜７を設けているので、高密度配線をすることができる。さらに、第２の保護膜７をポリイミド系樹脂等の比較的安価な樹脂によって形成しているので、比較的安価である上、回路短絡を防止し、且つ、渦電流損低減の効果を均一に発揮することができる。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ３１という）の上面にアルミニウム系金属等からなる接続パッド２ａ、２ｂおよび酸化シリコン等からなるパッシベーション膜３が形成され、接続パッド２ａ、２ｂの中央部がパッシベーション膜３に形成された開口部４ａ、４ｂを介して露出されたものを準備する。なお、図２において、符号３２で示す領域はダイシングストリートである。
次に、図３に示すように、パッシベーション膜３の開口部４ａ、４ｂを介して露出された接続パッド２ａ、２ｂの上面を含むパッシベーション膜３の上面に、スクリーン印刷法やスピンコート法等により、ポリイミド系樹脂やポリベンザオキシドール等の樹脂からなる第１の保護膜５を形成する。次に、図４に示すように、パッシベーション膜３の開口部４ａ、４ｂに対応する部分における第１の保護膜５に、フォトリソグラフィ法により、開口部６ａ、６ｂを形成する。
次に、図５に示すように、ダイシングストリート３２で囲まれた各半導体装置形成領域において、第１の保護膜５の周辺部つまり開口部６ａ、６ｂが形成された周辺部を除く上面に、スクリーン印刷法により、第１の保護膜５と同一の樹脂または異なる樹脂からなる第２の保護膜７を形成する。この場合、スクリーン印刷法により塗布された液状樹脂膜の周辺部がだれることにより、第２の保護膜７の側面は傾斜面８となる。
次に、図６に示すように、パッシベーション膜３および第１の保護膜５の開口部４ａ、６ａおよび開口部４ｂ、６ｂを介して露出された接続パッド２ａ、２ｂの上面を含む第１の保護膜５の上面および第２の保護膜７の傾斜面８を含む上面に下地金属層３３を形成する。この場合、下地金属層３３は、無電解メッキにより形成された銅層のみであってもよく、またスパッタ法により形成された銅層のみであってもよく、さらにスパッタ法により形成されたチタン等の薄膜層上にスパッタ法により銅層を形成したものであってもよい。
次に、下地金属層３３の上面にメッキレジスト膜３４をパターン形成する。この場合、上部金属層１５、１６、１７形成領域に対応する部分におけるメッキレジスト膜３４には開口部３５、３６、３７が形成されている。次に、下地金属層３３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３４の開口部３５、３６、３７内の下地金属層３３の上面に上部金属層１５、１６、１７を形成する。次に、メッキレジスト膜３４を剥離する。
次に、図７に示すように、上部金属層１５、１６、１７および下地金属層３３の上面にメッキレジスト膜３８をパターン形成する。この場合、上部金属層１５、１７の接続パッド部９ａ、１１ａつまり柱状電極１８、１９形成領域に対応する部分におけるメッキレジスト膜３８には開口部３９、４０が形成されている。次に、下地金属層３３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜３８の開口部３９、４０内の上部金属層１５、１７の接続パッド部９ａ、１１ａの上面に柱状電極１８、１９を形成する。
次に、メッキレジスト膜３８を剥離し、次いで、上部金属層１５、１６、１７をマスクとして下地金属層３３の不要な部分をエッチングして除去すると、図８に示すように、上部金属層１５、１６、１７下にのみ下地金属層１２、１３、１４が残存される。この状態では、上部金属層１５、１６、１７およびその下に残存された下地金属層１２、１３、１４により、２層構造の配線９、薄膜誘導素子用配線１０および薄膜誘導素子１１が形成されている。
なお、上記においては、配線９、薄膜誘導素子用配線１０および薄膜誘導素子１１をセミアデティブ法で形成する場合で説明したが、サブトラクト法により形成することもできる。その場合には、図６において、パッシベーション膜３および第１の保護膜５の開口部４ａ、６ａおよび開口部４ｂ、６ｂを介して露出された接続パッド２ａ、２ｂの上面を含む第１の保護膜５の上面および第２の保護膜７の傾斜面８を含む上面に下地金属層３３を形成した後、該下地金属層３３の上面全面に電解めっき法により上部金属形成用層を形成し、該上部金属形成用層上における上部１５、１６、１７を形成する領域上にフォトレジストマスクを形成し、このフォトレジストマスクから露出された領域の上部金属形成用層および下地金属層３３をエッチングすればよい。但し、このエッチングは、図７に示すように（但し、サブトラクト法の場合には、上部金属層１５、１６、１７に代わって下地金属層３３上全面に上部金属形成用層が形成されている）、柱状電極１８、１９を形成した後に行う。
ここで、配線９および薄膜誘導素子用配線１０は第１、第２の保護膜５、７の上面に形成されているが、第２の保護膜７の側面が傾斜面８となっているので、配線９および薄膜誘導素子用配線１０が断線しにくいようにすることができる。また、図６に示すように、下地金属層３３を上面全体に形成するとき、下地金属層３３を良好に形成することができる。
次に、図９に示すように、配線９、薄膜誘導素子用配線１０、薄膜誘導素子１１および柱状電極１８、１９を含む第１、第２の保護膜５、７の上面に、スクリーン印刷法やスピンコート法等により、エポキシ系樹脂等からなる封止膜２０をその厚さが柱状電極１８、１９の高さよりも厚くなるように形成する。したがって、この状態では、柱状電極１８、１９の上面は封止膜２０によって覆われている。
次に、封止膜２０の上面側を適宜に研削し、図１０に示すように、柱状電極１８、１９の上面を露出させ、且つ、この露出された柱状電極１８、１９の上面を含む封止膜２０の上面を平坦化する。次に、図１１に示すように、柱状電極１８、１９の上面に半田ボール２１、２２を形成する。次に、図１２に示すように、ダイシングストリート３２に沿って、封止膜２０、第１の保護膜５、パッシベーション膜３および半導体ウエハ３１を切断すると、図１（Ａ）、（Ｂ）に示す半導体装置が複数個得られる。
ここで、図４に示すように、第２の保護膜７を第１の保護膜５の上面全体に形成せずに、ダイシングストリート３２で囲まれた各半導体装置形成領域において、第１の保護膜５の周辺部つまり開口部６ａ、６ｂが形成された周辺部を除く上面に形成する理由および第１、第２の保護膜５、７の厚さについて説明する。
第２の保護膜７を第１の保護膜５の上面全体に形成する場合には、接続パッド２ａ、２ｂを露出させるために、第１の保護膜５の開口部６ａ、６ｂに対応する部分における第２の保護膜７に開口部を形成する必要がある。しかるに、微細化に伴い、接続パッド２ａ、２ｂのピッチおよび平面サイズが小さくなった場合には、それに伴い、第１の保護膜５の開口部６ａ、６ｂおよび該開口部６ａ、６ｂに対応する部分における第２の保護膜７に形成する開口部のピッチおよび平面サイズも小さくなってしまう。これらの開口部をフォトリソグラフィ法により形成する場合には、第１、第２の保護膜３、７の合計厚さがかなり厚くなるので、解像度が悪くなり、好ましくない。
そこで、この実施形態のように、第２の保護膜７を第１の保護膜５の上面全体に形成せずに、ダイシングストリート３２で囲まれた各半導体装置形成領域において、第１の保護膜５の周辺部つまり開口部６ａ、６ｂが形成された周辺部を除く上面に形成すると、厚さが例えば２〜６μｍ程度と比較的薄い第１の保護膜５のみに開口部６ａ、６ｂを形成すればよいので、微細化に対応することが可能となる。但し、第１の保護膜５の厚さはこれに限定されるものではない。また、上述した如く、渦電流損低減の効果を得るためには、第１の保護膜５と第２の保護膜７の厚さの合計を１０〜２０μｍ程度とすればよく、第２の保護膜７の厚さは、第１の保護膜５の厚さに対応して決定される。
（第２実施形態）
図１３（Ａ）はこの発明の第２実施形態としての半導体装置の要部の平面図（図１３（Ｂ）における封止膜を除去した状態）を示し、図１３（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。この半導体装置において、図１（Ａ）、（Ｂ）に示す半導体装置と大きく異なる点は、渦巻き形状の薄膜誘導素子１１の内端部のみならず外端部もシリコン基板１の上面に形成された集積回路(図示せず)に接続された接続パッドに接続するようにした点である。
すなわち、符号２ｂ、２ｃで示す接続パッドは、渦巻き形状の薄膜誘導素子１３の内端部および外端部に接続されるものであり、図１３（Ａ）では互いに隣接して配置されている。接続パッド２ａ、２ｂ、２ｃの中央部を除くシリコン基板１の上面にはパッシベーション膜３が設けられ、接続パッド２ａ、２ｂ、２ｃの中央部はパッシベーション膜３に設けられた開口部４ａ、４ｂ、４ｃを介して露出されている。
パッシベーション膜３の上面には、接続パッド２ａ、２ｂ、２ｃと異なる金属、例えばクロム系金属からなる薄膜誘導素子用（下層）配線１０ｂが設けられている。薄膜誘導素子用配線１０ｂの一端部は、パッシベーション膜３の開口部４ｂを介して接続パッド２ｂに接続されている。薄膜誘導素子用配線１０ｂを含むパッシベーション膜３の上面には第１の保護膜５が設けられている。パッシベーション膜３の開口部４ａ、４ｃに対応する部分における第１の保護膜５には開口部６ａ、６ｃが設けられている。
第１の保護膜５の周辺部つまり開口部６ａ、６ｃが設けられた周辺部を除く上面には第２の保護膜７が設けられている。この場合も、第２の保護膜７の側面は傾斜面８となっている。また、第１の保護膜５の厚さおよび第２の保護膜７は、第１実施形態の場合と同様である。ここで、薄膜誘導素子用配線１０ｂの接続パッド部に対応する部分における第１、第２の保護膜５、７には開口部４１が設けられている。
第１の保護膜５の周辺部上面および第２の保護膜７の傾斜面８を含む上面には複数の配線９および１つの薄膜誘導素子用配線１０ｃが設けられ、第２の保護膜７の上面には渦巻き形状の薄膜誘導素子１１が設けられている。配線９、薄膜誘導素子用配線１０ｃおよび薄膜誘導素子１１は、下地金属層１２、１３、１４の上面に上部金属層１５、１６、１７が設けられた２層構造となっている。
配線９の一端部はパッシベーション膜３および第１の保護膜５の開口部４ａ、６ａを介して接続パッド２ａに接続されている。薄膜誘導素子用配線１０ｃの一端部はパッシベーション膜３および第１の保護膜５の開口部４ｃ、６ｃを介して接続パッド２ｃに接続されている。薄膜誘導素子１１の内端部は第１、第２の保護膜５、７の開口部４１を介して薄膜誘導素子用配線１０ｂの接続パッド部に接続され、外端部は薄膜誘導素子用配線１０ｃの他端部に接続されている。
配線９の接続パッド部９ａの上面には柱状電極１８が設けられている。第１の保護膜５の周辺部上面、配線９、薄膜誘導素子用配線１０ｃおよび薄膜誘導素子１１の上面および第１の保護膜５の傾斜面８を含む上面には封止膜２０が設けられている。柱状電極１８の上面には半田ボール２１が設けられている。
以上のように、この半導体装置でも、シリコン基板１上にパッシベーション膜３および第１の保護膜５を介して設けられた第２の保護膜７の上面に薄膜誘導素子１１を設けているので、シリコン基板１に発生する渦電流に起因する薄膜誘導素子１１の渦電流損を低減することができ、ひいては薄膜誘導素子１１の特性劣化を抑制することができる。
次に、この半導体装置の製造方法の一例について説明する。この場合、図２に示すものを準備した後に、図１４に示すように、パッシベーション膜３の上面に、スパッタ法等により成膜されたクロム系金属等からなる金属膜をフォトリソグラフィ法によりパターニングすることにより、薄膜誘導素子用配線１０ｂを形成する。この状態では、薄膜誘導素子用配線１０ｂの一端部は、パッシベーション膜３の開口部４ｂを介して接続パッド２ｂに接続されている。
ここで、薄膜誘導素子用配線１０ｂを接続パッド２ａ、２ｂと異なる金属によって形成するのは、パッシベーション膜３の開口部４ａを介して接続パッド２ａが露出されるため、この露出された接続パッド２ａをエッチングしないようにするためである。なお、図１３（Ａ）において、符号２ｃで示す接続パッドについての説明は省略する。
次に、図１５に示すように、パッシベーション膜３の開口部４ａを介して露出された接続パッド２ａおよび薄膜誘導素子用配線１０ｂを含むパッシベーション膜３の上面に、スクリーン印刷法やスピンコート法等により、第１の保護膜５を形成する。次に、ダイシングストリート３２で囲まれた各半導体装置形成領域において、第１の保護膜５の周辺部を除く上面に、スクリーン印刷法により、第２の保護膜７を形成する。この場合も、スクリーン印刷法により塗布された液状樹脂膜の周辺部がだれることにより、第２の保護膜７の側面は傾斜面８となる。
次に、図１６に示すように、フォトリソグラフィ法により、パッシベーション膜３の開口部２ａに対応する部分における第１の保護膜５に開口部６ａを形成し、且つ、薄膜誘導素子用配線１０ｂの接続パッド部に対応する部分における第１、第２の保護膜５、７に開口部４１を形成する。この場合、第１、第２の保護膜５、７に形成する開口部４１は、接続パッド２ａ、２ｂの微細化とは関係がないので、解像度の関係から平面サイズを比較的大きくしても、別に問題はない。
次に、図１７に示すように、パッシベーション膜３および第１の保護膜５の開口部４ａ、６ａを介して露出された接続パッド２ａの上面を含む第１の保護膜５の上面および第１、第２の保護膜５、７の開口部４１を介して露出された薄膜誘導素子用配線１０ｂの接続パッド部の上面を含第２の保護膜７の傾斜面８を含む上面に下地金属層３３を形成する。以下、上記第１実施形態の場合と同様の工程を経ると、図１３（Ａ）、（Ｂ）に示す半導体装置が複数個得られる。
なお、第２実施形態において、薄膜誘導素子用配線１０ｂの材料および構造を薄膜誘導素子用配線１０ｃとは異なるものとして説明をしたが、両配線を同一の材料および構造としてもよいことは当然である。その場合には、図１４に図示された、金属膜をフォトリソグラフィ法によりパターニングして薄膜誘導素子用配線１０ｂを形成する工程において、接続パッド２ａがエッチングされないように接続パッド２ａ上にマスクを形成した後、金属膜をフォトリソグラフィ法によりパターニングすればよい。
また、上記各実施形態では、第２の保護膜７を、ダイシングストリート３２で囲まれた各半導体装置形成領域において、第１の保護膜５の周辺部つまり開口部６ａ、６ｂが形成された周辺部を除く上面に形成する場合について説明したが、これに限定されるものではない。例えば、第２の保護膜７を薄膜誘導素子１１の形成領域に対応する部分における第１の保護膜３の上面のみに形成するようにしてもよい。
さらに、第２の保護膜７の形成はスクリーン印刷による場合で説明したが、第１の保護膜５の上面全体に、スピンコーティング、塗布、スクリーン印刷法等により被着した後、ウエットエッチングにより形成してもよい。この場合、等方的なエッチング液を用いることにより、第２の保護膜７の側面を好適な角度の傾斜面とすることができる。
１ シリコン基板
２ａ、２ｂ、２ｃ 接続パッド
３ 絶縁膜
５ 第１の保護膜
７ 第２の保護膜
８ 傾斜面
９ 配線
１０、１０ｂ、１０ｃ 薄膜誘導素子用配線
１１ 薄膜誘導素子
１８、１９ 柱状電極
２０ 封止膜
２１、２２ 半田ボール
３１ 半導体ウエハ
３２ ダイシングストリート
３３ 下地金属層

Claims (19)

  1. 半導体基板と、前記半導体基板上に設けられた第１の樹脂膜と、前記第１の樹脂膜の少なくとも周辺部を除く上面に設けられた第２の樹脂膜と、前記第２の樹脂膜上に設けられた薄膜誘導素子とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記半導体基板の周辺部上に複数の接続パッドが設けられ、前記第２の樹脂膜は、前記半導体基板上における前記接続パッドよりも内側の領域に設けられていることを特徴とする半導体装置。
  3. 請求項２に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さよりも厚くなっていることを特徴とする半導体装置。
  4. 請求項３に記載の発明において、前記第１の樹脂膜の厚さと前記第２の樹脂膜の厚さの合計は１０〜２０μｍであることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さの２倍以上であることを特徴とする半導体装置。
  6. 請求項５に記載の発明において、前記第１の樹脂膜の厚さは２〜６μｍであることを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記第１、第２の樹脂膜上に配線および薄膜誘導素子用配線が設けられ、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されていることを特徴とする半導体装置。
  8. 請求項７に記載の発明において、前記第２の樹脂膜の側面は傾斜面となっていることを特徴とする半導体装置。
  9. 請求項８に記載の発明において、前記配線の接続パッド部上および前記薄膜誘導素子の内端部上に柱状電極が設けられていることを特徴とする半導体装置。
  10. 請求項１に記載の発明において、前記第１の樹脂膜下に薄膜誘導素子用下層配線が設けられ、前記薄膜誘導素子用下層配線の一端部は前記接続パッドに接続され、他端部は前記薄膜誘導素子の内端部に前記第１、第２の樹脂膜に設けられた開口部を介して接続されていることを特徴とする半導体装置。
  11. 周辺部に複数の接続パッドを有する半導体基板の上面全体に第１の樹脂膜を形成する工程と、
    前記第１の樹脂膜上における前記接続パッドの内側領域に第２の樹脂膜を形成する工程と、
    前記第２の樹脂膜上に薄膜誘導素子を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 請求項１１に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さよりも厚くなるようにすることを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記第１の樹脂膜の厚さと前記第２の樹脂膜の厚さの合計は１０〜２０μｍであることを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記第２の樹脂膜の厚さは前記第１の樹脂膜の厚さの２倍以上となるようにすることを特徴とする半導体装置の製造方法。
  15. 請求項１４に記載の発明において、前記第１の樹脂膜の厚さは２〜６μｍとすることを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記第２の樹脂膜を形成する工程の前に、前記半導体基板の周辺部上に形成された前記複数の接続パッドに対応する部分における前記第１の樹脂膜にフォトリソグラフィ法により開口部を形成する工程を有することを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の発明において、前記薄膜誘導素子を形成する工程は、前記第１、第２の樹脂膜上に配線および薄膜誘導素子用配線を形成する工程を含み、前記配線の一端部および前記薄膜誘導素子用配線の一端部は前記接続パッドに接続され、前記薄膜誘導素子用配線の他端部は前記薄膜誘導素子の外端部に接続されることを特徴とする半導体装置の製造方法。
  18. 請求項１１に記載の発明において、前記第２の樹脂膜はスクリーン印刷法により形成することを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の発明において、前記スクリーン印刷法により塗布された液状樹脂膜の側面がだれることにより、前記第２の樹脂膜の側面が傾斜面となるようにすることを特徴とする半導体装置の製造方法。
JP2009075277A 2009-03-25 2009-03-25 半導体装置およびその製造方法 Pending JP2010232230A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009075277A JP2010232230A (ja) 2009-03-25 2009-03-25 半導体装置およびその製造方法
US12/729,558 US8278734B2 (en) 2009-03-25 2010-03-23 Semiconductor device and manufacturing method thereof
TW099108633A TW201044555A (en) 2009-03-25 2010-03-24 Semiconductor device and manufacturing method thereof
CN201010143224XA CN101847610B (zh) 2009-03-25 2010-03-24 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009075277A JP2010232230A (ja) 2009-03-25 2009-03-25 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2010232230A true JP2010232230A (ja) 2010-10-14
JP2010232230A5 JP2010232230A5 (ja) 2011-03-31

Family

ID=42772157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009075277A Pending JP2010232230A (ja) 2009-03-25 2009-03-25 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8278734B2 (ja)
JP (1) JP2010232230A (ja)
CN (1) CN101847610B (ja)
TW (1) TW201044555A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5758605B2 (ja) * 2010-09-30 2015-08-05 株式会社テラプローブ 半導体装置及びその製造方法
US9219106B2 (en) * 2011-08-05 2015-12-22 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated inductor
US8952530B2 (en) * 2012-09-14 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Post passivation interconnect structures and methods for forming the same
CN105009266B (zh) * 2013-03-08 2018-05-08 三菱电机株式会社 半导体装置及半导体装置的制造方法
DE102017210654B4 (de) * 2017-06-23 2022-06-09 Infineon Technologies Ag Elektronische Vorrichtung, die ein einen Hohlraum umfassendes Umverdrahtungsschicht-Pad umfasst

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235979A (ja) * 1999-02-15 2000-08-29 Casio Comput Co Ltd 半導体装置
JP2002057292A (ja) * 2000-08-11 2002-02-22 Iep Technologies:Kk 半導体装置および半導体装置の製造方法
JP2003347410A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221297A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
JP2008210828A (ja) * 2007-02-23 2008-09-11 Casio Comput Co Ltd 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3615206B2 (ja) * 2001-11-15 2005-02-02 富士通株式会社 半導体装置の製造方法
SG119329A1 (en) * 2004-07-29 2006-02-28 Fujikura Ltd Semiconductor device and method for manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235979A (ja) * 1999-02-15 2000-08-29 Casio Comput Co Ltd 半導体装置
JP2002057292A (ja) * 2000-08-11 2002-02-22 Iep Technologies:Kk 半導体装置および半導体装置の製造方法
JP2003347410A (ja) * 2002-05-27 2003-12-05 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004221297A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2006041357A (ja) * 2004-07-29 2006-02-09 Fujikura Ltd 半導体装置およびその製造方法
JP2008210828A (ja) * 2007-02-23 2008-09-11 Casio Comput Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US8278734B2 (en) 2012-10-02
US20100244188A1 (en) 2010-09-30
TW201044555A (en) 2010-12-16
CN101847610A (zh) 2010-09-29
CN101847610B (zh) 2012-12-19

Similar Documents

Publication Publication Date Title
JP5249080B2 (ja) 半導体装置
KR101030153B1 (ko) 반도체장치 및 그 제조방법
JP2010232230A (ja) 半導体装置およびその製造方法
JP2004158758A (ja) 半導体装置およびその製造方法
JP4492621B2 (ja) 半導体装置およびその製造方法
JP2008047732A (ja) 半導体装置及びその製造方法
JP2010056266A (ja) 半導体装置の製造方法
JP2008244383A (ja) 半導体装置およびその製造方法
KR101074894B1 (ko) 배선의 접속 패드부보다 큰 평면 사이즈를 갖는 주상전극을 구비한 반도체 장치 및 그 제조방법
JP2008210828A (ja) 半導体装置およびその製造方法
JP5137320B2 (ja) 半導体装置およびその製造方法
JP2008218494A (ja) 半導体装置およびその製造方法
TWI445145B (zh) 半導體裝置及其製造方法
JP3915670B2 (ja) 半導体装置およびその製造方法
JP5001884B2 (ja) 半導体装置およびその製造方法
JP4987683B2 (ja) 半導体装置およびその製造方法
JP2005093931A (ja) 半導体装置
JP2010062176A (ja) 半導体装置およびその製造方法
JP2011091432A (ja) 半導体装置の製造方法
JP2011018750A (ja) 半導体装置およびその製造方法
JP2011014843A (ja) 半導体装置およびその製造方法
JP2004281896A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2011034988A (ja) 半導体装置
JP5068830B2 (ja) 半導体装置
JP2011199130A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110215

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110624

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110812

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121105