JP2010230781A - Liquid crystal display device and method for manufacturing the same - Google Patents
Liquid crystal display device and method for manufacturing the same Download PDFInfo
- Publication number
- JP2010230781A JP2010230781A JP2009075840A JP2009075840A JP2010230781A JP 2010230781 A JP2010230781 A JP 2010230781A JP 2009075840 A JP2009075840 A JP 2009075840A JP 2009075840 A JP2009075840 A JP 2009075840A JP 2010230781 A JP2010230781 A JP 2010230781A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- liquid crystal
- signal line
- display device
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 66
- 238000000034 method Methods 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims abstract description 38
- 239000000203 mixture Substances 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 96
- 239000000758 substrate Substances 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 description 14
- 230000003068 static effect Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 238000000206 photolithography Methods 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000003566 sealing material Substances 0.000 description 5
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
Abstract
Description
本発明は、フリンジフィールドスイッチング（Fringe Field Switching：以下、「ＦＦ
Ｓ」という。）モードの液晶表示装置及びその製造方法に関し、特に、信号線と走査線と
の短絡を抑制したＦＦＳモードの液晶表示装置及びその製造方法に関する。
The present invention relates to fringe field switching (FF).
S ". More particularly, the present invention relates to an FFS mode liquid crystal display device in which a short circuit between a signal line and a scanning line is suppressed, and a method of manufacturing the same.
横電界方式の液晶表示装置として、一方の基板にのみ画素電極及び共通電極からなる一
対の電極を備えたＦＦＳモードの液晶表示装置が知られている。このＦＦＳモードの液晶
表示装置は、液晶層に電界を印加するための画素電極と共通電極をそれぞれ絶縁膜を介し
て異なる層に配置したものであり、広視野角かつ高コントラストであり、さらに低電圧駆
動ができると共により高透過率であるため明るい表示が可能となるという特徴を備えてい
る。加えて、ＦＦＳモードの液晶表示装置は、平面視で画素電極と共通電極との重畳面積
が大きいために、より大きな保持容量が副次的に生じ、別途補助容量電極を設ける必要が
なくなるという長所も存在している。
As a lateral electric field type liquid crystal display device, an FFS mode liquid crystal display device having a pair of electrodes including a pixel electrode and a common electrode on only one substrate is known. In this FFS mode liquid crystal display device, a pixel electrode and a common electrode for applying an electric field to a liquid crystal layer are arranged in different layers through an insulating film, respectively, have a wide viewing angle, a high contrast, and a low It has a feature that it can be driven by voltage and can display bright because of its higher transmittance. In addition, since the FFS mode liquid crystal display device has a large overlapping area between the pixel electrode and the common electrode in a plan view, a larger storage capacity is generated as a secondary effect, and there is no need to separately provide an auxiliary capacity electrode. Also exist.
しかし、従来より蒸着方法として、真空蒸着法やスパッタリングなどの物理蒸着法、熱
分解による有機金属化学蒸着法などにより製造されており、このようなＦＦＳモードの液
晶表示装置では、信号線がコモン配線と交差する位置に積層による段差が生じ、段差の側
面領域の膜厚が薄くなることで絶縁耐圧が低下しやすく、断線故障ないし短絡故障が時折
り見受けられた。従来のＦＦＳモードの液晶表示装置では、走査線の表面はゲート絶縁膜
で被覆されており、ゲート絶縁膜の表面には信号線が形成されており、さらに、走査線及
び信号線の交差部近傍にはスイッチング素子としての薄膜トランジスタＴＦＴ（Thin Fil
m Transistor）が形成されている。そのため、製造時には、ゲート絶縁膜表面の全面に例
えばアモルファスシリコン（ａ−Ｓｉ）層及びｎ＋ａ−Ｓｉ層を成膜した後、フォトリソ
グラフィー法によってＴＦＴ形成用の半導体層をパターニングしている。このとき、ａ−
Ｓｉ層及びｎ＋ａ−Ｓｉ層に対してフォトリソグラフィー法を適用してパターニングする
前に純水による洗浄工程があるが、純水とｎ＋ａ−Ｓｉ層との間で静電気が発生するため
、この静電気によってｎ＋ａ−Ｓｉ層と走査線との間でスパークが発生し、ｎ＋ａ−Ｓｉ
層と下電極との間のゲート絶縁膜に絶縁破壊が生じることがある。
However, it has been conventionally manufactured by a vacuum evaporation method, a physical vapor deposition method such as sputtering, or a metal organic chemical vapor deposition method by thermal decomposition. In such an FFS mode liquid crystal display device, the signal line is a common wiring. A step due to the stacking occurred at the position intersecting with the thickness, and the film thickness of the side surface region of the step became thin, so that the withstand voltage was easily lowered, and a disconnection failure or a short-circuit failure was occasionally observed. In the conventional FFS mode liquid crystal display device, the surface of the scanning line is covered with a gate insulating film, a signal line is formed on the surface of the gate insulating film, and in the vicinity of the intersection of the scanning line and the signal line. Thin film transistor TFT (Thin Fil) as a switching element
m Transistor) is formed. Therefore, at the time of manufacturing, for example, an amorphous silicon (a-Si) layer and an n + a-Si layer are formed on the entire surface of the gate insulating film, and then a semiconductor layer for forming a TFT is patterned by a photolithography method. At this time, a-
Although there is a cleaning step with pure water before patterning by applying the photolithography method to the Si layer and the n + a-Si layer, static electricity is generated between the pure water and the n + a-Si layer. This static electricity generates a spark between the n + a-Si layer and the scanning line, and n + a-Si
A dielectric breakdown may occur in the gate insulating film between the layer and the lower electrode.
半導体基板において、形成された微細な段差に金属膜を成膜するとき、段差の側面領域
と、段差の周囲の平坦部分での膜厚の比率をステップカバレッジといい、段差の周囲の平
坦部分での膜厚をＡ、段差の側面領域での膜厚をＢとするとき、ステップカバレッジはＢ
／Ａと表される。この値が１より大きいほどカバレッジ性がよく、１より小さいほど段差
の周囲の平坦部分での膜厚に比較して段差の側面領域の膜厚が薄くなり、段差の側面領域
に微細な穴やクラックが生じやすくカバレッジ性が悪い。
When a metal film is formed on a fine step formed on a semiconductor substrate, the ratio of the film thickness between the side surface region of the step and the flat part around the step is called step coverage, and at the flat part around the step. Step coverage is B, where A is the thickness of the film and B is the thickness of the side surface of the step.
/ A. The coverage is better when this value is larger than 1, and the thickness of the side surface region of the step is smaller than the thickness of the flat portion around the step as the value is smaller than 1. Cracks tend to occur and coverage is poor.
この状態で、ゲート絶縁膜の表面にソースレイヤーを成膜した後に信号線、ソース電極
及びドレイン電極等をパターニングすると、ソースレイヤーがゲート絶縁膜の破壊された
箇所に進入しているので、信号線と走査線とが短絡してしまい、線欠陥として表れること
がある。このような現象が生じる原因は、走査線と信号線との間に形成される段差が大き
く、しかも、走査線と信号線を被覆しているゲート絶縁膜のステップカバレッジが悪いた
め、走査線と信号線の側面を被覆しているゲート絶縁膜の厚さが薄くなってしまうためで
ある。
In this state, if the signal line, the source electrode, the drain electrode, etc. are patterned after forming the source layer on the surface of the gate insulating film, the source layer has entered the location where the gate insulating film is destroyed. And the scanning line may be short-circuited and appear as a line defect. The cause of this phenomenon is that the step formed between the scan line and the signal line is large, and the step coverage of the gate insulating film covering the scan line and the signal line is poor. This is because the thickness of the gate insulating film covering the side surface of the signal line is reduced.
このような、課題を解決する方法として、下記特許文献１には、絶縁膜の静電気破壊を
防止したアクティブマトリクス基板の発明が開示されている。すなわち、下記特許文献１
に開示され得いる発明では、ゲート電極とソース電極を重ねて形成する際に、ステップカ
バレッジの影響を受けて絶縁性の弱くなっているゲート絶縁膜のテーパー部分にはソース
電極を形成せず、ソース電極とソース電極とが重なることのないような構造としている。
このような構造とすることで、絶縁性の低下したテーパー領域のゲート電極の端部のゲー
ト絶縁膜へ局所的に電界が印加されることを防ぐことができ、外部からの静電気によるゲ
ート絶縁膜の破壊を防止することができるとしている。
As a method for solving such a problem, the following
In the invention that can be disclosed in the above, when the gate electrode and the source electrode are formed in an overlapping manner, the source electrode is not formed on the tapered portion of the gate insulating film that is weakly insulated due to the influence of step coverage, The structure is such that the source electrode and the source electrode do not overlap.
By adopting such a structure, it is possible to prevent an electric field from being locally applied to the gate insulating film at the end of the gate electrode in the tapered region where the insulating property is lowered, and the gate insulating film due to static electricity from the outside. It is said that the destruction of can be prevented.
しかし、上記特許文献１に開示されている構造は、ＴＦＴ部分におけるゲート電極とソ
ース電極についての短絡を防止することはできるが、基板上にマトリクス状に形成された
走査線と信号線とでは、これらが交差する場所では必ずステップカバレッジの悪い段差部
が形成されてしまうため、ゲート絶縁膜の薄い部分が形成されてしまう。
However, although the structure disclosed in
また、走査線と信号線の交差部分に導電性材料層を形成することにより、走査線と交差
する部分での信号線の断線故障や信号線及び走査線間の静電気による短絡故障を抑制する
方法も考えられる。しかし、ゲート絶縁膜のステップカバレッジの悪い部分、特に信号線
と走査線が交差する四隅の部分は必ず段差が形成されてしまうこととなる。そのため、走
査線と信号線の交差する部分の間に、ただ導電性材料層を設けただけでは走査線上のゲー
ト絶縁膜の静電破壊を防ぐことはできず、走査線と信号線との短絡を抑制することは困難
である。
In addition, by forming a conductive material layer at the intersection of the scanning line and the signal line, a method of suppressing a disconnection failure of the signal line at the intersection of the scanning line and a short circuit failure due to static electricity between the signal line and the scanning line Is also possible. However, a step is necessarily formed at a portion of the gate insulating film having poor step coverage, particularly at the four corners where the signal line and the scanning line intersect. Therefore, it is not possible to prevent electrostatic breakdown of the gate insulating film on the scanning line simply by providing a conductive material layer between the intersections of the scanning line and the signal line. It is difficult to suppress this.
そこで本発明者等は、上記のような従来技術の問題点を解決すべく種々検討を重ねた結
果、走査線上に形成される導電性材料層を幅広く形成し、スパーク発生場所を信号線から
遠ざけることによって走査線と信号線間の短絡を抑制することができることを見出し、本
発明を完成するに至ったものである。すなわち、本発明の目的は、走査線と信号線間の短
絡を防ぎ、線欠陥の発生を解消し、信頼性の高い液晶表示装置を提供することにある。
Accordingly, as a result of various studies to solve the problems of the prior art as described above, the present inventors have formed a wide conductive material layer formed on the scanning line and kept the spark generation place away from the signal line. Thus, the inventors have found that a short circuit between a scanning line and a signal line can be suppressed, and have completed the present invention. That is, an object of the present invention is to provide a highly reliable liquid crystal display device that prevents a short circuit between a scanning line and a signal line, eliminates the occurrence of a line defect, and has high reliability.
また、本発明の他の目的は、上記発明の効果を奏する液晶表示装置の製造方法を提供す
ることにある。
Another object of the present invention is to provide a method for manufacturing a liquid crystal display device that exhibits the effects of the above-described invention.
上記目的を達成するため、本発明の液晶表示装置は、液晶層を挟持した一対の基板のう
ち、一方の基板上には、平行に設けられた複数の走査線及びコモン配線と、前記走査線、
コモン配線及び前記一方の基板を被覆する第１の絶縁膜と、前記走査線及び前記コモン配
線と交差する方向に、前記第１の絶縁膜上に設けられた複数の信号線と、前記走査線及び
前記信号線の交差部近傍に設けられた薄膜トランジスタと、前記第１の絶縁膜の下に形成
されているとともに前記コモン配線に接続された下電極と、前記薄膜トランジスタと、前
記信号線と、前記第１の絶縁膜との表面に形成された第２の絶縁膜と、前記第２の絶縁膜
上に平面視で前記下電極と重畳するように形成され、スリットを有する上電極と、を備え
、前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域
と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、前記下
電極は、前記隣接する画素間の前記コモン配線の表面を覆っており、前記走査線と信号線
との交差部における前記走査線の表面には、前記下電極と同組成の導電性材料層が形成さ
れており、前記導電性材料層は、前記信号線の側面端部から１０μｍ以上の位置まで延設
されていることを特徴とする。
In order to achieve the above object, a liquid crystal display device according to the present invention includes a plurality of scanning lines and common wirings provided in parallel on one of a pair of substrates sandwiching a liquid crystal layer, and the scanning lines. ,
A first insulating film covering the common wiring and the one substrate; a plurality of signal lines provided on the first insulating film in a direction crossing the scanning line and the common wiring; and the scanning line And a thin film transistor provided in the vicinity of the intersection of the signal lines, a lower electrode formed under the first insulating film and connected to the common wiring, the thin film transistor, the signal line, A second insulating film formed on the surface of the first insulating film; and an upper electrode formed on the second insulating film so as to overlap the lower electrode in plan view and having a slit. In a liquid crystal display device having a display region in which the liquid crystal layer is driven by an electric field generated between the lower electrode and the upper electrode, and a non-display region formed outside the display region, the lower electrode is Between the adjacent pixels A conductive material layer having the same composition as the lower electrode is formed on the surface of the scanning line at the intersection of the scanning line and the signal line, covering the surface of the common wiring, and the conductive material The layer is characterized in that it extends from the side surface end of the signal line to a position of 10 μm or more.
本発明の液晶表示装置は、液晶層を挟持した一対の基板のうち、一方の基板上には、平
行に設けられた複数の走査線及びコモン配線と、前記走査線、コモン配線及び前記一方の
基板を被覆する第１の絶縁膜と、前記走査線及び前記コモン配線と交差する方向に、前記
第１の絶縁膜上に設けられた複数の信号線と、前記走査線及び前記信号線の交差部近傍に
設けられた薄膜トランジスタと、前記第１の絶縁膜の下に形成されているとともに前記コ
モン配線に接続された下電極と、前記薄膜トランジスタと、前記信号線と、前記第１の絶
縁膜との表面に形成された第２の絶縁膜と、前記第２の絶縁膜上に平面視で前記下電極と
重畳するように形成され、スリットを有する上電極とを備えている。それによって本発明
の液晶表示装置はＦＦＳモードの液晶表示装置として作動する。ここでは、下電極が共通
電極として作動し、上電極が画素電極として作動する。
The liquid crystal display device of the present invention includes a plurality of scanning lines and common wirings provided in parallel on one of a pair of substrates sandwiching a liquid crystal layer, and the scanning lines, common wirings and the one of the ones. A first insulating film covering the substrate, a plurality of signal lines provided on the first insulating film in a direction intersecting with the scanning lines and the common wiring, and an intersection of the scanning lines and the signal lines A thin film transistor provided near a portion; a lower electrode formed under the first insulating film and connected to the common wiring; the thin film transistor; the signal line; and the first insulating film; A second insulating film formed on the surface of the first insulating film, and an upper electrode formed on the second insulating film so as to overlap the lower electrode in plan view and having a slit. Thereby, the liquid crystal display device of the present invention operates as an FFS mode liquid crystal display device. Here, the lower electrode operates as a common electrode, and the upper electrode operates as a pixel electrode.
そして、本発明の液晶表示装置では、走査線と信号線との交差部における走査線の表面
には、信号線及び走査線の幅よりも幅広であり、下電極と同組成の導電性材料層が形成さ
れており、この導電性材料層は、信号線の側面端部から１０μｍ以上の位置まで延設され
ている。この導電性材料層は、本来信号線が走査線と交差する位置での段差をなだらかに
して信号線の線切れが生じ難くするために形成されるものである。
In the liquid crystal display device of the present invention, the surface of the scanning line at the intersection of the scanning line and the signal line is wider than the width of the signal line and the scanning line and has the same composition as the lower electrode. The conductive material layer extends from the side surface end of the signal line to a position of 10 μm or more. This conductive material layer is originally formed in order to make the signal line smooth by making the step at the position where the signal line intersects the scanning line difficult to occur.
このような構成を備えていると、製造工程中の洗浄作業により発生する静電気によって
、走査線上の導電性材料層との間にスパークが発生して第１の絶縁膜が絶縁破壊されて傷
が形成されたとしても、その傷は第１の絶縁膜の上層に形成される信号線とは１０μｍ以
上離間した位置に形成される。走査線の上層に形成される導電性材料層は信号線の側面端
部から１０μｍ以上の位置まで延設されていれば、走査線の線幅のバラツキや製造時のパ
ターンズレ等を考慮しても、第１の絶縁膜に形成される傷との距離を十分確保することが
でき、信号線と走査線の短絡を十分に抑制することができるようになり、線欠陥の少ない
液晶表示装置を提供することができるようになる。なお、導電性材料層が信号線の側面端
部から延設されている長さが１０μｍ未満であると、走査線と信号線との間に短絡が生じ
易くなるので好ましくない。
With such a structure, a static electricity generated by a cleaning operation during the manufacturing process causes a spark between the conductive material layer on the scanning line and the first insulating film is broken down and damaged. Even if formed, the flaw is formed at a position separated by 10 μm or more from the signal line formed in the upper layer of the first insulating film. If the conductive material layer formed on the upper layer of the scanning line is extended from the side edge of the signal line to a position of 10 μm or more, taking into account variations in the scanning line width, pattern deviations during manufacturing, and the like. However, a sufficient distance from the scratch formed in the first insulating film can be secured, and a short circuit between the signal line and the scanning line can be sufficiently suppressed, and a liquid crystal display device with few line defects can be obtained. Will be able to provide. Note that it is not preferable that the length of the conductive material layer extending from the side surface end portion of the signal line is less than 10 μm because a short circuit easily occurs between the scanning line and the signal line.
また、本発明の液晶表示装置では、走査線上の導電性材料層は下電極と同組成からなる
ので、下電極の形成と同時に導電性材料層を形成することができるため、特別な材料及び
新たな製造工程を設ける必要がなくなる。また、本発明の液晶表示装置では、下電極は隣
接する下電極間のコモン配線の表面を覆うようにしている。通常、下電極は複数の前記走
査線及び信号線で区画された領域毎に形成されていればよいものであるが、隣接する下電
極間のコモン配線の表面をも覆うようにすると、コモン配線と交差する部分で信号線の両
側に位置する第１の絶縁膜に段差が生じないので、この位置においても洗浄時の静電気に
よる第１の絶縁膜の絶縁破壊を抑制することができるようになる。
In the liquid crystal display device of the present invention, since the conductive material layer on the scanning line has the same composition as the lower electrode, the conductive material layer can be formed simultaneously with the formation of the lower electrode. It is not necessary to provide a simple manufacturing process. In the liquid crystal display device of the present invention, the lower electrode covers the surface of the common wiring between adjacent lower electrodes. Usually, the lower electrode only needs to be formed in each region partitioned by the plurality of scanning lines and signal lines. However, if the surface of the common wiring between adjacent lower electrodes is also covered, the common wiring Since there is no level difference in the first insulating film located on both sides of the signal line at the portion intersecting with the signal line, it is possible to suppress the dielectric breakdown of the first insulating film due to static electricity during cleaning even at this position. .
また、本発明の液晶表示装置においては、前記非表示領域は、ダミー画素が形成され、
前記信号線と走査線の交差部上に形成される導電性材料層は前記ダミー画素に形成されて
いることが好ましい。
In the liquid crystal display device of the present invention, dummy pixels are formed in the non-display area,
It is preferable that the conductive material layer formed on the intersection of the signal line and the scanning line is formed on the dummy pixel.
ダミー画素領域は、表示領域に隣接した領域に形成され、実際の表示には寄与しない領
域である。しかし、ダミー画素が形成されていることにより、表示領域の各層の膜厚とダ
ミー画素の各層の膜厚とを同一とすることができるため、表示領域の周辺部の画素の表示
画質が非表示領域と隣接していることによる悪影響を受けることが少なくなる。また、ダ
ミー画素は、表示領域周辺に形成されているため、外部からの静電気等のストレスを吸収
することができるので、表示領域内の画素に欠陥が発生することを抑制できる。そのため
、本発明の液晶表示装置によれば、ダミー画素においても信号線とコモン配線との間の短
絡を抑制することができるから、ダミー画素が正常に機能することで表示領域内の表示画
素の欠陥の発生を抑制した信頼性の高い液晶表示装置を提供することができるようになる
。
The dummy pixel area is an area formed in an area adjacent to the display area and does not contribute to actual display. However, since the dummy pixels are formed, the film thickness of each layer of the display area can be made the same as the film thickness of each layer of the dummy pixels, so that the display image quality of the pixels in the periphery of the display area is not displayed. It is less likely to be adversely affected by being adjacent to a region. In addition, since the dummy pixel is formed around the display area, it can absorb external stress such as static electricity, so that the occurrence of a defect in the pixel in the display area can be suppressed. Therefore, according to the liquid crystal display device of the present invention, it is possible to suppress a short circuit between the signal line and the common line even in the dummy pixel. Therefore, when the dummy pixel functions normally, It is possible to provide a highly reliable liquid crystal display device in which the occurrence of defects is suppressed.
更に、上記目的を達成するため、本発明の液晶表示装置の製造方法は以下の（１）〜（
９）の工程を含むことを特徴とする。
（１）透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲー
ト電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする
工程、
（２）前記（１）の工程で得られた基板の表面全体に亘って透明導電性層を被覆した後エ
ッチングすることにより、各画素に対応する位置に前記コモン配線と電気的に接続された
下電極を形成すると共に、前記下電極間のコモン配線の表面に前記透明導電性材料層を形
成し、更に、前記走査線と以降の工程で形成予定の信号線とが交差する位置に透明導電性
材料層を、前記信号線及び前記走査線の幅よりも幅広であり、前記信号線の側面端部から
１１０μｍ以上の位置まで延設されるようにパターニングする工程、
（３）前記（２）の工程で得られた基板の表面全体に亘って第１の絶縁膜を被覆する工程
、
（４）前記第１の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによ
りゲート電極部分に対応する位置に半導体層をパターニングする工程、
（５）前記（４）の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチング
することにより、前記走査線及びコモン配線と交差する方向に信号線を設けるとともに、
それぞれの画素毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパタ
ーニングする工程、
（６）前記（５）の工程で得られた基板の表面全体に亘って第２の絶縁膜を被覆する工程
、
（７）前記それぞれの画素のドレイン電極上に位置する前記第２の絶縁膜にコンタクトホ
ールをパターニングする程、
（８）前記（７）の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッ
チングすることにより各画素に複数のスリットを有する上電極をパターニングするともに
、前記上電極とドレイン電極とを電気的に導通させる工程、
（９）前記（８）の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間
に液晶を封入する工程。
Furthermore, in order to achieve the above object, a method for producing a liquid crystal display device of the present invention includes the following (1) to (
9) is included.
(1) A step of patterning a plurality of scanning lines having a gate electrode portion and a plurality of common wirings in parallel with each other by covering and etching the conductive layer over the entire surface of the transparent substrate;
(2) The transparent conductive layer is coated over the entire surface of the substrate obtained in the step (1), and then etched to electrically connect to the common wiring at a position corresponding to each pixel. A lower electrode is formed, the transparent conductive material layer is formed on the surface of the common wiring between the lower electrodes, and the transparent conductive material is formed at a position where the scanning line and a signal line to be formed in the subsequent process intersect. Patterning the conductive material layer so as to be wider than the signal lines and the scanning lines and to extend to a position of 110 μm or more from the side surface end of the signal lines;
(3) A step of covering the first insulating film over the entire surface of the substrate obtained in the step (2),
(4) A step of patterning the semiconductor layer at a position corresponding to the gate electrode portion by covering and etching the semiconductor layer over the entire surface of the first insulating film,
(5) A conductive layer is coated over the entire substrate surface obtained in the step (4) and etched to provide a signal line in a direction intersecting with the scanning line and the common wiring.
Patterning a drain electrode and a source electrode electrically connected to the signal line for each pixel;
(6) A step of coating the second insulating film over the entire surface of the substrate obtained in the step (5),
(7) As the contact hole is patterned in the second insulating film located on the drain electrode of each pixel,
(8) The upper electrode having a plurality of slits in each pixel is patterned by coating and etching the transparent conductive layer over the entire surface of the substrate obtained in the step (7), and the upper electrode. Electrically connecting the drain electrode and the drain electrode,
(9) A step in which the substrate obtained in the step (8) and the color filter substrate are opposed to each other, and liquid crystal is sealed between the substrates.
本発明の液晶表示装置の製造方法によれば、上記効果を奏する液晶表示装置を製造する
ことができる。
According to the method for manufacturing a liquid crystal display device of the present invention, a liquid crystal display device having the above effects can be manufactured.
以下、図面を参照して本発明の実施形態を説明する。但し、以下に示す実施形態は、本
発明の技術思想を具体化するための液晶表示装置としてＦＦＳモードの液晶表示装置を例
示するものであって、本発明をこのＦＦＳモードの液晶表示装置に特定することを意図す
るものではなく、特許請求の範囲に含まれるその他の実施形態のものにも等しく適応し得
るものである。なお、この明細書における説明のために用いられた各図面においては、各
層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異な
らせて表示しており、必ずしも実際の寸法に比例して表示されているものではない。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the embodiment described below exemplifies an FFS mode liquid crystal display device as a liquid crystal display device for embodying the technical idea of the present invention, and the present invention is specified as the FFS mode liquid crystal display device. And is equally applicable to other embodiments within the scope of the claims. In each drawing used for the description in this specification, each layer and each member are displayed in different scales so that each layer and each member can be recognized on the drawing. However, it is not necessarily displayed in proportion to the actual dimensions.
本発明の実施形態のＦＦＳモードの液晶表示装置１０を図１〜図７を参照して説明する
。本実施形態に係る液晶表示装置１０は、図１に示すように、アレイ基板ＡＲ及びカラー
フィルター基板ＣＦと、両基板ＡＲ、ＣＦを貼り合わせるシール材２５と、アレイ基板Ａ
Ｒ、カラーフィルター基板ＣＦ及びシール材２５により囲まれた領域に液晶（図示省略）
が液晶注入口２７から注入され液晶注入口２７が封止材２８で封止された構成、いわゆる
ＣＯＧ（Chip On Glass）型の液晶表示装置である。この液晶表示装置１０においては、
シール材２５により囲まれた領域が表示領域２６を形成しており、この表示領域２６の周
囲に設けられる画像が認識されない領域が液晶表示装置１０の非表示領域２９となる。
An FFS mode liquid
Liquid crystal (not shown) in the region surrounded by R, color filter substrate CF and sealing
Is a liquid crystal display device of a so-called COG (Chip On Glass) type in which liquid
An area surrounded by the sealing
アレイ基板ＡＲは、ガラス等で形成された矩形状の第１の透明基板１１の表面に液晶駆
動用の各種配線等が形成されたものである。このアレイ基板ＡＲはカラーフィルター基板
ＣＦよりもその長手方向の長さが長く、両基板ＡＲ、ＣＦを貼り合わせた際に外部に延在
する延在部１１ａが形成されるようになっており、この延在部１１ａには駆動信号を出力
するＩＣチップあるいはＬＳＩ等からなるドライバーＤｒが設けられている。
The array substrate AR is obtained by forming various wirings for driving liquid crystal on the surface of a rectangular first
この実施形態のＦＦＳモードの液晶表示装置１０のアレイ基板ＡＲは、透明基板１１の
表面全体に亘って、フォトリソグラフィー法あるいはエッチング法等によって、複数の走
査線１２及び複数のコモン配線１３が互いに平行になるように形成する（図２、図４Ａ参
照）。なお、本発明にかかる液晶表示装置１０では、開口率を向上させると共に表示画質
を向上させるため、コモン配線１３を走査線１２の一方側に寄せて配設している。
In the array substrate AR of the FFS mode liquid
次いで、走査線１２及びコモン配線１３を形成した透明基板１１の表面全体に亘ってＩ
ＴＯ（Indium Thin Oxide）又はＩＺＯ（Indium Zink Oxide）等からなる透明導電性層を
被覆し、同じくフォトリソグラフィー法等によって下電極１４を形成する（図４Ｂ参照）
。このとき、図２、図６Ａ及び図６Ｂに示すように、導電性材料層１４ａが走査線１２と
信号線１７の交差部を覆うよう、画素領域から延在するように形成される。
Next, I over the entire surface of the
A transparent conductive layer made of TO (Indium Thin Oxide) or IZO (Indium Zink Oxide) or the like is covered, and the
. At this time, as shown in FIGS. 2, 6A, and 6B, the
このようにして下電極１４及び導電性材料層１４ａを形成した後、この表面全体に例え
ば窒化ケイ素層からなる第１の絶縁膜（ゲート絶縁膜）１５を被覆する（図４Ｃ参照）。
After forming the
次いで、ａ−Ｓｉ層及びｎ＋ａ−Ｓｉ層を順次第１の絶縁膜１５の表面全体に亘って被
覆した後、同じくフォトリソグラフィー法等によって、ＴＦＴ形成領域にａ−Ｓｉ層及び
ｎ＋ａ−Ｓｉ層からなる半導体層１６を形成する（図４Ｄ、図４Ｅ参照）。この半導体層
１６が形成されている位置の走査線１２の領域がＴＦＴのゲート電極Ｇを形成する。
Then, a-Si layer and n + a-Si layer was coated over the entire surface of the order as soon as the first insulating
次いで、半導体層１６を形成した透明基板１１の表面全体に亘って導電性層を被覆し、
同じくフォトリソグラフィー法等によって、信号線１７及びドレイン電極Ｄを形成する（
図５Ａ参照）。この信号線１７のソース電極Ｓ部分及びドレイン電極Ｄ部分は、いずれも
半導体層１６の表面に部分的に重なっている。
Next, a conductive layer is coated over the entire surface of the
Similarly, the
(See FIG. 5A). Both the source electrode S portion and the drain electrode D portion of the
ここで、図７〜図９を参照して本実施形態と従来例とを比較して説明する。図４Ｆに示
す工程では、半導体層１６ｂを成膜した後、純水ＷＴで洗浄する工程がある。従来例では
、走査線１２上の第１の絶縁膜１５は、図７Ａ及び図８Ａに示すように下電極と同材料で
形成した導電性材料層１４ｂがエッジ部Ｅを有しており、その上層に第１の絶縁膜１５を
形成しているため、第１の絶縁膜１５の平坦部の厚さＡ'に比べ、エッジ部Ｅに形成され
た絶縁膜の厚さＢ'が薄くなり、ステップカバレッジ（Ｂ'／Ａ'）が悪くなっている。
Here, the present embodiment will be described in comparison with the conventional example with reference to FIGS. In the step shown in FIG. 4F, there is a step of cleaning with pure water WT after forming the
また、本実施形態におけるステップカバレッジ（Ｂ／Ａ）の値の算出に用いる第１の絶
縁膜の平坦部の膜厚Ａの測定箇所は、段差最上部の平坦部中央、又は段差周囲の平坦部で
あることがのぞましく、側面領域の膜厚Ｂの測定箇所は該当段差部の最薄部とすることが
のぞましく、これにより正確にステップカバレッジ（Ｂ／Ａ）の値を算出できる。
In addition, the measurement location of the film thickness A of the flat portion of the first insulating film used for calculating the value of step coverage (B / A) in the present embodiment is the flat portion center at the top of the step or the flat portion around the step. It is desirable that the measurement area of the film thickness B in the side region is the thinnest part of the corresponding step part, thereby accurately calculating the value of step coverage (B / A). it can.
また、本実施形態における第１の絶縁膜の平坦部の膜厚Ａと、側面領域の膜厚Ｂとの比
であるステップカバレッジ（Ｂ／Ａ）の値は、１以上となるようにするとよい。そのよう
にすることで、側面領域の膜厚Ｂが平坦部の膜厚Ａと比較して十分に厚く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっており、微細な穴やクラックが生じる
ことなく安定した金属膜や絶縁膜が成膜できる。このようにすることで、第１の絶縁膜に
十分な絶縁耐圧を付与することができるため、第１の絶縁膜の絶縁耐力を大きくすること
ができ、信号線とコモン配線との間の短絡をより抑制することができるので、より線欠陥
の発生が少ない液晶表示装置を提供することができる。ステップカバレッジ（Ｂ／Ａ）の
値が１未満であると、側面領域の膜厚Ｂが平坦部の膜厚Ａと比較して薄く、段差部の側面
領域にも膜を形成するための材料物質が十分留まっておらず、微細な穴やクラックが生じ
るため、下電極と信号線との間の短絡が多くなるので好ましくない。
In addition, the value of step coverage (B / A), which is the ratio between the film thickness A of the flat portion of the first insulating film and the film thickness B of the side region in this embodiment, is preferably 1 or more. . By doing so, the film thickness B of the side surface region is sufficiently thicker than the film thickness A of the flat portion, and the material material for forming the film also remains in the side surface region of the stepped portion. It is possible to form a stable metal film or insulating film without generating any holes or cracks. In this way, since a sufficient withstand voltage can be applied to the first insulating film, the dielectric strength of the first insulating film can be increased, and a short circuit between the signal line and the common wiring is possible. Therefore, it is possible to provide a liquid crystal display device with fewer line defects. If the value of step coverage (B / A) is less than 1, the material substance for forming the film also in the side surface region of the stepped portion, the film thickness B of the side surface region is thinner than the film thickness A of the flat portion. Is not sufficiently retained, and fine holes and cracks are generated, which is not preferable because a short circuit between the lower electrode and the signal line increases.
このとき、半導体層１６は図８Ｂで示したように、走査線１２上にも成膜され、洗浄さ
れる。そのため、純水ＷＴによる洗浄中に純水とｎ＋ａ−Ｓｉ層１６ｂとの間での摩擦に
より発生した静電気が、走査線１２上に形成された導電性材料層１４ｂとの間でスパーク
２２を起し、導電性材料層１４ｂ上に薄く形成された第１の絶縁膜１５が破壊されて傷２
３が形成される（図９Ｂ参照）。そして、この第１の絶縁膜１５に傷２３を残したまま図
５Ａに示す工程に進むと、図９Ａ、図９Ｂに示すように、ソースレイヤー形成時にソース
レイヤーが第１の絶縁膜１５の破壊された傷２３に進入するので、ソースレイヤーをエッ
チング処理して信号線１７を形成しても、信号線１７と走査線１２とが短絡２４してしま
うことが生じる。
At this time, the
3 is formed (see FIG. 9B). Then, when the process proceeds to the step shown in FIG. 5A with the
そこで、本実施形態では、図６、図７に示すように、導電性材料層１４ａを走査線１２
と信号線１７との交差する部分に下電極１４と同材料で形成し、且つ信号線１７の側面の
端部から幅Ｘ≧１０μｍとなるように幅広に形成する。従来例では、導電性材料層１４ｂ
が、図７Ａ及び図９Ａに示すように、信号線１７から狭い幅Ｘ'<１０μｍしか離間してい
ないため、静電気により発生するスパーク２２の位置が信号線１７の近傍に生じ、スパー
ク２２により第１の絶縁膜１５に形成された傷２３も信号線１７の近傍に生じるので、走
査線１２と信号線１７とが短絡２４（図９Ｂ参照）を起すおそれがある。
Therefore, in this embodiment, as shown in FIGS. 6 and 7, the
Are formed of the same material as that of the
However, as shown in FIGS. 7A and 9A, since the narrow X ′ <10 μm is separated from the
しかしながら、本実施形態では、図７Ａ、図７Ｂに示すように、第１の絶縁膜１５の傷
２３が信号線１７から幅Ｘ≧１０μｍだけ離間しているので、スパーク２２が起きたとし
ても、傷２３は信号線１７から離間した位置に形成されるので、この傷２３により信号線
１７と走査線１２が短絡２４を起すのが抑制される。すなわち、本実施形態では、静電気
により第１の絶縁膜１５に傷２３が形成されたとしても、その傷２３の形成には関係なく
、信号線１７と走査線１２間での短絡を抑制することができる。
However, in this embodiment, as shown in FIGS. 7A and 7B, the
なお、導電性材料層１４ａのる幅ＸはＸ≧１０μｍの関係を満たす必要がある。この根
拠を図１０を用いて説明する。なお、図１０は、走査線の表面に透明導電性材料からなる
層を形成し、その表面に窒化ケイ素からなるゲート絶縁膜を厚さ０．４μｍに形成した試
料の計５３個について、ゲート絶縁膜の表面針状プローブを走査させてスパークが発生し
た際の透明導電性材料の端部からの距離とその個数を表したものである。なお、針状プロ
ーブと走査線との間の印加電圧は１ｋＶの直流電圧であり、針状プロー部は遠位から透明
導電性材料からなる層側に向けてゲート絶縁膜の表面を走査させて測定した。図１０に示
す実験結果は、測定結果に基いて標準偏差を計算し、横軸に１μｍステップで距離を、縦
軸にその個数を並べて表したものである。図１０に示した結果から、走査線１７の表面形
成された透明導電性材料１４の側面端部からの距離は、１０μｍ以上離間していればよい
ことが分かる。
Note that the width X of the
更に、本実施形態の液晶表示装置１０を完成させるために、この基板の表面全体に窒化
ケイ素層からなる第２の絶縁膜１８を被覆した後、ドレイン電極Ｄに対応する位置の第２
の絶縁膜１８にコンタクトホール１９を形成してドレイン電極Ｄの一部を露出させる（図
５Ｂ参照）。次いで、この表面全体に亘ってＩＴＯ等からなる透明導電性層を被覆し、同
じくフォトリソグラフィー法等によって、図１に示したように、走査線１２及び信号線１
７で囲まれた領域の第２の絶縁膜１８上に、互いに平行に複数のスリット２０を有する上
電極２１を形成する（図５Ｃ参照）。このスリットを形成することによりフリンジフィー
ルド効果を発生させることができる。この上電極２１はコンタクトホール１９を介してド
レイン電極Ｄと電気的に接続されているため、画素電極として機能する。
Further, in order to complete the liquid
A
An
次に、この表面全体に亘り所定の配向膜（図示省略）を形成することによりアレイ基板
ＡＲが完成される。このようにして製造されたアレイ基板ＡＲと別途製造されたカラーフ
ィルター基板ＣＦとを対向させ、周囲をシール材２５で貼り合わせて両基板間ＡＲ，ＣＦ
に形成された空間に液晶を封入することにより実施形態に係るＦＦＳモードの液晶表示装
置１０が得られる。なお、カラーフィルター基板ＣＦの詳細な説明は省略したが、ガラス
等の透明基板の表面にカラーフィルター層、オーバーコート層及び配向膜がそれぞれ積層
されており、共通電極が設けられていない他は従来のＴＮ（Twisted Nematic）方式の液
晶表示装置用のものと実質的に同一の構成を備えている。
Next, the array substrate AR is completed by forming a predetermined alignment film (not shown) over the entire surface. The array substrate AR manufactured in this way and the separately manufactured color filter substrate CF are made to face each other, and the periphery is bonded with a sealing
The FFS mode liquid
このようにして作製された実施形態のＦＦＳモードの液晶表示装置によれば、製造工程
中の洗浄時に静電気により第１の絶縁膜に傷が形成されても、その傷の位置と信号線を十
分離間することができるため、走査線と信号線との間での短絡を抑制することができ、信
頼性の高い液晶表示装置を提供することができる。
According to the FFS mode liquid crystal display device of the embodiment thus manufactured, even if a scratch is formed in the first insulating film due to static electricity during cleaning during the manufacturing process, the position of the scratch and the signal line are sufficiently provided. Since they can be separated from each other, a short circuit between the scan line and the signal line can be suppressed, and a highly reliable liquid crystal display device can be provided.
なお、本実施形態における液晶表示装置の非表示領域２９にはダミー画素を形成し、走
査線の表面形成される透明導電性材料をこのダミー画素に形成するとよい。ダミー画素は
静電気によって優先的に破壊されて表示領域内の画素に静電気の影響が及ばないようにす
る機能をも備えているため、ダミー画素が正常に機能していればより表示領域の画素に静
電気の影響が及ばないようにすることができ、より信頼性の高い液晶表示装置を提供する
ことができるようになる。
Note that a dummy pixel may be formed in the
１０：液晶表示装置 １１：透明基板 １２：走査線 １３：コモン配線 １４：下電極
（共通電極） １４ａ、１４ｂ：導電性材料層 １５：第１の絶縁膜（ゲート絶縁膜）
１６：半導体層 １７：信号線 １８：第２の絶縁膜 １９：コンタクトホール ２０：
スリット ２１：上電極 ２２：スパーク ２３：傷 ２４：短絡部 Ｅ：エッジ部（側
面の端部） ＡＲ：アレイ基板
DESCRIPTION OF SYMBOLS 10: Liquid crystal display device 11: Transparent substrate 12: Scanning line 13: Common wiring 14: Lower electrode (common electrode) 14a, 14b: Conductive material layer 15: 1st insulating film (gate insulating film)
16: Semiconductor layer 17: Signal line 18: Second insulating film 19: Contact hole 20:
Slit 21: Upper electrode 22: Spark 23: Scratch 24: Short circuit part E: Edge part (end part of side surface) AR: Array substrate
Claims (3)
平行に設けられた複数の走査線及びコモン配線と、
前記走査線、コモン配線及び前記一方の基板を被覆する第１の絶縁膜と、
前記走査線及び前記コモン配線と交差する方向に、前記第１の絶縁膜上に設けられた複
数の信号線と、
前記走査線及び前記信号線の交差部近傍に設けられた薄膜トランジスタと、
前記第１の絶縁膜の下に形成されているとともに前記コモン配線に接続された下電極と
、
前記薄膜トランジスタと、前記信号線と、前記第１の絶縁膜との表面に形成された第２
の絶縁膜と、
前記第２の絶縁膜上に平面視で前記下電極と重畳するように形成され、スリットを有す
る上電極と、
を備え、
前記下電極と前記上電極との間に生じる電界によって前記液晶層が駆動される表示領域
と、前記表示領域の外側に形成される非表示領域を有する液晶表示装置において、
前記下電極は、前記隣接する画素間の前記コモン配線の表面を覆っており、
前記走査線と信号線との交差部における前記走査線の表面には、前記下電極と同組成の
導電性材料層が形成されており、
前記導電性材料層は、前記信号線の側面端部から１０μｍ以上の位置まで延設されてい
ることを特徴とする液晶表示装置。 On one of the pair of substrates sandwiching the liquid crystal layer,
A plurality of scanning lines and a common wiring provided in parallel;
A first insulating film covering the scanning line, the common wiring, and the one substrate;
A plurality of signal lines provided on the first insulating film in a direction crossing the scanning line and the common wiring;
A thin film transistor provided near the intersection of the scanning line and the signal line;
A lower electrode formed under the first insulating film and connected to the common wiring;
A second formed on the surface of the thin film transistor, the signal line, and the first insulating film.
An insulating film of
An upper electrode formed on the second insulating film so as to overlap the lower electrode in plan view, and having a slit;
With
In a liquid crystal display device having a display region in which the liquid crystal layer is driven by an electric field generated between the lower electrode and the upper electrode, and a non-display region formed outside the display region,
The lower electrode covers the surface of the common wiring between the adjacent pixels,
On the surface of the scanning line at the intersection of the scanning line and the signal line, a conductive material layer having the same composition as the lower electrode is formed,
The liquid crystal display device, wherein the conductive material layer is extended from the side surface end of the signal line to a position of 10 μm or more.
る導電性材料層は前記ダミー画素に形成されていることを特徴とする請求項１に記載の液
晶表示装置。 The dummy area according to claim 1, wherein a dummy pixel is formed in the non-display area, and a conductive material layer formed on an intersection of the signal line and the scanning line is formed in the dummy pixel. Liquid crystal display device.
（１）透明な基板の表面全体に亘って導電性層を被覆し、エッチングすることによりゲー
ト電極部分を有する複数の走査線及び複数のコモン配線を互いに平行にパターニングする
工程、
（２）前記（１）の工程で得られた基板の表面全体に亘って透明導電性層を被覆した後エ
ッチングすることにより、各画素に対応する位置に前記コモン配線と電気的に接続された
下電極を形成すると共に、前記下電極間のコモン配線の表面に前記透明導電性材料層を形
成し、更に、前記走査線と以降の工程で形成予定の信号線とが交差する位置に透明導電性
材料層を、前記信号線及び前記走査線の幅よりも幅広であり、前記信号線の側面端部から
１０μｍ以上の位置まで延設されるようにパターニングする工程、
（３）前記（２）の工程で得られた基板の表面全体に亘って第１の絶縁膜を被覆する工程
、
（４）前記第１の絶縁膜の表面全体に亘って半導体層を被覆し、エッチングすることによ
りゲート電極部分に対応する位置に半導体層をパターニングする工程、
（５）前記（４）の工程で得られた基板表面全体に亘って導電性層を被覆し、エッチング
することにより、前記走査線及びコモン配線と交差する方向に信号線を設けるとともに、
それぞれの画素毎にドレイン電極と前記信号線に電気的に接続されたソース電極とをパタ
ーニングする工程、
（６）前記（５）の工程で得られた基板の表面全体に亘って第２の絶縁膜を被覆する工程
、
（７）前記それぞれの画素のドレイン電極上に位置する前記第２の絶縁膜にコンタクトホ
ールを形成する工程、
（８）前記（７）の工程で得られた基板の表面全体に亘って透明導電性層を被覆し、エッ
チングすることにより各画素に複数のスリットを有する上電極をパターニングするともに
、前記上電極とドレイン電極とを電気的に導通させる工程、
（９）前記（８）の工程で得られた基板とカラーフィルター基板とを対向させ、両基板間
に液晶を封入する工程。 The manufacturing method of the liquid crystal display device characterized by including the process of the following (1)-(9).
(1) A step of patterning a plurality of scanning lines having a gate electrode portion and a plurality of common wirings in parallel with each other by covering and etching the conductive layer over the entire surface of the transparent substrate;
(2) The transparent conductive layer is coated over the entire surface of the substrate obtained in the step (1), and then etched to electrically connect to the common wiring at a position corresponding to each pixel. A lower electrode is formed, the transparent conductive material layer is formed on the surface of the common wiring between the lower electrodes, and the transparent conductive material is formed at a position where the scanning line and a signal line to be formed in the subsequent process intersect. Patterning the conductive material layer so as to be wider than the signal lines and the scanning lines and to extend to a position of 10 μm or more from the side surface end of the signal lines;
(3) A step of covering the first insulating film over the entire surface of the substrate obtained in the step (2),
(4) A step of patterning the semiconductor layer at a position corresponding to the gate electrode portion by covering and etching the semiconductor layer over the entire surface of the first insulating film,
(5) The conductive layer is coated over the entire substrate surface obtained in the step (4) and etched to provide a signal line in a direction intersecting with the scanning line and the common wiring.
Patterning a drain electrode and a source electrode electrically connected to the signal line for each pixel;
(6) A step of coating the second insulating film over the entire surface of the substrate obtained in the step (5),
(7) forming a contact hole in the second insulating film located on the drain electrode of each pixel;
(8) The upper electrode having a plurality of slits in each pixel is patterned by coating and etching the transparent conductive layer over the entire surface of the substrate obtained in the step (7), and the upper electrode. Electrically connecting the drain electrode and the drain electrode,
(9) A step in which the substrate obtained in the step (8) is opposed to the color filter substrate, and a liquid crystal is sealed between the substrates.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009075840A JP5552247B2 (en) | 2009-03-26 | 2009-03-26 | Liquid crystal display device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009075840A JP5552247B2 (en) | 2009-03-26 | 2009-03-26 | Liquid crystal display device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010230781A true JP2010230781A (en) | 2010-10-14 |
| JP5552247B2 JP5552247B2 (en) | 2014-07-16 |
Family
ID=43046700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009075840A Active JP5552247B2 (en) | 2009-03-26 | 2009-03-26 | Liquid crystal display device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5552247B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104765170A (en) * | 2015-04-17 | 2015-07-08 | 深圳市华星光电技术有限公司 | Long-line repair method of COA array substrate |
| CN112909019A (en) * | 2021-01-19 | 2021-06-04 | 鄂尔多斯市源盛光电有限责任公司 | Array substrate, preparation method of array substrate and display device |
| WO2021248605A1 (en) * | 2020-06-10 | 2021-12-16 | 深圳市华星光电半导体显示技术有限公司 | Array substrate and display panel |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0961845A (en) * | 1995-08-23 | 1997-03-07 | Hitachi Ltd | Production of liquid crystal display substrate |
| WO2001018597A1 (en) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Liquid crystal display device |
| JP2001142092A (en) * | 1999-11-10 | 2001-05-25 | Hitachi Ltd | Liquid crystal display device and method of producing the same |
| JP2008020660A (en) * | 2006-07-13 | 2008-01-31 | Hitachi Displays Ltd | Liquid crystal display |
| JP2008134498A (en) * | 2006-11-29 | 2008-06-12 | Epson Imaging Devices Corp | Liquid crystal display panel and method for manufacturing the same |
-
2009
- 2009-03-26 JP JP2009075840A patent/JP5552247B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0961845A (en) * | 1995-08-23 | 1997-03-07 | Hitachi Ltd | Production of liquid crystal display substrate |
| WO2001018597A1 (en) * | 1999-09-07 | 2001-03-15 | Hitachi, Ltd | Liquid crystal display device |
| JP2001142092A (en) * | 1999-11-10 | 2001-05-25 | Hitachi Ltd | Liquid crystal display device and method of producing the same |
| JP2008020660A (en) * | 2006-07-13 | 2008-01-31 | Hitachi Displays Ltd | Liquid crystal display |
| JP2008134498A (en) * | 2006-11-29 | 2008-06-12 | Epson Imaging Devices Corp | Liquid crystal display panel and method for manufacturing the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104765170A (en) * | 2015-04-17 | 2015-07-08 | 深圳市华星光电技术有限公司 | Long-line repair method of COA array substrate |
| WO2016165173A1 (en) * | 2015-04-17 | 2016-10-20 | 深圳市华星光电技术有限公司 | Long-line repair method for coa array substrate |
| WO2021248605A1 (en) * | 2020-06-10 | 2021-12-16 | 深圳市华星光电半导体显示技术有限公司 | Array substrate and display panel |
| CN112909019A (en) * | 2021-01-19 | 2021-06-04 | 鄂尔多斯市源盛光电有限责任公司 | Array substrate, preparation method of array substrate and display device |
| CN112909019B (en) * | 2021-01-19 | 2023-06-06 | 鄂尔多斯市源盛光电有限责任公司 | Array substrate, preparation method of array substrate and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5552247B2 (en) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9507222B2 (en) | Display device | |
| JP4356750B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP5392670B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| TWI511303B (en) | Array substrate of liquid crystal display | |
| JP2008026869A (en) | Display device | |
| JP2006317516A (en) | Liquid crystal display device and its manufacturing method | |
| US9627585B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| US8772781B2 (en) | Wiring structure, thin film transistor array substrate including the same, and display device | |
| TWI399603B (en) | Liquid crystal display device | |
| JP2005164746A (en) | Liquid crystal display device | |
| JP4650471B2 (en) | Liquid crystal display device, manufacturing method thereof and electronic apparatus | |
| JP5197193B2 (en) | LCD panel | |
| JP5552247B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| KR100610994B1 (en) | Liquid crystal display unit | |
| JP2011017821A (en) | Liquid crystal display panel and method for manufacturing the same | |
| JP2014106437A (en) | Liquid crystal display panel and manufacturing method thereof | |
| US8988641B2 (en) | Liquid crystal display device and method for manufacturing liquid crystal display device | |
| JP2008310210A (en) | In-plane switching display device and manufacturing method thereof | |
| JP5247615B2 (en) | Horizontal electric field type liquid crystal display device | |
| JP7274627B2 (en) | Display device | |
| KR20130009517A (en) | Liquid crystal display device | |
| JP5279574B2 (en) | Liquid crystal display | |
| JP2010156867A (en) | Thin film transistor substrate precursor and method for manufacturing thin film transistor substrate | |
| US20130083279A1 (en) | Liquid crystal display device and method for manufacturing liquid crystal display device | |
| JP5500537B2 (en) | Liquid crystal display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100702 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100702 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120330 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20130328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140421 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20140421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140513 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140526 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5552247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |