JP2010226454A - ゲインコントロール回路及びそれを有する電子ボリューム回路 - Google Patents

Abstract

【課題】
ゲインの最小単位を小さくし且つ高精度にゲインを制御できるゲインコントロール回路とそれを有する電子ボリューム回路を提供する。
【解決手段】
入力信号のゲイン調整を行う増幅回路にゲイン制御信号を供給するゲインコントロール回路において，入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，比較結果信号に応じて，カウント値をアップカウント又はダウンカウントするカウンタと，カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，ゲイン変調回路は，時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，カウント値に基づくゲインに一致するようにカウント値を変調する。
【選択図】図４

Description

本発明は，ゲインコントロール回路及びそれを有する電子ボリューム回路に関する。

入力信号の振幅（ゲイン）を調整する電子ボリューム回路は，例えば，オーディオ分野の電子回路に設けられる。電子ボリューム回路は，例えば，入力信号が印加される抵抗群とその接続点と出力ノードとを選択的に接続するスイッチ群とを有する抵抗ラダー回路と，その出力ノードを入力して出力ノードと同じ電位を出力端子に出力するオペアンプとを有する。この抵抗群は，例えば，入力信号が供給されるノードとグランドとの間に直列に接続された複数の抵抗素子を有する。このように抵抗ラダー回路とオペアンプとからなる電子ボリューム回路は，特許文献１，２，３に記載されている。

抵抗ラダー回路のスイッチ群は，ゲインコントロール回路が生成するスイッチ制御信号に基づいてオン，オフ制御される。通常，スイッチ群のうち１つのスイッチが導通状態に，残りのスイッチは非導通状態に制御され，抵抗群の複数の接続ノードのうち所望の接続ノードが選択される。つまり，抵抗ラダー回路は，入力信号を直列接続された複数の抵抗素子により抵抗分割し，その内の１つの接続ノードをスイッチにより選択する。

一方，ゲインコントロール回路は，入力ゲイン信号に応じてスイッチ制御信号を生成する。そして，ゲインコントロール回路は，入力ゲイン信号のゲインが上昇または下降すると，スイッチ制御信号を順次変更し，現在のゲインから変更後の目標ゲインまでゲインをスイープさせる。つまり，このゲインスイープは，現在のゲインから目標ゲインまで最小単位のゲインステップでゲインを増加または減少させる制御である。ゲインをスイープさせるようにスイッチ制御信号を変化させことで，１ステップあたりのゲインの変化量を小さくし，１ステップのゲイン変化に伴うボツ音（クリック音）を抑制することができる。

特開平１１−１７７３７１号公報 特開２００２−２６６７８号公報 特開２００２−２５２５３６号公報

しかしながら，人間の耳にクリック音が認識されないようにゲインをスイープするためには，ゲインスイープ時のゲインの変化量をできるだけ小さくすることが必要である。そのため，抵抗ラダー回路の抵抗素子とスイッチの数が増大し，回路規模が大きくなるという問題がある。また，ゲインの最小単位を小さくするためには，抵抗素子の抵抗値を高精度に設計することが必要になり，コストアップを招くおそれがある。同様に，オーディオ分野などの電子ボリューム回路では，ゲインをｄB単位で制御することが求められる。そのため，抵抗素子の抵抗値を高精度に生成しなければならない。

そこで，本発明の目的は，ゲインの最小単位を小さくし且つ高精度にゲインを制御できるゲインコントロール回路とそれを有する電子ボリューム回路を提供することにある。

第１の側面は，入力信号のゲイン調整を行う増幅回路にゲイン制御信号を供給するゲインコントロール回路において，入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，前記比較結果信号に応じて，前記カウント値をアップカウント又はダウンカウントするカウンタと，前記カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，前記ゲイン変調回路は，前記時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，前記カウント値に基づくゲインに一致するように前記カウント値を変調する。

第２の側面は，ゲイン制御信号に基づいて入力信号のゲイン調整を行う増幅回路と，前記増幅回路に前記ゲイン制御信号を供給するゲインコントロール回路とを有し，
前記ゲインコントロール回路は，入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，前記比較結果信号に応じて，前記カウント値をアップカウント又はダウンカウントするカウンタと，前記カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，前記ゲイン変調回路は，前記時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，前記カウント値に基づくゲインに一致するように前記カウント値を変調する。

第１，第２の側面によれば，ゲインの最小単位を小さくしたゲインコントロール回路とそれを有する電子ボリューム回路を提供することができる。

電子ボリューム回路の増幅回路の一例の構成図である。 本実施の形態における電子ボリューム回路の概略構成図である。 図２の電子ボリューム回路の動作波形図である。 第１の実施の形態における電子ボリューム回路の構成図である。 図４の電子ボリューム回路のゲイン増加時の動作波形図である。 図４の電子ボリューム回路のゲイン増加時の動作波形図である。 図４の電子ボリューム回路のゲイン減少時の動作波形図である。 第２の実施の形態における電子ボリューム回路の構成図である。 デルタ・シグマ変調器２４の構成の一例を示す図である。 デルタ・シグマ変調部２５の動作例を示す図である。 デルタ・シグマ変調器２４の別の動作例を示す図である。 デルタ・シグマ変調器２４の動作を示す図である。

図１は，電子ボリューム回路の増幅回路の一例の構成図である。電子ボリューム回路の増幅回路１０は，一種のアナログ回路であり，入力信号Vinが入力され，入力端子VinとグランドAGNDとの間の抵抗群R0〜RNと，抵抗群の接続ノードを選択するスイッチ群SW[0]〜SW[N-1]とを有する抵抗ラダー部１００を有する。さらに，増幅回路１０は，スイッチ群SW[0]〜SW[N-1]の反対側のノードを正入力端子に入力し，出力端子を負入力端子に接続したオペアンプ１１０を有する。スイッチ群SW[0]〜SW[N-1]のうちいずれか１つのスイッチがオンし残りのスイッチはオフに制御される。これらのスイッチ群は，図示しないゲインコントロール回路が生成するゲイン制御信号から生成されたスイッチ制御信号によりオン，オフ制御される。そして，オペアンプ１１０は，オン制御されたスイッチSWで選択された接続ノードの電位を正入力端子に入力し，出力端子の信号Vevoをその正入力端子の電位と等しくする。したがって，スイッチSW[0]がオンになれば最小ゲインになり，スイッチSW[N-1]がオンになれば最大ゲインになる。

増幅回路１０は，入力信号Vinをゲイン制御信号により制御されたゲインで増幅又は減衰して出力信号Vevoを生成すれば良く，図１の抵抗ラダー部を有する回路に限定されない。たとえば，並列に設けられた複数のソース接地トランジスタのドレインを負荷抵抗に接続し，ゲートに入力信号Vinを供給し，ゲイン制御信号に基づいて複数のソース接地トランジスタの一部または全部を活性化する増幅回路でも良い。この場合は，活性化するトランジスタの数が増えればドレイン電流が増加しゲインが増加する。

図１の増幅回路１０は，抵抗群R0〜RNの数に対応するゲインの分解能を有する。したがって，抵抗群R0〜RNの数が大きいほど，制御可能なゲインの数が多く，ゲインの分解能が高くなり，ゲインステップが小さくなる。また，抵抗群の抵抗精度が高いほど，制御されるゲイン間の精度が高くなる。ゲインステップが小さいほどゲインを可変制御するときのゲインスイープ時のクリック音を抑制できるが，抵抗素子とスイッチの数を増やすことが必要になり回路規模の増大を招く。または，ソース接地トランジスタの増幅器の場合は，トランジスタ数を増やすことが必要になり，同様に回路規模の増大につながる。

図２は，本実施の形態における電子ボリューム回路の概略構成図である。電子ボリューム回路は，増幅回路１０と，増幅回路１０にゲイン制御信号としてスイッチ制御信号SW[N:0]を出力するゲインコントロール回路１２とを有する。ゲインコントロール回路１２は，入力ゲインGAINとアップ・ダウンカウンタ１６の出力（カウント値）VOLとを比較し，比較結果に応じてアップ信号UPまたはダウン信号DOWNのいずれかをHレベルにする比較器１４と，アップ信号UPまたはダウン信号DOWNに応じて，カウント値をそれぞれアップカウントまたはダウンカウントするアップ・ダウンカウンタ１６と，カウント値VOLをデコードしてスイッチ制御信号SW[N:0]を出力するデコーダ１８とを有する。このカウント値VOLまたはスイッチ制御信号SW[N:0]が増幅回路１０のゲインを制御するゲイン制御信号に対応する。

同期信号SYNCが比較器１４とカウンタ１６に供給され，比較器１４の比較動作と，カウンタ１６のカウントアップまたはカウントダウン動作が，同期信号SYNCに同期して行われる。

図３は，図２の電子ボリューム回路の動作波形図である。図３の例では，時間ｔ１で入力ゲインGAINがg0からg3に変化し，同期信号SYNCの３周期後の時間ｔ４で目標のゲインg3の出力信号Voutが出力されている。なお，この例では、入力信号Vinとして直流電圧を用いている。

時間ｔ１の直前では，入力ゲインGAINはゲインg0であり，ゲインg0に対応するカウント値VOLがカウンタ１６から出力されている。そのため，比較器１４は，カウント値VOLと入力ゲインGAINとが一致するので，アップ信号UPとダウン信号DOWNを共にLレベルにしている。図３の例では，このカウント値VOLはg0であり，それをデコードしたスイッチ制御信号SW[3]〜SW[0]は「０００１」である。その結果，増幅回路１０内のスイッチSW0がオンになり最小ゲインに制御されている。ここでは，簡単のために，スイッチ制御信号SW[N:0]のうち下位４ビットのスイッチ制御信号SW[3]〜SW[0]だけを示している。

時間ｔ１で，比較器１４は，入力ゲインGAINがg0からg3に変化したことを検出し，アップ信号UPをHレベルにする。時間ｔ２で，カウンタ１６は，アップ信号UP=Hに応答してカウント値VOLをg1にカウントアップする。このカウント値VOL=g1に応答してデコーダ１８はスイッチ制御信号SW[3]〜SW[0]として「００１０」を出力する。同様に，時間ｔ３で，カウンタ１６は，アップ信号UP=Hに応答してカウント値VOLをg2にカウントアップし，このカウント値VOL=g2に応答してデコーダ１８はスイッチ制御信号SW[3]〜SW[0]を「０１００」にする。最後に，時間ｔ４で，カウンタ１６は，アップ信号UP=Hに応答してカウント値VOLをg3にカウントアップし，このカウント値VOL=g3に応答してデコーダ１８はスイッチ制御信号SW[3]〜SW[0]を「１０００」にする。その結果，スイッチSW3がオンになり増幅回路１０はゲインがg3に制御される。

上記の通り，ゲインコントロール回路１２は，入力ゲインGAINが変更されると，その目標ゲインに向かってゲインを１ゲインステップずつ増加または減少させるゲインスイープ制御を行う。このゲインスイープ制御により，出力信号Voutのゲインの上昇または下降ステップを最少値にして，クリック音を抑制している。

図２の電子ボリューム回路では，ゲインコントロール回路１２が，増幅回路が出力可能なゲインｇ０，ｇ１，ｇ２，ｇ３でゲインのスイープ制御を行っている。したがって，ゲインスイープ時のゲインステップの大きさが増幅回路内の抵抗素子の数に制約されてしまい，回路規模を小さく抑えると，クリック音を抑制することができない。そこで，以下の本実施の形態によれば，ゲイン制御信号を時分割で変動させて，増幅回路が出力可能なゲインのステップより小さなゲインステップを実現する。

図４は，第１の実施の形態における電子ボリューム回路の構成図である。図２と異なる構成は，ゲインコントロール回路１２内のアップ・ダウンカウンタ２０とデコーダ１８との間に設けられたゲイン変調回路２２と，増幅回路１０の出力Vevoを平滑化するローパスフィルタLPFである。ゲイン変調回路２２を設けたことに伴い，アップ・ダウンカウンタ２０は，図２のゲイン制御信号VOLに対応する上位のカウント値COUNTHに加えて，下位のカウント値COUNTLを出力する。この点も図２と異なる。さらに異なる点は，同期信号SYNCは，マスタークロックMCLKを分周したクロックである。つまり，マスタークロックMCLKは，同期信号SYNCより高い周波数である。このマスタークロックMCLKはゲイン変調回路２２に供給され，ゲイン変調回路２２はこのマスタークロックMCLKに同期して変調制御する。また，同期信号SYNCは，カウンタ２０が下位のカウント値を生成することに対応して，図２の同期信号SYNCより高い周波数になっている。それ以外の構成は，図２と同じである。

アップ・ダウンカウンタ２０は，比較器１４のアップ信号UPまたはダウン信号DOWNに応じて，より高い精度のカウント値COUNTH,COUNTLをアップカウントまたはダウンカウントする。上位のカウント値COUNTHのビット数は，たとえば，ゲイン制御信号VOLのビット数と同じであり，増幅回路１０が制御可能なゲインステップに対応している。つまり，上位のカウント値COUNTHは粗調用のゲイン制御信号に対応する。それに対して，下位のカウント値は，微調用のゲイン制御信号に対応する。

そして，ゲイン変調回路２２は，カウント値COUNTH,COUNTLを変調して，時分割で変化するゲイン制御信号VOLを生成する。ゲイン変調回路２２は一種の量子化動作を行い，その出力のゲイン制御信号VOLを，上位カウント値COUNTHとその隣接カウント値のうちいずれかの値にする。そして，ゲイン変調回路２２は，時分割で変化するゲイン制御信号VOLの時間平均した値が，カウント値COUNTH,COUNTLに一致するようにそのカウント値COUNTH,COUNTLを変調して，時分割されたゲイン制御信号VOLを生成する。この変調方式は，パルス幅変調（PWM : Pulse Width Modulation）またはパルス濃度変調（PDM : Pulse Density Modulation）であり，ゲイン変調回路２２は，ゲイン制御信号VOLを隣接する上位カウント値のいずれかに時分割で変化させ，ゲイン制御信号VOLの時間平均値を増幅回路１０の抵抗ラダー回路がとりうるゲインの中間ゲインに制御する。

デコーダ１８は，図２と同様に，ゲイン制御信号VOLに１対１に対応するスイッチ制御信号SW[N:0]を生成する。ゲイン制御信号VOLの時分割変調に応じて，スイッチ制御信号も時分割で変化し，増幅回路１０の出力Vevoも時分割で変化する。そして，平滑化回路LPFが出力Vevoの高周波成分を平滑化して出力信号Voutを生成する。

図５，図６は，図４の電子ボリューム回路のゲイン増加時の動作波形図である。図５，６の例では，同期信号SYNCは，図２より４倍の周波数になっている。つまり，下位のカウント値COUNTLはf0〜f3の４値のいずれかを取り，上位のカウント値COUNTHがg0からg1に１ステップ増加する間に下位のカウント値COUNTLはf0からf3まで４ステップ増加する。この下位のカウント値の４ステップに対応して，同期信号SYNCが４倍の周波数になっている。さらに，マスタークロックMCLKは，図５，６の例では，同期クロックSYNCの４倍周期になっている。つまり，同期クロックSYNCはマスタークロックMCLKを４分周したクロックである。ただし，下位カウント値COUNTLのステップ数と，同期クロックSYNCの分周比は，上記の数に限定されず，任意のステップ数，分周比であってもよい。

図５，６には，同期クロックSYNCの立ち上がりエッジに同期した時間ｔ１０〜ｔ２３が示されている。そして，図５，６は，図３と同様に，入力ゲインGAINがg0からg1に切り替えられた時のゲインスイープ動作を示している。

時間ｔ１０の前の段階では，入力ゲインGAINがg0であり，アップ・ダウンカウンタ２０の上位カウント値COUNTHはゲインg0，下位カウント値COUNTLはゲインf0で停止している。したがって，入力ゲインGAIN＝g0と上位カウント値COUNTH＝g0とが等しく，比較器１４のアップ信号UPとダウン信号DOWNは共にLレベルである。

時間ｔ１０で，比較器１４は，入力ゲインGAINがg1が上位カウント値g0より高いことを検出し，アップ信号UPをHレベルにする。そして，時間ｔ１１で，アップ信号UP=Hに応答して，アップ・ダウンカウンタ２０がカウントアップを開始する。まず，時間ｔ１１では，下位カウント値COUNTLがゲインf1に上昇する。

時間ｔ１１から時間ｔ１２までの同期信号SYNCの１周期の期間，時分割ゲイン変調回路２２は，マスタークロックMCLKに同期して，カウント値COUNTH,COUNTLを変調し，ゲイン制御信号VOLを，上位カウント値COUNT=g0とその隣接上位カウント値COUNTH=g1とに対応する複数の隣接ゲインg0，g1のいずれかに，時分割で変化させる。図示されるとおり，時分割ゲイン変調回路２２は，時間ｔ１１からｔ１２までの間，ゲイン制御信号VOLを，マスタークロックMCLKの１周期をゲインg1に，残りの３周期をゲインg0にしている。それに対応して，デコーダ１８は，スイッチ制御信号SW[3]〜SW[0]を１：３の時分割で「００１０」と「０００１」にしている。その結果，ゲイン制御信号VOLは，時間ｔ１１からｔ１２までのマスタークロックMCLKの４周期を１：３で，ゲインg1とg0に時分割制御されている。つまり，時間ｔ１１からｔ１２までのマスタークロックMCLKの４周期の間のゲイン制御信号VOLの時間平均は，(3/4)g0＋(1/4)g1＝(5/4)g0になる。

図６に示されるとおり，増幅回路１０の出力Vevoは，スイッチ制御信号SW[3]〜SW[0]の「００１０」と「０００１」の変化に対応して，マスタークロックMCLKの１周期と３周期の間で，ゲインg1に対応するレベルとゲインg0に対応するレベルとに，それぞれ制御されている。この増幅回路１０の出力Vevoが平滑化回路LPFで平滑化されると，出力信号Voutの電位は，時間ｔ１１〜ｔ１２の間は，ゲインg0とg1の間の1/4の電位になる。

図５，図６の例では，下位カウント値COUNTLがf1になる期間が同期信号SYNCの１周期であるが，これを複数の周期にすることもできる。複数の周期にすれば，平滑化回路LFPによる平滑化処理時間が長くなり平滑化の程度をより高くすることができる。また，時間ｔ１１〜ｔ１２の間で，ゲイン制御信号VOLを最初の３周期でg0に残りの１周期でg1にしてもよい。同様に，ゲイン制御信号VOLを最初の１周期と最後の２周期をg0に，中間の１周期をg1にしてもよい。マスタークロックMCLKを２倍の周波数（同期信号SYNCの８倍）にすれば，ゲイン制御信号VOLを最初の３周期をg0に次の２周期をg1に最後の３周期をg0にすることもできる。

次に，時間ｔ１２でカウンタ２０は下位カウント値COUNTLをf2にする。時分割ゲイン変調回路２２は，この上位カウント値COUTH=g0，下位カウント値COUNTL=f2を時分割変調し，時間ｔ１２〜ｔ１３の間において，マスタークロックMCLKの前半の２周期でg1に後半の２周期でg0になるゲイン制御信号VOLを生成する。その結果，スイッチ制御信号SW[3]〜SW[0]は，前半に「００１０」に，後半に「０００１」になり，増幅回路１０の出力Vevoは，前半にゲインg1に対応した電位に後半にゲインg0に対応した電位になる。そして，平滑化された出力信号Voutは，ゲインg0,g1を時間平均した（g1-g0）/2の電位になる。

同様に，時間ｔ１３でカウンタ２０は下位カウント値COUNTLをf3にする。時分割ゲイン変調回路２２は，この上位カウント値COUTH=g0，下位カウント値COUNTL=f3を時分割変調し，時間ｔ１３〜ｔ１４の間において，マスタークロックMCLKの最初の３周期でg1に最後の１周期でg0になるゲイン制御信号VOLを生成する。その結果，スイッチ制御信号SW[3]〜SW[0]は，最初の３周期で「００１０」に，最後の１周期で「０００１」になり，増幅回路１０の出力Vevoは，最初にゲインg1に対応した電位に最後にゲインg0に対応した電位に増幅される。そして，平滑化された出力信号Voutは，ゲインg0,g1を時間平均した（3*g1-g0）/4の電位になる。

そして，時間ｔ１４で，カウンタ２０は，上位カウント値COUNTHをg1のし，下位カウント値COUNTLをf0にする。時間ｔ１４〜ｔ１５の間は，時分割ゲイン変調回路２２のゲイン制御信号VOLは上位カウント値COUNTH=g1で変化しない。

時間ｔ１５，ｔ１６，ｔ１７，ｔ１８においても，上記と同様の時分割変調されたゲイン制御信号VOLが生成され，それに対応するスイッチ制御信号SW[3]〜SW[0]が生成される。いずれも，各周期内のゲイン制御信号VOLの時間平均が，カウンタ２０の高精度のカウント値COUNTH,COUNTLに対応する値に制御される。さらに，時間ｔ１９〜ｔ２２においても同様の時分割変調が行われる。そして，時間ｔ２２で上位カウント値COUNTHがg3になり，時間ｔ２３で比較器１４は，アップ信号UPをLレベルに戻し，ゲインg0からg3までのゲインスイープ制御が終了する。

図６には，出力信号Voutとして，図３の信号Vout1と，本実施の形態による信号Vout10とが示されている。出力信号Vout1は，時間ｔ１４，ｔ１８，ｔ２２でその電位が１ステップずつ上昇している。それに対して，本実施の形態による出力信号Vout10は，時間ｔ１２からｔ２２まで毎回その電位がゲインg0,g1間の１／４のステップずつ上昇している。したがって，ゲインコントロール回路１２がゲイン制御信号VOLを時分割変調した信号にすることで，増幅回路１０のゲインステップを大きくしたまま，出力信号Vout10のステップ幅をより小さくすることができ，ゲイン変更時のクリック音を抑制することができる。

また，本実施の形態による出力信号Vout10は，増幅回路１０の抵抗ラダー部１００の抵抗素子をより高精度に細分化することなく，ゲインコントロール回路１４の時分割変調により，上位カウント値COUNTHの粗調レベルの間にある下位カウント値COUNTLの微調レベルに制御される。したがって，高精度の抵抗素子を使用する必要がない。

図７は，図４の電子ボリューム回路のゲイン減少時の動作波形図である。図７では，入力ゲインGAINがゲインg3からg0に変更された時の動作である。ゲイン減少時の動作は，図５，６と逆になる。

時間ｔ３０で入力ゲインGAINがg3からg0に変化したことを比較回路１４が検出し，ダウン信号DOWNをHレベルにする。それに応答して，時間ｔ３１からアップ・ダウンカウンタ２０は，カウント値COUNTH/COUNTLをg3/f0からg2/f3, g2/f2, g2/f1, g2/f0, g1/f3, g1/f2, g1/f1, g1/f0, g0/f3, g0/f2, g0/f1, g0/f0まで，時間ｔ３２〜ｔ４２毎にダウンカウントする。そして，時分割ゲイン変調回路２２は，これらのカウント値COUNTH/COUNTLを変調して，時分割されたゲイン制御信号VOLを生成する。変調方法は，図５，６で説明したのと同じである。また，具体的な変調方法は，前述のとおり，図７の例に限定されない。

その結果，平滑化された出力信号Voutは，Vout10で示されるとおり，同期信号SYNCに同期して図３よりゲインg0,g1間の1/4のゲインステップでそのゲインが減少している。

図８は，第２の実施の形態における電子ボリューム回路の構成図である。この例では，図４の時分割ゲイン変調回路２２に代えて，デルタ・シグマ変調器２４が設けられている。さらに，比較器１４が生成するリセット信号XRSTに応答して，デルタ・シグマ変調器２４が活性化または非活性化状態になる。また，デルタ・シグマ変調器２４は，マスタークロックMCLK2に同期して動作する。このマスタークロックMCLK2は，図４のマスタークロックMCLKより高速クロックである。マスタークロックMCLKを分周して同期信号SYNCが生成され，両信号は同期している。

デルタ・シグマ変調器２４は，アップ・ダウンカウンタ２０のカウント値COUNTH,COUNTLを変調して，ゲイン制御信号VOLを生成する。図４の時分割ゲイン変調回路２２と同様に，ゲイン制御信号VOLは，上位カウント値COUNTHとその隣接カウント値を含む複数の隣接カウント値のいずれかに時分割制御され，ゲイン制御信号VOLの時間平均がカウント値COUNTH,COUNTLと一致するように，ゲイン制御信号VOLが生成される。ただし，デルタ・シグマ変調器２４によれば，時分割ゲイン変調回路２２よりも低周波帯域での量子化ノイズを低減することができる。

図９は，デルタ・シグマ変調器２４の構成の一例を示す図である。図９のデルタ・シグマ変調器２４は，セレクタSELと，アンドゲートANDと，デルタ・シグマ変調部２５とを有し，セレクタSELの入力Ａには上位カウント値COUNTH[N:0]が入力し，入力Ｂにはデルタ・シグマ変調部２４の出力DOが入力する。入力ゲインGAINと上位カウント値COUNTHとが一致している場合に，比較回路１４がリセット信号XRSTをLにして，セレクタSELは，上位カウント値COUNTHをゲイン制御信号VOL[N:0]として出力する。また，リセット信号XRSTがLの場合，デルタ・シグマ変調部２５内の遅延回路２４２が停止し，デルタ・シグマ変調部２５の動作は停止し，低消費電流モードになる。これにより，ゲインスイープ動作以外の定常状態では，デルタ・シグマ変調器２４は変調動作を停止し，上位カウント値COUNTHがゲイン制御信号VOLとして出力される。

デルタ・シグマ変調部２５は，上位カウント値COUNTH[N:0]と下位カウント値COUNTL[M:0]から誤差N3を減算する減算器２４０と，減算器２４０の出力N1をマスタークロックMCLK2の１周期遅延させるフリップフロップからなる遅延回路２４２と，遅延回路２４２の出力N2（１周期前の減算器２４０の出力N1）を量子化して量子化出力DOを生成する量子化器２４４と，量子化出力DOから遅延回路２４２の出力N2を減算して誤差N3を生成する減算器２４６とを有する。量子化器２４４は，例えば，その入力N2の上位カウント値COUNTHのみを量子化出力DOとして出力する。あるいは，量子化器２４４は，他の量子化方法，たとえば，下位カウント値COUNTLを四捨五入して量子化出力DOを生成してもよい。

このデルタ・シグマ変調部２５によれば，量子化誤差N3が減算器２４０で入力DIから減算されているので，減算器２４０の出力N2に量子化誤差N3が蓄積され，上位カウント値COUNTHとそれに隣接する上位カウント値に対応する複数の隣接上位カウント値が出力DOとして生成される。

たとえば，N2>DOの場合は量子化器２４４が誤差を切り捨てたことになり，その量子化誤差はN3＝DO-N2であるので負になり，減算器２４０の出力N1=DI-N3により，量子化誤差N3の絶対値は入力DIに加算され出力N1となる。したがって，量子化器２４４が連続して切り捨てを行うと，量子化誤差が積分され，量子化器２４４は１ステップ高い量子化出力DOを生成する。

逆に，N2<DOの場合は量子化器２４４が誤差を切り上げたことになり，その量子化誤差はN3＝DO-N2であるので正になり，減算器２４０の出力N1=DI-N3により，量子化誤差N3の絶対値は入力DIから減算され出力N1となる。したがって，量子化器２４４が連続して切り上げを行うと，量子化誤差が積分され，量子化器２４４は１ステップ低い量子化出力DOを生成する。

図１０は，デルタ・シグマ変調部２５の動作例を示す図である。この例では，量子化器２４４が入力N2の下位カウント値を切り捨てて上位カウント値を量子化出力DOとして出力する例である。ここでは簡単化して，入力DI＝1.25で上位カウント値COUNTH=1.00，下位カウント値COUNTL=0.25からなるとする。

図１０に示されるとおり，時間「０」では，入力DI=1.25が入力し，初期値の誤差N3=0が減算され，減算器２４０の出力N1=1.25が生成されている。この出力N1は遅延回路２４２にラッチされる。次に，時間「１」では，入力DI=1.25が入力し，遅延回路２４２が出力N2=1.25を出力し，それを量子化器２４４が切り捨てて量子化出力DO=1を出力する。これにより誤差N3=-0.25が生成され，入力DI=1.25から減算され，減算器２４０の出力N1=1.50が生成されている。時間「２」「３」でも同様の量子化が行われ，量子化出力DO=1,1となる。そして，時間「４」では，遅延回路２４２が出力N2=2.00を出力し，それを量子化器２４４が切り捨てて量子化出力DO=2を出力する。これにより誤差N3=0が生成され，入力DI=1.25から減算され，減算器２４０の出力N1=1.25になっている。時間「５」〜「８」は，上記の時間「１」〜「４」と同じである。このように，マスタークロックMCLK2の４周期毎に量子化出力DO=1,1,1,2が繰り返される。

図１１は，デルタ・シグマ変調部２５の別の動作例を示す図である。この例では，量子化器２４４が入力N2の下位カウント値を四捨五入して量子化出力DOを生成する例である。したがって，量子化誤差N3は，図示されるとおり，正の誤差になったり負の誤差になったりする。これらの誤差N3は，減算器２４０で入力DIに蓄積され，量子化出力DO=1,2,1,1が繰り返されている。時間毎の信号N1,N2,N3,DOは図１１に示される通りであり，量子化が四捨五入になっている点のみ，図１０の例と異なる。

図１０，図１１の動作例から理解できるとおり，デルタ・シグマ変調器２４は，マスタークロックMCLK2に同期して，量子化出力VOLを複数の隣接ゲインのいずれかに対応する値に変調する。なお，図１０，図１１の動作例は，上位カウント値と下位カウント値をそれぞれ1.00，0.25に簡略化して示している。実際には，上位カウント値と下位カウント値は，例えば，それぞれ８ビットなど，大きな階調解像度を有するので，実際の動作は図１０，図１１とは異なる。ただし，その原理は図１０，図１１に示した通りである。

図１２は，デルタ・シグマ変調器２４の動作を示す図である。図１２（Ａ）は，入力ゲインGAINを示し，これは上位カウント値COUNTHに対応し，ゲインGAINは最少値GAINminから最大値GAINmaxまで８段階を有する。図１２（Ｂ）は，カウンタの上位カウント値COUNTHと下位カウント値COUNTLとによるレベルを示す。上位カウント値COUNTHのg0-g7は，入力ゲインGAINに対応している。一方，下位カウント値COUNTLのf0-f3により，デルタ・シグマ変調器２４の入力COUNTH,COUNTLは，入力ゲインGAINより１ステップの幅が微少になっている。

図１２（Ｃ）は，デルタ・シグマ変調器２４の出力VOLを概念的に示す。密度が高い部分が発生確率が高いことを意味する。拡大図３０に示されるとおり，デルタ・シグマ変調器２４の出力VOLは，隣接する上位カウント値g3,g4,g5のいずれかになり，いずれの上位カウント値になるかの発生確率は図中密度で示される通りであり，その時間平均は図示されるとおり最小ゲインg0から最大ゲインg7までリニアに増加する。したがって，入力ゲインGAINが変更されたとき，スムーズなゲインスイープ動作を行うことができる。

以上のとおり，本実施の形態によれば，電子ボリューム回路は，ゲイン変更時のゲインスイープ動作をスムーズに行いクリック音を抑制することができる。

以上の実施の形態をまとめると，次の付記のとおりである。

（付記１）
入力信号のゲイン調整を行う増幅回路にゲイン制御信号を供給するゲインコントロール回路において，
入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，
前記比較結果信号に応じて，前記カウント値をアップカウント又はダウンカウントするカウンタと，
前記カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，
前記ゲイン変調回路は，前記時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，前記カウント値に基づくゲインに一致するように前記カウント値を変調することを特徴とするゲインコントロール回路。

（付記２）
付記１において，
前記カウント値は，上位カウント値と下位カウント値とを有し，
前記ゲイン変調回路は，前記ゲイン制御信号を，前記上位カウント値に対応する第１のゲインと，当該上位カウント値に隣接する隣接上位カウント値とに対応する第２のゲインとを有する複数の隣接ゲインのうち，いずれかのゲインに対応するゲイン制御信号に，時分割で変化させることを特徴とするゲインコントロール回路。

（付記３）
付記２において，
前記ゲイン変調回路は，前記入力ゲイン値が第１の入力ゲイン値から第２の入力ゲイン値に変化した時に，複数回のスイープ周期で，前記第１の入力ゲイン値に対応する第１のゲイン制御信号から前記第２の入力ゲイン値に対応する第２のゲイン制御信号まで変化させ，前記スイープ周期内において，前記第１及び第２のゲインに対応する複数の隣接ゲイン制御信号を，時分割で出力することを特徴とするゲインコントロール回路。

（付記４）
付記３において，
前記ゲイン変調回路は，前記第１及び第２のゲインに対応する複数の隣接ゲイン制御信号のそれぞれの時間幅を，前記複数の隣接ゲイン制御信号に対応するゲインを時間平均したゲインが前記上位カウント値及び下位カウント値に対応するゲインになるように変調することを特徴とするゲインコントロール回路。

（付記５）
付記４において，
前記ゲイン変調回路は，前記スイープ周期より短い時分割周期の単位で前記複数の隣接ゲイン制御信号のいずれかを出力し，前記複数の隣接ゲート制御信号に対応する複数のゲインの前記スイープ周期内における平均値が，前記上位カウント値と下位カウント値に対応するゲインなるようにすることを特徴とするゲインコントロール回路。

（付記６）
付記３において，
前記ゲイン変調回路は，前記上位カウント値及び下位カウント値によるカウント値と，前記上位カウント値との誤差を積分するデルタ・シグマ変調回路であることを特徴とするゲインコントロール回路。

（付記７）
付記６において，
前記デルタ・シグマ変調回路は，前記上位カウント値と下位カウント値からなる高精度カウント値に誤差を減算する減算器と，前記減算器の出力を遅延させる遅延回路と，前記遅延回路の高精度カウント値に含まれる上位カウント値を出力する量子化器と，前記高精度カウント値と前記量子化器が出力する上位カウント値との前記誤差を生成する誤差生成回路とを有することを特徴とするゲインコントロール回路。

（付記８）
付記１乃至７のいずれか１つの付記に記載されたゲインコントロール回路と，
前記ゲイン制御信号に基づいて前記入力信号を増幅または減衰する増幅回路とを有する電子ボリューム回路。

（付記９）
ゲイン制御信号に基づいて入力信号のゲイン調整を行う増幅回路と，
前記増幅回路に前記ゲイン制御信号を供給するゲインコントロール回路とを有し，
前記ゲインコントロール回路は，
入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，
前記比較結果信号に応じて，前記カウント値をアップカウント又はダウンカウントするカウンタと，
前記カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，
前記ゲイン変調回路は，前記時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，前記カウント値に基づくゲインに一致するように前記カウント値を変調することを特徴とする電子ボリューム回路。

（付記１０）
付記９において，
前記カウント値は，上位カウント値と下位カウント値とを有し，
前記ゲイン変調回路は，前記ゲイン制御信号を，前記上位カウント値に対応する第１のゲインと，当該上位カウント値に隣接する隣接上位カウント値とに対応する第２のゲインとを有する複数の隣接ゲインのうち，いずれかのゲインに対応するゲイン制御信号に，時分割で変化させることを特徴とする電子ボリューム回路。

（付記１１）
付記１０において，
前記ゲイン変調回路は，前記入力ゲイン値が第１の入力ゲイン値から第２の入力ゲイン値に変化した時に，複数回のスイープ周期で，前記第１の入力ゲイン値に対応する第１のゲイン制御信号から前記第２の入力ゲイン値に対応する第２のゲイン制御信号まで変化させ，前記スイープ周期内において，前記第１及び第２のゲインに対応する複数の隣接ゲイン制御信号を，時分割で出力することを特徴とする電子ボリューム回路。

（付記１２）
付記１０において，
前記ゲイン変調回路は，前記第１及び第２のゲインに対応する複数の隣接ゲイン制御信号のそれぞれの時間幅を，前記複数の隣接ゲイン制御信号に対応するゲインを時間平均したゲインが前記上位カウント値及び下位カウント値に対応するゲインになるように変調することを特徴とする電子ボリューム回路。

１０：増幅回路 １２：ゲインコントロール回路
１４：比較器 ２０：アップ・ダウンカウンタ
２２：ゲイン変調回路 VOL:ゲイン制御信号

Claims (9)

1. 入力信号のゲイン調整を行う増幅回路にゲイン制御信号を供給するゲインコントロール回路において，
   入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，
   前記比較結果信号に応じて，前記カウント値をアップカウント又はダウンカウントするカウンタと，
   前記カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，
   前記ゲイン変調回路は，前記時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，前記カウント値に基づくゲインに一致するように前記カウント値を変調することを特徴とするゲインコントロール回路。
2. 請求項１において，
   前記カウント値は，上位カウント値と下位カウント値とを有し，
   前記ゲイン変調回路は，前記ゲイン制御信号を，前記上位カウント値に対応する第１のゲインと，当該上位カウント値に隣接する隣接上位カウント値とに対応する第２のゲインとを有する複数の隣接ゲインのうち，いずれかのゲインに対応するゲイン制御信号に，時分割で変化させることを特徴とするゲインコントロール回路。
3. 請求項２において，
   前記ゲイン変調回路は，前記入力ゲイン値が第１の入力ゲイン値から第２の入力ゲイン値に変化した時に，複数回のスイープ周期で，前記第１の入力ゲイン値に対応する第１のゲイン制御信号から前記第２の入力ゲイン値に対応する第２のゲイン制御信号まで変化させ，前記スイープ周期内において，前記第１及び第２のゲインに対応する複数の隣接ゲイン制御信号を，時分割で出力することを特徴とするゲインコントロール回路。
4. 請求項３において，
   前記ゲイン変調回路は，前記第１及び第２のゲインに対応する複数の隣接ゲイン制御信号のそれぞれの時間幅を，前記複数の隣接ゲイン制御信号に対応するゲインを時間平均したゲインが前記上位カウント値及び下位カウント値に対応するゲインになるように変調することを特徴とするゲインコントロール回路。
5. 請求項４において，
   前記ゲイン変調回路は，前記スイープ周期より短い時分割周期の単位で前記複数の隣接ゲイン制御信号のいずれかを出力し，前記複数の隣接ゲート制御信号に対応する複数のゲインの前記スイープ周期内における平均値が，前記上位カウント値と下位カウント値に対応するゲインなるようにすることを特徴とするゲインコントロール回路。
6. 請求項３において，
   前記ゲイン変調回路は，前記上位カウント値及び下位カウント値によるカウント値と，前記上位カウント値との誤差を積分するデルタ・シグマ変調回路であることを特徴とするゲインコントロール回路。
7. 請求項６において，
   前記デルタ・シグマ変調回路は，前記上位カウント値と下位カウント値からなる高精度カウント値に誤差を減算する減算器と，前記減算器の出力を遅延させる遅延回路と，前記遅延回路の高精度カウント値に含まれる上位カウント値を出力する量子化器と，前記高精度カウント値と前記量子化器が出力する上位カウント値との前記誤差を生成する誤差生成回路とを有することを特徴とするゲインコントロール回路。
8. 請求項１乃至７のいずれか１つの請求項に記載されたゲインコントロール回路と，
   前記ゲイン制御信号に基づいて前記入力信号を増幅または減衰する増幅回路とを有する電子ボリューム回路。
9. ゲイン制御信号に基づいて入力信号のゲイン調整を行う増幅回路と，
   前記増幅回路に前記ゲイン制御信号を供給するゲインコントロール回路とを有し，
   前記ゲインコントロール回路は，
   入力ゲイン値とカウント値とを比較し比較結果信号を生成する比較器と，
   前記比較結果信号に応じて，前記カウント値をアップカウント又はダウンカウントするカウンタと，
   前記カウント値を変調して，時分割で変化するゲイン制御信号を生成するゲイン変調回路とを有し，
   前記ゲイン変調回路は，前記時分割で変化するゲイン制御信号に対応するゲインを時間平均したゲインが，前記カウント値に基づくゲインに一致するように前記カウント値を変調することを特徴とする電子ボリューム回路。