JP2010225889A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2010225889A JP2010225889A JP2009072004A JP2009072004A JP2010225889A JP 2010225889 A JP2010225889 A JP 2010225889A JP 2009072004 A JP2009072004 A JP 2009072004A JP 2009072004 A JP2009072004 A JP 2009072004A JP 2010225889 A JP2010225889 A JP 2010225889A
- Authority
- JP
- Japan
- Prior art keywords
- film
- barrier film
- forming
- conductive
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
【解決手段】基板上に、下部電極16B、強誘電体からなる容量絶縁膜16C及び上部電極16Dを有するキャパシタを形成する工程と、前記キャパシタを覆う層間絶縁膜を形成する工程と、前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第1の導電性バリア膜18Tを成膜する工程と、非自己イオン化プラズマスパッタ法を使用して、前記第1の導電性バリア膜上に積層して第2の導電性バリア膜18Nを成膜する工程と、前記第2の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程とを有することを特徴とする。
【選択図】図6B
Description
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、を有し、前記第1の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第1の導電性水素バリア膜により覆われており、さらに前記第1の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第2の導電性水素バリア膜により覆われており、前記開口部は、前記第1および第2の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする。
図6A〜図6Dは、第1の実施形態によるFeRAMにおけるビアプラグ18Aの形成工程を示す図である。なお本実施形態のFeRAMは先に図1で説明した従来のFeRAM10と、導電性水素バリア膜18aの構成以外、類似した構成を有しており、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。以下の説明では、導電性バリア膜18aとしてTi膜18TとTiN膜18Nを積層した積層構造膜を形成する場合を説明する。
図10は、いわゆるスタック型構造を有する本発明の第1の実施形態によるFeRAM40の構成を示す。
(付記1)
素子分離領域により素子領域が画成された基板と、
前記基板上に、前記素子領域中のチャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
前記素子領域中、前記チャネル領域の第1の側に形成されたソース領域と、
前記素子領域中、前記チャネル領域の、前記第1の側に対向する第2の側に形成されたドレイン領域と、
前記ゲート電極を覆い、絶縁性酸素バリア膜を含む絶縁膜と、
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、
前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、
を有し、
前記第1の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第1の導電性水素バリア膜により覆われており、
さらに前記第1の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第2の導電性水素バリア膜により覆われており、
前記開口部は、前記第1および第2の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする半導体装置。
(付記2)
基板上に、下部電極、絶縁性の金属酸化物からなる容量絶縁膜及び上部電極を有するキャパシタを形成する工程と、
前記キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、
ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第1の導電性バリア膜を成膜する工程と、
ターゲットの全面にプラズマを形成してスパッタを行う非自己イオン化プラズマスパッタ法を使用して、前記第1の導電性バリア膜上に積層して第2の導電性バリア膜を成膜する工程と、
次いで、前記第2の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程と
を有することを特徴とする半導体装置の製造方法。
(付記3)
前記非自己イオン化プラズマスパッタ法は、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法のいずれかであることを特徴とする付記2記載の半導体装置の製造方法。
(付記4)
前記第1の導電性バリア膜を第1の温度で成膜した後、かつ前記第2の導電性バリア膜を形成する前に、前記基板を前記第1の温度よりも低い温度の雰囲気に放置することを特徴とする付記2または3に記載の半導体装置の製造方法。
(付記5)
前記第1の導電性バリア膜を形成した後、かつ前記第2の導電性バリア膜を形成する前に、前記層間絶縁膜に、前記ソース領域を露出する別の接続孔を形成する工程を含み、
前記第2の導電性バリア膜を形成する工程では、前記別の接続孔にも、前記第2の導電性バリア膜を同時に形成する工程を有することを特徴とする付記2〜4のうち、いずれか一項記載の半導体装置の製造方法。
(付記6)
前記第1の導電性バリア膜はTi膜であり、前記第2の導電性バリア膜はTiN膜あるいはTi膜とTiN膜を順次積層した積層膜であることを特徴とする付記2〜4のうち、いずれか一項記載の半導体装置の製造方法。
(付記7)
前記第1の導電性バリア膜および前記第2の導電性バリア膜は、TiN膜、あるいはTi膜とTiN膜を順次積層した積層膜であることを特徴とする付記2〜5のうち、いずれか一項記載の半導体装置の製造方法。
11A 素子領域
11I 素子分離領域
11ch チャネル領域
11a,11b LDD領域
11c,11d ソース/ドレイン領域
12 ゲート絶縁膜
13 ゲート電極
13W ゲート側壁絶縁膜
14 絶縁膜
14A ビアプラグ
14B 密着膜
15 絶縁性酸素バリア膜
16,16A,18,20 層間絶縁膜
16B 下部電極
16C 強誘電体膜
16D 上部電極
16Q 強誘電体キャパシタ
17,19 絶縁性水素バリア膜
18VA,18VB,18VC ビアホール
18A,18B,18C タングステンビアプラグ
18T Ti膜
18N TiN膜
18W タングステン層
18a 導電性水素バリア膜兼密着膜
18b,18c 密着膜
18o 庇構造
30 SIP型スパッタ装置
30A 直流マグネトロンスパッタ装置
31 処理容器
31A 排気ポート
31B ガスポート
31C Arガス源
32 基板保持台
32A 交流電源
33 被処理基板
34 ターゲット
34A 直流電源
34C 回転軸
35 マグネトロン
35A〜35E マグネット
41 シリコン基板
41A 素子領域
41I 素子分離領域
41ch チャネル領域
41a,41b LDD領域
41c,41d ソース/ドレイン領域
42 ゲート絶縁膜
43 ゲート電極
43W ゲート側壁絶縁膜
44 絶縁膜
44A ビアプラグ
44a密着膜k
45 絶縁性酸素バリア膜
46,50,52 層間絶縁膜
47A 配向制御膜
47B 導電性酸素バリア膜
47C 下部電極
47D 強誘電体膜
47E 上部電極
48,51 絶縁性水素バリア膜
50VA,50VB ビアホール
50A,50Bタングステンプラグ
50T Ti膜
50N TiN膜
50a 導電性水素バリア膜兼密着膜
50b 密着膜
60 高周波スパッタ装置
61 処理容器
61A 排気ポート
62 基板保持台
63 被処理基板
64 ターゲット
65 高周波源
Claims (5)
- 素子分離領域により素子領域が画成された基板と、
前記基板上に、前記素子領域中のチャネル領域に対応して、ゲート絶縁膜を介して形成されたゲート電極と、
前記素子領域中、前記チャネル領域の第1の側に形成されたソース領域と、
前記素子領域中、前記チャネル領域の、前記第1の側に対向する第2の側に形成されたドレイン領域と、
前記ゲート電極を覆い、絶縁性酸素バリア膜を含む絶縁膜と、
前記絶縁膜上に形成され、下部電極と強誘電体膜と上部電極とを有する強誘電体キャパシタと、
前記強誘電体キャパシタの側壁面および上面を連続して覆う絶縁性水素バリア膜と、
前記強誘電体キャパシタを、前記絶縁性水素バリア膜を介して覆う層間絶縁膜と、
前記層間絶縁膜中に形成され、前記上部電極を露出する開口部と、
を有し、
前記第1の開口部の底面および側壁面は、前記底面における厚さが前記側壁面における厚さよりも大きくなる形状の第1の導電性水素バリア膜により覆われており、
さらに前記第1の導電性水素バリア膜は、前記開口部の底面および側壁面とも略同一の膜厚となる形状の第2の導電性水素バリア膜により覆われており、
前記開口部は、前記第1および第2の導電性水素バリア膜を介して、タングステン膜により充填されていることを特徴とする半導体装置。 - 基板上に、下部電極、絶縁性の金属酸化物からなる容量絶縁膜及び上部電極を有するキャパシタを形成する工程と、
前記キャパシタを覆う層間絶縁膜を形成する工程と、
前記層間絶縁膜に、前記上部電極が露出する接続孔を形成する工程と、
ターゲット表面に局所的にプラズマを形成してスパッタを行う自己イオン化プラズマスパッタ法を使用して、前記接続孔の内面および前記層間絶縁膜上に第1の導電性バリア膜を成膜する工程と、
ターゲットの全面にプラズマを形成してスパッタを行う非自己イオン化プラズマスパッタ法を使用して、前記第1の導電性バリア膜上に積層して第2の導電性バリア膜を成膜する工程と、
次いで、前記第2の導電性バリア膜により内面が画定される前記接続孔を、金属により埋める工程と
を有することを特徴とする半導体装置の製造方法。 - 前記非自己イオン化プラズマスパッタ法は、直流スパッタ法、直流マグネトロンスパッタ法、高周波スパッタ法のいずれかであることを特徴とする請求項2記載の半導体装置の製造方法。
- 前記第1の導電性バリア膜を第1の温度で成膜した後、かつ前記第2の導電性バリア膜を形成する前に、前記基板を前記第1の温度よりも低い温度の雰囲気に放置することを特徴とする請求項2または3に記載の半導体装置の製造方法。
- 前記第1の導電性バリア膜を形成した後、かつ前記第2の導電性バリア膜を形成する前に、前記層間絶縁膜に、前記ソース領域を露出する別の接続孔を形成する工程を含み、
前記第2の導電性バリア膜を形成する工程では、前記別の接続孔にも、前記第2の導電性バリア膜を同時に形成する工程を有することを特徴とする請求項2〜4のうち、いずれか一項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072004A JP5423085B2 (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009072004A JP5423085B2 (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225889A true JP2010225889A (ja) | 2010-10-07 |
JP5423085B2 JP5423085B2 (ja) | 2014-02-19 |
Family
ID=43042758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009072004A Expired - Fee Related JP5423085B2 (ja) | 2009-03-24 | 2009-03-24 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5423085B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106159086A (zh) * | 2015-05-15 | 2016-11-23 | 台湾积体电路制造股份有限公司 | Rram器件 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001226767A (ja) * | 1999-10-08 | 2001-08-21 | Applied Materials Inc | 銅スパッタリング用自己イオン化プラズマ |
JP2002129318A (ja) * | 2000-07-10 | 2002-05-09 | Applied Materials Inc | マグネトロンスパッタ反応器のバイアスをかけたシールド |
JP2008060126A (ja) * | 2006-08-29 | 2008-03-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008198813A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008305960A (ja) * | 2007-06-07 | 2008-12-18 | Seiko Epson Corp | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
JP2009065089A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 半導体装置及びその製造方法 |
-
2009
- 2009-03-24 JP JP2009072004A patent/JP5423085B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001226767A (ja) * | 1999-10-08 | 2001-08-21 | Applied Materials Inc | 銅スパッタリング用自己イオン化プラズマ |
JP2002129318A (ja) * | 2000-07-10 | 2002-05-09 | Applied Materials Inc | マグネトロンスパッタ反応器のバイアスをかけたシールド |
JP2008060126A (ja) * | 2006-08-29 | 2008-03-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008198813A (ja) * | 2007-02-14 | 2008-08-28 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2008305960A (ja) * | 2007-06-07 | 2008-12-18 | Seiko Epson Corp | 強誘電体キャパシタの製造方法及び強誘電体キャパシタ |
JP2009065089A (ja) * | 2007-09-10 | 2009-03-26 | Seiko Epson Corp | 半導体装置及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106159086A (zh) * | 2015-05-15 | 2016-11-23 | 台湾积体电路制造股份有限公司 | Rram器件 |
Also Published As
Publication number | Publication date |
---|---|
JP5423085B2 (ja) | 2014-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4228560B2 (ja) | キャパシタ素子及びその製造方法 | |
JP5092461B2 (ja) | 半導体装置及びその製造方法 | |
US7790476B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
JP5568845B2 (ja) | 半導体装置の製造方法 | |
US8062950B2 (en) | Method of manufacturing semiconductor device with lower capacitor electrode that includes islands of conductive oxide films arranged on a noble metal film | |
US20120171784A1 (en) | Magnetron-sputtering film-forming apparatus and manufacturing method for a semiconductor device | |
JPH1154721A (ja) | 半導体装置の製造方法および製造装置 | |
US8551836B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2002057301A (ja) | 半導体装置及びその製造方法 | |
KR101084408B1 (ko) | 반도체 장치 및 그 제조방법 | |
JP2007201153A (ja) | 半導体装置とその製造方法 | |
JP2002110939A (ja) | 不揮発性半導体メモリ素子のキャパシタ製造方法 | |
US7884404B2 (en) | Ferroelectric memory device and fabrication process thereof, fabrication process of a semiconductor device | |
JP2010118595A (ja) | 半導体装置 | |
JP4845624B2 (ja) | 半導体装置とその製造方法 | |
JP4164700B2 (ja) | 強誘電体メモリおよびその製造方法 | |
JP2009094311A (ja) | 半導体装置の製造方法 | |
JP4447207B2 (ja) | 半導体製造装置及び半導体装置の製造方法 | |
JP2003218325A (ja) | 強誘電体膜形成方法及び半導体装置製造方法 | |
JP5423085B2 (ja) | 半導体装置の製造方法 | |
KR101262432B1 (ko) | 반도체 장치의 제조 방법 | |
JP5423056B2 (ja) | 半導体装置の製造方法 | |
JP2006186260A (ja) | 半導体記憶装置及びその製造方法 | |
KR100472731B1 (ko) | 씨드층 제거 공정을 생략할 수 있는 반도체 메모리 소자제조 방법 | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130717 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130930 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131029 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131111 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5423085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |