JP2010224033A - 表示装置及び表示装置の駆動方法 - Google Patents
表示装置及び表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2010224033A JP2010224033A JP2009068657A JP2009068657A JP2010224033A JP 2010224033 A JP2010224033 A JP 2010224033A JP 2009068657 A JP2009068657 A JP 2009068657A JP 2009068657 A JP2009068657 A JP 2009068657A JP 2010224033 A JP2010224033 A JP 2010224033A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- capacitor
- signal
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【解決手段】
本発明の表示装置の駆動方法は、マトリクス状に複数配列された画素回路のマトリクス配列に対して列毎に配線された信号線と行毎に配線された走査線と、画素回路の各々が、ゲート電極が走査線に、第一電極が信号線に接続されたトランジスタと、一端が前記トランジスタの第2電極に接続されたキャパシタと、一対のゲート電極がキャパシタに、第1電極が電源線に接続された駆動トランジスタと、第2電極に接続された発光素子とを有する表示装置においてトランジスタをオンの状態にした周期で、前記信号線より画素へ正の信号電圧を印加し、前記駆動トランジスタの前記一対のゲート電極の双方を介して、駆動トランジスタをオンの状態にするようにしたことを特徴とする。
【選択図】図1
Description
前記画素回路のマトリクス配列に対して列毎に配線された第1、第2の信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々は、
ゲート電極が前記走査線に、また第1電極が前記第1の信号線にそれぞれ接続された第1のトランジスタと、
ゲート電極が前記走査線に、また第1電極が前記第2の信号線にそれぞれ接続された第2のトランジスタと、
一端が前記第1のトランジスタの第2電極に接続された第1のキャパシタと、
一端が前記第2のトランジスタの第2電極に接続された第2のキャパシタと、
一対のゲート電極のうち、第1のゲート電極は前記第1のキャパシタの前記一端に接続され、第2のゲート電極は前記第2のキャパシタの前記一端に接続され、また前記第1及び第2のキャパシタの他端を接続した電源線に第1電極が接続された駆動トランジスタと、前記駆動トラジスタの第2電極に接続された発光素子とを有し、前記第1トランジスタと第2トランジスタをオンの状態にした所定周期で、前記第1或いは第2の信号線のいずれかを介して前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極のいずれかを介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする。
図1は、本発明の第1の実施例にかかる有機LED表示装置の1画素あたりの等価回路であり、図2(a)は、走査線に印加される走査信号を、図2(b)は信号線に印加されるデータ信号の駆動チャートを示し、図2(c)は図1の接続点Aにおける電位の変動を示している。
ここで、本発明の実施形態にかかるデュアルゲートのTFT25について説明する。
図6は実施例2と実施例3、実施例4に共通の画素回路を示す。なお、以下の実施例では、TFT25の第1のゲート11と第2のゲート12で駆動するタイミング切り替える周期を走査周期とするが、本実施例の効果を得るためには、周期は任意であり、信号線周期において短期間でも長期間でも切り替えることを可能とする。
図8は、画素回路の図7とは異なる信号駆動チャートを示す1態様の実施例3を示す。実施例3は、実施例2と異なり、2つの信号線32、33にほぼ逆極性の信号を印加する。例えば、最初の周期において、信号線32に0から15Vの信号データを印加する一方、信号線33に0から−15Vの電圧を印加する。次の周期では、信号線32に0から−15Vの電圧を印加する一方、信号線33に0から15Vの電圧の電圧を印加する。したがって、図6の接続点Bの電位と、接続点B´の電位とを比較すると、ほぼ逆極性の電位がTFT25のゲート電極に印加されていることがわかる。
図9は画素回路の信号駆動チャートを示す1態様の実施例4を示す。実施例4は、実施例3と異なり、TFT25の第1のゲート電極11と第2のゲート電極12の負側の信号レベルを固定したものである。
図10は、実施例5にかかる画素回路であり、図11は実施例5における駆動信号チャートである。実施例5の画素回路はVthの補償回路であり、近年、Vthのシフトを低減する回路として提案されているものを本実施例のデュアルゲート型の駆動トランジスタに適応したものである。
12 第2のゲート電極
17 ソース電極
18 ドレイン電極
21 走査線
22 信号線
23 電源線
24 スイッチTFT1
25 駆動(デュアルゲート)TFT
26 容量
27 発光素子
Claims (7)
- マトリクス状に複数配列された画素回路と、
前記画素回路のマトリクス配列に対して列毎に配線された信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々は、
ゲート電極が前記走査線に、第1電極が前記信号線にそれぞれ接続されたトランジスタと、
一端が前記トランジスタの第2電極に接続されたキャパシタと、
半導体層を挟んで形成される一対のゲート電極が前記キャパシタの前記一端に接続され、前記キャパシタの他端を接続した電源線に第1電極が接続された駆動トランジスタと、
前記駆動トラジスタの第2電極に接続された発光素子とを有し、
前記トランジスタをオンの状態にした周期で、前記信号線前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの前記一対のゲート電極の双方を介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする表示装置の駆動方法。 - マトリクス状に複数配列された画素回路と、
前記画素回路のマトリクス配列に対して列毎に配線された第1、第2の信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々は、
ゲート電極が前記走査線に、また第1電極が前記第1の信号線にそれぞれ接続された第1のトランジスタと、
ゲート電極が前記走査線に、また第1電極が前記第2の信号線にそれぞれ接続された第2のトランジスタと、
一端が前記第1のトランジスタの第2電極に接続された第1のキャパシタと、
一端が前記第2のトランジスタの第2電極に接続された第2のキャパシタと、
一対のゲート電極のうち、第1のゲート電極は前記第1のキャパシタの前記一端に接続され、第2のゲート電極は前記第2のキャパシタの前記一端に接続され、また前記第1及び第2のキャパシタの他端を接続した電源線に第1電極が接続された駆動トランジスタと、
前記駆動トラジスタの第2電極に接続された発光素子とを有し、
前記第1トランジスタと第2トランジスタをオンの状態にした所定周期で、
前記第1或いは第2の信号線のいずれかを介して前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極のいずれかを介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする表示装置の駆動方法。 - マトリクス状に複数配列された画素回路と、
前記画素回路のマトリクス配列に対して列毎に配線された第1、第2の信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々が、
ゲート電極が前記走査線に、また第1電極が前記第1の信号線にそれぞれ接続された第1のトランジスタと、
ゲート電極が前記走査線に、また第1電極が前記第2の信号線にそれぞれ接続された第2のトランジスタと、
一端が前記第1のトランジスタの第2電極に接続された第1のキャパシタと、
一端が前記第2のトランジスタの第2電極に接続された第2のキャパシタと、
一対のゲート電極のうち、第1のゲート電極は前記第1のキャパシタの前記一端に接続され、第2のゲート電極は前記第2のキャパシタの前記一端に接続され、また前記第1及び第2のキャパシタの他端を接続した電源線に第1電極が接続された駆動トランジスタと、
前記駆動トラジスタの第2電極に接続された発光素子とを有し、
前記第1トランジスタと第2トランジスタをオンの状態にした所定周期で、
前記第1及び第2の信号線を介して前記駆動トランジスタのゲート電極へ正負逆極性の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極の双方を介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする表示装置の駆動方法。 - 前記第1の信号線と前記第2の信号線を介して前記駆動トランジスタのゲート電極へ印加する前記正負逆極性の前記信号電圧のうち、負の極性の前記信号電圧を一定になるように印加するようにしたことを特徴とする請求項3に記載の表示装置の駆動方法。
- 前記第1トランジスタと前記第2トランジスタをオンの状態にした前記所定周期毎に、
前記第1の信号線と前記第2の信号線を介して前記駆動トランジスタのゲート電極へ印加した信号電圧を交互に切り替えるようにしたことを特徴とする請求項2ないし4に記載の表示装置の駆動方法。 - マトリクス状に複数配列された画素回路と、
前記画素回路のマトリクス配列に対して列毎に配線された信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々が、
ゲート電極が前記走査線に、また第1電極が前記信号線にそれぞれ接続されたトランジスタと、
一端が前記トランジスタの第2電極に接続されたキャパシタと、
一対のゲート電極が前記キャパシタの前記一端に接続され、また前記キャパシタの他端を接続した電源線に第1電極が接続された駆動トランジスタと、
前記駆動トラジスタの第2電極に接続された発光素子とを有することを特徴とする表示装置。 - マトリクス状に複数配列された画素回路と、
前記画素回路のマトリクス配列に対して列毎に配線された第1、第2の信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々が、
ゲート電極が前記走査線に、また第1電極が前記第1の信号線にそれぞれ接続された第1のトランジスタと、
ゲート電極が前記走査線に、また第1電極が前記第2の信号線にそれぞれ接続された第2のトランジスタと、
一端が前記第1のトランジスタの第2電極に接続された第1のキャパシタと、
一端が前記第2のトランジスタの第2電極に接続された第2のキャパシタと、
一対のゲート電極のうち、第1のゲート電極は前記第1のキャパシタの前記一端に接続され、第2のゲート電極は前記第2のキャパシタの前記一端に接続され、また前記第1及び第2のキャパシタの他端を接続した電源線に第1電極が接続された駆動トランジスタと、
前記駆動トラジスタの第2電極に接続された発光素子とを有することを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068657A JP2010224033A (ja) | 2009-03-19 | 2009-03-19 | 表示装置及び表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009068657A JP2010224033A (ja) | 2009-03-19 | 2009-03-19 | 表示装置及び表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010224033A true JP2010224033A (ja) | 2010-10-07 |
Family
ID=43041322
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009068657A Pending JP2010224033A (ja) | 2009-03-19 | 2009-03-19 | 表示装置及び表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010224033A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2013137498A (ja) * | 2011-07-22 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 発光装置 |
TWI467543B (zh) * | 2012-01-04 | 2015-01-01 | Chimei Innolux Corp | 畫素電路 |
JP2016167065A (ja) * | 2015-03-05 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置、及び、その駆動方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023161A (ja) * | 2001-04-16 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006091089A (ja) * | 2004-09-21 | 2006-04-06 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
JP2006189871A (ja) * | 2004-12-31 | 2006-07-20 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
JP2006518473A (ja) * | 2003-01-24 | 2006-08-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス電界発光表示装置 |
JP2008532061A (ja) * | 2005-02-21 | 2008-08-14 | コミサリア、ア、レネルジ、アトミク | 画素アドレッシング回路及び当該回路の制御方法 |
JP2008292983A (ja) * | 2007-03-16 | 2008-12-04 | Thales | 有機発光ダイオード表示画面のアクティブマトリックス |
-
2009
- 2009-03-19 JP JP2009068657A patent/JP2010224033A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003023161A (ja) * | 2001-04-16 | 2003-01-24 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2006518473A (ja) * | 2003-01-24 | 2006-08-10 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリクス電界発光表示装置 |
JP2006091089A (ja) * | 2004-09-21 | 2006-04-06 | Casio Comput Co Ltd | 画素駆動回路及び画像表示装置 |
JP2006189871A (ja) * | 2004-12-31 | 2006-07-20 | Samsung Electronics Co Ltd | 表示装置及びその駆動方法 |
JP2008532061A (ja) * | 2005-02-21 | 2008-08-14 | コミサリア、ア、レネルジ、アトミク | 画素アドレッシング回路及び当該回路の制御方法 |
JP2008292983A (ja) * | 2007-03-16 | 2008-12-04 | Thales | 有機発光ダイオード表示画面のアクティブマトリックス |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011112724A (ja) * | 2009-11-24 | 2011-06-09 | Sony Corp | 表示装置およびその駆動方法ならびに電子機器 |
JP2013137498A (ja) * | 2011-07-22 | 2013-07-11 | Semiconductor Energy Lab Co Ltd | 発光装置 |
US10008149B2 (en) | 2011-07-22 | 2018-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device including pixels suppressing variation in luminance |
US10629122B2 (en) | 2011-07-22 | 2020-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US11081050B2 (en) | 2011-07-22 | 2021-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
US11741895B2 (en) | 2011-07-22 | 2023-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
TWI467543B (zh) * | 2012-01-04 | 2015-01-01 | Chimei Innolux Corp | 畫素電路 |
JP2016167065A (ja) * | 2015-03-05 | 2016-09-15 | 株式会社半導体エネルギー研究所 | 半導体装置、及び、その駆動方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104732927B (zh) | 一种像素电路及其驱动方法和显示装置 | |
US7038392B2 (en) | Active-matrix light emitting display and method for obtaining threshold voltage compensation for same | |
US9041706B2 (en) | Thin film transistor circuit, light emitting display apparatus, and driving method thereof | |
JP2001056667A (ja) | 画像表示装置 | |
JP4934964B2 (ja) | 表示装置、画素駆動方法 | |
TWI607428B (zh) | 顯示單元及其製造方法及電子裝置 | |
JP5453121B2 (ja) | 表示装置および表示装置の駆動方法 | |
CN102473737B (zh) | 发光显示装置及其制造方法 | |
TW200414818A (en) | Organic light emitting display device and method of fabricating the same | |
US20100194450A1 (en) | Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus | |
JP2006221172A (ja) | 表示装置及びその駆動方法 | |
US11107391B2 (en) | Light emitting display device | |
TW201003590A (en) | Display device | |
JP2011118079A (ja) | 画素回路および表示装置 | |
WO2020100616A1 (ja) | 画素回路、表示装置、画素回路の駆動方法および電子機器 | |
JP2010224033A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2006251049A (ja) | 表示装置及びアレイ基板 | |
JP4843203B2 (ja) | アクティブマトリクス型表示装置 | |
JP4889205B2 (ja) | アクティブマトリクス型表示装置 | |
JP4482287B2 (ja) | アクティブマトリックス型の画像表示装置 | |
TW202001844A (zh) | 畫素電路 | |
US9153174B2 (en) | Method for driving active display | |
US7749777B2 (en) | Method of applying electrical stress to low-temperature poly-crystalline thin film transistor | |
US20240161698A1 (en) | Display device and driving method of display device | |
JP2007264464A (ja) | 有機エレクトロルミネッセンス表示装置の駆動方法および有機エレクトロルミネッセンス表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110922 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110922 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121030 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130305 |