JP2010224033A - 表示装置及び表示装置の駆動方法 - Google Patents

Abstract

【課題】一対のゲート電極に挟持された薄膜トランジスタに電圧を印加し、駆動させることで、しきい値の変動を非常に低減することを可能とする。
【解決手段】
本発明の表示装置の駆動方法は、マトリクス状に複数配列された画素回路のマトリクス配列に対して列毎に配線された信号線と行毎に配線された走査線と、画素回路の各々が、ゲート電極が走査線に、第一電極が信号線に接続されたトランジスタと、一端が前記トランジスタの第２電極に接続されたキャパシタと、一対のゲート電極がキャパシタに、第１電極が電源線に接続された駆動トランジスタと、第２電極に接続された発光素子とを有する表示装置においてトランジスタをオンの状態にした周期で、前記信号線より画素へ正の信号電圧を印加し、前記駆動トランジスタの前記一対のゲート電極の双方を介して、駆動トランジスタをオンの状態にするようにしたことを特徴とする。
【選択図】図１

Description

本発明は、有機エレクトロルミネッセンス（Ｏｒｇａｎｉｃ Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ／以下、有機ＬＥＤという）を用いたアクティブマトリクス型の表示装置及び表示装置の駆動方法に関する。

近年、液晶表示装置に代わる平面型表示装置に有機ＬＥＤを適用することが検討されている。有機ＬＥＤは、応答速度が非常に速く自己発光素子であるため、表示装置に適用した場合には視野角の広い良好な画質の平面型表示装置を提供できる。また、表示が無い場合の消費電力を非常に低く抑えることができる。このため、有機ＬＥＤを平面型表示装置に適用することは、有効である。

有機ＬＥＤを適用した平面型表示装置において、高精細表示を得ようとすると、アクティブマトリクス方式の駆動回路を用いることが適当である。アクティブマトリクス方式とは、画素電極Ｘ（以下、信号線という）と画素電極Ｙ（以下、走査線という）をマトリクス状に張り巡らし、マトリクスの各画素にスイッチ素子を内蔵させ、点灯させたい各画素を選択する駆動方法である。

図１２は、アクティブマトリクス方式を用いた代表的な画素回路である。走査線、信号線には、１画素あたり２つのトランジスタ、すなわちスイッチＴＦＴと駆動ＴＦＴが接続される。駆動ＴＦＴのドレイン電極に有機ＬＥＤからなる発光素子のアノードが接続されており、ソース電極にはプラスの低電圧の電源線が接続されている。スイッチＴＦＴがｎチャネルの時に走査線にハイレベルの電圧が印加されると、スイッチＴＦＴがオン状態になり、信号線からスイッチＴＦＴを介して、電荷が補助容量に蓄積される。補助容量に蓄積された電荷によって、駆動ＴＦＴのゲート電極にデータ信号が印加される。これにより駆動ＴＦＴがオン状態になり、電源線から駆動ＴＦＴを介して発光素子に電流が流れ、発光する。走査線の非選択時はスイッチＴＦＴがオフになるが、駆動ＴＦＴのゲート電極の電圧は、補助容量によって保持され、電源線から駆動ＴＦＴを介して発光素子に電流が流れ、発光が継続する。

上記のアクティブマトリクス方式の駆動回路では、信号線のデータ信号の値を調整することで、駆動ＴＦＴのドレイン電極とソース電極の間に流れる電流の値を調整し、発光素子の発光輝度を制御している。したがって、駆動ＴＦＴのしきい値電圧（以下、Ｖｔｈという）のシフトは、平面型画像表示が良好な画像を得られない原因の１つとなる。特に、Ｖｔｈのシフトは、アモルファスシリコン（以下、ａ−Ｓｉという）ＴＦＴを用いた際に顕著である。

ここで、特許文献１には、一画素の回路を補正することでＶｔｈのシフトを抑制する補正補償回路が記載されている。現在、ＴＦＴのバラつきを抑える回路として、右のような補償回路が数多く発表されている。

特開２００６−１６３０４５公報（第１８頁、図１）

しかし上記の通り、従来の補償回路は、回路を補正するために多くのトランジスタを作り込むことから、歩留まりが低下するという問題がある。また、Ｖｔｈがある値以上に変化した場合、回路を補正するだけではＶｔｈのシフトを抑制できない欠点があった。

本発明は上記問題点を解決するためになされたもので、単純な回路構造のアクティブマトリクス方式の画素回路において、しきい値電圧Ｖｔｈのシフトを抑制することができる表示装置及び駆動方法を提供することを目的とする。

本発明における表示装置の駆動方法は、マトリクス状に複数配列された画素回路と、前記画素回路のマトリクス配列に対して列毎に配線された信号線と、前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、前記画素回路の各々は、ゲート電極が前記走査線に、第１電極が前記信号線にそれぞれ接続されたトランジスタと、一端が前記トランジスタの第２電極に接続されたキャパシタと、半導体層を挟んで形成される一対のゲート電極が前記キャパシタの前記一端に接続され、前記キャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、前記駆動トラジスタの第２電極に接続された発光素子とを有し、前記トランジスタをオンの状態にした周期で、前記信号線前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの前記一対のゲート電極の双方を介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする。

また、本発明における表示装置の駆動方法は、マトリクス状に複数配列された画素回路と、
前記画素回路のマトリクス配列に対して列毎に配線された第１、第２の信号線と、
前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
前記画素回路の各々は、
ゲート電極が前記走査線に、また第１電極が前記第１の信号線にそれぞれ接続された第１のトランジスタと、
ゲート電極が前記走査線に、また第１電極が前記第２の信号線にそれぞれ接続された第２のトランジスタと、
一端が前記第１のトランジスタの第２電極に接続された第１のキャパシタと、
一端が前記第２のトランジスタの第２電極に接続された第２のキャパシタと、
一対のゲート電極のうち、第１のゲート電極は前記第１のキャパシタの前記一端に接続され、第２のゲート電極は前記第２のキャパシタの前記一端に接続され、また前記第1及び第２のキャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、前記駆動トラジスタの第２電極に接続された発光素子とを有し、前記第１トランジスタと第２トランジスタをオンの状態にした所定周期で、前記第1或いは第２の信号線のいずれかを介して前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極のいずれかを介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする。

また、本発明における表示装置は、マトリクス状に複数配列された画素回路と、前記画素回路のマトリクス配列に対して列毎に配線された第１、第２の信号線と、前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、前記画素回路の各々が、ゲート電極が前記走査線に、また第１電極が前記第１の信号線にそれぞれ接続された第１のトランジスタと、ゲート電極が前記走査線に、また第１電極が前記第２の信号線にそれぞれ接続された第２のトランジスタと、一端が前記第１のトランジスタの第２電極に接続された第１のキャパシタと、一端が前記第２のトランジスタの第２電極に接続された第２のキャパシタと、一対のゲート電極のうち、第１のゲート電極は前記第１のキャパシタの前記一端に接続され、第２のゲート電極は前記第２のキャパシタの前記一端に接続され、また前記第１及び第２のキャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、前記駆動トラジスタの第２電極に接続された発光素子とを有し、前記第１トランジスタと第２トランジスタをオンの状態にした所定周期で、前記第1及び第２の信号線を介して前記駆動トランジスタのゲート電極へ正負逆極性の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極の双方を介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする。

本発明によれば、一対のゲート電極を有する薄膜トランジスタの各電極に、各々のタイミングで電圧を印加することにより、しきい値電圧Ｖｔｈのシフトの抑制を図ることができる。

本発明の実施例１にかかる画素回路図。 本発明の実施例１にかかる駆動信号タイミングチャート図。 本発明の実施例１にかかる画素回路に用いられる駆動ＴＦＴの特性グラフ。 本発明の実施の形態にかかる駆動ＴＦＴの製造プロセス。 本発明の実施の形態にかかる駆動ＴＦＴの断面図。 本発明の実施例２、実施例３、実施例４にかかる画素回路図。 本発明の実施例２にかかる駆動信号タイミングチャート図。 本発明の実施例３にかかる駆動信号タイミングチャート図。 本発明の実施例４にかかる駆動信号タイミングチャート図。 本発明の実施例５にかかる画素回路。 本発明の実施例５にかかる駆動信号タイミングチャート図。 アクティブマトリクス方式を用いた有機ＬＥＤ駆動回路の従来図。

以下、本発明の実施の態様を、図面を用いて説明する。

なお、以下、アクティブ素子及び電流駆動素子には、アモルファスシリコン（以下、ａ−Ｓｉという）を用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ／以下、ＴＦＴという）が用いられることを想定する。したがって、「ドレイン電極」、「ソース電極」は電流が流れる方向によって名称が交互するため、以下の実施例ではいずれの電極であるかを特定するものではないこととする。

〈実施例１〉
図１は、本発明の第１の実施例にかかる有機ＬＥＤ表示装置の１画素あたりの等価回路であり、図２（ａ）は、走査線に印加される走査信号を、図２（ｂ）は信号線に印加されるデータ信号の駆動チャートを示し、図２（ｃ）は図１の接続点Ａにおける電位の変動を示している。

実施例１にかかる図１の画素回路は、走査信号を供給する走査線２１、データ信号を供給する信号線２２、電源線２３、ＴＦＴ２４、デュアルゲートのＴＦＴ２５、補助容量２６、有機ＬＥＤからなる発光素子２７から構成されている。走査線２１にはＴＦＴ２４のゲート電極が接続され、信号線２２にはＴＦＴ２４のドレイン電極が接続されている。ＴＦＴ２４とＴＦＴ２５の間には補助容量２６が接続されており、ＴＦＴ２５のソース電極には正の定電圧を供給する電源線２３が、ドレイン電極には発光素子２７のアノードが接続されている。ここで、ＴＦＴ２４はスイッチＴＦＴ、ＴＦＴ２５は第１のゲート１１と第２のゲート１２を有する所謂デュアルゲートの駆動ＴＦＴである。

第１の実施例の動作を説明する。走査線２１に印加された電圧によりＴＦＴ２４がオン状態になると、データ信号が容量２６に書き込まれ、同時にＴＦＴ２５の２つのゲート電極１１、１２にデータ信号が印加され、ＴＦＴ２５はオン状態になる。ＴＦＴ２５の一方のゲート電極の電圧はデータ信号、すなわちゲート電圧の値に応じて電源線２３から発光素子２７に流れる電流の値が決まることとなる。

この動作を図２の信号駆動チャートを用いて説明する。図２に示すように、１／６０ｓ毎に走査信号を走査線２１に印加し（図２（ａ））、信号線には０−１５Ｖの電圧のデータ信号を印加する（図２（ｂ））。まず、最初の周期において、信号線２２にＶｄａｔａ１のデータ信号を書き込むと、図２の接続点Ａの地点の電位はＶｄａｔａ１となり、容量２６に電荷が保持されることにより、次の周期までＶｄａｔａ１の電圧が維持される（図２（ｃ））。次の周期において、信号線２２にＶｄａｔａ２のデータ信号が印加されると、Ａの地点の電位は信号線２２により入力されたＶｄａｔａ２となる。ここで、ＴＦＴ２５の一方のゲート電極にかかるゲート電圧１１（Ｖｇ１）と、他方のゲート電極にかかるゲート電圧１２（Ｖｇ２）とには、同電位の電圧がかかることとなる。

図３は、実施例１におけるＴＦＴ２５のＶｔｈの特性（ａ）と、一方のゲート電極だけを駆動させた駆動ＴＦＴ比較したＴＦＴのＶｔｈの特性（ｂ）とを示したグラフである。縦軸はドレイン電流（Ｉｄ）を示し、横軸はゲート電圧（Ｖｇ）を示す。例えば、Ｖｇ＝１０Ｖの時の各Ｉｄを比較すると、両ゲート電極を駆動した時のＩｄは一方のゲート電極だけを駆動したＩｄの約１．７倍になる。これは、ＴＦＴ２５の活性層の界面の上下にチャネルが形成されることによる。すなわち、図３は実施例１によって、ゲート電極が１つのＴＦＴと比較して、Ｖｇを下げて駆動させることが可能であることを示す。

一般に、ＶｔｈのシフトはＶｇのα乗（α＞１）に比例して移動することから、実施例１によりＴＦＴのＶｔｈのシフトを抑えることが可能となる。

〈駆動ＴＦＴの構成〉
ここで、本発明の実施形態にかかるデュアルゲートのＴＦＴ２５について説明する。

図４はデュアルゲートのＴＦＴ２５の製造プロセス、図５は本発明の実施の形態にかかるデュアルゲートの駆動ＴＦＴの断面図を示す。

まず、スパッタ法によりガラス基板上にＴａを２００ｎｍ堆積し、フォトレジスタを用いて所定のパターンにパターニングし、第１のゲート電極１１を作製する（ａ）。次にゲート酸化膜１３（ＳｉＯ２）、ゲート絶縁膜１４（ＳｉＮ）をプラズマＣＶＤでそれぞれ連続して２００ｎｍ、５０ｎｍ堆積し（ｂ）、さらに連続的に半導体層１５となる微結晶シリコン層を２００ｎｍ、チャネル保護層１６としてＳｉＮを２００ｎｍ堆積する（ｃ）。その後、最上層のＳｉＮを選択的にエッチングし，所定の形状に加工する。

さらに、パターニングしたＳｉＮをマスクとして正イオンであるＰ＋等（以下、Ｐとする）を微結晶シリコン層にイオン注入し、Ｍｏを５０ｎｍ堆積した後、不活性雰囲気中で３００℃、１時間アニールし、Ｐを活性化すると共に（ｄ）、微結晶シリコンの表層側にＭｏシリサイドを形成する（ｅ）。

次に、ＴＦＴの半導体層となる部分を所定の形状に加工する。Ｍｏ／微結晶シリコンもしくはＭｏ／チャネル保護層／微結晶シリコンを連続的に加工するため、本実施例ではＣＦ４を主体としたＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で加工を行う。その後、上位のＭｏをアンモニアと過酸化水素水の混合液で剥離し、フッ酸を主とするエッチャントで、チャネル保護層１６を１５０ｎｍエッチング除去する（ｆ）。このとき、Ｍｏシリサイドがエッチング除去されないエッチャントを選ぶ。この後、プラズマＣＶＤ法によりゲート酸化膜１３として２００ｎｍのＳｉＯ２を堆積する（ｇ）。

さらに、トランジスタのソース電極１７、ドレイン電極１８のコンタクト用として、第２のゲート電極１２の取り出し用として、スルーホールを形成する。エッチング方法としては、ＣＦ４やＣＨＦ３等を主ガスとしたＲＩＥを用いる。

その後、第２のゲート電極１２として、Ｍｏを５０ｎｍ、Ａｌを３００ｎｍ、さらにＭｏを５０ｎｍスパッタ法で連続的に堆積し、信号線、ソース、ドレイン、ゲートの所定の形状にパターニングする（ｈ）。

以上より、図５に示す通り、本発明の実施の形態にかかる駆動ＴＦＴが完成する。

以下、駆動ＴＦＴは上記デュアルゲートのＴＦＴを用いるものとする。

〈実施例２〉
図６は実施例２と実施例３、実施例４に共通の画素回路を示す。なお、以下の実施例では、ＴＦＴ２５の第１のゲート１１と第２のゲート１２で駆動するタイミング切り替える周期を走査周期とするが、本実施例の効果を得るためには、周期は任意であり、信号線周期において短期間でも長期間でも切り替えることを可能とする。

図６の等価回路は、実施例１と異なり、２つの信号線３２、３３と、２つのスイッチＴＦＴ３５、３６と、２つの容量３７、３８を有する画素回路である。ＴＦＴ３５、３６のゲート電極は走査線３１に接続され、ＴＦＴ３５のドレイン電極は信号線３２に接続され、ＴＦＴ３６のソース電極は信号線３３に接続される。ＴＦＴ２５は前述の通りデュアルゲートで構成されており、ＴＦＴ２５の一方のゲート電極１１は接続点Ｂを介してＴＦＴ３５のソース電極に接続されており、ＴＦＴ２５の他方のゲート電極１２と接続点Ｂ´を介して接続されるＴＦＴ３６のドレイン電極の間には容量３８が接続されている。さらに、ＴＦＴ２５のソース電極は電源線３４に接続されており、ドレイン電極は有機ＬＥＤからなる発光素子３９のアノードに接続されている。

図６の回路の動作の概要を説明する。走査線３１に走査信号が印加されると、ＴＦＴ３５とＴＦＴ３６は、ともにオンの状態になり、各ＴＦＴ３５、３６を介して各信号線３２、３３からデータ信号がＴＦＴ２５の各ゲート電極に印加される。このとき容量３７と３８には電荷が蓄積されるので、走査線３１の非選択時も、ＴＦＴ２５の両ゲート電極１１，１２はデータ信号電圧が保持された状態となる。このように、図６の画素回路におけるＴＦＴ２５は、信号線３２と信号線３３とに印加される信号データの値によって、ＴＦＴがオン／オフ状態になり、発光素子３９に流れる電流の値が決まることとなる。

図６に示した実施例２の画素回路の動作を、図７の信号駆動チャートに基づいて説明する。図７（ａ）は走査線３１に印加される走査信号を、図７（ｂ）は信号線３２に印加される第１のデータ信号を、図７（ｃ）は信号線３３に印加される第２のデータ信号を、図７（ｄ）は接続点Ｂにおける電位の変移を、図７（ｅ）は接続点Ｂ´における電位の変移を示す。

ここで、走査線には１／６０ｓ毎に、走査信号が印加されるとする（ａ）。最初の周期において、信号線３２に印加される第１のデータ信号をＶｄａｔａ１とし、信号線３３に印加される第２のデータ信号２を０Ｖとすると、画素回路図６の接続点Ｂの電位はＶｄａｔａ１を示し、接続点Ｂ´の電位は０を示す。

一方、次の周期において、信号線３３に印加される第２のデータ信号をＶｄａｔａ２とし、信号線３２に印加される第1のデータ信号を０とすると、画素回路図６の接続点Ｂ´の電位はＶｄａｔａ２を、接続点Ｂの電位は０を示す。

このように、ＴＦＴ２５は、走査線３１に走査信号が印加されており、ＴＦＴ３５，３６がオン状態になっている時、常にオン状態にされており、発光素子３９は所定の電流で駆動し続けることが可能である。しかも、ＴＦＴ２５の活性層の第１のゲート電極１１と第２のゲート電極１２のそれぞれの界面には、オン状態になっている時間の半分の時間でのみストレスがかかることとなる。これにより、ＴＦＴ２５のＶｔｈのシフトが抑えられ、Ｖｔｈがシフトするまでの時間が倍に伸びるとともに、ＴＦＴ２５の寿命が約２倍となる。

〈実施例３〉
図８は、画素回路の図７とは異なる信号駆動チャートを示す１態様の実施例３を示す。実施例３は、実施例２と異なり、２つの信号線３２、３３にほぼ逆極性の信号を印加する。例えば、最初の周期において、信号線３２に０から１５Ｖの信号データを印加する一方、信号線３３に０から−１５Ｖの電圧を印加する。次の周期では、信号線３２に０から−１５Ｖの電圧を印加する一方、信号線３３に０から１５Ｖの電圧の電圧を印加する。したがって、図６の接続点Ｂの電位と、接続点Ｂ´の電位とを比較すると、ほぼ逆極性の電位がＴＦＴ２５のゲート電極に印加されていることがわかる。

逆極性の電圧をＴＦＴ２５の両ゲート電極１１，１２にかけることによって、プラスの電圧を印加されたゲート電極側は、時間の経過に伴いゲート絶縁膜に電荷が注入され、Ｖｔｈが上昇する。一方、マイナスの電圧を印加されたゲート電極側は、時間の経過に伴いゲート絶縁膜の注入された電荷が半導体層に引き戻され、Ｖｔｈが回復する効果が得られる。

この点、ゲート電極にプラスの電圧が印加されている場合、Ｖｔｈはプラス方向へシフトするが、ゲート電極にマイナスの電圧が印加されている場合、Ｖｔｈはマイナス方向へシフトすることが判っている。しかし、通常、正負同電圧を加えた場合のＶｔｈシフトはプラス方向へのシフトが大きいとされている。また、図８（ｄ）、（ｅ）の通り、接続点Ｂの電圧及び接続点Ｂ´の地点の走査周期当たりの電圧は、ほぼ０である。したがって、マイナス方向へシフトしたゲート電極がＶｔｈのシフトを生じさせる時間は、延びると考えられる。実際にＴＦＴ２５のＶｔｈの変動を評価した結果、あるしきい値変動になるまでの時間が１０倍に伸びることが確認できた。

〈実施例４〉
図９は画素回路の信号駆動チャートを示す１態様の実施例４を示す。実施例４は、実施例３と異なり、ＴＦＴ２５の第１のゲート電極１１と第２のゲート電極１２の負側の信号レベルを固定したものである。

最初の走査周期において、信号線３２にデータ信号Ｖｄａｔａ１を印加することにより、ＴＦＴ２５の第１のゲート電極１１にデータ信号を印加する。この時、第２のゲート電極１２に負の固定電圧−Ｖｒを印加するように信号線３３に印加するデータ信号を調整する。ここで、−Ｖｒとは、ゲート絶縁膜界面に注入された電荷をａ−Ｓｉに引き戻すのに適当な負の電圧である。

一方、次の走査周期において、信号線３３に−Ｖｒのデータ信号を印加することにより、ＴＦＴ２５の第２のゲート電極１２に負の固定電圧−Ｖｒを印加するよう調整する。この時、第１のゲート電極１１には、データ信号Ｖｄａｔａ２を印加する。

通常、データ信号を供給する駆動用信号源はプラスの電圧しか供給できないので、供給する度にマイナスの電圧へ反転させるよりも、マイナスの電圧で固定したほうが、Ｖｔｈのシフトを非常に少ないレベルまで低減することが可能である。また、既に述べたように、Ｖｔｈは徐々にプラス方向へ変動するので、負側の固定電圧を大きめに印加することで、よい効果が得られる。具体的には、白レベルの逆極性、すなわち通常の信号線のハイレベルの逆極性に固定しておくことが考えられる。

なお、信号を逆極性にする周期は、前述のように適宜変更して用いることができる。

〈実施例５〉
図１０は、実施例５にかかる画素回路であり、図１１は実施例５における駆動信号チャートである。実施例５の画素回路はＶｔｈの補償回路であり、近年、Ｖｔｈのシフトを低減する回路として提案されているものを本実施例のデュアルゲート型の駆動トランジスタに適応したものである。

図１０の画素回路は、実施例２、３、４にかかる図６の画素回路に、さらに、走査線を１つと、トランジスタと容量の組み合わせ２組とを接続した、補償回路を付加したものである。接続点Ｃを中心に、ＴＦＴ２５の一方のゲート電極１１、ＴＦＴ４５、容量５１が接続されている。また、接続点C´を中心に、ＴＦＴ２５の他方のゲート電極１２、ＴＦＴ４６、容量５２が接続されている。図１１（ａ）は１／６０の走査周期で走査線４１に印加される第１の走査信号を、図１１（ｂ）は走査線４２に印加される第２の走査信号を、図１１（ｃ）は電源線４０に接続した発光制御線５６に印加される信号を、図１１（ｄ）は信号線４３に印加される第１のデータ信号を、図１１（ｅ）信号線４４に印加される第２のデータ信号を示す。ここで、発光制御線５６には、電源電圧をスイッチングするトランジスタＴＮＯを接続してある。図１１（ｆ）は図１０の接続点Ｃの電位の変化を、図１１（ｇ）は図１０の接続点Ｃ´の電位の変化を示す。

実施例５の動作を説明する。まず、発光制御線５６のトランジスタＴＮＯがオンの状態であるから、接続点Ｃと接続点Ｃ´は電源電圧Ｖｄを示す。次に、走査線４１をオンの状態し、また、発光制御線５６のトランジスタＴＮＯがオフの状態になることで、ＴＦＴ４５がオンとなり、ＴＦＴ４９がオンの期間にＴＦＴ２５の第１のゲート電極１１にしきい値Ｖｔｈが書き込まれる。これによって、接続点Ｃの電位は、電源電圧Ｖｄからしきい値電圧Ｖｔｈになる。その際、容量５１の他端の電圧はＴＦＴ４９がオンであるからＶｒｅｆとなる。なお、ここでは説明の都合上、Ｖｒｅｆ＝０とする。一方、接続点Ｃ´の電位も同様に電源電圧Ｖｄからしきい値電圧Ｖｔｈとなる。

次に、走査線４１がオフの状態となり、走査線４２がオンの状態となることで、ＴＦＴ４７がオンの状態となり、容量５１の一端がＶｒｅｆから信号線４３の電位Ｖｄａｔａ１となる。また、発光制御線５６のトランジスタＴＮＯがこれに従い、接続点Ｃの電位は、しきい値ＶｔｈからＶｄａｔａ１上昇し、Ｖｔｈ＋Ｖｄａｔａ１となる。その後、走査線４２がオフの状態になっても、第1のゲート電極１１に書き込まれたＶｔｈ＋Ｖｄａｔａ１で制御された電流で有機ＬＥＤから構成された発光素子５５が駆動されることがわかる。一方、走査線４１がオフの状態となり走査線４２がオンの状態となることで、ＴＦＴ４８がオンの状態となり、容量５２の一端がＶｒｅｆから−Ｖｒ下降する。これに従い、接続点Ｃ´の電位は、しきい値電圧Ｖｔｈ−Ｖｒとなる。

さらに次の周期で、走査線４２がオフの状態になるとともに、発光制御線５６がオンの状態になるため、接続点ＣがＶｔｈ＋Ｖｄａｔａ１−Ｖｒｅｆで保持される。一方、接続点Ｃ´の電位は、Ｖｔｈ−Ｖｒ−Ｖｒｅｆとなり、本発明の効果を得られることがわかる。

以上の通り、実施例５は、補正補償回路と組み合わせて使用することで、さらに階調精度が高く、駆動電圧を低く抑えた高品位な表示素子を提供することができるという効果を有する。

１１ 第１のゲート電極
１２ 第２のゲート電極
１７ ソース電極
１８ ドレイン電極
２１ 走査線
２２ 信号線
２３ 電源線
２４ スイッチＴＦＴ１
２５ 駆動（デュアルゲート）ＴＦＴ
２６ 容量
２７ 発光素子

Claims (7)

1. マトリクス状に複数配列された画素回路と、
   前記画素回路のマトリクス配列に対して列毎に配線された信号線と、
   前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
   前記画素回路の各々は、
   ゲート電極が前記走査線に、第１電極が前記信号線にそれぞれ接続されたトランジスタと、
   一端が前記トランジスタの第２電極に接続されたキャパシタと、
   半導体層を挟んで形成される一対のゲート電極が前記キャパシタの前記一端に接続され、前記キャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、
   前記駆動トラジスタの第２電極に接続された発光素子とを有し、
   前記トランジスタをオンの状態にした周期で、前記信号線前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの前記一対のゲート電極の双方を介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする表示装置の駆動方法。
2. マトリクス状に複数配列された画素回路と、
   前記画素回路のマトリクス配列に対して列毎に配線された第１、第２の信号線と、
   前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
   前記画素回路の各々は、
   ゲート電極が前記走査線に、また第１電極が前記第１の信号線にそれぞれ接続された第１のトランジスタと、
   ゲート電極が前記走査線に、また第１電極が前記第２の信号線にそれぞれ接続された第２のトランジスタと、
   一端が前記第１のトランジスタの第２電極に接続された第１のキャパシタと、
   一端が前記第２のトランジスタの第２電極に接続された第２のキャパシタと、
   一対のゲート電極のうち、第１のゲート電極は前記第１のキャパシタの前記一端に接続され、第２のゲート電極は前記第２のキャパシタの前記一端に接続され、また前記第1及び第２のキャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、
   前記駆動トラジスタの第２電極に接続された発光素子とを有し、
   前記第１トランジスタと第２トランジスタをオンの状態にした所定周期で、
   前記第1或いは第２の信号線のいずれかを介して前記駆動トランジスタのゲート電極へ正の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極のいずれかを介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする表示装置の駆動方法。
3. マトリクス状に複数配列された画素回路と、
   前記画素回路のマトリクス配列に対して列毎に配線された第１、第２の信号線と、
   前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
   前記画素回路の各々が、
   ゲート電極が前記走査線に、また第１電極が前記第１の信号線にそれぞれ接続された第１のトランジスタと、
   ゲート電極が前記走査線に、また第１電極が前記第２の信号線にそれぞれ接続された第２のトランジスタと、
   一端が前記第１のトランジスタの第２電極に接続された第１のキャパシタと、
   一端が前記第２のトランジスタの第２電極に接続された第２のキャパシタと、
   一対のゲート電極のうち、第１のゲート電極は前記第１のキャパシタの前記一端に接続され、第２のゲート電極は前記第２のキャパシタの前記一端に接続され、また前記第１及び第２のキャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、
   前記駆動トラジスタの第２電極に接続された発光素子とを有し、
   前記第１トランジスタと第２トランジスタをオンの状態にした所定周期で、
   前記第1及び第２の信号線を介して前記駆動トランジスタのゲート電極へ正負逆極性の信号電圧を印加し、前記駆動トランジスタの一対のゲート電極の双方を介して、前記駆動トランジスタをオンの状態にするようにしたことを特徴とする表示装置の駆動方法。
4. 前記第1の信号線と前記第２の信号線を介して前記駆動トランジスタのゲート電極へ印加する前記正負逆極性の前記信号電圧のうち、負の極性の前記信号電圧を一定になるように印加するようにしたことを特徴とする請求項３に記載の表示装置の駆動方法。
5. 前記第１トランジスタと前記第２トランジスタをオンの状態にした前記所定周期毎に、
   前記第１の信号線と前記第２の信号線を介して前記駆動トランジスタのゲート電極へ印加した信号電圧を交互に切り替えるようにしたことを特徴とする請求項２ないし４に記載の表示装置の駆動方法。
6. マトリクス状に複数配列された画素回路と、
   前記画素回路のマトリクス配列に対して列毎に配線された信号線と、
   前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
   前記画素回路の各々が、
   ゲート電極が前記走査線に、また第１電極が前記信号線にそれぞれ接続されたトランジスタと、
   一端が前記トランジスタの第２電極に接続されたキャパシタと、
   一対のゲート電極が前記キャパシタの前記一端に接続され、また前記キャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、
   前記駆動トラジスタの第２電極に接続された発光素子とを有することを特徴とする表示装置。
7. マトリクス状に複数配列された画素回路と、
   前記画素回路のマトリクス配列に対して列毎に配線された第１、第２の信号線と、
   前記画素回路のマトリクス配列に対して行毎に配線された走査線とを備え、
   前記画素回路の各々が、
   ゲート電極が前記走査線に、また第１電極が前記第１の信号線にそれぞれ接続された第１のトランジスタと、
   ゲート電極が前記走査線に、また第１電極が前記第２の信号線にそれぞれ接続された第２のトランジスタと、
   一端が前記第１のトランジスタの第２電極に接続された第１のキャパシタと、
   一端が前記第２のトランジスタの第２電極に接続された第２のキャパシタと、
   一対のゲート電極のうち、第１のゲート電極は前記第１のキャパシタの前記一端に接続され、第２のゲート電極は前記第２のキャパシタの前記一端に接続され、また前記第１及び第２のキャパシタの他端を接続した電源線に第１電極が接続された駆動トランジスタと、
   前記駆動トラジスタの第２電極に接続された発光素子とを有することを特徴とする表示装置。

Images