JP2010212752A - Lvdsドライバ、lvds回路、lvds回路の抵抗値調整方法および電流値調整方法 - Google Patents
Lvdsドライバ、lvds回路、lvds回路の抵抗値調整方法および電流値調整方法 Download PDFInfo
- Publication number
- JP2010212752A JP2010212752A JP2009053478A JP2009053478A JP2010212752A JP 2010212752 A JP2010212752 A JP 2010212752A JP 2009053478 A JP2009053478 A JP 2009053478A JP 2009053478 A JP2009053478 A JP 2009053478A JP 2010212752 A JP2010212752 A JP 2010212752A
- Authority
- JP
- Japan
- Prior art keywords
- lvds
- switch means
- current
- series
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】基板上での回路部品のレイアウトが相違しても差動信号の適正な伝達が可能なLVDSドライバ、LVDS回路、LVDS回路の抵抗値調整方法およびLVDS回路の電流値調整方法を得ること。
【解決手段】LVDSドライバ21とLVDSレシーバ22を接続する第1の信号線21eと、第2の信号線21fの間に送信側抵抗値設定手段21gを配置して、この抵抗値をスイッチ手段のオン・オフによって適正な値に設定し、レイアウトの相違に対処できる。電流源21aの流す電流値を同様に抵抗で調整することで電流消費の低減も可能になる。
【選択図】図2
【解決手段】LVDSドライバ21とLVDSレシーバ22を接続する第1の信号線21eと、第2の信号線21fの間に送信側抵抗値設定手段21gを配置して、この抵抗値をスイッチ手段のオン・オフによって適正な値に設定し、レイアウトの相違に対処できる。電流源21aの流す電流値を同様に抵抗で調整することで電流消費の低減も可能になる。
【選択図】図2
Description
本発明は、低電圧差動信号を用いるLVDSドライバ、LVDS回路、LVDS回路の抵抗値調整方法およびLVDS回路の電流値調整方法に関する。LVDSドライバを備えるLVDS回路は、携帯電話機、映像機器等の各種の機器で信号の伝送に使用されている。
LVDS(Low Voltage Differential Signaling)回路は、LVDSドライバから送出される差動信号をLVDSレシーバで受信して比較する回路構成となっており、二線間での電圧の違いとしての差動信号を伝送する。このためLVDS回路はノイズに強いだけでなく、低電圧で信号を高速に伝送することができ、各種の分野で高速差動信号を伝送するためのインターフェース回路として使用されている。
図13は、本発明の関連技術としてのLVDS回路を示したものである(たとえば特許文献1参照)。このLVDS回路500は、信号の送信側のLVDSドライバ501と、信号の受信側のLVDSレシーバ502と、第1および第2の信号線503、504の間に接続された負荷抵抗505とにより構成されている。
ここでLVDSドライバ501は、差動入力信号を入力するための第1および第2の入力端子511、512を備えている。第1の入力端子511から入力された差動入力信号513は、第1のトランジスタ514と第2のトランジスタ515のそれぞれのゲートに供給される。第1のトランジスタ514は、PMOS(positive channel Metal Oxide Semiconductor)トランジスタであり、第2のトランジスタ515はNMOS(negative channel Metal Oxide Semiconductor)トランジスタである。
第2の入力端子512から入力された差動入力信号516の方は、第3のトランジスタ517と第4のトランジスタ518のそれぞれのゲートに供給される。第3のトランジスタ517はPMOSトランジスタであり、第4トランジスタ518はNMOSトランジスタである。
LVDSドライバ501には、高電位側の第1の電流源521と、低電位側の第2の電流源522が設けられている。第1のトランジスタ514と第2のトランジスタ515からなる第1の直列回路523と、第3のトランジスタ517と第4のトランジスタ518からなる第2の直列回路524は、第1の電流源521と第2の電流源522の間に並列に配置されている。
第1のトランジスタ514は、第1の入力端子511に入力された差動入力信号513がハイレベルのときにオフとなり、ローレベルのときオンとなる。第2のトランジスタ515は、差動入力信号513がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、直列回路523を構成する第1のトランジス514と第2のトランジスタ515は、差動入力信号513の論理レベルの変化に応じて、相補的にオン・オフ動作を行う。第1のトランジス514と第2のトランジスタ515の接続点は、第1の信号線503に接続されている。
第3のトランジスタ517も、第2の入力端子512に入力された差動入力信号516がハイレベルのときにオフとなり、ローレベルのときオンとなる。第4のトランジスタ518は、差動入力信号516がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、直列回路524を構成する第3のトランジス517と第4のトランジスタ518も、差動入力信号516の論理レベルに応じて、相補的にオン・オフ動作を行う。第3のトランジス517と第4のトランジスタ518の接続点は、第2の信号線504に接続されている。
ここで、第1の入力端子511から入力される差動入力信号513に対して、第2の入力端子512から入力される差動入力信号516は論理が反転している。このため、第1のトランジスタ514のオン・オフ動作と第3のトランジスタ517のオン・オフ動作は逆位相の関係にある。第2のトランジスタ515のオン・オフ動作と第4のトランジスタ518のオン・オフ動作も逆位相の関係にある。
ところで、図13に示したLVDSドライバ501は、第1の信号線503と第2の信号線504の間に、第1〜第3の可変抵抗素子526〜528を並列に接続している。スイッチ制御部531は、これら第1〜第3の可変抵抗素子526〜528を個別にオン・オフ制御するようになっている。スイッチ制御部531は電流切替回路532とも接続されている。電流切替回路532は、スイッチ制御部531による第1〜第3の可変抵抗素子526〜528の制御に応じて第1の電流源521と第2の電流源522の調整を行う。
このような構成のLVDS回路500で、スイッチ制御部531が第1〜第3の可変抵抗素子526〜528をすべて開放状態に設定したとする。この場合には、第1および第2の信号線503、504の間の合成インピーダンスが負荷抵抗505の抵抗値と等しくなる。
これに対して、スイッチ制御部531が第1〜第3の可変抵抗素子526〜528をすべてオン(接続)状態に設定したとする。この場合には、第1〜第3の可変抵抗素子526〜528および負荷抵抗505の抵抗値によって定まる合成抵抗の値が第1および第2の信号線503、504の間の負荷抵抗505の抵抗値と等しくなる。
したがって、スイッチ制御部531が第1〜第3の可変抵抗素子526〜528を制御してこれらの抵抗値を変化させ、前記した合成インピーダンスを変化させると、寄生容量との間に形成されるCR時定数が変化する。これにより、LVDSドライバ501は第1および第2の信号線503、504に送出される差動出力信号の変化速度を調節することができる。たとえば、第1および第2の信号線503、504の間の合成インピーダンスが低下するほど差動出力信号の変化速度は速くなる。これにより、負荷抵抗505の抵抗値のばらつきによる伝送速度や応答速度が低下するという問題を解消することができる。
図13で示したLVDSドライバ501は、スイッチ制御部531が第1〜第3の可変抵抗素子526〜528を動的に制御すると共に電流切替回路532がこれに連動して第1の電流源521と第2の電流源522の調整をしている。ここで、たとえば電流切替回路532は2つの電流源の調整を行うためにトランジスタを多用した複雑な回路構成とならざるを得ず、全体的な回路構成が大規模化してコストアップと電力消費の増大を招くという問題があった。
そこで本発明の目的は、基板上での回路部品のレイアウトが相違しても差動信号の適正な伝達が可能なLVDSドライバ、LVDS回路、LVDS回路の抵抗値調整方法およびLVDS回路の電流値調整方法を提供することにある。
本発明では、(イ)所定の電流値の電流を供給する電流源と、(ロ)この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる第1の直列回路と、(ハ)前記した入力信号の論理レベルを反転させる論理反転手段と、(ニ)前記した電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる第2の直列回路と、(ホ)前記した第1のスイッチ手段および第2のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第1の信号線と、(へ)前記した第3のスイッチ手段および第4のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第2の信号線と、(ト)抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記した第1および第2の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段とをLVDSドライバが具備する。
また、本発明では、(イ)(a)所定の電流値の電流を供給する電流源と、(b)この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる第1の直列回路と、(c)前記した入力信号の論理レベルを反転させる論理反転手段と、(d)前記した電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる第2の直列回路と、(e)前記した第1のスイッチ手段および第2のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第1の信号線と、(f)前記した第3のスイッチ手段および第4のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第2の信号線と、(g)抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記した第1および第2の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段とを備えたLVDSドライバと、(ロ)このLVDSドライバの前記した第1の信号線から供給される差動信号の一方と、前記した第2の信号線から供給される差動信号の他方を2つの入力端子に1つずつ入力して、これらの信号の電圧差を所定の閾値と比較して2値の信号を出力するコンパレータと、このコンパレータの前記した2つの入力端子に、抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を並列に接続し、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する受信側抵抗値設定手段とを備えたLVDSレシーバとをLVDS回路が具備する。
更に本発明では、(イ)抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路をLVDSドライバとLVDSレシーバを接続する差動信号伝達用の2本の信号線の間に並列に接続した状態で、前記した直列回路の組の数に相当する数の前記したスイッチを適宜オンまたはオフに設定して、前記したLVDSレシーバ内で最適な差動振幅となるような各スイッチのオン・オフ状態を判別するオン・オフ状態判別ステップと、(ロ)このオン・オフ状態判別ステップで判別したオン・オフ状態に前記した複数組の直列回路の各抵抗を設定することで前記した2本の信号線の間に接続する抵抗の合成抵抗値を設定する合成抵抗値設定ステップとをLVDS回路の抵抗値調整方法が具備する。
また、本発明では、(イ)伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる第1の直列回路と、前記した入力信号の論理レベルを反転させる論理反転手段と、この論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる第2の直列回路とを備え、前記した第1のスイッチ手段と第3のスイッチ手段の接続点に電流を供給し、前記した第2のスイッチ手段と第4のスイッチ手段の接続点の方向に電流を流すことで差動信号を出力するようにしたLVDSドライバの前記した第1のスイッチ手段と第3のスイッチ手段の前記した接続点に流す電流値を変化させてその適正値を、LVDSレシーバ側で判別する適正電流値判別ステップと、(ロ)前記した第1のスイッチ手段と第3のスイッチ手段の前記した接続点に流す電流値がこの適正電流値判別ステップで判別した電流の適正値となるように電流源と前記した第1のスイッチ手段と第3のスイッチ手段の前記した接続点の間の抵抗の抵抗値を調整する抵抗値調整ステップとをLVDS回路の電流値調整方法が具備する。
以上説明したように本発明によれば、LVDS回路のレイアウトが相違しても抵抗値を調整しておくことで、LVDSレシーバ側で適正な差動振幅を得ることができる。したがって、各種の装置に使用するLVDS回路あるいはLVDSドライバやLVDSレシーバを共通部品化することができ、部品の管理の容易化や回路のコストダウンに寄与することになる。また、工場出荷時や保守点検の際に抵抗値を調整すれば、個々の製品の特性のバラツキや装置の経年変化に有効に対処することができる。
また、本発明によれば、基板のレイアウトの状況に応じて電流源の流す電流を必要最小限に抑えることができるので、LVDS回路の電流消費の無駄をなくすことができる。
図1は、本発明のLVDSドライバのクレーム対応図を示したものである。本発明のLVDSドライバ10は、電流源11と、第1の直列回路12と、論理反転手段13と、第2の直列回路14と、第1の信号線15と、第2の信号線16と、送信側抵抗値設定手段17とを備えている。ここで、電流源11は所定の電流値の電流を供給するためのものである。第1の直列回路12はこの電流源11から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続した構成となっている。論理反転手段13は入力信号の論理レベルを反転させる回路である。第2の直列回路14は電流源11から供給される電流をこの論理反転手段13の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続した構成となっている。第1の信号線15は第1のスイッチ手段および第2のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための線路である。第2の信号線16は第3のスイッチ手段および第4のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための線路である。送信側抵抗値設定手段17は抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を第1および第2の信号線15、16に並列に接続した回路部分の抵抗値を設定する。すなわち、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する。
図2は、本発明のLVDS回路のクレーム対応図を示したものである。本発明のLVDS回路20は、LVDSドライバ21とLVDSレシーバ22とを備えている。ここで、LVDSドライバ21は、電流源21aと、第1の直列回路21bと、論理反転手段21cと、第2の直列回路21dと、第1の信号線21eと、第2の信号線21fと、送信側抵抗値設定手段21gとを備えている。ここで、電流源21aは所定の電流値の電流を供給するためのものである。第1の直列回路21bはこの電流源21aから供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続した構成となっている。論理反転手段21cは入力信号の論理レベルを反転させる回路である。第2の直列回路21dは電流源21aから供給される電流をこの論理反転手段21cの出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続した構成となっている。第1の信号線21eは第1のスイッチ手段および第2のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための線路である。第2の信号線21fは第3のスイッチ手段および第4のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための線路である。送信側抵抗値設定手段21gは抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を第1および第2の信号線21e、21fに並列に接続した回路部分の抵抗値を設定する。すなわち、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する。
LVDSレシーバ22は、コンパレータ22aと、受信側抵抗値設定手段22bを備えている。ここで、コンパレータ22aは、LVDSドライバ22の第1の信号線21eから供給される差動信号の一方と、第2の信号線21fから供給される差動信号の他方を2つの入力端子に1つずつ入力する。そして、これらの信号の電圧差を所定の閾値と比較して2値の信号を出力する。受信側抵抗値設定手段22bは、コンパレータ22aの前記した2つの入力端子に、抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を並列に接続した回路部分の抵抗値を設定する。すなわち、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する。
図3は、本発明のLVDS回路の抵抗値調整方法のクレーム対応図を示したものである。本発明のLVDS回路の抵抗値調整方法30は、オン・オフ状態判別ステップ31と、合成抵抗値設定ステップ32とを備えている。ここで、オン・オフ状態判別ステップ31では、抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路をLVDSドライバとLVDSレシーバを接続する差動信号伝達用の2本の信号線の間に並列に接続する。そして、この状態で、前記した直列回路の組の数に相当する数の前記したスイッチを適宜オンまたはオフに設定して、前記したLVDSレシーバ内で最適な差動振幅となるような各スイッチのオン・オフ状態を判別する。合成抵抗値設定ステップ32では、オン・オフ状態判別ステップ31で判別したオン・オフ状態に前記した複数組の直列回路の各抵抗を設定することで前記した2本の信号線の間に接続する抵抗の合成抵抗値を設定する。
図4は、本発明のLVDS回路の電流値調整方法のクレーム対応図を示したものである。本発明のLVDS回路の電流値調整方法40は、適正電流値判別ステップ41と、抵抗値調整ステップ42とを備えている。ここで、適正電流値判別ステップ41では、LVDSドライバの第1のスイッチ手段と第3のスイッチ手段の接続点に流す電流値を変化させてその適正値を、LVDSレシーバ側で判別する。このうちLVDSドライバは、第1の直列回路と、論理反転手段と、第2の直列回路を備えている。第1の直列回路は、伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる構成である。論理反転手段は、前記した入力信号の論理レベルを反転させる。第2の直列回路は、この論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる構成である。LVDSドライバは、第1のスイッチ手段と第3のスイッチ手段の接続点に電流を供給する。そして第2のスイッチ手段と第4のスイッチ手段の接続点の方向に電流を流すことで差動信号を出力するようにしている。
本発明の抵抗値調整ステップ42では、電流源と前記した第1のスイッチ手段と第3のスイッチ手段の共通接続点の間の抵抗の抵抗値を調整する。この調整で、前記した第1のスイッチ手段と第3のスイッチ手段の共通接続点に流す電流値が適正電流値判別ステップ41で判別した電流の適正値となるようにする。
<発明の第1の実施の形態>
次に本発明の第1の実施の形態を説明する。
図5は、本発明の第1の実施の形態によるLVDS回路の構成を表わしたものである。このLVDS回路100は、信号の送信側のLVDSドライバ101と、信号の受信側のLVDSレシーバ102と、第1および第2の信号線103、104の間に接続された負荷抵抗105とにより構成されている。
LVDSドライバ101は、プッシュプル回路としてのバッファ段を構成し、高速伝送のための高速信号111をそれらのゲートに入力する第1および第2のトランジスタ112、113を備えている。高速信号111はその論理を反転するためのインバータ114にも入力される。インバータ114によって論理を反転された反転高速信号115は、プッシュプル回路として他のバッファ段を構成する第3および第4のトランジスタ116、117のゲートに入力するようになっている。本実施の形態で第1のトランジスタ112および第3のトランジスタ116はPMOSトランジスタで構成されている。第2のトランジスタ113および第4トランジスタ117はNMOSトランジスタで構成されている。
LVDSドライバ101には、電流源118が設けられている。電流源118は、第1および第2のトランジスタ112、113からなる直列回路と第3および第4のトランジスタ116、117からなる直列回路のそれぞれの一端に供給される。これらの直列回路の他端は共に接地されている。
第1のトランジスタ112は、そのゲートに入力された高速信号111がハイレベルのときにオフとなり、ローレベルのときオンとなる。第2のトランジスタ113は、高速信号111がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、第1のトランジスタ112と第2のトランジスタ113は、高速信号111の論理レベルの変化に応じて、相補的にオン・オフ動作を行う。第1のトランジスタ112と第2のトランジスタ113における電流源118側の接続点は、第1の信号線103に接続されている。
第3のトランジスタ116は、インバータ114の出力側がハイレベルのときにオフとなり、ローレベルのときオンとなる。第4のトランジスタ117は、インバータ114の出力側がハイレベルのときオンとなり、ローレベルのときオフとなる。このように、直列回路を構成する第3のトランジス116と第4のトランジスタ117も、インバータ114の出力側の論理レベルに応じて、相補的にオン・オフ動作を行う。第3のトランジス116と第4のトランジスタ117における電流源118側の接続点は、第2の信号線104に接続されている。
LVDSドライバ101内では、第1および第2の信号線103、104の間に、第1の整合抵抗121と第1のスイッチ122の直列回路と、第2の整合抵抗123と第2のスイッチ124の直列回路が配置されている。これら2つの直列回路は、LVDSドライバ101とLVDSレシーバ102の双方が基板上でどのようにレイアウトされるかによって生じる初期的な回路特性の違いを補償して負荷抵抗105と整合をとるために設けられている。したがって、第1および第2のスイッチ122、124は、LVDS回路100を組み込んだ図示しない装置の製造時に一度、オン・オフの設定を行えばよい。
電流源118から流れる電流の経路は、高速信号111の論理状態によって、次の2つの状態(A)、(B)が交互に切り替わる。
(A)電流源118から第1のトランジスタ112および第1の信号線103を経て、負荷抵抗105と第1の整合抵抗121もしくは第2の整合抵抗123を通り、第2の信号線104ならびに第4のトランジスタ117を経てアースに至る経路。
(B)電流源118から第3のトランジスタ116および第2の信号線104を経て、負荷抵抗105と第1の整合抵抗121もしくは第2の整合抵抗123を通り、第1の信号線103ならびに第2のトランジスタ113を経てアースに至る経路。
(A)電流源118から第1のトランジスタ112および第1の信号線103を経て、負荷抵抗105と第1の整合抵抗121もしくは第2の整合抵抗123を通り、第2の信号線104ならびに第4のトランジスタ117を経てアースに至る経路。
(B)電流源118から第3のトランジスタ116および第2の信号線104を経て、負荷抵抗105と第1の整合抵抗121もしくは第2の整合抵抗123を通り、第1の信号線103ならびに第2のトランジスタ113を経てアースに至る経路。
ところで図5では、第1のスイッチ122がオンとなっており、第2のスイッチ124がオフとなっている状態を一例として示している。これら第1および第2のスイッチ122、124のオン・オフの組み合わせは全部で4通りある。第1の整合抵抗121と第2の整合抵抗123の抵抗値が等しくない場合には、この組み合わせで抵抗値が無限大の場合を含むと4通りの合成抵抗値が得られる。本実施の形態では実際に必要とされる整合抵抗の値の変動範囲から、第1の整合抵抗121と第2の整合抵抗123を用いた4つの合成抵抗値のうち、抵抗値が無限大とならない3つの合成抵抗値のいずれかに設定することで許容誤差を満足する初期設定を可能にしている。もちろん、整合抵抗の数を増やせば、更に多くの合成抵抗値を選択することができ、また、更に厳しい許容誤差に対応することもできる。
LVDSレシーバ102には、第1および第2の信号線103、104から送られてきた信号を入力するコンパレータ131が配置されている。コンパレータ131からは、入力した信号間の電圧差が所定の閾値を超えるか否かによって論理を定めた2値信号からなる高速信号132が出力される。このとき、LVDSドライバ101の負荷となる負荷抵抗105に対する第1および第2の整合抵抗121、123の整合がとられることで、高速信号132の波形歪みの発生が防止されることになる。これについて次に説明する。
本実施の形態のLVDS回路100で、第1および第2の信号線103、104の間に現われる差動振幅は、バッファ段から負荷抵抗として見える整合抵抗121、123と負荷抵抗105による合成抵抗と、電流源118からの駆動電流によって定まる。電流源118の電流値をId、第1の整合抵抗121もしくは第2の整合抵抗123と負荷抵抗105の合成抵抗をRdとする。このとき、負荷抵抗105の両端に現われる差動振幅Vdは次の(1)式で表わされる。
Vd=Rd*Id ……(1)
第1の整合抵抗121の抵抗値をRd1、第2の整合抵抗123の抵抗値をRd2、負荷抵抗105の抵抗値をRd0とする。今、第1のスイッチ121がオンで、第2のスイッチ124がオフに設定されているとする。このとき、第1および第2の信号線103、104には第1の整合抵抗121と負荷抵抗105が並列に接続されている。このときの合成抵抗Rd10は、次の(2)式で表わすことができる。
1/Rd10=1/Rd1+1/Rd0
∴ Rd10=Rd1*Rd0/(Rd1+Rd0) ……(2)
∴ Rd10=Rd1*Rd0/(Rd1+Rd0) ……(2)
この(2)式を(1)式に代入すると、差動振幅Vd10は次の(3)式で表わされる。
Vd10=Rd10*Id
=Rd1*Rd0*Id/(Rd1+Rd0) ……(3)
ここで、第1の整合抵抗121と負荷抵抗105の抵抗値が同一の場合に、理想的に整合がとれたものと仮定する。この場合には負荷抵抗105の抵抗値Rd0を第1の整合抵抗121の抵抗値をRd1に置き換えて、差動振幅Vd10について次の(4)式が得られる。
=Rd1*Rd0*Id/(Rd1+Rd0) ……(3)
ここで、第1の整合抵抗121と負荷抵抗105の抵抗値が同一の場合に、理想的に整合がとれたものと仮定する。この場合には負荷抵抗105の抵抗値Rd0を第1の整合抵抗121の抵抗値をRd1に置き換えて、差動振幅Vd10について次の(4)式が得られる。
Vd10=Rd1*Rd1*Id/(Rd1+Rd1)
=Rd1*Id/2 ……(4)
=Rd1*Id/2 ……(4)
ところで、差動振幅VdはLVDSレシーバ102の受信性能で決定する。しかしながら実際には、LVDS回路100におけるLVDSドライバ101とLVDSレシーバ102が基板上に配置される際のレイアウトの違いによって抵抗分等の回路特性に違いが生じ、これがLVDSレシーバ102の振幅に影響を与える。差動振幅Vdは、(4)式より電流源118の電流値と負荷抵抗105、ならびに第1のスイッチ122と第2のスイッチ124の設定状態で決まる第1の整合抵抗121もしくは第2の整合抵抗123による抵抗値で定まる。そこで、差動振幅Vdを一定にするためには抵抗値の調整を行えばよい。
図6は、製品設計の際の抵抗値の調整処理を表わしたものである。図5と共に説明する。
LVDS回路100の設計者は、LVDSドライバ101とLVDSレシーバ102を図示しない基板上に実装した状態でLVDSドライバ101に規定の高速信号111を入力する(ステップS201)。そして、この状態でLVDSレシーバ102のコンパレータ131に入力する差動振幅Vdの変化を図示しない測定器を用いて測定する。このとき、第1および第2のスイッチ122、124をオン・オフして、差動振幅Vdが最適値となるオン・オフの組み合わせを判別する(ステップS202)。そして、その基板レイアウトにおける第1および第2のスイッチ122、124のオン・オフの最適な状態としてその組み合わせを記録して(ステップS203)、処理を終了する(エンド)。これにより、同一の基板レイアウトのLVDS回路100は、ラインでの製造時にこの記録された内容で第1および第2のスイッチ122、124のオン・オフの設定が行われる。
もちろん、工場出荷時に作業者が図6に示した手順のステップS201およびステップS202の処理を行い、個々の基板のLVDS回路100の調整を行うようにしてもよい。
次に、電流源118の調整について説明する。たとえばLVDSドライバ101とLVDSレシーバ102が基板上で直近にレイアウトされているような設計を行った場合であれば、両回路を接続する伝送路のロスが削減される。このため差動振幅Vdを小さくすることが可能になる。この場合には、基準となる差動振幅Vdに対して、これよりも振幅の小さな差動振幅Vd´が設定される結果として、(4)式に示す電流源118の電流Idを、これよりも小さな電流Id´に設定することができる。この場合にも、第1の整合抵抗121と第2の整合抵抗123を適宜選択することで差動振幅の最適化を行う。この結果として、LVDS回路100全体の消費電力をより低減することができる。
図7は、製品設計の際の電流源の調整処理を表わしたものである。図5と共に説明する。
LVDS回路100の設計者は、LVDSドライバ101とLVDSレシーバ102を図示しない基板上に実装した状態でLVDSドライバ101に規定の高速信号111を入力する(ステップS221)。そして、この状態で電流源118の電流量を調整して、コンパレータ131の入力側が差動振幅Vd´となる電流値を測定する(ステップS222)。そして、その基板レイアウトにおける最適な下限の電流値として記録して(ステップS223)、処理を終了する(エンド)。
電流源118におけるこのような下限の電流値の設定は、後の実施例で説明するように、電流調整用の抵抗を設け、これをスイッチのオン・オフで設定を行ったり、可変抵抗器を設けてこれを調整することで可能になる。基板設計時の測定結果を製造ラインで反映させる代わりに、工場出荷時に作業者がステップS221およびステップS222の処理を行い、個々の基板のLVDS回路100の調整を行うようにしてもよい。
<発明の第2の実施の形態>
次に本発明の第2の実施の形態を説明する。
図8は、本発明の第2の実施の形態によるLVDS回路の構成を表わしたものである。このLVDS回路300で図5のLVDS回路100と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
LVDS回路300は、LVDSドライバ101とLVDSレシーバ302で構成されている。LVDSレシーバ302は、LVDSドライバ101の出力側に接続された第1および第2の信号線103、104をコンパレータ131の入力側に接続する点は第1の実施の形態と同一である。第2の実施の形態では、LVDSレシーバ302内部で負荷抵抗303をこれら第1および第2の信号線103、104に接続した構成となっている。負荷抵抗303は、第1の負荷抵抗321と第1の負荷用スイッチ322の直列回路と、第2の負荷抵抗323と第2の負荷用スイッチ324の直列回路とを、第1および第2の信号線103、104の間に並列に接続した構成となっている。
このような第2の実施の形態のLVDS回路300では、第1の実施の形態と同様にLVDSドライバ101側で第1のスイッチ122と第2のスイッチ124を適宜オンまたはオフに設定する。また、これに加えてLVDSレシーバ302側でも第1の負荷用スイッチ322と第2の負荷用スイッチ324を適宜オンまたはオフに設定する。これにより、LVDSドライバ101とLVDSレシーバ302の双方の基板上でのレイアウトに応じて、第1の信号線103と第2の信号線104の間の抵抗分を適正な値に設定することができる。
更に第2の実施の形態の場合にも、LVDSドライバ101とLVDSレシーバ302のレイアウトの状況によっては、差動振幅Vdを適宜低下させることで、電流源118の電流Idを減少させ、電力消費の低減を図ることができる。
以上説明したように、第2の実施の形態では、第1および第2の信号線103、104の間において、LVDSドライバ101とLVDSレシーバ302の双方で抵抗値の調整を行うことができる。これにより、差動振幅の更なる最適化を図ることができる。また、外付け回路部品の削減を行うことも可能になる。更に、電流源118の電流Idを変更できるようにすることで、基板のレイアウト等の回路配置状況によっては更なる消費電力の削減が可能になる。
図9は、第1の実施の形態を具体化した第1の実施例における抵抗値の調整と電流源の電流値の調整を可能とするLVDSドライバの回路構成を示したものである。図9で図5と同一部分には同一の符号を付しており、これらの説明を適宜省略する。
第1の実施例のLVDSドライバ101Aでは、第1の整合抵抗121に第1の整合用トランジスタ122Aを直列に接続し、そのゲートをドライバ側制御部301の第1の出力端子331に接続している。また、同様に第2の整合抵抗123に第2の整合用トランジスタ124Aを直列に接続し、そのゲートをドライバ側制御部301の第2の出力端子332に接続している。電流源118Aは、第1の電流経路用抵抗311と第1の電流経路用トランジスタ312からなる第1の直列回路と、第2の電流経路用抵抗313と第2の電流経路用トランジスタ314からなる第2の直列回路の並列回路で構成している。第1の電流経路用トランジスタ312は、ドライバ側制御部301の第3の出力端子333に接続している。第2の電流経路用トランジスタ314は、ドライバ側制御部301の第4の出力端子334に接続している。第1および第2の整合用トランジスタ122A、124Aと、第1および第2の電流経路用トランジスタ312、314は、共にFET(Field Effect Transistor)で構成している。
図10は、ドライバ側制御部の回路構成を具体的に表わしたものである。ドライバ側制御部301は、FETのゲートをオンにするための所定のゲート電圧を発生するドライバ側ゲート電圧発生回路341と、4個のスイッチSW1〜SW4からなるディップスイッチ342を備えている。ドライバ側ゲート電圧発生回路341はLVDSドライバ101Aが動作中にのみ図示しない電源ラインから電源を供給されて、ディップスイッチ342を構成する4個のスイッチSW1〜SW4の共通接点側にゲート電圧を出力する。
ディップスイッチ342を構成する4個のスイッチSW1〜SW4の他方の接点は、第1〜第4の出力端子331〜324に1つずつ接続されている。したがって、たとえば工場出荷時に作業者が4個のスイッチSW1〜SW4のオン・オフを手動で設定することによって電流源118Aの流す電流と第1および第2の信号線103、104の間の抵抗値を調整することができる。
このような本発明の第1の実施例によれば、LVDSドライバ101Aを1種類設計するだけで、各種の基板の実装形態に対応させることができる。しかも、それぞれの基板上のレイアウトに応じて抵抗値や電流値を微調整することができるので、差動振幅の最適化を行うことができる。また、これらの制御のための回路構成が簡単なので、電力消費に無駄がなく、差動振幅を調整することで更なる消費電力の節減が可能になる。
なお、基板の配置パターンが許せば、第1および第2の整合用トランジスタ122A、124Aと、第1および第2の電流経路用トランジスタ312、314をディップスイッチ342等の機械的なスイッチのみに置き換えることも可能である。また、FETの代わりに、他のスイッチング素子を使用することも可能である。
図11は、第2の実施の形態を具体化した第2の実施例におけるLVDSレシーバの回路構成を示したものである。図11で図8と同一部分には同一の符号を付しており、これらの説明を適宜省略する。なお、第2の実施例では、第1の実施例で使用したLVDSドライバ101Aを本実施例のLVDSレシーバ302Aと共に使用してLVDS回路を構成するものとする。
LVDSレシーバ302Aでは、第1の負荷抵抗321に第1の負荷抵抗用トランジスタ322Aを直列に接続し、そのゲートをレシーバ側制御部401の第5の出力端子415に接続している。また、同様に第2の負荷抵抗323に第2の負荷抵抗用トランジスタ324Aを直列に接続し、そのゲートを制御部401の第6の出力端子416に接続している。第1および第2の負荷抵抗用トランジスタ322A、324Aは、共にFETで構成している。
図12は、制御部の回路構成を具体的に表わしたものである。レシーバ側制御部401は、FETのゲートをオンにするための所定のゲート電圧を発生するレシーバ側ゲート電圧発生回路441と、2個のスイッチSW5、SW6からなるディップスイッチ442を備えている。レシーバ側ゲート電圧発生回路441はLVDSレシーバ302A(図11)が動作中にのみ図示しない電源ラインから電源を供給されて、ディップスイッチ442を構成する2個のスイッチSW5、SW6の共通接点側にゲート電圧を出力する。
ディップスイッチ442を構成するスイッチSW5の他方の接点は第5の出力端子415に接続されており、スイッチSW6の他方の接点は第6の出力端子416に接続されてている。したがって、たとえば工場出荷時に作業者が2個のスイッチSW5、SW6のオン・オフを手動で設定することによって、図11に示すLVDSレシーバ302A内部における第1および第2の信号線103、104の間の抵抗値を調整することができる。
このような本発明の第2の実施例によれば、LVDSレシーバ302Aを1種類設計するだけで、各種の基板の実装形態に対応させることができる。しかも、LVDSドライバ101Aと組み合わせることで、それぞれの基板上のレイアウトに応じて抵抗値や電流値を微調整することができるので、差動振幅の最適化を行うことができる。また、これらの制御のための回路構成が簡単なので、電力消費に無駄がなく、差動振幅Vdを調整することで更なる消費電力の節減が可能になる。
なお、基板の配置パターンが許せば、第1および第2の負荷抵抗用トランジスタ322A、324Aをディップスイッチ442等の機械的なスイッチのみに置き換えることも可能である。また、FETの代わりに、他のスイッチング素子を使用することも可能である。更に、2個のディップスイッチ342、442を1個の6連のディップスイッチに統合してもよいことは当然である。
また、第1および第2の実施例で使用したディップスイッチ342、442は、基板の2点を任意に接続するジャンパ線等のようにスイッチのオン・オフを達成できる他の手段に置き換えることが可能である。
10、21、101、101A LVDSドライバ
11、21a 電流源
12、21b 第1の直列回路
13、21c 論理反転手段
14、21d 第2の直列回路
15、21e、103 第1の信号線
16、21f、104 第2の信号線
17、21g 送信側抵抗値設定手段
20、100 LVDS回路
22、102、302、302A LVDSレシーバ
22a、131 コンパレータ
22b 受信側抵抗値設定手段
30 LVDS回路の抵抗値調整方法
31 オン・オフ状態判別ステップ
32 合成抵抗値設定ステップ
40 LVDS回路の電流値調整方法
41 適正電流値判別ステップ
42 抵抗値調整ステップ
105 負荷抵抗
111、132 高速信号
112 第1のトランジスタ
113 第2のトランジスタ
114 インバータ
116 第3のトランジスタ
117 第4のトランジスタ
121 第1の整合抵抗
122 第1のスイッチ
122A 第1の整合用トランジスタ
123 第2の整合抵抗
124 第2のスイッチ
124A 第2の整合用トランジスタ
301 ドライバ側制御部
311 第1の電流経路用抵抗
312 第1の電流経路用トランジスタ
313 第2の電流経路用抵抗
314 第2の電流経路用トランジスタ
341 ドライバ側ゲート電圧発生回路
342、342 ディップスイッチ
401 レシーバ側制御部
441 レシーバ側ゲート電圧発生回路
11、21a 電流源
12、21b 第1の直列回路
13、21c 論理反転手段
14、21d 第2の直列回路
15、21e、103 第1の信号線
16、21f、104 第2の信号線
17、21g 送信側抵抗値設定手段
20、100 LVDS回路
22、102、302、302A LVDSレシーバ
22a、131 コンパレータ
22b 受信側抵抗値設定手段
30 LVDS回路の抵抗値調整方法
31 オン・オフ状態判別ステップ
32 合成抵抗値設定ステップ
40 LVDS回路の電流値調整方法
41 適正電流値判別ステップ
42 抵抗値調整ステップ
105 負荷抵抗
111、132 高速信号
112 第1のトランジスタ
113 第2のトランジスタ
114 インバータ
116 第3のトランジスタ
117 第4のトランジスタ
121 第1の整合抵抗
122 第1のスイッチ
122A 第1の整合用トランジスタ
123 第2の整合抵抗
124 第2のスイッチ
124A 第2の整合用トランジスタ
301 ドライバ側制御部
311 第1の電流経路用抵抗
312 第1の電流経路用トランジスタ
313 第2の電流経路用抵抗
314 第2の電流経路用トランジスタ
341 ドライバ側ゲート電圧発生回路
342、342 ディップスイッチ
401 レシーバ側制御部
441 レシーバ側ゲート電圧発生回路
Claims (7)
- 所定の電流値の電流を供給する電流源と、
この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる第1の直列回路と、
前記入力信号の論理レベルを反転させる論理反転手段と、
前記電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる第2の直列回路と、
前記第1のスイッチ手段および第2のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第1の信号線と、
前記第3のスイッチ手段および第4のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第2の信号線と、
抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記第1および第2の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段
とを具備することを特徴とするLVDSドライバ。 - 前記第1の直列回路と第2の直列回路の接続点と前記電流源の間の抵抗値を調整する電流調整手段を具備することを特徴とする請求項1記載のLVDSドライバ。
- 所定の電流値の電流を供給する電流源と、この電流源から供給される電流を伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる第1の直列回路と、前記入力信号の論理レベルを反転させる論理反転手段と、前記電流源から供給される電流をこの論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる第2の直列回路と、前記第1のスイッチ手段および第2のスイッチ手段の接続点に一端を接続し差動信号の一方を出力するための第1の信号線と、前記第3のスイッチ手段および第4のスイッチ手段の接続点に一端を接続し差動信号の他方を出力するための第2の信号線と、抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を前記第1および第2の信号線に並列に接続し、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する送信側抵抗値設定手段とを備えたLVDSドライバと、
このLVDSドライバの前記第1の信号線から供給される差動信号の一方と、前記第2の信号線から供給される差動信号の他方を2つの入力端子に1つずつ入力して、これらの信号の電圧差を所定の閾値と比較して2値の信号を出力するコンパレータと、このコンパレータの前記2つの入力端子に、抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路を並列に接続し、これらの直列回路のスイッチの少なくとも1個がオンとなるようにこれらのスイッチをオンまたはオフのいずれかの接点状態に予め設定する受信側抵抗値設定手段とを備えたLVDSレシーバ
とを具備することを特徴とするLVDS回路。 - 前記LVDSドライバは、前記第1の直列回路と第2の直列回路の接続点と前記電流源の間の抵抗値を調整する電流調整手段を具備することを特徴とする請求項3記載のLVDS回路。
- 抵抗と1個のスイッチをそれぞれ直列に接続した複数組の直列回路をLVDSドライバとLVDSレシーバを接続する差動信号伝達用の2本の信号線の間に並列に接続した状態で、前記直列回路の組の数に相当する数の前記スイッチを適宜オンまたはオフに設定して、前記LVDSレシーバ内で最適な差動振幅となるような各スイッチのオン・オフ状態を判別するオン・オフ状態判別ステップと、
このオン・オフ状態判別ステップで判別したオン・オフ状態に前記複数組の直列回路の各抵抗を設定することで前記2本の信号線の間に接続する抵抗の合成抵抗値を設定する合成抵抗値設定ステップ
とを具備することを特徴とするLVDS回路の抵抗値調整方法。 - 伝送すべき入力信号の論理レベルに応じて相補的にオン・オフする第1のスイッチ手段と第2のスイッチ手段を直列に接続してなる第1の直列回路と、前記入力信号の論理レベルを反転させる論理反転手段と、この論理反転手段の出力する論理レベルに応じて相補的にオン・オフする第3のスイッチ手段および第4のスイッチ手段を直列に接続してなる第2の直列回路とを備え、前記第1のスイッチ手段と第3のスイッチ手段の接続点に電流を供給し、前記第2のスイッチ手段と第4のスイッチ手段の接続点の方向に電流を流すことで差動信号を出力するようにしたLVDSドライバの前記第1のスイッチ手段と第3のスイッチ手段の前記接続点に流す電流値を変化させてその適正値を、LVDSレシーバ側で判別する適正電流値判別ステップと、
前記第1のスイッチ手段と第3のスイッチ手段の前記接続点に流す電流値がこの適正電流値判別ステップで判別した電流の適正値となるように電流源と前記第1のスイッチ手段と第3のスイッチ手段の前記接続点の間の抵抗の抵抗値を調整する抵抗値調整ステップ
とを具備することを特徴とするLVDS回路の電流値調整方法。 - 前記適正電流値判別ステップでは、LVDSレシーバ側で判別する適正値が電流の適正値の下限値であることを特徴とする請求項6記載のLVDS回路の電流値調整方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053478A JP2010212752A (ja) | 2009-03-06 | 2009-03-06 | Lvdsドライバ、lvds回路、lvds回路の抵抗値調整方法および電流値調整方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009053478A JP2010212752A (ja) | 2009-03-06 | 2009-03-06 | Lvdsドライバ、lvds回路、lvds回路の抵抗値調整方法および電流値調整方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010212752A true JP2010212752A (ja) | 2010-09-24 |
Family
ID=42972533
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009053478A Pending JP2010212752A (ja) | 2009-03-06 | 2009-03-06 | Lvdsドライバ、lvds回路、lvds回路の抵抗値調整方法および電流値調整方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010212752A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108334467A (zh) * | 2017-01-17 | 2018-07-27 | 罗伯特·博世有限公司 | 用于低压差分信号的发射器和接收器 |
CN111865292A (zh) * | 2020-07-28 | 2020-10-30 | 昆山龙腾光电股份有限公司 | 一种信号校正装置、方法及时序控制器 |
-
2009
- 2009-03-06 JP JP2009053478A patent/JP2010212752A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108334467A (zh) * | 2017-01-17 | 2018-07-27 | 罗伯特·博世有限公司 | 用于低压差分信号的发射器和接收器 |
CN108334467B (zh) * | 2017-01-17 | 2023-06-02 | 罗伯特·博世有限公司 | 用于低压差分信号的发射器和接收器 |
CN111865292A (zh) * | 2020-07-28 | 2020-10-30 | 昆山龙腾光电股份有限公司 | 一种信号校正装置、方法及时序控制器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7701262B2 (en) | Transmission line drivers and serial interface data transmission devices including the same | |
US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
JP4937609B2 (ja) | 出力バッファ回路と差動出力バッファ回路並びに伝送方法 | |
US8653856B2 (en) | Electronic device and method for buffering | |
US8258813B2 (en) | Circuit and method for driving at least one differential line | |
US20070013411A1 (en) | Apparatus and methods for programmable slew rate control in transmitter circuits | |
US8674747B2 (en) | Semiconductor device | |
JP2008182516A (ja) | インタフェース回路および半導体集積回路 | |
EP2427966B1 (en) | Drive supporting multiple signaling modes | |
JPH09214314A (ja) | ドライバ回路装置 | |
KR100630133B1 (ko) | 전류 드라이버회로 | |
US20040246613A1 (en) | Voltage mode current-assisted pre-emphasis driver | |
US20110163791A1 (en) | Output circuit and semiconductor device including pre-emphasis function | |
KR20160127141A (ko) | 스큐 정정을 갖는 serdes 전압-모드 드라이버 | |
US9419616B2 (en) | LVDS driver | |
US20110304399A1 (en) | Driver amplifier circuit and communication system | |
EP1548944B1 (en) | Receiving device | |
JP5570445B2 (ja) | 送信回路 | |
US11031936B1 (en) | Hybrid transmitter | |
JP2010212752A (ja) | Lvdsドライバ、lvds回路、lvds回路の抵抗値調整方法および電流値調整方法 | |
JP2009105858A (ja) | 出力装置及び半導体集積装置 | |
CN117200783A (zh) | 支持lvds传输协议和cml传输协议相互切换的高速驱动电路 | |
US8212758B2 (en) | Source driver and display utilizing the source driver | |
US20160094227A1 (en) | Transmitter circuit and semiconductor integrated circuit | |
US20210297065A1 (en) | Lvds driver |