JP2010212538A - Silicon nitride wiring substrate - Google Patents
Silicon nitride wiring substrate Download PDFInfo
- Publication number
- JP2010212538A JP2010212538A JP2009059001A JP2009059001A JP2010212538A JP 2010212538 A JP2010212538 A JP 2010212538A JP 2009059001 A JP2009059001 A JP 2009059001A JP 2009059001 A JP2009059001 A JP 2009059001A JP 2010212538 A JP2010212538 A JP 2010212538A
- Authority
- JP
- Japan
- Prior art keywords
- metal plate
- side metal
- circuit
- silicon nitride
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、主に大電力で動作する半導体素子を搭載する窒化珪素配線基板に関する。 The present invention relates to a silicon nitride wiring board on which a semiconductor element operating mainly with high power is mounted.
窒化珪素基板は、高温強度特性および耐摩耗性等の機械的特性に加え、耐熱性、低熱膨張性、耐熱衝撃性、および金属に対する耐食性に優れているので、従来からガスタービン用部材、エンジン用部材、製鋼用機械部材、あるいは溶融金属の耐溶部材等の各種構造用部材に用いられている。また、高い絶縁性を利用して電気絶縁材料として使用されている。 Silicon nitride substrates have excellent heat resistance, low thermal expansion, thermal shock resistance, and corrosion resistance against metals in addition to mechanical properties such as high-temperature strength and wear resistance. It is used for various structural members such as members, mechanical members for steel making, or melt-resistant members of molten metal. In addition, it is used as an electrical insulating material by utilizing high insulating properties.
近年、高周波トランジスタ、パワーＩＣ等の発熱量の大きい半導体素子の発展に伴い、電気絶縁性に加えて良好な放熱特性を得るために高い熱伝導率を有するセラミックス基板の需要が増加している。このようなセラミックス基板として、窒化アルミニウム基板が用いられている。この窒化アルミニウム基板は、熱伝導性に優れているが、機械的強度や破壊靭性等がやや低く、基板ユニットの組立て工程で、強い締め付けを行うと割れを生じる場合があった。また、Ｓｉ半導体素子を窒化アルミニウム基板に実装した回路基板では、Ｓｉと窒化アルミニウム基板との熱膨張差が大きいため、熱サイクルにより窒化アルミニウム基板にクラックや割れが発生する恐れもあり、実装信頼性を向上させるために、窒化アルミニウム基板より熱伝導率は劣るものの、熱膨張率がＳｉに近く、かつ機械的強度、破壊靭性および耐熱疲労特性に優れる高熱伝導窒化珪素質焼結体からなる基板が注目され、種々の提案が行われている。 2. Description of the Related Art In recent years, with the development of semiconductor devices that generate large amounts of heat, such as high-frequency transistors and power ICs, there is an increasing demand for ceramic substrates having high thermal conductivity in order to obtain good heat dissipation characteristics in addition to electrical insulation. An aluminum nitride substrate is used as such a ceramic substrate. Although this aluminum nitride substrate is excellent in thermal conductivity, mechanical strength, fracture toughness, etc. are somewhat low, and cracking may occur if strong clamping is performed in the assembly process of the substrate unit. In addition, in a circuit board in which an Si semiconductor element is mounted on an aluminum nitride substrate, the thermal expansion difference between Si and the aluminum nitride substrate is large. Although the thermal conductivity is inferior to that of an aluminum nitride substrate, a substrate made of a highly thermally conductive silicon nitride-based sintered body having a thermal expansion coefficient close to that of Si and excellent in mechanical strength, fracture toughness and heat fatigue resistance is obtained. It has attracted attention and various proposals have been made.
電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール（例えばＩＧＢＴモジュール）が用いられている。こうした半導体モジュールにおいては、半導体素子が自己の発熱によって高温になるため、その放熱を効率よく行なうという機能が要求される。このため、この半導体モジュールにおいて、半導体素子を搭載する回路基板としては、機械的強度が高く、熱伝導率の高いセラミックス基板に金属板を接合したものが広く使用されている。ここで、金属板はセラミックス基板の両面に接合され、その一面は回路側金属板となり、他面は放熱側金属板となる。回路側金属板は、半導体素子に電気的に接続される配線としても機能する。 A power semiconductor module (for example, an IGBT module) capable of high voltage and large current operation is used as an inverter for an electric vehicle. In such a semiconductor module, since the semiconductor element becomes high temperature due to its own heat generation, a function of efficiently radiating the heat is required. For this reason, in this semiconductor module, a circuit board on which a semiconductor element is mounted is widely used in which a metal plate is bonded to a ceramic substrate having high mechanical strength and high thermal conductivity. Here, the metal plate is bonded to both surfaces of the ceramic substrate, and one surface thereof is a circuit side metal plate, and the other surface is a heat dissipation side metal plate. The circuit side metal plate also functions as a wiring electrically connected to the semiconductor element.
回路側金属板は配線として機能するため、回路側金属板には、低い電気抵抗率も要求される。このため金属板としては、アルミニウムより高い熱伝導率と低い電気抵抗率をもつ銅または銅合金（熱伝導率が３００／ｍ／Ｋ程度、電気抵抗率が１．７×１０−８Ω・ｍ程度）が好ましく用いられている。 Since the circuit side metal plate functions as wiring, the circuit side metal plate is also required to have a low electrical resistivity. Therefore, as a metal plate, copper or copper alloy having a higher thermal conductivity and lower electrical resistivity than aluminum (thermal conductivity is about 300 / m / K, electrical resistivity is 1.7 × 10 −8 Ω · m Degree) is preferably used.
この回路基板上の回路側金属板に半導体素子が接合され、半導体モジュールが形成される。回路側金属板は、セラミックス基板の一面においてその全面を覆うことはなく、所定の配線パターンに加工される。一方、放熱側金属板は、放熱を目的としてセラミックス基板に接合されている。そのため、セラミックス基板の他面においてほぼその全面を覆って形成される。また、実際にこの半導体モジュールが機器に搭載されるに際しては、この放熱板が、同様に熱伝導率の高い材料からなる放熱ベース板に接合される。 A semiconductor element is joined to the circuit side metal plate on the circuit board to form a semiconductor module. The circuit side metal plate is processed into a predetermined wiring pattern without covering the entire surface of the ceramic substrate. On the other hand, the heat radiation side metal plate is bonded to the ceramic substrate for the purpose of heat radiation. Therefore, it is formed so as to cover almost the entire surface of the other surface of the ceramic substrate. Further, when the semiconductor module is actually mounted on a device, the heat radiating plate is joined to a heat radiating base plate made of a material having a high thermal conductivity.
この半導体モジュールを含む機器がＯＮの場合には半導体素子が高温となり、ＯＦＦの場合には常温となる。さらに、寒冷地においては−２０℃程度の厳寒な条件に至ることもある。従って、通常の使用において、この半導体モジュールは、多数回の冷熱サイクルにさらされる。この半導体モジュールを構成する半導体素子、セラミックス基板、放熱側金属板（銅板）等の熱膨張率は異なる（例えば、半導体素子を構成するシリコンの熱膨張係数は３．０×１０−６／Ｋ、銅は１７×１０−６／Ｋ、窒化珪素は２．５×１０−６／Ｋ程度）ため、これらを接合した場合、この冷熱サイクルに際しては、この熱膨張差に起因した歪みが発生する。この歪みの大きさや方向は、このサイクル中で変化する。このため、この半導体モジュールにおいては、冷熱サイクルによって、セラミックス基板や半導体素子が割れたり、半導体素子と回路側金属板とのはんだ接続部や放熱側金属板と放熱ベース板とのはんだ接合部にその歪による応力が発生し、それらのはんだにクラック（またはボイド）が発生して接合強度や、熱の放熱効率を低下させ、半導体モジュールの冷熱サイクルに対する耐久性を劣化させる。また、破壊を生じない場合でも、高温において放熱ベース板との接合部分で大きな反りが生ずると熱伝導が悪くなり放熱効率が低下する。 When the device including the semiconductor module is ON, the semiconductor element has a high temperature, and when the device is OFF, the temperature is room temperature. Furthermore, in cold regions, it may reach severe conditions of about -20 ° C. Thus, in normal use, the semiconductor module is subjected to multiple cold cycles. The coefficient of thermal expansion of the semiconductor element, ceramic substrate, heat radiation side metal plate (copper plate), etc. constituting this semiconductor module is different (for example, the coefficient of thermal expansion of silicon constituting the semiconductor element is 3.0 × 10 −6 / K, Since copper is about 17 × 10 −6 / K and silicon nitride is about 2.5 × 10 −6 / K), when these are joined, distortion due to this difference in thermal expansion occurs during this cooling cycle. The magnitude and direction of this distortion changes during this cycle. For this reason, in this semiconductor module, the ceramic substrate and the semiconductor element are cracked by the thermal cycle, and the solder connection part between the semiconductor element and the circuit side metal plate or the solder joint part between the heat radiation side metal plate and the heat dissipation base plate Stress due to strain is generated, and cracks (or voids) are generated in these solders, reducing the bonding strength and heat radiation efficiency, and degrading the durability of the semiconductor module against the thermal cycle. Even if no breakage occurs, if a large warp occurs at the joint with the heat dissipation base plate at a high temperature, the heat conduction deteriorates and the heat dissipation efficiency decreases.
また、一般に、セラミックス基板と、回路側金属板や放熱側金属板となる金属板との接合はろう付けを用いて行われる。この接合に要する温度は、例えば、Ａｇ−Ｃｕ系ろう材を用いた場合には７００℃以上であるため、この接合後に常温に戻った状態においては、この方法で製造された回路基板には反りが生じている。 In general, the ceramic substrate is joined to the metal plate serving as the circuit side metal plate or the heat radiating side metal plate by brazing. The temperature required for this bonding is, for example, 700 ° C. or higher when an Ag—Cu brazing material is used. Therefore, the circuit board manufactured by this method is warped when the temperature returns to room temperature after this bonding. Has occurred.
しかしながら、近年のパワー半導体モジュールにおいては、その大電力化はさらに顕著になり、これらが使用される装置も、例えば電動自動車、産業用機械、鉄道車両等、多岐にわたっている。電動自動車用のパワー半導体モジュールでは、配線に数百Ａ以上の大電流かつ数百Ｖ以上の大電圧が印加されるために、配線と放熱ベース（機器）との間の高い絶縁性に加え、高い放熱特性を必要とするため、半導体素子と回路側金属板間のはんだ接合および放熱側金属板と放熱ベース板間のはんだ接合に、高い信頼性が要求される。そこで以下のような提案がなされている。 However, in recent power semiconductor modules, the increase in power has become more prominent, and the devices in which these are used are diverse, such as electric automobiles, industrial machines, and railway vehicles. In a power semiconductor module for an electric vehicle, since a large current of several hundreds A or more and a large voltage of several hundred V or more are applied to the wiring, in addition to high insulation between the wiring and the heat dissipation base (device), Since high heat dissipation characteristics are required, high reliability is required for solder bonding between the semiconductor element and the circuit side metal plate and solder bonding between the heat dissipation side metal plate and the heat dissipation base plate. Therefore, the following proposals have been made.
特許文献１に記載の回路基板においては、Ａｌ回路板表面にＮｉ−Ｐめっき層を形成することで、Ａｌ表面を硬化させてヒートサイクル中のＡｌの変形によるしわの発生を抑制して、ＳｉチップとＰｂフリーはんだの接合信頼性を向上させることが開示されている。
特許文献２に記載の回路基板においては、回路側および放熱側の銅板の硬度をＨｖ＝４０〜６０にすることで、回路側銅板とＳｉチップ、放熱側銅板と放熱ベース板を接合するＰｂフリーはんだの接合の信頼性を向上させることが開示されている。
特許文献３に記載の回路基板においては、膜厚２〜５μｍの電解Ｎｉめっき層を、Ａｌ表面に形成し、ヒートサイクル中のＰｂフリーはんだ中のＳｎの拡散を抑制し、電解Ｎｉめっきとすることで、無電解Ｎｉ-Ｐめっき中のＰの拡散を抑制することで、はんだ接合強度の低下を抑制することが開示されている。
In the circuit board described in Patent Document 1, by forming a Ni-P plating layer on the surface of the Al circuit board, the Al surface is cured to suppress generation of wrinkles due to deformation of Al during the heat cycle. It is disclosed that the bonding reliability between the chip and the Pb-free solder is improved.
In the circuit board described in
In the circuit board described in Patent Document 3, an electrolytic Ni plating layer having a film thickness of 2 to 5 μm is formed on the Al surface to suppress the diffusion of Sn in the Pb-free solder during the heat cycle, thereby obtaining electrolytic Ni plating. Thus, it has been disclosed to suppress a decrease in solder joint strength by suppressing the diffusion of P in the electroless Ni—P plating.
しかしながら、特許文献１では、ヒートサイクルによるＡｌ表面の変形は、抑制されるが、接合層のＰｂフリーはんだへの応力は減少せず、クラックが発生してしまうという問題がある。また、特許文献２では、Ｐｂフリーはんだとの接合信頼性は、向上されるがセラミックス基板が受ける応力の抑制にはいたらず、セラミックスにクッラクが発生するという問題がある。また、特許文献３では、Ｎｉ-Ｐめっき層ではなく、電解Ｎｉめっき層を形成しているが、電解Ｎｉめっき層のビッカース硬度はＨｖ＝２５０程度であるために、回路側とＳｉチップを接合しているはんだの接合信頼性が得られない。
However, in patent document 1, although the deformation | transformation of the Al surface by a heat cycle is suppressed, there exists a problem that the stress to Pb free solder of a joining layer does not reduce and a crack generate | occur | produces. Further, in
以上のことより本発明の目的は、上記従来の問題に鑑みてなされたものであり、繰り返し冷熱サイクルを経てもなお回路側金属板と半導体素子とを接合する第一のはんだ層と放熱側金属板と放熱ベース板とを接合する第二のはんだ層に高い接合信頼性を有し、セラミックス基板へのダメージの小さい窒化珪素配線基板を提供することにある。 In view of the above, the object of the present invention has been made in view of the above-described conventional problems, and the first solder layer and the heat-dissipation-side metal that join the circuit-side metal plate and the semiconductor element even after repeated cooling and heating cycles. An object of the present invention is to provide a silicon nitride wiring board having high bonding reliability in the second solder layer for bonding the plate and the heat radiating base plate and causing little damage to the ceramic substrate.
本発明者らは上記課題を達成するため、銅または銅合金からなる回路側金属板および放熱側金属板とセラミックス基板からなる回路基板と半導体素子モジュールを検討し本発明に至った。
即ち、本発明は、窒化珪素基板の一面に銅または銅合金からなる回路側金属板が接合され、他面に銅または銅合金からなる放熱側金属板が接合され、前記回路側金属板および放熱側金属板の表面にめっき層を形成し、前記回路側金属板には半導体素子を無鉛はんだにより接合し、前記放熱側金属板には無鉛はんだにより放熱ベース板を接合してなる窒化珪素配線基板であって、前記回路側金属板および放熱側金属板と当該めっき層の硬さの差をビッカース硬さでＨｖ＝３３０〜５００とし、且つ前記回路側金属板および放熱側金属板と当該めっき層のヤング率の差を０〜７０ＧＰａとしたことを特徴とする窒化珪素配線基板である。
In order to achieve the above-described problems, the present inventors have studied a circuit side metal plate made of copper or a copper alloy, a circuit board made of a heat radiating side metal plate and a ceramic substrate, and a semiconductor element module.
That is, according to the present invention, a circuit side metal plate made of copper or a copper alloy is bonded to one surface of a silicon nitride substrate, and a heat radiating side metal plate made of copper or a copper alloy is bonded to the other surface. A silicon nitride wiring board in which a plating layer is formed on the surface of the side metal plate, a semiconductor element is joined to the circuit side metal plate by lead-free solder, and a heat dissipation base plate is joined to the heat dissipation side metal plate by lead-free solder And the difference in hardness between the circuit side metal plate and the heat radiation side metal plate and the plating layer is Hv = 330 to 500 in terms of Vickers hardness, and the circuit side metal plate, the heat radiation side metal plate and the plating layer This is a silicon nitride wiring board characterized in that the difference in Young's modulus is 0 to 70 GPa.
本発明の窒化珪素配線基板において、前記ビッカース硬さの差は、回路側金属板および放熱側金属板の硬さをＨｖ＝４０〜５０、めっき層の硬さをＨｖ＝３８０〜５４０とし、ヤング率の差は、回路側金属板および放熱側金属板を７０〜１３０ＧＰａ、めっき層を６０〜７０ＧＰａとし、それぞれ前記範囲の中から選択して得ることが好ましい。
さらに、本発明において、前記めっき層はＮｉ−Ｐめっきであって、リン（Ｐ）濃度が６〜１２ｗｔ％の範囲であることが好ましい。
In the silicon nitride wiring board of the present invention, the difference in Vickers hardness is that the hardness of the circuit side metal plate and the heat radiation side metal plate is Hv = 40-50, the hardness of the plating layer is Hv = 380-540, and the Young The difference in rate is preferably obtained by selecting the circuit side metal plate and the heat radiating side metal plate from 70 to 130 GPa and the plating layer from 60 to 70 GPa, respectively, from the above ranges.
Furthermore, in this invention, it is preferable that the said plating layer is Ni-P plating, Comprising: A phosphorus (P) density | concentration is the range of 6-12 wt%.
本発明は、半導体素子と回路側金属板との第一のはんだ接合部および放熱側金属板と放熱ベース板との第二のはんだ接合部の歪を低減させ、冷熱サイクルに対し高い耐久性を持った窒化珪素配線基板を得ることができる。 The present invention reduces the distortion of the first solder joint between the semiconductor element and the circuit side metal plate and the second solder joint between the heat radiating side metal plate and the heat radiating base plate, and has high durability against the cooling cycle. Thus, a silicon nitride wiring board can be obtained.
以下、実施例により本発明を説明するが、それら実施例により本発明が限定されるものではない。本発明に係る一実施例の断面模式図を図１に示す。
まず、本発明の一実施例に用いた窒化珪素基板の製造方法について説明する。窒化珪素基板の構成原料、溶媒、分散剤をボールミル混合、粉砕する。ここで、混合、粉砕した原料に、バインダー、可塑剤を添加、混練し、スラリー粘度が所定の値になるように調整した後、ドクターブレード法により所定板厚でシート成形する。そして成形後さらに脱脂したシートを焼結炉内で1800〜2000℃の窒素雰囲気で焼結成形し窒化珪素基板を得る。
EXAMPLES Hereinafter, although an Example demonstrates this invention, this invention is not limited by these Examples. FIG. 1 shows a schematic cross-sectional view of one embodiment according to the present invention.
First, a method for manufacturing a silicon nitride substrate used in one embodiment of the present invention will be described. A constituent material of a silicon nitride substrate, a solvent, and a dispersant are mixed in a ball mill and pulverized. Here, after adding and kneading a binder and a plasticizer to the mixed and pulverized raw materials and adjusting the slurry viscosity to a predetermined value, the sheet is formed with a predetermined plate thickness by a doctor blade method. After the molding, the degreased sheet is sintered and molded in a nitrogen atmosphere at 1800 to 2000 ° C. in a sintering furnace to obtain a silicon nitride substrate.
図１に示す回路基板９は、例えば、以下の通りにして製造できる。窒化珪素セラミックスからなるセラミックス基板４の両面に活性金属ろう材として例えば、Ｔｉが添加されたＡｇ−Ｃｕ系合金に代表される活性金属を印刷形成する。次に、セラミックス基板４とほぼ同じ長方形状の金属板である無酸素銅または銅合金を両面に６００℃〜９００℃の温度で加熱接合する。このうち一方は回路側金属板３となり、他方は放熱側金属板５となる。冷却後、一方の面の金属板上にレジストパターンを形成後に、例えば塩化第二鉄あるいは塩化第二銅溶液によってエッチング処理して回路パターンをなす回路側金属板３を形成する。他方の面に接合された金属板をそのままエッチング処理無しで放熱側金属板５としてもよいし、同様に所望の形状に加工し放熱側金属板５としてもよい。この場合、回路側金属板３と放熱側金属板５はその主成分が同一（銅）であるため、これらのエッチングは同時に行われる。また、これによって露出した部分のろう材のエッチングも、例えば過酸化水素とフッ化アンモニウムとの混合溶液によって引き続き行われる。さらに回路パターン形成後の回路側金属板３及び放熱側金属板５にＮｉ−Ｐめっきを施し、めっき膜６を形成し回路基板９が作製される。
The circuit board 9 shown in FIG. 1 can be manufactured as follows, for example. For example, an active metal typified by an Ag—Cu-based alloy to which Ti is added is printed and formed on both surfaces of the ceramic substrate 4 made of silicon nitride ceramics. Next, oxygen-free copper or copper alloy, which is a rectangular metal plate that is substantially the same as the ceramic substrate 4, is heated and bonded to both surfaces at a temperature of 600 ° C. to 900 ° C. One of these is the circuit side metal plate 3 and the other is the heat dissipation
窒化珪素配線基板１０は、前記の窒化珪素回路基板９を用いて形成され、特に大電力で動作する半導体素子１をこれに搭載する。複数の窒化珪素配線基板を構成要素としてまとめてモジュール化したものを半導体モジュールと呼んでいる。従って、本発明の窒化珪素配線基板は半導体モジュールにも及ぶものであるが、窒化珪素配線基板を例に説明している。そして、この窒化珪素配線基板１０は、前記の回路基板９における回路側金属板３上に半導体素子１が第一のはんだ層２を介して接合して搭載されている。また、放熱ベース板７が第二のはんだ層８を介して放熱側金属板５に接合されている。
The silicon
半導体素子１は、例えばＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のような半導体デバイスが形成されたシリコンチップである。特にこの半導体デバイスは、大電力で動作するものとすることができる。これによる発熱がこの回路基板９によって放熱される。また、半導体素子１と配線となる回路側金属板３との電気的接続は、ボンディングワイヤ（図示せず）を用いてもよいし、フリップチップ接続を用いることにより、はんだ等のバンプにより行ってもよい。 The semiconductor element 1 is a silicon chip on which a semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor) is formed. In particular, this semiconductor device can be operated with high power. Heat generated thereby is radiated by the circuit board 9. In addition, the electrical connection between the semiconductor element 1 and the circuit side metal plate 3 serving as the wiring may be performed using a bonding wire (not shown), or by using a flip chip connection by bumps such as solder. Also good.
第一のはんだ層２は、例えば、Ｓｎ−３％Ａｇ、Ｓｎ−３％Ａｇ−０．５％Ｃｕ、Ｓｎ−５％Ｂｉなどの無鉛（ｐｂフリー）はんだを用いることが望ましい。この接合温度はろう材の融点よりも大幅に低いため、この接合に際しては回路側金属板３および放熱側金属板５とセラミックス基板４との接合に影響を与えることはない。この第一のはんだ層２は、冷熱サイクルに際しては、上記の半導体素子１と回路側金属板板３との熱膨張差によって内部応力が加わった状態となる。フリップチップ接続を用いた場合には、この第一のはんだ層２によって半導体素子１と回路側金属板３との電気的接続もなされる。
The
第二のはんだ層８は、例えばＳｎ−３％Ａｇ、Ｓｎ−３％Ａｇ−０．５％Ｃｕ、Ｓｎ−５％Ｂｉなどの無鉛（ｐｂフリー）はんだを用いることが望ましい。なお、半導体素子１と回路基板９および放熱ベース板７を第一のはんだ層２および第二のはんだ層８を介して接合する場合の工程には、以下の２方法がある。一つは、回路基板９に半導体素子１を第一のはんだ層２で接合した後に、第二のはんだ層８を介して放熱ベース板７を接合する方法である。この場合、第一のはんだ層２には、第二のはんだ層８よりも高融点のはんだ材を選定する。もう一つの方法は、半導体素子1と回路基板９および放熱ベース板７を一度のリフローで接合する方法である。この際には、第一のはんだ層と第二のはんだ層の融点が近似したはんだ材を選定する。
For the second solder layer 8, it is desirable to use lead-free (pb-free) solder such as Sn-3% Ag, Sn-3% Ag-0.5% Cu, Sn-5% Bi. There are the following two methods for joining the semiconductor element 1 to the circuit board 9 and the heat dissipation base plate 7 via the
放熱ベース板７は、機器側でこの回路基板９を搭載する部分である。放熱ベース板７は半導体素子１から放熱側金属板５に伝わった熱を放熱するため、熱伝導率が高く、熱容量が大きい。これは例えば銅、アルミニウムからなる。
The heat dissipation base plate 7 is a part on which the circuit board 9 is mounted on the device side. Since the heat radiating base plate 7 radiates heat transmitted from the semiconductor element 1 to the heat radiating
この窒化珪素配線基板１０においては、半導体素子１となるシリコンの熱膨張係数は３．０×１０−６／Ｋであるため、これとはんだ層を介して接合される回路側金属板３の表面の見かけの熱膨張係数（（９〜１７）×１０−６／Ｋ）とは大きく異なる。このため、冷熱サイクルに際しては、この熱膨張差に起因して熱応力が第一のはんだ層２に発生したり、半導体素子１に反りを生ずる。また同様に、放熱側金属板５と放熱ベース板７とを第二のはんだ層６を介して接合する場合にも、放熱側金属板５と放熱ベース板７の熱膨張差に起因する熱応力が第二のはんだ層８にも発生し、接合信頼性を低下させる。これらを低減して第一のはんだ層２および第二のはんだ層８の接合信頼性を確保するには、主に、（１）はんだ層の上下面に位置する構成部材の熱膨張係数差を低減する、（２）はんだ層の上下面に位置する構成部材の変形を低減する（剛性を持たせる）方法が効果的である。
In this silicon
本発明では、（２）の効果を狙ったものである。即ち、回路側金属板３とＮｉ-Ｐめっき層６とのビッカース硬度の差をＨｖ＝３３０〜５００とすることで、ヒートサイクルを受けることにより、半導体素子１と回路側金属板３を接合している第一のはんだ層２のクラック発生を抑制し、接合信頼性を向上させ得ることを知見した。また、回路基板とＮｉ-Ｐめっき層のヤング率の差を０〜７０ＧＰａの範囲とすることで、ヒートサイクルを受けて、回路側金属板３が変形する時に発生する応力がセラミックス基板４に働き、セラミックスの曲げ強度を超えると、セラミックス基板４にクラックが発生するが、この回路基板に発生する応力を低減し、セラミックス基板４のクラック発生を抑制し得ることを知見したものである。尚、上記２つの知見は放熱側金属板５についても同様に言えることである。
In the present invention, the effect (2) is aimed. That is, by setting the difference in Vickers hardness between the circuit side metal plate 3 and the Ni-P plating layer 6 to Hv = 330 to 500, the semiconductor element 1 and the circuit side metal plate 3 are joined by receiving a heat cycle. It has been found that the occurrence of cracks in the
第一のはんだ層２、第二のはんだ層８のヒートサイクルを受けた時の接合信頼性が向上する理由は、次の通りと考えている。図２には、横軸にＮｉ-Ｐめっき層６のビッカース硬度と回路側金属板３（尚、放熱側金属板５についても同様である。）のビッカース硬度との差ΔＨｖと、左縦軸に第一のはんだ層２（回路側金属板３と半導体素子１を接合しているはんだ層）、右縦軸に第二のはんだ層８（放熱側金属板５と放熱ベース板７を接合しているはんだ層）のボイド率との関係を示す。第一のはんだ層では、ΔＨｖが大きくなるに従い、半導体素子（Ｓｉ）のビッカース硬度に近くなるために、はんだに働く応力が小さくなる。このためボイド率が低下する結果になっている。一方、第ニのはんだ層８は、放熱側金属板５と放熱ベース板７を接合しているため、ΔＨｖの差が小さいほうが、銅板との硬度とほぼ同じになり、ヒートサイクル中にはんだ層８に働く応力が小さくなる。このためボイド率は低めに抑えられている。ここで、第１のはんだ層のボイド率の上限は、半導体素子側からみた窒化珪素配線基板の熱抵抗増加率が３０％以下になる為には２％以下であることが良い。一方、第２のはんだ層のボイド率の上限は、同様の理由であるが、第２のはんだ層の厚さは、第１のはんだ層の厚さに比べ厚いので２０％以下であることが良い。以上のことより両者のボイド率を満たすのは、ΔＨｖが３３０〜５００の範囲であることが知見された。
The reason why the joint reliability is improved when subjected to the heat cycle of the
一方、図３には、横軸に回路側金属板３のヤング率とＮｉ-Ｐめっき層６のヤング率との差ΔＥと、縦軸にヒートサイクル後にセラミックス基板４に発生したクラックの長さとの関係を示している。ヒートサイクル中に、回路側金属板３の変形により発生する応力の大きさは、変形の歪と回路側金属板のヤング率の大きさできまる。歪は、熱膨張係数で決定される。発生する応力は、歪が大きいとき、またはヤング率が大きいときに大きくなる。そのためヤング率がある閾値を超えると、セラミックスの曲げ強度を超えるためクラックが発生することになる。図３の結果より、ΔＥが７０ＧＰａを超えると、セラミックス基板のクラックが発生し成長が著しい。逆に７０ＧＰａ以下では、クラックの発生がほぼ無いことを知見した。 On the other hand, FIG. 3 shows the difference ΔE between the Young's modulus of the circuit side metal plate 3 and the Ni—P plating layer 6 on the horizontal axis, and the length of cracks generated in the ceramic substrate 4 after the heat cycle on the vertical axis. Shows the relationship. The magnitude of the stress generated by the deformation of the circuit side metal plate 3 during the heat cycle is determined by the deformation strain and the Young's modulus of the circuit side metal plate. Strain is determined by the coefficient of thermal expansion. The generated stress increases when the strain is large or when the Young's modulus is large. For this reason, if the Young's modulus exceeds a certain threshold value, it exceeds the bending strength of the ceramic, and cracks are generated. From the results of FIG. 3, when ΔE exceeds 70 GPa, the ceramic substrate cracks and grows significantly. On the contrary, it was found that cracks hardly occur at 70 GPa or less.
以上のことから、回路側金属板３及び放熱側金属板５とＮｉ-Ｐめっき層６のビッカース硬度差ΔＨｖが３３０≦ΔＨｖ≦５００の範囲に制御することで第一のはんだ層２、第二のはんだ層８に発生する熱応力の大きさを制御でき、さらにヤング率の差ΔＥの範囲を０≦ΔＥ≦７０ＧＰａにすることで、セラミックス基板４に働く熱応力を制御することができる。このようにビッカース硬度差ΔＨｖとヤング率の差ΔＥの範囲を両立することではんだの接合信頼性が向上する。
From the above, the
はんだの接合信頼性を向上させるには、はんだ層を厚くすることも効果的である。しかし、はんだの熱伝導率は約４０Ｗ/ｍＫと比較的小さいため、はんだ層が厚過ぎると熱抵抗率を増加させ放熱効率を低下させる。薄過ぎるはんだ層では接合信頼性が不十分である。そこで第一のはんだ層２でははんだ厚さｆを０．０５〜０．２ｍｍとし、第二のはんだ層８でははんだ厚さｇを０．１〜０．４ｍｍとし且つ第一のはんだ層２に比べ第二のはんだ層８の方を厚くすることではんだの接合信頼性を向上させ、かつ半導体モジュールの放熱効率の低下を抑制した。
In order to improve the solder joint reliability, it is also effective to increase the thickness of the solder layer. However, since the thermal conductivity of the solder is relatively small at about 40 W / mK, if the solder layer is too thick, the thermal resistivity is increased and the heat dissipation efficiency is lowered. If the solder layer is too thin, the bonding reliability is insufficient. Therefore, in the
放熱ベース板７の厚さが厚過ぎると熱膨張による歪が大きくなり、第二のはんだ層８の受ける歪が大きくなる。また放熱ベース板７の厚さが薄過ぎると、回路基板９との接合により反りが大きくなり、放熱ベース板７を機器に接合できなくなったり、接合箇所に空隙が発生し放熱効率を低下させる。そこで、放熱ベース板７の厚さＴを２〜５ｍｍにすることで、はんだの接合性を向上させ、かつ半導体モジュールの放熱効率の低下を抑制できる。 If the thickness of the heat radiating base plate 7 is too thick, distortion due to thermal expansion increases, and the distortion received by the second solder layer 8 increases. On the other hand, if the thickness of the heat dissipation base plate 7 is too thin, warping increases due to the bonding with the circuit board 9, and the heat dissipation base plate 7 cannot be bonded to the device, or a gap is generated at the bonded portion, thereby reducing the heat dissipation efficiency. Therefore, by setting the thickness T of the heat dissipation base plate 7 to 2 to 5 mm, it is possible to improve solderability and to suppress a decrease in heat dissipation efficiency of the semiconductor module.
以下に示す実施例、比較例にについて、−４０℃で１５分〜＋１２５℃で１５分の冷熱サイクル試験を３０００サイクルまで行い、３０００サイクル後の第一のはんだ層２および第二のはんだ層８に発生したボイドを超音波探査映像装置（日立建機ファインテック（株）ｍｉ−ｓｃｏｐｅ．ｅｘｌａ）で観察し、ボイド率（第一のはんだ層では、100×（ボイドの面積／第一のはんだ層面積）（％）、第二のはんだ層では、100×（ボイドの面積／第二のはんだ層面積）（％）を算出した。さらに、ボイド率変化量（％）＝（3000サイクル後のボイド率）−（試験前のボイド率）を計算し、第一のはんだ層および第二のはんだ層の界面の破損や剥離の判定をした。ここで、第一のはんだ層のボイド率変化量が２％以上で破損と認定し、第二のはんだ層のボイド率変化量が２０％以上で破損と判定した。第一のはんだ層２、第２のはんだ層８は、冷熱サイクル試験により熱膨張率の差から発生する歪を繰り返し受ける。そのためはんだ層にはクラックが発生、成長してボイドとなる。ボイドがはんだ層に発生すると半導体素子１と回路側金属板３との接合強度、放熱側金属板５と放熱ベース板７との接合強度を低下させる。また、ボイドが発生するとボイドでの熱伝導率が低下するので熱抵抗が増加し半導体モジュールの性能を低下させる。そこで、冷熱サイクル試験による、第一および第二のはんだ層の劣化度合いの指標としてボイド率変化量を求めた。
About the Example and comparative example which are shown below, the thermal cycle test for 15 minutes at -40 degreeC to 15 minutes at +40 degreeC is performed to 3000 cycles, and the
冷熱サイクル試験で発生する、セラミックス基板中のクラックの長さは、以下のように測定した。冷熱サイクル試験を３０００サイクルまで行い、３０００サイクル後に回路基板９の回路側金属板３とろう材をエッチングで除去し、超音波探査映像装置でクラックを観察し、その画像からクラック長さを測定した。
銅板のビッカース硬度は、セラミックス基板４にろう材接合された回路側金属板及び放熱側金属板ともに、荷重２０ｇで、ビッカース圧子（対面角１３６°）を押し込み圧痕を形成し、それを１０００倍に拡大し、圧痕の対角線長さを測定して求めた。また、めっき層のビッカース硬度は、回路側金属板及び放熱側金属板に形成されためっき層について、荷重１０ｇで圧痕を形成し、それを１０００倍に拡大して、銅板と同様に測定して求めたものである。そして、めっき層の硬度は、めっき液のりん濃度を５〜１５ｗｔ％の範囲にすることで、Ｈｖ＝３８０〜５４０に制御した。
The length of the crack in the ceramic substrate generated in the cooling / heating cycle test was measured as follows. The thermal cycle test was conducted up to 3000 cycles, and after 3000 cycles, the circuit side metal plate 3 and the brazing material of the circuit board 9 were removed by etching, the cracks were observed with an ultrasonic exploration imaging device, and the crack length was measured from the images. .
The Vickers hardness of the copper plate is 1000 times that of the circuit side metal plate and the heat radiating side metal plate joined to the ceramic substrate 4 by pressing the Vickers indenter (face-to-face angle 136 °) with a load of 20 g. Enlarged and determined by measuring the diagonal length of the indentation. In addition, the Vickers hardness of the plating layer is measured in the same manner as the copper plate by forming an indentation with a load of 10 g on the plating layer formed on the circuit side metal plate and the heat radiating side metal plate and expanding it 1000 times. It is what I have sought. And the hardness of the plating layer was controlled to Hv = 380 to 540 by setting the phosphorus concentration of the plating solution in the range of 5 to 15 wt%.
表１に本発明の実施例を示す。実施例Ｎｏ．１〜９では、回路側金属板（放熱側金属板も同様）のビッカース硬度をＨｖ＝４０〜５０となし、Ｎｉ-Ｐめっき層のビッカース硬度をＨｖ＝３８０〜５４０の範囲に入るようにし、両者のビッカース硬度差ΔＨｖ＝３３０〜５００とした。その結果、第一のはんだ層ボイド率を１〜１．９％になり、また第二のはんだ層のボイド率が１．４〜１９．３％となり、はんだクラックの発生はそれぞれ、２％以下と２０％以下となり良好であった。また、回路側金属板（放熱側金属板も同様）のヤング率を１００〜１３０ＧＰａとなし、Ｎｉ-Ｐめっき層のヤング率を、Ｐ濃度を６〜１２ｗｔ％の範囲にして６０〜６７ＧＰａとすることで、両者のヤング率の差ΔＥ＝３３〜７０ＧＰａの範囲となった。その結果、セラミック基板のクラック長は０μｍであり、セラミックス基板でのクラック発生は無く良好であった。 Table 1 shows examples of the present invention. Example No. 1-9, the Vickers hardness of the circuit side metal plate (similar to the heat dissipation side metal plate) is Hv = 40-50, the Vickers hardness of the Ni-P plating layer is in the range of Hv = 380-540, Both Vickers hardness differences ΔHv = 330-500. As a result, the void ratio of the first solder layer is 1 to 1.9%, the void ratio of the second solder layer is 1.4 to 19.3%, and the occurrence of solder cracks is 2% or less, respectively. It was 20% or less. Further, the Young's modulus of the circuit side metal plate (similar to the heat dissipation side metal plate) is 100 to 130 GPa, and the Young's modulus of the Ni—P plating layer is 60 to 67 GPa with the P concentration in the range of 6 to 12 wt%. Thus, the difference between the Young's moduli ΔE = 33 to 70 GPa. As a result, the crack length of the ceramic substrate was 0 μm, and no crack was generated in the ceramic substrate, which was good.
次に、表２に比較例を示す。Ｎｏ．１０、１５、２０では、硬度差ΔＨｖが３２０、３００、２２０であるために、第一のはんだ層のボイド率が２％より大きくなり、不良であった。
Ｎｏ．１１、１２、１３、１４では、硬度差ΔＨｖが、５１０、５２０、５２５となり５００以上であったために、第二のはんだ層のボイド率が２０％以上となり不良であった。
Ｎｏ．１６、１７、１８、２１では、ΔＨｖが２９０、３２０、３１０、２２０と３００以下であったために、第一のはんだ層のボイド率が２％より大きくなる。さらに、ΔＥが７１、７３、８１、７７ＧＰａと７０ＧＰａよりも大きいため、セラミックス基板にクラックが発生した。
Ｎｏ．１９では、ΔＨｖが５１０、ΔＥが９１ＧＰａとなり、第二のはんだ層のボイド率は、２０．３％、クラック長が１．０μｍとなり不良である。
Ｎｏ．２２では、ΔＥが７１ＧＰａとなり、セラミックス基板のクラック長が０．２μｍ発生した。以上の比較例はいずれも不良判定であった。
Table 2 shows a comparative example. No. In 10, 15, and 20, since the hardness difference ΔHv was 320, 300, and 220, the void ratio of the first solder layer was larger than 2%, which was defective.
No. In 11, 12, 13, and 14, the hardness difference ΔHv was 510, 520, and 525, which was 500 or more, so the void ratio of the second solder layer was 20% or more, which was poor.
No. In 16, 17, 18, and 21, since ΔHv was 290, 320, 310, 220, and 300 or less, the void ratio of the first solder layer was greater than 2%. Furthermore, since ΔE was larger than 71, 73, 81, 77 GPa and 70 GPa, cracks occurred in the ceramic substrate.
No. In No. 19, ΔHv is 510, ΔE is 91 GPa, the void ratio of the second solder layer is 20.3%, and the crack length is 1.0 μm, which is not good.
No. In No. 22, ΔE was 71 GPa, and the crack length of the ceramic substrate was 0.2 μm. The above comparative examples were all defective.
電動自動車、ハブリッド自動車、鉄道車両、電力、産業用インバータおよびコンバータなど大電流、高電圧を制御するパワーデバイスの分野で利用でき、パワー半導体モジュール（例えばＩＧＢＴモジュール）用の回路基板などが用途として挙げられる。 It can be used in the field of power devices that control large currents and high voltages such as electric vehicles, hybrid vehicles, railway vehicles, electric power, industrial inverters and converters, and circuit boards for power semiconductor modules (for example, IGBT modules) are listed as applications. It is done.
１：半導体素子
２：第一のはんだ層
３：回路側金属板
４：セラミックス基板
５：放熱側金属板
６：めっき層（膜）
７：放熱ベース板
８：第二のはんだ層
９：回路基板
１０：窒化珪素配線基板
ｆ：はんだ厚さ
ｇ：はんだ厚さ
Ｔ：放熱ベース板厚さ
1: Semiconductor element 2: First solder layer 3: Circuit side metal plate 4: Ceramic substrate 5: Heat radiation side metal plate 6: Plating layer (film)
7: heat dissipation base plate 8: second solder layer 9: circuit board 10: silicon nitride wiring substrate f: solder thickness g: solder thickness T: heat dissipation base plate thickness
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009059001A JP5392901B2 (en) | 2009-03-12 | 2009-03-12 | Silicon nitride wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009059001A JP5392901B2 (en) | 2009-03-12 | 2009-03-12 | Silicon nitride wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010212538A true JP2010212538A (en) | 2010-09-24 |
| JP5392901B2 JP5392901B2 (en) | 2014-01-22 |
Family
ID=42972394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009059001A Active JP5392901B2 (en) | 2009-03-12 | 2009-03-12 | Silicon nitride wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5392901B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013018504A1 (en) * | 2011-08-04 | 2013-02-07 | 三菱電機株式会社 | Semiconductor device and method for producing same |
| US9640453B2 (en) | 2013-02-26 | 2017-05-02 | Mitsubishi Electric Corporation | Power semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081141A (en) * | 2005-09-14 | 2007-03-29 | Nippon Steel Materials Co Ltd | Cu core ball and manufacturing method therefor |
| JP2007152385A (en) * | 2005-12-05 | 2007-06-21 | Hitachi Ltd | High temperature solder, high temperature solder paste material and power semiconductor equipment using the same |
-
2009
- 2009-03-12 JP JP2009059001A patent/JP5392901B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081141A (en) * | 2005-09-14 | 2007-03-29 | Nippon Steel Materials Co Ltd | Cu core ball and manufacturing method therefor |
| JP2007152385A (en) * | 2005-12-05 | 2007-06-21 | Hitachi Ltd | High temperature solder, high temperature solder paste material and power semiconductor equipment using the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013018504A1 (en) * | 2011-08-04 | 2013-02-07 | 三菱電機株式会社 | Semiconductor device and method for producing same |
| JP5627789B2 (en) * | 2011-08-04 | 2014-11-19 | 三菱電機株式会社 | Semiconductor device and manufacturing method thereof |
| DE112012003228B4 (en) | 2011-08-04 | 2021-08-12 | Mitsubishi Electric Corporation | Semiconductor device and method of manufacturing the same |
| US9640453B2 (en) | 2013-02-26 | 2017-05-02 | Mitsubishi Electric Corporation | Power semiconductor device |
| US9887142B2 (en) | 2013-02-26 | 2018-02-06 | Mitsubishi Electric Corporation | Power semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5392901B2 (en) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6359455B2 (en) | Semiconductor circuit board, semiconductor device using the same, and method for manufacturing semiconductor circuit board | |
| JP6319643B2 (en) | Ceramics-copper bonded body and method for manufacturing the same | |
| JP5186719B2 (en) | Ceramic wiring board, manufacturing method thereof, and semiconductor module | |
| JP4893096B2 (en) | Circuit board and semiconductor module using the same | |
| JP6687109B2 (en) | Substrate for power module | |
| JP2008227336A (en) | Semiconductor module, circuit board used therefor | |
| JP2013229579A (en) | Substrate for power module, substrate for power module having heat sink, and power module | |
| JP2008041752A (en) | Semiconductor module, and radiation board for it | |
| JP4893095B2 (en) | Circuit board and semiconductor module using the same | |
| WO2003046981A1 (en) | Module structure and module comprising it | |
| JP2011124585A (en) | Ceramic wiring board and manufacturing method and semiconductor module of the same | |
| JP4699822B2 (en) | Manufacturing method of semiconductor module | |
| JP2008147308A (en) | Circuit board and semiconductor module having same | |
| JP5218621B2 (en) | Circuit board and semiconductor module using the same | |
| JP2014112732A (en) | Substrate for power module with heat sink and power module | |
| JP5370460B2 (en) | Semiconductor module | |
| JP2008198706A (en) | Circuit board, method for manufacturing the same, and semiconductor module using the same | |
| JP4104429B2 (en) | Module structure and module using it | |
| JP2009088330A (en) | Semiconductor module | |
| JP2004022973A (en) | Ceramic circuit board and semiconductor module | |
| JP6819299B2 (en) | Joined body, substrate for power module, manufacturing method of joined body and manufacturing method of substrate for power module | |
| JP5392901B2 (en) | Silicon nitride wiring board | |
| JP2008147307A (en) | Circuit board and semiconductor module having same | |
| JP2008147309A (en) | Ceramic substrate and semiconductor module using the same | |
| JP4941827B2 (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120903 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121207 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131011 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5392901 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |