JP2008227336A - Semiconductor module, circuit board used therefor - Google Patents
Semiconductor module, circuit board used therefor Download PDFInfo
- Publication number
- JP2008227336A JP2008227336A JP2007066174A JP2007066174A JP2008227336A JP 2008227336 A JP2008227336 A JP 2008227336A JP 2007066174 A JP2007066174 A JP 2007066174A JP 2007066174 A JP2007066174 A JP 2007066174A JP 2008227336 A JP2008227336 A JP 2008227336A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal
- metal heat
- solder layer
- semiconductor module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本発明は、主に大電力で動作する半導体チップを搭載する半導体モジュール、およびこれに用いられる回路基板の構造に関する。また、この回路基板の製造方法に関する。 The present invention mainly relates to a semiconductor module on which a semiconductor chip that operates with high power is mounted, and a structure of a circuit board used therefor. Moreover, it is related with the manufacturing method of this circuit board.
近年、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール（例えばＩＧＢＴモジュール）が用いられている。こうした半導体モジュールには、電気的絶縁性と熱伝導率が高く、機械的強度の高い回路基板に半導体チップが接合された形態のものが用いられる。この構造の一例の断面図を図１１に示す。ここで、この半導体モジュール５１においては、回路基板５２と半導体チップ５３とが第１のはんだ層５４により接合される。回路基板５２は、セラミックス基板５５とその両側に接合された金属回路板５６、金属放熱板５７とからなり、金属回路板５６とセラミックス基板５５間、および金属放熱板５７とセラミックス基板５５間は、ろう材（図示せず）により強固に接合される。金属回路板５６は配線となるパターンをなして形成され、この上にはんだ層５４を介して半導体チップ５３が接合される。金属放熱板５７はこの回路基板５２の放熱性を高めるためにセラミックス基板５５のほぼ全面にわたり形成される。セラミックス基板５５は例えば熱伝導率が大きく、電気的絶縁性と強度に優れた窒化珪素セラミックスであり、金属回路板５６と金属放熱板５７は共に銅やアルミニウム等の熱伝導率の大きな金属で形成される。また、半導体チップ５３の反対側には、さらにこの放熱性を高めるために、金属放熱板５７に放熱部材５８が第２のはんだ層５９により接合される。放熱部材５８はこの半導体モジュール５１における支持基板ともなり、例えば銅および／またはアルミニウムで形成される。ここで、セラミックス基板５５と金属回路板５６との接合、およびセラミックス基板５５と金属放熱板５７との接合には、接合強度は高いが接合に高温（６００℃以上）を要するろう付けが用いられる。一方、半導体チップ５３が高温には耐えられないために、半導体チップ５３と金属回路板５６との接合には、接合強度は弱いが接合に高温（３５０℃よりも高い温度）を必要としないはんだが用いられている。金属放熱板５７と放熱部材５８との接合は回路基板５２に半導体チップ５３を接合した後、又はこの接合と同時に行われるため、同様にはんだが用いられる。
In recent years, power semiconductor modules (for example, IGBT modules) capable of high voltage and large current operation have been used as inverters for electric vehicles. As such a semiconductor module, a semiconductor module is used in which a semiconductor chip is bonded to a circuit board having high electrical insulation and thermal conductivity and high mechanical strength. A cross-sectional view of an example of this structure is shown in FIG. Here, in the
こうした半導体モジュール５１を含む装置がＯＮとなっている場合、半導体チップ５３が自己の発熱によって高温になる。一方、この半導体モジュール５１を含む装置がＯＦＦの場合には、この発熱はなくなるため、半導体チップ５３は冷却水温またはモジュールが曝される雰囲気温度と等しくなる。従って、通常の使用において、この半導体モジュール５１は、多数回の冷熱サイクルにさらされる。この半導体モジュール５１を構成する構成要素の室温での熱膨張係数は、例えば、半導体チップ５３を構成するシリコンでは３．０×１０−６／Ｋ、セラミックス基板５５を構成する窒化ケイ素は３．０×１０−６／Ｋ以下、金属回路板５６、金属放熱板５７を構成する銅は１６．７×１０−６／Ｋ程度と異なる。このため、これらを接合した場合、この冷熱サイクルに際しては、この熱膨張差に起因した反りが半導体モジュール５１に発生する。また、この反りの大きさや方向は、このサイクル中で変化する。この反りに際して、以上の構成の中で最も機械的強度が小さなはんだ接合部（第１のはんだ層５４、第２のはんだ層５９）に亀裂進展や剥離が進行することがある。特に、面積が大きな第２のはんだ層５９においては、冷熱サイクルによる反り量が大きいため金属放熱板の端部から亀裂が発生し、これが内部に向かって進展することにより剥離する場合が多い。従って、こうした大電力の半導体モジュールにおいては、放熱性の高さと、冷熱サイクルに対する耐久性の高さが同時に要求される。
When the device including such a
はんだ層の厚さを厚くしてはんだ層に生じるせん断歪を小さくすることが、接合部の亀裂進展を抑制するためには有効である。しかしながら、はんだの熱伝導率は高くても３０〜４０Ｗ／ｍ／Ｋ程度であり、金属回路板、金属放熱板やセラミックス基板よりもはるかに小さいため、はんだ層を厚くすれば回路基板のモジュールの熱抵抗が大きくなり放熱性は悪くなる。また、前述のような熱伝導率の大きなはんだ材料を得ることは困難である。従って、回路基板、または半導体モジュールにおける放熱性の高さと耐久性を両立させることは困難であった。 Increasing the thickness of the solder layer to reduce the shear strain generated in the solder layer is effective in suppressing crack propagation at the joint. However, the thermal conductivity of solder is about 30 to 40 W / m / K at the highest, and is much smaller than metal circuit boards, metal heat sinks and ceramic substrates. Thermal resistance increases and heat dissipation becomes worse. Also, it is difficult to obtain a solder material having a large thermal conductivity as described above. Therefore, it has been difficult to achieve both high heat dissipation and durability in a circuit board or semiconductor module.
このために、はんだ接合部（はんだ層）への応力集中を抑制し、はんだ接合部の破断を抑制して信頼性を向上させた構造が各種提案されている。例えば、特許文献１では、接合された金属放熱板において、セラミックス基板と接合されていない部分の厚さを部分的に薄くすることが記載されている。また、特許文献２には、金属回路板および金属放熱板の外周部に段差を設けた構造が記載され、特許文献３には、金属回路板に部分的に溝等を設けた構造が記載されている。これらの構造では、段差部や溝部に応力を集中させ、はんだ層に応力が集中しない構成としている。また、特許文献４には、はんだ層の厚さ、金属回路板や金属放熱板の厚さを最適化する事により回路基板全体に加わる応力を調整し、はんだ層に加わる機械的歪みを最小限にすることが記載されている。これにより、はんだ層の破断がしにくい回路基板が得られた。
For this reason, various structures have been proposed in which the concentration of stress on the solder joint (solder layer) is suppressed, the fracture of the solder joint is suppressed, and the reliability is improved. For example,
しかしながら、特許文献１〜３に記載の技術においては、接合部（はんだ層）への応力集中を防止するということが主眼となっている。このため、代わりにはんだ層以外の構成要素に対してこの応力が集中し、その構成要素が壊れやすくなることは避けられない。例えば、特許文献１に記載の技術においては、部分的に薄くされた金属放熱板が接するセラミックス基板の耐久性に問題が出る。また、特許文献２、３に記載の方法では金属回路板の外周の段差部や溝部が破断しやすくなる。はんだ接合部が破断する場合よりもこれらの部分が破断する方が半導体モジュールの動作自体に対する影響は小さいものの、回路基板が部分的に壊れるという点では変わらないため、信頼性に対してはやはり好ましくない影響がある。また、例えば特許文献２における図３のように、はんだ層の断面形状に２７０°の角度、あるいはこれよりも大きな角度をもつ箇所が存在すると、その箇所からクラックを生じやすい。
However, in the techniques described in
一方、特許文献４に記載の技術においては、具体的には、例えばはんだ層の厚さを厚くしたり、金属放熱板を厚くすることが記載されているが、これらにより回路基板の放熱性は低くなる。従って、耐久性と放熱性を両立させた構造を得ることは困難であることは明らかである。 On the other hand, in the technique described in Patent Document 4, specifically, for example, it is described that the thickness of the solder layer is increased or the metal heat dissipation plate is increased. Lower. Therefore, it is clear that it is difficult to obtain a structure that achieves both durability and heat dissipation.
従って、高い放熱性と冷熱サイクルに対する高い耐久性を兼ね備えた半導体モジュールおよびこれに使用される回路基板を得ることは困難であった。 Therefore, it has been difficult to obtain a semiconductor module having high heat dissipation and high durability against a heat cycle and a circuit board used therefor.
本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。 The present invention has been made in view of such problems, and an object thereof is to provide an invention that solves the above problems.
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
請求項１記載の発明の要旨は、セラミックス基板の両面に金属回路板および金属放熱板がそれぞれ形成された回路基板上に半導体チップが搭載され、前記金属放熱板がはんだ層を介して放熱部材に接合されてなる半導体モジュールであって、前記金属放熱板における前記放熱部材と接する側の面が、前記放熱部材側に凸の曲面形状となっており、前記はんだ層はその厚さが前記金属放熱板の中央部で薄く、端部で厚いことを特徴とする半導体モジュールに存する。
請求項２記載の発明の要旨は、前記金属放熱板の厚さが、中央部で厚く、端部で薄いことを特徴とする請求項１に記載の半導体モジュールに存する。
請求項３記載の発明の要旨は、前記セラミックス基板の金属放熱板側の面が金属放熱板側に凸の曲面形状であることを特徴とする請求項１または２に記載の半導体モジュールに存する。
請求項４記載の発明の要旨は、前記セラミック基板の厚さが、中央部で厚く、端部で薄いことを特徴とする請求項３に記載の半導体モジュールに存する。
請求項５記載の発明の要旨は、前記回路基板が前記放熱部材側に凸形状となる反りを有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体モジュールに存する。
請求項６記載の発明の要旨は、セラミックス基板の両面に金属回路板および金属放熱板がそれぞれ形成された回路基板上に半導体チップが搭載され、前記金属放熱板がはんだ層を介して放熱部材に接合されてなる半導体モジュールであって、前記放熱部材における前記金属放熱板と接する側の面において、前記金属放熱板の端部と相対する箇所にＶ字形状の溝が設けられていることを特徴とする半導体モジュールに存する。
請求項７記載の発明の要旨は、セラミックス基板の両面に金属回路板および金属放熱板がそれぞれ形成された回路基板上に半導体チップが搭載され、前記金属放熱板がはんだ層を介して放熱部材に接合されてなる半導体モジュールであって、前記金属放熱板における前記放熱部材と接する側の面において、外周部が面取り加工され、前記はんだ層は前記加工面を覆うフィレット部を有することを特徴とする半導体モジュールに存する。
請求項８記載の発明の要旨は、セラミックス基板の両面に金属回路板および金属放熱板がそれぞれ形成された回路基板であって、前記金属放熱板における、前記セラミックス基板に接する面と反対側の面が、前記セラミックス基板側と反対側に凸の曲面形状となっていることを特徴とする回路基板に存する。
請求項９記載の発明の要旨は、前記金属放熱板の厚さが中央部で厚く、端部で薄いことを特徴とする請求項６に記載の回路基板に存する。
請求項１０記載の発明の要旨は、前記セラミックス基板における前記金属放熱板と接する側の面が、前記金属放熱板側に凸の曲面形状となっていることを特徴とする請求項６または７に記載の回路基板に存する。
請求項１１記載の発明の要旨は、前記セラミックス基板の厚さが、中央部で厚く、端部で薄いことを特徴とする請求項８乃至１０のいずれか１項に記載の回路基板に存する。
請求項１２記載の発明の要旨は、セラミックス基板の両面に金属回路板および金属放熱板がそれぞれ形成された回路基板であって、前記金属放熱板における前記セラミックス基板に接する面と反対側の面において、外周部が面取り加工されたことを特徴とする回路基板に存する。
In order to solve the above problems, the present invention has the following configurations.
The gist of the invention of
The gist of the invention according to
The gist of the invention described in
The gist of the invention described in claim 4 resides in the semiconductor module according to
The gist of the invention according to
The gist of the invention of
The gist of the invention described in claim 7 is that a semiconductor chip is mounted on a circuit board on which a metal circuit board and a metal heat sink are formed on both sides of a ceramic substrate, and the metal heat sink is attached to a heat dissipation member via a solder layer. In the semiconductor module joined, an outer peripheral portion is chamfered on a surface of the metal heat radiating plate in contact with the heat radiating member, and the solder layer has a fillet portion covering the processed surface. It exists in the semiconductor module.
The gist of the invention described in
The gist of the invention according to
The gist of the invention described in
The gist of the invention described in
The gist of the invention of
本発明は以上のように構成されているので、高い放熱性と、冷熱サイクルに対する高い耐久性を兼ね備えた半導体モジュールを得ることができる。 Since this invention is comprised as mentioned above, the semiconductor module which has high heat dissipation and high durability with respect to a thermal cycle can be obtained.
以下、本発明について具体的な実施形態を示しながら説明する。ただし、本発明はこれらの実施形態に限定されるものではない。 The present invention will be described below with reference to specific embodiments. However, the present invention is not limited to these embodiments.
（第１の実施の形態）
第１の実施の形態に係る半導体モジュールの断面図が図１である。この半導体モジュール１においては、回路基板２と半導体チップ３とが第１のはんだ層４により接合される。回路基板２は、セラミックス基板５とその両側に接合された金属回路板６、金属放熱板７とからなり、金属回路板６とセラミックス基板５間、および金属放熱板７とセラミックス基板５間は、ろう材（図示せず）により強固に接合されている。金属回路板６は配線となるパターンをなして形成され、この上に第１のはんだ層４を介して半導体チップ３が接合される。金属放熱板７はこの回路基板２の放熱性を高めるためにセラミックス基板５のほぼ全面にわたり形成される。また、半導体チップ３の反対側には、さらにこの放熱性を高めるために、放熱部材８が第２のはんだ層９により接合される。放熱部材８はこの半導体モジュール１における支持基板ともなる。
(First embodiment)
FIG. 1 is a cross-sectional view of the semiconductor module according to the first embodiment. In the
この半導体モジュール１を製造するにあたっては、まず、セラミックス基板５と金属回路板６、金属放熱板７を接合した回路基板２を製造する。次に、この回路基板２上に半導体チップ３を第１のはんだ層４により接合し、搭載する。次に、この半導体チップ３が搭載された回路基板２を放熱部材８に第２のはんだ層９により接合する。
In manufacturing the
ここで、半導体チップ３は例えばシリコンで形成されたＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のパワー半導体素子である。この半導体モジュール１が使用される際には、この半導体チップ３には大きな電流が流れるため、熱を発生する。回路基板２や放熱部材８はこの放熱を行なう。
Here, the
回路基板２において、セラミックス基板５は熱伝導率の高い絶縁材料で、例えば厚さが０．３２ｍｍ程度の厚さの窒化珪素セラミックス（熱伝導率：９０Ｗ／ｍ／Ｋ）である。金属回路板６は、この回路基板２における配線としての役割を果たすため、高い熱伝導率と低い電気抵抗率を兼ね備えた材料として銅（熱伝導率：３９０Ｗ／ｍ／Ｋ程度）またはアルミニウム（熱伝導率：２３０Ｗ／ｍ／Ｋ程度）およびこれらの合金が用いられ、配線となる所定のパターンをなしている。その厚さは、この半導体モジュール１における金属回路板６のパターン、大きさ、厚さ等を考慮した上で、充分な放熱特性が得られるべく、０．１〜３．０ｍｍの範囲から適宜選択される。金属放熱板７は、熱伝導率が高い材料として、金属回路板６と同じ材料が好ましく用いられ、その厚さは金属回路板６と同様に０．１〜３．０ｍｍとすることが好ましい。ただし、前記金属回路板と金属放熱板の厚さは、金属回路板のパターン形状にもよるが、一般には金属回路板と金属放熱板の厚さが同等か、または金属回路板のほうが、金属放熱板の厚さよりも厚くなるように用いられ、回路基板の反りが小さくなるように設計されている。金属放熱板７は放熱性と一般には反り量を小さくすることを目的として設けられるため、一般には金属回路板６よりも大きな面積をもち、セラミックス基板５のほぼ全面にわたり形成される。
In the
放熱部材８は放熱ベースおよびこの半導体モジュール１の基板となる。その材料としては、厚さが２〜５ｍｍ程度の銅またはアルミニウム板が用いられる。放熱部材８には、実際には冷却用のフィン形状があらかじめ形成されていたり、前記モジュールを更に別の金属板上にグリース等を介して接合し、用いられることがある。放熱部材８には、最終的に回路基板２を介して半導体チップ３から発生した熱が流入し、放熱部材８がこれを大気または冷却水へと放熱することにより、この半導体素子の温度（特にジャンクション温度）や半導体モジュール１全体の温度上昇が抑制される。
The
ここで、回路基板２において、セラミックス基板５と金属回路板６との接合、およびセラミックス基板５と金属放熱板７との接合には、接合強度の大きなろう付け、すなわちろう材を用いた接合が用いられる。この接合には高温（６００℃以上）を要する。ろう材としては、例えば銀（Ａｇ）−銅（Ｃｕ）−チタン（Ｔｉ）系の活性金属ろう材を用いることができ、７００℃以上でこれらを接合することができる。また、接合後のろう材の厚さは１０〜２０μｍ程度と金属回路板６等と比べて無視できる程度に薄い。このため、ろう材の熱伝導（熱抵抗）が問題になることはない。
Here, in the
このろう付け後に、不要なろう材を除去する工程と、必要に応じて電解または無電解めっき（Ｎｉ−Ｐ組成等）工程や、または防錆処理工程等を施し、回路基板の集合体を作製する。尚、金属回路板６の表面に対して、はんだ材質に対する濡れ性向上処理を施すこともできる。
After this brazing, an unnecessary brazing material is removed, and an electrolytic or electroless plating (Ni-P composition etc.) process or a rust prevention treatment process is performed as necessary to produce an assembly of circuit boards. To do. In addition, the wettability improvement process with respect to a solder material can also be given with respect to the surface of the
一方、半導体チップ３が高温には耐えられないために、半導体チップ３と金属回路板６との接合（第１のはんだ層４）には、接合に高温を必要としないはんだが用いられる。はんだとしては、例えば鉛（Ｐｂ）−スズ（Ｓｎ）系はんだ材、スズ（Ｓｎ）−銀（Ａｇ）−鉛（Ｐｂ）系はんだ材、ならびに昨今の環境対応を考慮したＰｂフリーのＳｎ−銀（Ａｇ）系、Ｓｎ−Ａｇ−銅（Ｃｕ）系、Ｓｎ−亜鉛（Ｚｎ）系、Ｓｎ−インジウム（Ｉｎ）系のはんだ材等を用いることができる。これらの接合に要する温度は２００〜４００℃程度と低温であるが、その接合強度は前記のろう材と比べて小さい。金属放熱板７と放熱部材８との接合は回路基板２に半導体チップ３を接合した後に行われるため、第２のはんだ層９にも同様のはんだ、例えば４０Ｐｂ−Ｓｎ等の共晶はんだが用いられる。また、これらのはんだ材料の熱伝導率は２０〜４０Ｗ／ｍ／Ｋ程度であり、セラミックス基板５、金属放熱板７等と比べて小さい。このため、はんだ層が厚いとその部分の熱抵抗が大きくなり、放熱性が悪くなる。
On the other hand, since the
この半導体モジュール１においては、第２のはんだ層９の厚さは、金属放熱板７の中央部で薄く、端部で厚くなっている（中央部、端部は共に図１における破線円内で示す）。これは、金属放熱板７の放熱部材８と接する側の表面形状を反映している。すなわち、この半導体モジュール１においては、この面は平坦ではなく、下側、すなわち放熱部材８側に凸の曲面形状となっている。一方、金属放熱板７におけるこの面と反対側の面は平坦となっている。金属放熱板７が加工のしやすい銅やアルミニウムまたはこれらの合金であれば、こうした形状とすることは、製造工程で述べたように圧延やプレス成形等の機械的手法により容易に形成可能である。この構成により、第２のはんだ層９の厚さを、例えば金属放熱板７の中央部で５０μｍ、端部で２００μｍといった構造とする事が可能である。
In this
この回路基板２を用いた半導体モジュール１が冷熱サイクルにさらされると、半導体チップ３（シリコン）、金属回路板６および金属放熱板７（銅）、セラミックス基板５（窒化珪素）の熱膨張係数の違いにより、反りを生じ、かつその反りの向きおよび大きさは冷熱サイクル中で変動する。このため、この半導体モジュール１において強度の小さなはんだ層に塑性歪みが蓄積されやすい。ここで、第１のはんだ層４はパターン化された金属回路板６に沿っているため、その幅や面積が小さいのに対して、第２のはんだ層９は、ほぼ回路基板１の全面にわたって存在しているため、特にその端部では大きな歪みとなる。従って、前記歪みによって第２のはんだ層９に亀裂が発生し進展する際には、まず端部のはんだ層から亀裂進展と剥離が発生して、これが中央へ進展することにより、全面的な破断が生ずる。これに対して、本発明の半導体モジュール１においては、やはり第２のはんだ層９の歪はその端部において最も大きいが、第２のはんだ層９の厚さが金属放熱板７の端部で厚くなっていることにより、第２のはんだ層９の単位厚さあたりの歪量は、はんだ層全体でほぼ均一になっており、この端部でのクラックの発生を抑制している。これにより、破断を抑制している。
When the
また、この半導体モジュール１においては、第２のはんだ層９において、例えば特許文献２における図３におけるはんだ層のように、角度が２７０°あるいはこれよりも大きな角度をもつ角部は存在しない。従って、角部からクラックが発生することがない。
Further, in the
一方、はんだ層９において、厚くなっている部分では熱伝導が悪くなる。ところが、この半導体モジュール１における熱の発生元となる半導体チップ３は、この回路基板２の端部には位置しておらず、中央付近に位置しており、この部分でのはんだ層９は端部より薄くなっている。従って、第２のはんだ層９の厚さが一様に薄い場合と比べて、回路基板２自身の放熱性は大差ない。すなわち、高い放熱性と信頼性を備える。
On the other hand, in the
従って、この半導体モジュール１は、高い耐久性と高い放熱性を兼ね備えたものとなる。
Therefore, the
（第２の実施の形態）
第２の実施の形態に係る半導体モジュール１１の断面図が図２である。この半導体モジュール１１は、回路基板１２、半導体チップ１３、第１のはんだ層１４、放熱部材１８、第２のはんだ層１９からなる。回路基板１２は、セラミックス基板１５、金属回路板１６、金属放熱板１７からなる。以上の各構成要素の材質や製造方法については、第１の実施の形態と同一であるため、説明は省略する。ここでは、セラミックス基板１５と金属放熱板１７の形状が第１の実施の形態と異なる。
(Second Embodiment)
FIG. 2 is a cross-sectional view of the
この半導体モジュール１１においても、第２のはんだ層１９は中央部で薄く、端部で厚くなっている。この形状とするため、この回路基板１２においては、セラミックス基板１５の金属放熱板１７と接する側の面（下面）の形状を平坦とせずに、下側、すなわち放熱部材側に凸の形状としている。一方、金属放熱板１７はどちらの面も平坦であるが、これがセラミックス基板１５にろう付けで接合される際に、セラミックス基板１５の下面に沿った形で接合時に弾塑性変形する。特に金属放熱板１７が無酸素銅板である場合、２００℃〜３００℃以上の温度に曝された際には軟化が進行し、セラミックス基板１５（窒化珪素）と比べて弾塑性変形しやすい。特に、金属放熱板１７の軟化温度がろう付け温度よりも低い場合には弾塑性変形しやすい。
Also in this
このセラミックス基板１５の製造方法について述べる。ここではこの材料として窒化珪素を用いる場合につき説明する。まず、窒化珪素粉末を主成分とする原料粉末に、酸化物系のマグネシア（ＭｇＯ）、イットリア（Ｙ２Ｏ３）のセラミックス焼結助剤粉末を加える。これに更に分散剤、粘結助剤、溶剤等を添加しボールミルで混合・粉砕し、所定粘度のスラリーを作製する。
A method for manufacturing the
次に、脱泡工程を経て、このスラリーの粘度を更に基準範囲内に調整し、その後シート成形法によりグリーンシート（以下ではシートと表現することがある）を作製する。このシート成形時の条件や治具を各種変更し、１枚のシート単体で用いたり、重ねたシートを圧着する積層工程により、焼結体サイズで厚さ０．１〜３．２ｍｍｔとなるように各種シートを作製する。この際、成形時の条件（バインダー成分や、送り乾燥条件等）や治具（ブレード形状等）を各種変更することで、シート中央部と端部とで厚みの異なるシートを作成することが可能である。 Next, through a defoaming step, the viscosity of the slurry is further adjusted within the reference range, and then a green sheet (hereinafter sometimes referred to as a sheet) is produced by a sheet forming method. Various conditions and jigs at the time of forming the sheet are changed, and a single sheet is used alone, or a lamination process in which the stacked sheets are pressure-bonded so that the sintered body size is 0.1 to 3.2 mm thick. Various sheets are prepared. At this time, by changing various molding conditions (binder components, feed drying conditions, etc.) and jigs (blade shape, etc.), it is possible to create sheets with different thicknesses at the center and end of the sheet. It is.
シート成形以外の方法で、セラミックス基板１５を上記の形状とすることは、例えば、平坦な窒化珪素セラミックス基板の片面を研磨加工することでも実現可能である。また、断面形状が凹となる研削砥石を用いた研削加工によっても実現できる。
Making the
この半導体モジュール１１においても、第１の実施の形態に係る半導体モジュールと同一の効果が得られる。すなわち、高い耐久性と高い放熱性を兼ね備える。
Also in this
（第３の実施の形態）
第３の実施の形態に係る半導体モジュールの断面図が図３である。この半導体モジュール２１は、回路基板２２、半導体チップ２３、第１のはんだ層２４、放熱部材２８、第２のはんだ層２９からなる。回路基板２２は、セラミックス基板２５、金属回路板２６、金属放熱板２７からなる。以上の各構成要素の材質や製造方法については、第１の実施の形態と同一であるため、説明は省略する。ここでは、第１の実施の形態とは金属放熱板２７と放熱部材２８の表面の形状が異なる。
(Third embodiment)
FIG. 3 is a cross-sectional view of the semiconductor module according to the third embodiment. The
この半導体モジュール２１においては、金属放熱板２７のどちらの面も平坦となっている。一方、放熱部材２８の表面において、金属放熱板２７の端部に相対する箇所にＶ字形状の溝３０が設けられている。溝３０が設けられているため、第２のはんだ層２９はこの部分で局所的に厚くなっている。また、図３に示すように、この溝３０内に第２のはんだ層２９が形成され、この部分で局所的に厚くなっている。また、第１の実施の形態と同様に、この場合においても、第２のはんだ層２９において、角度が２７０°あるいはこれよりも大きな角度をもつ角部は存在しない。従って、第１の実施の形態と同様の効果が得られる。また、この溝の形状は、正確なＶ字形状である必要はなく、第２のはんだ層２９に大きな角度をもつ角部が形成されない形状であればよい。例えば、半円よりも浅い円弧形状や、台形形状であってもよい。
In this
本実施の形態では、例えば、プレス成形による機械的手法で溝３０を形成することができる。プレス成形では溝の周囲にバリを生じないことが利点である。バリははんだ層中で亀裂の原因となるからである。切削加工や化学的エッチング手法を用いて溝３０を形成することもできる。特に切削加工時には極力バリが生じないように注意が必要である。
In the present embodiment, for example, the
この半導体モジュール２１においても、第１の実施の形態に係る半導体モジュールと同一の効果が得られる。すなわち、高い耐久性と高い放熱性を兼ね備える。
Also in this
（第４の実施の形態）
第４の実施の形態に係る半導体モジュール３１の断面図が図４である。この半導体モジュール３１は、回路基板３２、半導体チップ３３、第１のはんだ層３４、放熱部材３８、第２のはんだ層３９からなる。回路基板３２は、セラミックス基板３５、金属回路板３６、金属放熱板３７からなる。以上の各構成要素の材質や製造方法については、第１の実施の形態と同一であるため、説明は省略する。ここでは、第１の実施の形態とは金属放熱板３７の形状が異なる。
(Fourth embodiment)
FIG. 4 is a cross-sectional view of the
この回路基板３２において、金属放熱板３７における放熱部材３８と接する側の面（セラミックス基板３５と接する側の面と反対側の面）の外周端部３７ａが丸み加工されている。これにより、例えば銅厚０．５ｍｍｔの場合、この外周の角部に２００μｍ程度の曲率半径が付与されている。この丸み加工は、金属放熱板３７におけるこの面の全周にわたり行われていることが好ましい。第２のはんだ層３９は丸み加工された金属放熱板３７の外周端部３７ａを覆うフィレット３９ａを有する。フィレット３９ａにより第２のはんだ層３９は金属放熱板３７の両端部の間において端部の厚いはんだ層となる。丸み加工に代えて面取り加工を行っても良い。面取り角度は４５°でよいがそれに限定されない。
In this
この面取りや丸め加工は、例えば、金属放熱板３７をセラミックス基板３５にろう付け接合した後に行うが、どちらの場合も、金属放熱板３７のこの角部を機械的研磨または研削や、化学的に局所エッチングすることにより容易に行うことができる。また、この面取りまたは丸み加工部分で第２のはんだ層３９が局所的に厚くなればよいため、その形状の制御は特に厳密に行なう必要はない。
This chamfering or rounding process is performed, for example, after the metal
この加工が設けられた回路基板３２を用いた半導体モジュール３１においては、第２のはんだ層３９の厚さが金属放熱板３７の端部で厚くなる。従って、第１の実施の形態に係る半導体モジュールと同一の効果が得られる。また、金属放熱板の丸み加工部が、丸み加工が無い場合と比較して、はんだ接合の前記端部に塑性歪が蓄積され難い。すなわち、高い耐久性と高い放熱性を兼ね備える。
In the
（第５の実施の形態）
第５の実施の形態に係る半導体モジュール４１の断面図が図５である。この半導体モジュール４１は、回路基板４２、半導体チップ４３、第１のはんだ層４４、放熱部材４８、第２のはんだ層４９からなる。回路基板４２は、セラミックス基板４５、金属回路板４６、金属放熱板４７からなる。以上の各構成要素の材質や製造方法については、第１の実施の形態と同一であるため、説明は省略する。ここでは、第１の実施の形態とは回路基板４２の反り形状が異なる。
(Fifth embodiment)
FIG. 5 is a cross-sectional view of a
この回路基板４２は全体が下側、すなわち放熱部材４８側に凸の形状となって反っている。回路基板４２をこうした形状とすることは、例えば、第２のはんだ層４９を形成する温度（はんだの融点温度の近傍）での、回路基板単体の反り制御設計によってなされる。回路基板４２と放熱部材４８とを接合する前の回路基板４２は反り量ｈを有している。回路基板４２は金属回路板４６、セラミックス基板４５、金属放熱板４７からなるため全体としては見かけ上、金属とセラミックスの間の熱膨張率を有する。回路基板４２と放熱部材４８とをはんだ接合する際、溶融したはんだの熱により熱膨張率の小さい回路基板４２と熱膨張率の大きい放熱部材４８は加熱されて熱膨張するが、膨張量の差は第２のはんだ層４９が溶融している間はそれに吸収されて歪となって現れない。第２のはんだ層４９の温度が低下して融点に達すると第２のはんだ層４９は凝固して第２のはんだ層４９と金属放熱板４７との界面および第２のはんだ層４９と放熱部材４８との界面は固定される。さらに温度が低下すると熱膨張率の大きい放熱部材４８がより多く収縮するため回路基板４２には圧縮応力が作用する。その結果、回路基板４２と放熱部材４８とを接合した後の回路基板４２の反り量は接合前の反り量ｈより小さくなる。例えば、金属回路板４６と金属放熱板４７が同一材種の場合、金属放熱板４７の厚さを、金属回路板４６の厚さと同等か、それよりも大きくすることでこの反り量を制御してもよい。また、耐熱性のある銅合金を金属回路側に用いるか、または金属放熱板に用いる何れの構成においても、耐熱銅合金の厚さと他方に用いられる無酸素銅等の厚さをバランスよく構成させて反りを制御することも可能である。この場合、耐熱銅合金の厚さを、無酸素銅の厚さよりも薄くすることもできる。
The
この回路基板４２を用いることにより、第２のはんだ層４９は、中央部で薄く、端部で厚くなる。従って、第１の実施の形態に係る半導体モジュールと同一の効果が得られる。すなわち、高い耐久性と高い放熱性を兼ね備える。
By using this
この反り量は、図５に示す金属放熱板４８の端部での反り量をｈとすると、金属放熱板４７の幅をＤとすると、ｈが３００μｍ以下であることが好ましい（室温状態ではｈ／Ｄは５０μｍ／ｉｎｃｈ以内）。この値が３００μｍよりも大きいと、冷熱サイクルの比較的初期に第２のはんだ層４９に亀裂が生じやすくなる。また、端部ではんだ層が厚くなりすぎるため、放熱性が悪くなり、反りによりセラミックス基板４５が割れることがある。更には、半導体チップ４３および金属回路板４６の位置が本来の位置から大きくずれるためワイヤーボンディング不良（ワイヤーの密着強度不足）を招くことがある。
The amount of warpage is preferably 300 μm or less when the amount of warpage at the end of the
以下では本発明の実施例及び比較例について説明する。 Hereinafter, examples and comparative examples of the present invention will be described.
セラミックス基板としては、前記の窒化珪素セラミックス焼結体を用いた。この焼結体から、複数のセラミックス基板を切り出した。焼結体のサイズは、基板の取り数や基板厚さにもよるが、焼結後の厚さ０．３２ｍｍｔの場合には、現在最大で３００ｍｍ程度まで可能である。その後、レーザー加工により所望の形状にセラミックス基板を加工する。後述の実施例においては、回路基板単体で５０×５０ｍｍサイズの回路基板を４個取りで作製した。 As the ceramic substrate, the silicon nitride ceramic sintered body described above was used. A plurality of ceramic substrates were cut out from the sintered body. The size of the sintered body depends on the number of substrates and the thickness of the substrate, but when the thickness after sintering is 0.32 mmt, it can be up to about 300 mm at present. Thereafter, the ceramic substrate is processed into a desired shape by laser processing. In the examples described later, four circuit boards each having a size of 50 × 50 mm were produced by using a single circuit board.
次に、あらかじめ脱脂・焼結前にシート表面に塗布しておいたｈ−ＢＮ等の潤滑物質等を湿式ブラスト処理で基板表面の清浄化と平滑化を行った。この窒化珪素セラミックス基板の特性は、３点曲げ強度７００ＭＰａ以上、熱伝導率が９０Ｗ／ｍ／Ｋ以上、破壊靭性値が５ＭＰａ・ｍ１／２以上であった。ちなみにこの窒化珪素セラミックス基板については、焼結条件や助剤量や成分により熱伝導率が１２０Ｗ／ｍ／Ｋのものから６０Ｗ／ｍ／Ｋのものまで用途に応じて作製することが可能である。 Next, the substrate surface was cleaned and smoothed by wet blasting with a lubricating material such as h-BN that had been applied to the sheet surface before degreasing and sintering. The characteristics of this silicon nitride ceramic substrate were a three-point bending strength of 700 MPa or more, a thermal conductivity of 90 W / m / K or more, and a fracture toughness value of 5 MPa · m 1/2 or more. By the way, this silicon nitride ceramic substrate can be produced in accordance with the use from a thermal conductivity of 120 W / m / K to 60 W / m / K depending on sintering conditions, amount of auxiliary agent and components. .
金属回路板及び金属放熱板の材質は無酸素銅（ろう付熱処理後の降伏応力が２０ＭＰａ程度）である。ただし、実施例１９〜２１等においては、金属回路板に耐熱銅合金（ろう付熱処理後の降伏応力が１００ＭＰａ以上）を用いた。他の実施例における銅（金属回路板及び金属放熱板）の厚さは、一例として金属回路板は１．０ｍｍｔ、金属放熱板は厚さ０．８ｍｍｔまたは１．０ｍｍｔとした。窒化珪素セラミックス基板は厚さ０．３２ｍｍｔのものを用いた。板厚が中央と端部で異なる部材（金属放熱板およびセラミックス）を作製する場合には、中央部の板厚が前記板厚となるように各々調整し、端部が中央よりも薄くなるようにした。放熱部材としては、厚さ３ｍｍｔで、回路基板よりもサイズが大きい銅板（８０×６０ｍｍサイズ）を用いた。 The material of the metal circuit board and the metal heat sink is oxygen-free copper (yield stress after brazing heat treatment is about 20 MPa). However, in Examples 19 to 21 and the like, a heat resistant copper alloy (yield stress after brazing heat treatment was 100 MPa or more) was used for the metal circuit board. As an example, the thickness of copper (metal circuit board and metal heat sink) in other examples was 1.0 mmt for the metal circuit board and 0.8 mmt or 1.0 mmt for the metal heat sink. A silicon nitride ceramic substrate having a thickness of 0.32 mmt was used. When manufacturing members (metal heat sinks and ceramics) with different plate thicknesses at the center and at the ends, adjust the thickness so that the plate thickness at the center is equal to the plate thickness, so that the ends are thinner than the center. I made it. As the heat radiating member, a copper plate (80 × 60 mm size) having a thickness of 3 mmt and larger than the circuit board was used.
金属回路板、金属放熱板とセラミックス基板を接合する工程は、セラミックス基板もしくは前記金属板の表面に銀（Ａｇ）−銅（Ｃｕ）−チタン（Ｔｉ）系の活性金属ろう材を印刷し、７００℃以上でこれらを接合した。その後、金属回路板および金属放熱板をエッチング加工して個々の回路基板を形成した。このエッチング工程では、ろう付接合した金属板とセラミックス基板の接合体の金属板上に感光性レジストをラミネーションにより貼り付け、露光・現像処理の後、表裏の金属板表面に所望のレジストパターンを形成した。その後、塩化鉄溶液等を用いた湿式エッチングにより、金属板の不要部を除去して所望の金属回路パターン（金属回路板および金属放熱板）を同時に形成した。次に前記のレジストを除去し、洗浄・乾燥を行った。また回路基板の個片への分割は、その後に行った。 The step of joining the metal circuit board, the metal heat sink and the ceramic substrate is performed by printing an active metal brazing material of silver (Ag) -copper (Cu) -titanium (Ti) system on the surface of the ceramic substrate or the metal plate, 700 These were joined at a temperature of 0 ° C or higher. Thereafter, the metal circuit board and the metal heat sink were etched to form individual circuit boards. In this etching process, a photosensitive resist is laminated on the metal plate of the brazed and bonded metal plate and ceramic substrate, and a desired resist pattern is formed on the front and back metal plate surfaces after exposure and development. did. Thereafter, unnecessary portions of the metal plate were removed by wet etching using an iron chloride solution or the like, and a desired metal circuit pattern (metal circuit plate and metal heat dissipation plate) was simultaneously formed. Next, the resist was removed, and cleaning and drying were performed. Moreover, the division | segmentation into the piece of a circuit board was performed after that.
はんだ層としては厚みが０．１〜０．２ｍｍｔのシートを各種組み合わせて使用した。第１のはんだ接合層の材質にはＳｎ−３Ａｇ−１．５Ｐｂ組成、第２のはんだ接合層には４０Ｐｂ−Ｓｎ組成のはんだシートを用い、いずれもリフロー炉を用いて各々３５５℃および２３５℃で別々に接合した。ここで、第２のはんだ層に用いたシートには５０μｍサイズのニッケル（Ｎｉ）ボールを予め添加してある。はんだ層による接合は、第１のはんだ接合層、第２のはんだ接合層の順で行った。また、必用に応じて回路基板または半導体素子に荷重を印加し、はんだ接合層の厚さを調整した。以下では、特に記載しない限り、第１のはんだ層の厚さは実測で０．１５ｍｍ以下であり、かつ一様な厚さであった。 As the solder layer, various combinations of sheets having a thickness of 0.1 to 0.2 mmt were used. An Sn-3Ag-1.5Pb composition is used for the material of the first solder joint layer, and a solder sheet having a 40Pb-Sn composition is used for the second solder joint layer, both of which are 355 ° C. and 235 ° C. using a reflow furnace, respectively. Were joined separately. Here, a nickel (Ni) ball having a size of 50 μm is added in advance to the sheet used for the second solder layer. The joining by the solder layer was performed in the order of the first solder joining layer and the second solder joining layer. Moreover, the load was applied to the circuit board or the semiconductor element as necessary, and the thickness of the solder joint layer was adjusted. In the following description, unless otherwise specified, the thickness of the first solder layer was 0.15 mm or less in actual measurement, and was a uniform thickness.
金属回路板に形成した回路パターンは、平板を３分割したパターンを採用し、その内の２つのパターン上にのみ半導体チップを各々１個ずつ実装した。その後、この半導体モジュールとＰＰＳ樹脂ケースを接着した。尚、前記ケースの端子と半導体素子および金属回路パターンを電気的に接続するボンディングワイヤーには、太さ０．３ｍｍ径のアルミワイヤーを用いて超音波接合した。 As the circuit pattern formed on the metal circuit board, a pattern obtained by dividing the flat plate into three parts was adopted, and one semiconductor chip was mounted on each of only two patterns. Thereafter, the semiconductor module and the PPS resin case were bonded. The bonding wire for electrically connecting the terminal of the case, the semiconductor element, and the metal circuit pattern was ultrasonically bonded using an aluminum wire having a diameter of 0.3 mm.
このようにして作製した半導体モジュールを雰囲気温度が２５℃→−４０℃→１２５℃→−４０℃を１サイクルとした冷熱サイクル（冷熱衝撃試験）試験装置に投入し、所定サイクル後の第１および第２のはんだ層の亀裂進展に対応するボイド率の増加を超音波顕微鏡を用いて評価した。反り測定は３次元レーザー測定装置または断面観察から評価した。第１のはんだ層、第２のはんだ層の厚みはこの半導体モジュールを切断した後の断面観察で評価した。また、半導体チップ側から放熱部材の裏面までの熱抵抗を測定した。ここで、熱抵抗としては、半導体チップ下面から放熱部材の下面までの値を、（（半導体チップ通電後の温度）−（半導体チップ通電前の温度））／（投入電力）として計算した。この熱抵抗についても、初期の値と、熱サイクル印加後の値を測定し、その増加率を調べた。ここで、７００サイクル印加後の熱抵抗値の増加率が３０％以上の場合を不合格としたが、これは、第２のはんだ層におけるボイド増加率が２０％以上である場合に対応していた。 The semiconductor module produced in this way is put into a thermal cycle (cooling thermal shock test) test apparatus in which the ambient temperature is 25 ° C. → −40 ° C. → 125 ° C. → −40 ° C. as one cycle. An increase in the void ratio corresponding to the crack growth of the second solder layer was evaluated using an ultrasonic microscope. Warpage measurement was evaluated from a three-dimensional laser measuring device or cross-sectional observation. The thicknesses of the first solder layer and the second solder layer were evaluated by cross-sectional observation after cutting the semiconductor module. Moreover, the thermal resistance from the semiconductor chip side to the back surface of the heat dissipation member was measured. Here, as the thermal resistance, a value from the lower surface of the semiconductor chip to the lower surface of the heat dissipation member was calculated as ((temperature after energization of the semiconductor chip) − (temperature before energization of the semiconductor chip)) / (input power). Regarding the thermal resistance, the initial value and the value after application of the thermal cycle were measured, and the increase rate was examined. Here, the case where the increase rate of the thermal resistance value after application of 700 cycles was 30% or more was rejected, but this corresponds to the case where the void increase rate in the second solder layer is 20% or more. It was.
まず、第１の実施の形態として示した構造の回路基板及び半導体モジュールを製造し、上記の評価を行った。ここで、実施例１〜４として、底面を曲面として中心部と端部でその厚さを変えた金属放熱板を用いることにより、第２のはんだ層の厚さを端部で厚くした半導体モジュールを作成した。また、比較例１として、中心部と端部で金属放熱板の厚さの差を０．０５ｍｍと小さくした半導体モジュールを作成した。この場合には回路基板の微小な反りによって第２のはんだ層は中心部よりも端部で薄くなった。これらの評価結果について表１に示す。また、図６に、冷熱サイクルの７００サイクル印加後の第２のはんだ層のボイド増加率と第２のはんだ層における端部と中心部との厚さの差との関係を示す。また、図７に、初期の熱抵抗値と第２のはんだ層における端部と中心部との厚さの差との関係を示す。図６、図７においては、各実施例が○、比較例が×で表示されている（以下も同様とする）。 First, a circuit board and a semiconductor module having the structure shown as the first embodiment were manufactured, and the above evaluation was performed. Here, as Examples 1 to 4, a semiconductor module in which the thickness of the second solder layer is increased at the end by using a metal heat radiating plate having a curved bottom surface and varying the thickness between the center and the end. It was created. Further, as Comparative Example 1, a semiconductor module in which the difference in thickness of the metal heat sink at the center portion and the end portion was as small as 0.05 mm was created. In this case, the second solder layer was thinner at the end than at the center due to the slight warping of the circuit board. These evaluation results are shown in Table 1. FIG. 6 shows the relationship between the void increase rate of the second solder layer after 700 cycles of the cooling / heating cycle and the difference in thickness between the end portion and the center portion of the second solder layer. FIG. 7 shows the relationship between the initial thermal resistance value and the difference in thickness between the end and the center of the second solder layer. 6 and 7, each example is indicated by “◯” and the comparative example is indicated by “X” (the same shall apply hereinafter).
この結果（表１、図６）より、金属放熱板の形状を曲面とし、第２のはんだ層の厚さを端部で厚くすることにより、高い耐久性が得られることが確認された。この際、図７より、初期の熱抵抗値は比較例１と同等であった。従って、実施例１〜４においては、高い放熱性と耐久性とを兼ね備えることが確認された。 From this result (Table 1, FIG. 6), it was confirmed that high durability was obtained by making the shape of the metal heat sink a curved surface and increasing the thickness of the second solder layer at the end. At this time, from FIG. 7, the initial thermal resistance value was equivalent to that of Comparative Example 1. Therefore, in Examples 1-4, it was confirmed that it has high heat dissipation and durability.
次に、第２の実施の形態として示した構造の回路基板及び半導体モジュールを製造し、上記の評価を行った。ここで、実施例５〜７においては、底面を曲面として中心部と端部でその厚さを変えたセラミックス基板を用いることにより、金属放熱板の底面の形状を同様の形状とし、第２のはんだ層の厚さを端部で厚くした半導体モジュールを作成した。また、比較例２、３として、セラミックス基板における端部と中心部での厚さの差を０．１ｍｍ以下と小さくした半導体モジュールを作成した。この場合には回路基板の微小な反りによって第２のはんだ層は中心部よりも端部で薄くなった。これらの評価結果について表２に示す。また、図８に、冷熱サイクルを７００サイクル印加後の第２のはんだ層のボイド増加率と第２のはんだ層における端部と中心部との厚さの差との関係を示す。 Next, a circuit board and a semiconductor module having the structure shown as the second embodiment were manufactured, and the above evaluation was performed. Here, in Examples 5 to 7, the bottom surface of the metal heat radiating plate has the same shape by using a ceramic substrate having a curved bottom surface and the thickness changed at the center and the end. A semiconductor module in which the thickness of the solder layer was increased at the end was produced. Further, as Comparative Examples 2 and 3, a semiconductor module in which the difference in thickness between the end portion and the center portion of the ceramic substrate was as small as 0.1 mm or less was prepared. In this case, the second solder layer was thinner at the end than at the center due to the slight warping of the circuit board. These evaluation results are shown in Table 2. FIG. 8 shows the relationship between the void increase rate of the second solder layer after applying 700 cycles of cooling and heating and the difference in thickness between the end portion and the center portion of the second solder layer.
この結果（表２、図８）より、金属放熱板の形状を曲面とし、第２のはんだ層の厚さを端部で厚くすることにより、高い耐久性が得られることが確認された。特に、第２のはんだ層の厚さを端部で０．０７７ｍｍ以上厚くした場合に、その耐久性が向上した。この際、初期の熱抵抗値は比較例２、３と同等であった。従って、実施例５〜７においては、高い放熱性と耐久性とを兼ね備えることが確認された。 From this result (Table 2, FIG. 8), it was confirmed that high durability can be obtained by making the shape of the metal heat sink a curved surface and increasing the thickness of the second solder layer at the end. In particular, the durability was improved when the thickness of the second solder layer was increased by 0.077 mm or more at the end. At this time, the initial thermal resistance value was equivalent to Comparative Examples 2 and 3. Therefore, in Examples 5-7, it was confirmed that it has high heat dissipation and durability.
次に、第３の実施の形態として示した構造の半導体モジュールを製造し、上記の評価を行った。ここで、実施例８〜１２においては、金属放熱板の端部に対応する箇所の放熱部材にＶ字形状の溝を設け、その深さを変えた半導体モジュールを作成した。また、比較例４として、中心部と端部でその溝の深さを０．０４３ｍｍと小さくした半導体モジュールを作成した。なお、この場合の溝の深さとは、溝の最深部から金属放熱板までの距離である。これらの評価結果について表３に示す。また、図９に、冷熱サイクルの７００サイクル印加後の第２のはんだ層のボイド増加率と溝の深さとの関係を示す。 Next, a semiconductor module having the structure shown as the third embodiment was manufactured and evaluated as described above. Here, in Examples 8-12, the semiconductor module which provided the V-shaped groove | channel in the heat radiating member of the location corresponding to the edge part of a metal heat sink, and changed the depth was produced. Further, as Comparative Example 4, a semiconductor module having a groove depth as small as 0.043 mm at the center and the end was prepared. In this case, the depth of the groove is a distance from the deepest part of the groove to the metal heat sink. These evaluation results are shown in Table 3. FIG. 9 shows the relationship between the void increase rate of the second solder layer and the groove depth after 700 cycles of the cooling / heating cycle.
この結果（表３、図９）より、金属放熱板の端部に対応する箇所の放熱部材にＶ字形状の溝を設けることにより、高い耐久性が得られることが確認された。特に、溝の深さを０．０７９ｍｍよりも深くすることにより、耐久性が向上した。この際、初期の熱抵抗値は比較例４と同等であった。従って、実施例８〜１２においては、高い放熱性と耐久性とを兼ね備えることが確認された。 From this result (Table 3, FIG. 9), it was confirmed that high durability can be obtained by providing a V-shaped groove in the heat dissipating member at a location corresponding to the end of the metal heat dissipating plate. In particular, the durability was improved by making the groove depth deeper than 0.079 mm. At this time, the initial thermal resistance value was equivalent to that of Comparative Example 4. Therefore, in Examples 8-12, it was confirmed that it has high heat dissipation and durability.
次に、第４の実施の形態として示した構造の半導体モジュールを製造し、上記の評価を行った。ここで、実施例１３〜１８においては、金属放熱板の底面の外周部に面取り加工を施して曲面形状とし、その曲率半径を変化させた半導体モジュールを作成した。また、比較例５として、中心部と端部でその曲率半径を０．０５３ｍｍと小さくし、金属放熱板端部におけるはんだ層の厚さを０．１ｍｍよりも小さくした半導体モジュールを作成した。ここで、面取り加工は化学エッチングで実施し、エッチング時間および諸条件を変更し、丸めコーナーＲ部の径を調整した。これらの評価結果について表４に示す。 Next, a semiconductor module having the structure shown as the fourth embodiment was manufactured and evaluated as described above. Here, in Examples 13 to 18, semiconductor modules were produced in which the outer peripheral portion of the bottom surface of the metal heat sink was chamfered into a curved shape and the curvature radius thereof was changed. Further, as Comparative Example 5, a semiconductor module was produced in which the radius of curvature was reduced to 0.053 mm at the center and the end, and the thickness of the solder layer at the end of the metal heat sink was less than 0.1 mm. Here, the chamfering process was performed by chemical etching, the etching time and various conditions were changed, and the diameter of the rounded corner R portion was adjusted. These evaluation results are shown in Table 4.
この結果（表４）より、金属放熱板の底面の外周部に面取り加工を施して、金属放熱板端部におけるはんだ層の厚さを厚くすることにより、高い耐久性が得られることが確認された。特に、これによって第２のはんだ層の厚さを端部で中央部よりも０．０４４ｍｍ厚くした場合には耐久性が向上することが確認された。この際、初期の熱抵抗値は比較例５と同等であった。従って、実施例１３〜１８においては、高い放熱性と耐久性とを兼ね備えることが確認された。 From this result (Table 4), it was confirmed that high durability can be obtained by chamfering the outer peripheral portion of the bottom surface of the metal heat sink and increasing the thickness of the solder layer at the end of the metal heat sink. It was. In particular, it was confirmed that the durability was improved when the thickness of the second solder layer was 0.044 mm thicker than the central portion at the end portion. At this time, the initial thermal resistance value was equivalent to that of Comparative Example 5. Therefore, in Examples 13-18, it was confirmed that it has high heat dissipation and durability.
次に、第５の実施の形態として示した構造の半導体モジュールを製造し、上記の評価を行った。ここで、実施例１９〜２１においては、金属回路板を銅合金（耐力１１０ＭＰａ）とし、金属放熱板に無酸素銅板を用いて、その厚さを変えることによって回路基板の反りを制御した。また、比較例６、７として、同様にして反りの小さな回路基板を作成した。これらの回路基板を用いた半導体モジュールについて上記の評価を行った。なお、前記のように、第２のはんだ層を用いてこれらの回路基板を放熱部材に接合した後では、その反り量は接合前よりも小さくなっている。このため、第２のはんだ層における端部と中央部での厚さの差は接合前の反り量よりも小さくなっている。これらの評価結果について表５に示す。また、図１０に、この場合の冷熱サイクルの７００サイクル印加後の第２のはんだ層のボイド増加率と第２のはんだ層における端部と中心部との厚さの差との関係を示す。 Next, a semiconductor module having the structure shown as the fifth embodiment was manufactured and evaluated as described above. Here, in Examples 19 to 21, the metal circuit board was made of a copper alloy (with a yield strength of 110 MPa), an oxygen-free copper plate was used as the metal heat sink, and the warpage of the circuit board was controlled by changing the thickness thereof. In addition, as Comparative Examples 6 and 7, circuit boards with small warpage were produced in the same manner. The above evaluation was performed on semiconductor modules using these circuit boards. As described above, after these circuit boards are bonded to the heat dissipation member using the second solder layer, the amount of warpage is smaller than that before bonding. For this reason, the difference in thickness between the end portion and the center portion of the second solder layer is smaller than the warpage amount before joining. These evaluation results are shown in Table 5. FIG. 10 shows the relationship between the void increase rate of the second solder layer after 700 cycles of the cooling cycle in this case and the difference in thickness between the end portion and the center portion of the second solder layer.
この結果（表５、図１０）より、回路基板に意図的に反りを導入することにより、高い耐久性が得られることが確認された。特に、これによって第２のはんだ層の厚さを中央部よりも端部で０．０３８ｍｍだけ厚くすることによって、高い耐久性が得られることが確認された。この際、初期の熱抵抗値は比較例６、７と同等であった。従って、実施例１９〜２１においては、高い放熱性と耐久性とを兼ね備えることが確認された。 From these results (Table 5, FIG. 10), it was confirmed that high durability can be obtained by intentionally introducing warpage into the circuit board. In particular, it has been confirmed that high durability can be obtained by making the thickness of the second solder layer 0.038 mm thicker at the end than at the center. At this time, the initial thermal resistance value was equivalent to those of Comparative Examples 6 and 7. Therefore, in Examples 19-21, it was confirmed that it has high heat dissipation and durability.
最後に、比較例として図１１に示した構造の半導体モジュールを製造し、上記の評価を行った。ここで、比較例８〜１２においては、第１のはんだ層及び第２のはんだ層の厚さを変えた。この際、熱抵抗を大きく劣化させないために、比較例８の側では第１のはんだ層を薄くし、第２のはんだ層を厚くしており、比較例１２の側では第１のはんだ層を厚くし、第２のはんだ層を薄くしている。なお、第２のはんだ層の中心部と端部での厚さはほぼ同一としている。これらの評価結果について表６に示す。なお、ここでは第１のはんだ層の５００サイクル印加後のボイド増加率も測定した。 Finally, a semiconductor module having the structure shown in FIG. 11 was manufactured as a comparative example, and the above evaluation was performed. Here, in Comparative Examples 8 to 12, the thicknesses of the first solder layer and the second solder layer were changed. At this time, in order not to greatly deteriorate the thermal resistance, the first solder layer is made thinner and the second solder layer is made thicker on the comparative example 8 side, and the first solder layer is made on the comparative example 12 side. The second solder layer is made thinner. Note that the thickness of the second solder layer at the center and at the end is substantially the same. These evaluation results are shown in Table 6. In addition, the void increase rate after 500 cycles application of the 1st solder layer was also measured here.
この結果（表６）より、これらの比較例においてはいずれも７００サイクル後の熱抵抗の増加率が高くなることが確認された。これは、第１のはんだ層が薄い場合には第１のはんだ層のボイド増加率が高くなり、第２のはんだ層が薄い場合にはボイド増加率が高くなるためである。従って、はんだ層の厚さを面内で一様にした場合には、はんだ層の厚さを調整しても、低い熱抵抗と高い耐久性を両立させることは困難である。一方、本発明の実施例においては低い熱抵抗と高い耐久性が両立された。 From these results (Table 6), it was confirmed that in these comparative examples, the rate of increase in thermal resistance after 700 cycles was high. This is because the void increase rate of the first solder layer is high when the first solder layer is thin, and the void increase rate is high when the second solder layer is thin. Therefore, when the thickness of the solder layer is made uniform in the plane, it is difficult to achieve both low thermal resistance and high durability even if the thickness of the solder layer is adjusted. On the other hand, in the Example of this invention, low heat resistance and high durability were compatible.
１、１１、２１、３１、４１、５１ 半導体モジュール
２、１２、２２、３２、４２、５２ 回路基板
３、１３、２３、３３、４３、５３ 半導体チップ（素子）
４、１４、２４、３４、４４、５４ 第１のはんだ層（＃１はんだ層）
５、１５、２５、３５、４５、５５ セラミックス基板
６、１６、２６、３６、４６、５６ 金属回路板
７、１７、２７、３７、４７、５７ 金属放熱板
８、１８、２８、３８、４８、５８ 放熱部材
９、１９、２９、３９、４９、５９ 第２のはんだ層（＃２はんだ層）
３０ 溝
３７ａ 金属放熱板の外周端部
３９ａ 第２のはんだ層のフィレット
1, 11, 21, 31, 41, 51
4, 14, 24, 34, 44, 54 First solder layer (# 1 solder layer)
5, 15, 25, 35, 45, 55
30
Claims (12)
前記金属放熱板における前記放熱部材と接する側の面が、前記放熱部材側に凸の曲面形状となっており、
前記はんだ層はその厚さが前記金属放熱板の中央部で薄く、端部で厚いことを特徴とする半導体モジュール。 A semiconductor module in which a semiconductor chip is mounted on a circuit board in which a metal circuit board and a metal heat sink are respectively formed on both surfaces of a ceramic substrate, and the metal heat sink is bonded to a heat dissipation member via a solder layer,
The surface of the metal heat radiating plate on the side in contact with the heat radiating member has a curved shape convex to the heat radiating member side,
The semiconductor module according to claim 1, wherein the thickness of the solder layer is thin at a central portion and thick at an end portion of the metal heat radiating plate.
前記放熱部材における前記金属放熱板と接する側の面において、前記金属放熱板の端部と相対する箇所にＶ字形状の溝が設けられていることを特徴とする半導体モジュール。 A semiconductor module in which a semiconductor chip is mounted on a circuit board in which a metal circuit board and a metal heat sink are respectively formed on both surfaces of a ceramic substrate, and the metal heat sink is bonded to a heat dissipation member via a solder layer,
A semiconductor module, wherein a surface of the heat radiating member on the side in contact with the metal heat radiating plate is provided with a V-shaped groove at a location facing an end of the metal heat radiating plate.
前記金属放熱板における前記放熱部材と接する側の面において、外周部が面取り加工され、前記はんだ層は前記加工面を覆うフィレット部を有することを特徴とする半導体モジュール。 A semiconductor module in which a semiconductor chip is mounted on a circuit board in which a metal circuit board and a metal heat sink are respectively formed on both surfaces of a ceramic substrate, and the metal heat sink is bonded to a heat dissipation member via a solder layer,
An outer peripheral portion of the metal heat radiating plate in contact with the heat radiating member is chamfered, and the solder layer has a fillet portion covering the processed surface.
前記金属放熱板における、前記セラミックス基板に接する面と反対側の面が、前記セラミックス基板側と反対側に凸の曲面形状となっていることを特徴とする回路基板。 A circuit board in which a metal circuit board and a metal heat sink are respectively formed on both sides of a ceramic substrate,
A circuit board, wherein a surface of the metal heat dissipating plate opposite to a surface in contact with the ceramic substrate has a curved surface shape convex to the opposite side of the ceramic substrate.
前記金属放熱板における前記セラミックス基板に接する面と反対側の面において、外周部が面取り加工されたことを特徴とする回路基板。 A circuit board in which a metal circuit board and a metal heat sink are respectively formed on both sides of a ceramic substrate,
A circuit board, wherein an outer peripheral portion of the metal heat radiating plate is chamfered on a surface opposite to a surface in contact with the ceramic substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066174A JP2008227336A (en) | 2007-03-15 | 2007-03-15 | Semiconductor module, circuit board used therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007066174A JP2008227336A (en) | 2007-03-15 | 2007-03-15 | Semiconductor module, circuit board used therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008227336A true JP2008227336A (en) | 2008-09-25 |
Family
ID=39845567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007066174A Pending JP2008227336A (en) | 2007-03-15 | 2007-03-15 | Semiconductor module, circuit board used therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008227336A (en) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153639A (en) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | Power semiconductor device and method for manufacturing the same |
| JP2012064801A (en) * | 2010-09-16 | 2012-03-29 | Mitsubishi Materials Corp | Power module substrate with head sink, power module, and manufacturing method of power module substrate with head sink |
| WO2012157583A1 (en) * | 2011-05-13 | 2012-11-22 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
| JP2013030523A (en) * | 2011-07-27 | 2013-02-07 | Dowa Metaltech Kk | Method of manufacturing metal-ceramic junction circuit board |
| KR101244831B1 (en) * | 2010-05-31 | 2013-03-19 | 미쓰비시덴키 가부시키가이샤 | Semiconductor module and method of manufacturing the same |
| WO2013122126A1 (en) | 2012-02-14 | 2013-08-22 | 三菱マテリアル株式会社 | Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer |
| WO2013141110A1 (en) * | 2012-03-19 | 2013-09-26 | 日本軽金属株式会社 | Method for manufacturing substrate with integrated radiator, and substrate with integrated radiator |
| JP2014112732A (en) * | 2012-03-30 | 2014-06-19 | Mitsubishi Materials Corp | Substrate for power module with heat sink and power module |
| WO2014103934A1 (en) | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | Power module |
| WO2014103955A1 (en) | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | Power module |
| WO2014157178A1 (en) | 2013-03-29 | 2014-10-02 | 三菱マテリアル株式会社 | Power module |
| KR20140147090A (en) * | 2012-03-30 | 2014-12-29 | 미쓰비시 마테리알 가부시키가이샤 | Power module substrate, power module substrate with heat sink, and power module |
| WO2015111202A1 (en) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | Semiconductor module |
| US9666504B2 (en) | 2011-06-30 | 2017-05-30 | Vestas Wind Systems A/S | Heat sink for cooling of power semiconductor modules |
| JP2017163074A (en) * | 2016-03-11 | 2017-09-14 | 三菱マテリアル株式会社 | Method for manufacturing power module substrate |
| WO2018061517A1 (en) * | 2016-09-29 | 2018-04-05 | 三菱電機株式会社 | Power module, method for producing same and electric power converter |
| CN110600457A (en) * | 2018-06-13 | 2019-12-20 | 丰田自动车株式会社 | Semiconductor device with a plurality of semiconductor chips |
| CN112331622A (en) * | 2019-08-05 | 2021-02-05 | 珠海格力电器股份有限公司 | Packaging method of insulated gate bipolar transistor module and module |
| WO2023214450A1 (en) * | 2022-05-02 | 2023-11-09 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
-
2007
- 2007-03-15 JP JP2007066174A patent/JP2008227336A/en active Pending
Cited By (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010153639A (en) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | Power semiconductor device and method for manufacturing the same |
| KR101244831B1 (en) * | 2010-05-31 | 2013-03-19 | 미쓰비시덴키 가부시키가이샤 | Semiconductor module and method of manufacturing the same |
| JP2012064801A (en) * | 2010-09-16 | 2012-03-29 | Mitsubishi Materials Corp | Power module substrate with head sink, power module, and manufacturing method of power module substrate with head sink |
| CN103477429A (en) * | 2011-05-13 | 2013-12-25 | 富士电机株式会社 | Semiconductor device and manufacturing method thereof |
| JPWO2012157583A1 (en) * | 2011-05-13 | 2014-07-31 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
| EP2709148A4 (en) * | 2011-05-13 | 2015-07-15 | Fuji Electric Co Ltd | Semiconductor device and manufacturing method thereof |
| JP2015128194A (en) * | 2011-05-13 | 2015-07-09 | 富士電機株式会社 | Semiconductor device |
| WO2012157583A1 (en) * | 2011-05-13 | 2012-11-22 | 富士電機株式会社 | Semiconductor device and manufacturing method thereof |
| US9153519B2 (en) * | 2011-05-13 | 2015-10-06 | Fuji Electric Co., Ltd. | Semiconductor device for preventing a progression of a crack in a solder layer and method of manufacturing the same |
| US20140042609A1 (en) * | 2011-05-13 | 2014-02-13 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US10186470B2 (en) | 2011-06-30 | 2019-01-22 | Vestas Wind Systems A/S | Heat sink for cooling of power semiconductor modules |
| US9666504B2 (en) | 2011-06-30 | 2017-05-30 | Vestas Wind Systems A/S | Heat sink for cooling of power semiconductor modules |
| JP2013030523A (en) * | 2011-07-27 | 2013-02-07 | Dowa Metaltech Kk | Method of manufacturing metal-ceramic junction circuit board |
| KR20140127250A (en) | 2012-02-14 | 2014-11-03 | 미쓰비시 마테리알 가부시키가이샤 | Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer |
| US9355986B2 (en) | 2012-02-14 | 2016-05-31 | Mitsubishi Materials Corporation | Solder joint structure, power module, power module substrate with heat sink and method of manufacturing the same, and paste for forming solder base layer |
| WO2013122126A1 (en) | 2012-02-14 | 2013-08-22 | 三菱マテリアル株式会社 | Solder joint structure, power module, heat-sink-attached substrate for power module, method for producing said substrate, and paste for forming solder underlayer |
| JP2013197246A (en) * | 2012-03-19 | 2013-09-30 | Nippon Light Metal Co Ltd | Substrate integrated with radiator, and method of manufacturing the same |
| US9474146B2 (en) | 2012-03-19 | 2016-10-18 | Nippon Light Metal Company, Ltd. | Manufacturing method of radiator-integrated substrate and radiator-integrated substrate |
| WO2013141110A1 (en) * | 2012-03-19 | 2013-09-26 | 日本軽金属株式会社 | Method for manufacturing substrate with integrated radiator, and substrate with integrated radiator |
| JP2014112732A (en) * | 2012-03-30 | 2014-06-19 | Mitsubishi Materials Corp | Substrate for power module with heat sink and power module |
| KR20140147090A (en) * | 2012-03-30 | 2014-12-29 | 미쓰비시 마테리알 가부시키가이샤 | Power module substrate, power module substrate with heat sink, and power module |
| KR102097177B1 (en) | 2012-03-30 | 2020-04-03 | 미쓰비시 마테리알 가부시키가이샤 | Power module substrate, power module substrate with heat sink, and power module |
| US9480144B2 (en) | 2012-03-30 | 2016-10-25 | Mitsubishi Materials Corporation | Power module substrate, power module substrate with heat sink, and power module |
| WO2014103955A1 (en) | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | Power module |
| WO2014103934A1 (en) | 2012-12-25 | 2014-07-03 | 三菱マテリアル株式会社 | Power module |
| US9426915B2 (en) | 2012-12-25 | 2016-08-23 | Mitsubishi Materials Corporation | Power module |
| EP2940719A4 (en) * | 2012-12-25 | 2016-08-24 | Mitsubishi Materials Corp | Power module |
| US9642275B2 (en) | 2012-12-25 | 2017-05-02 | Mitsubishi Materials Corporation | Power module |
| KR20150099754A (en) | 2012-12-25 | 2015-09-01 | 미쓰비시 마테리알 가부시키가이샤 | Power module |
| KR20150099739A (en) | 2012-12-25 | 2015-09-01 | 미쓰비시 마테리알 가부시키가이샤 | Power module |
| WO2014157178A1 (en) | 2013-03-29 | 2014-10-02 | 三菱マテリアル株式会社 | Power module |
| KR20150135275A (en) | 2013-03-29 | 2015-12-02 | 미쓰비시 마테리알 가부시키가이샤 | Power module |
| US9953944B2 (en) | 2013-03-29 | 2018-04-24 | Mitsubishi Materials Corporation | Power module |
| WO2015111202A1 (en) * | 2014-01-27 | 2015-07-30 | 株式会社日立製作所 | Semiconductor module |
| US9754855B2 (en) | 2014-01-27 | 2017-09-05 | Hitachi, Ltd. | Semiconductor module having an embedded metal heat dissipation plate |
| JP2017163074A (en) * | 2016-03-11 | 2017-09-14 | 三菱マテリアル株式会社 | Method for manufacturing power module substrate |
| WO2018061517A1 (en) * | 2016-09-29 | 2018-04-05 | 三菱電機株式会社 | Power module, method for producing same and electric power converter |
| CN110600457A (en) * | 2018-06-13 | 2019-12-20 | 丰田自动车株式会社 | Semiconductor device with a plurality of semiconductor chips |
| CN110600457B (en) * | 2018-06-13 | 2023-11-24 | 株式会社电装 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
| CN112331622A (en) * | 2019-08-05 | 2021-02-05 | 珠海格力电器股份有限公司 | Packaging method of insulated gate bipolar transistor module and module |
| WO2023214450A1 (en) * | 2022-05-02 | 2023-11-09 | 三菱電機株式会社 | Semiconductor device and method for manufacturing same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008227336A (en) | Semiconductor module, circuit board used therefor | |
| JP6359455B2 (en) | Semiconductor circuit board, semiconductor device using the same, and method for manufacturing semiconductor circuit board | |
| JP6079505B2 (en) | Bonded body and power module substrate | |
| JP4893096B2 (en) | Circuit board and semiconductor module using the same | |
| JP7000544B2 (en) | Manufacturing method of semiconductor module | |
| JP2013042165A (en) | Circuit board, semiconductor module using the same, and method of manufacturing circuit board | |
| TWI661516B (en) | Bonded body, power module substrate with heat sink, heat sink, method of producing bonded body, method of producing power module substrate with heat sink and method of producing heat sink | |
| JP4893095B2 (en) | Circuit board and semiconductor module using the same | |
| JP2008235852A (en) | Ceramic substrate and semiconductor module using the same | |
| JP2015062953A (en) | Joined body, and substrate for power module | |
| JP5218621B2 (en) | Circuit board and semiconductor module using the same | |
| JP2008147308A (en) | Circuit board and semiconductor module having same | |
| JP5370460B2 (en) | Semiconductor module | |
| JP2008091959A (en) | Method of manufacturing semiconductor device | |
| TW201841310A (en) | Manufacturing method of insulated circuit substrate with heat sink | |
| JP4104429B2 (en) | Module structure and module using it | |
| JP5914968B2 (en) | Power module substrate with heat sink and manufacturing method thereof | |
| JP2011230954A (en) | Method for manufacturing bonded body of ceramic member and finned heat dissipation member | |
| JP6819299B2 (en) | Joined body, substrate for power module, manufacturing method of joined body and manufacturing method of substrate for power module | |
| JP2009088330A (en) | Semiconductor module | |
| JP6031784B2 (en) | Power module substrate and manufacturing method thereof | |
| TWI636719B (en) | Manufacturing method for combining metal with ceramic substrate | |
| JP5392901B2 (en) | Silicon nitride wiring board | |
| JP5388697B2 (en) | Multi-circuit board, circuit board, and module using the same | |
| JP4461268B2 (en) | Semiconductor device component, manufacturing method thereof, and semiconductor device using the same |