JP2010210432A - 加速度センサの製造方法及びその製造方法で製造された加速度センサ - Google Patents
加速度センサの製造方法及びその製造方法で製造された加速度センサ Download PDFInfo
- Publication number
- JP2010210432A JP2010210432A JP2009056957A JP2009056957A JP2010210432A JP 2010210432 A JP2010210432 A JP 2010210432A JP 2009056957 A JP2009056957 A JP 2009056957A JP 2009056957 A JP2009056957 A JP 2009056957A JP 2010210432 A JP2010210432 A JP 2010210432A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- movable electrode
- acceleration sensor
- electrode
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Pressure Sensors (AREA)
Abstract
【課題】高精度にエッチングすることができるとともに複数の基板をエッチングする際のエッチングのバラツキを低減することのできる加速度センサの製造方法及びその製造方法で製造された加速度センサを提供する。
【解決手段】SOI基板の上下両面において各固定電極20a〜20dと各可動電極40,41との間の距離を規定する深さ寸法の第1の凹所101a、及び各可動電極40,41の変位スペースを確保するための第2の凹所101bに該当する箇所を除いた箇所にマスク材料100を形成する工程と、第1の凹所101a及び第2の凹所101bに該当する箇所に不純物をドーピングして高濃度不純物層104を形成する工程と、高濃度不純物層104を選択エッチングにより除去する工程を経て第1の凹所101a及び第2の凹所101bを形成する。
【選択図】図1
【解決手段】SOI基板の上下両面において各固定電極20a〜20dと各可動電極40,41との間の距離を規定する深さ寸法の第1の凹所101a、及び各可動電極40,41の変位スペースを確保するための第2の凹所101bに該当する箇所を除いた箇所にマスク材料100を形成する工程と、第1の凹所101a及び第2の凹所101bに該当する箇所に不純物をドーピングして高濃度不純物層104を形成する工程と、高濃度不純物層104を選択エッチングにより除去する工程を経て第1の凹所101a及び第2の凹所101bを形成する。
【選択図】図1
Description
本発明は、可動電極の揺動に伴う可動電極と固定電極との間の静電容量の変化に基づいて加速度を検出する静電容量型の加速度センサの製造方法及びその製造方法で製造された加速度センサに関する。
従来から、平面視矩形状の可動電極と、可動電極の対向する2辺の略中央において可動電極を揺動自在に支持する1対のビーム部と、可動電極の表面において1対のビーム部を結ぶ直線を境界線とした一方側と他方側のそれぞれに対して所定の距離を空けて対向配置された固定電極とを備え、可動電極の揺動に伴う可動電極と固定電極との間の静電容量の変化を検出することで加速度を検出する静電容量型の加速度センサが知られている(例えば、特許文献1参照)。
以下、このような加速度センサの従来例について図面を用いて説明する。尚、以下の説明では、図2における上下を上下方向と定めるものとする。また、センサチップ1の短手方向と平行な方向をx方向、センサチップ1の長手方向と平行な方向をy方向、x方向及びy方向に互いに直交する方向をz方向と定めるものとする。この従来例は、図2に示すように、SOI(Silicon on Insulator)基板で形成されたセンサチップ1が上部固定板2aと下部固定板2bとで挟持された構成となっている。センサチップ1は、2つの平面視略矩形状の第1の枠部30及び第2の枠部31を有するフレーム部3と、枠部30,31の側壁部に対して隙間を空けて各枠部30,31に囲まれた空間に配設される平面視略矩形状の2つの第1の可動電極40及び第2の可動電極41と、各可動電極40,41上面の対向する2辺の略中央部と各枠部30,31の側壁部とを連結することにより各可動電極40,41をフレーム部3に対して揺動自在に支持する2対のビーム部5a〜5dとを備える。
上部固定板2aはガラス基板により形成され、図2に示すように、第1の可動電極40と対向する下面には1対の第1のビーム部5a,5bを結ぶ直線を境界線として第1の固定電極20a及び第2の固定電極20bが設けられている。また、第2の可動電極41と対向する下面には、1対の第2のビーム部5c,5dを結ぶ直線を境界線として第3の固定電極20c及び第4の固定電極20dが設けられている。各固定電極20a〜20dはアルミニウム系合金から形成されている。
下部固定板2bは、上部固定板2aと同様にガラス基板により形成され、図2,3に示すように、各可動電極40,41と間隔を空けて付着防止膜23a,23bが配設されている。付着防止膜23a,23bは各固定電極20a〜20dと同じ材料から成り、各可動電極40,41が動作時に下部固定板2bに付着するのを防止する。また、測定レンジを超える過大な加速度が加えられた場合には、付着防止膜23a,23bによって各可動電極40,41と下部固定板2bとが直接接触するのを防ぐことから衝撃緩和の効果を奏する。
センサチップ1には、図2に示すように、第1の可動電極40と各固定電極20a,20bとの間の静電容量C1,C2を各々検出する検出電極6a,6bと、第2の可動電極41と各固定電極20c,20dとの間の静電容量C3,C4を各々検出する検出電極6c,6dと、接地電極7とが設けられている。上部固定板2aの各検出電極6a〜6d及び接地電極7と対向する部位にはスルーホール21a〜21d,22が貫設されており、当該スルーホール21a〜21d,22を介して各固定電極20a〜20dに各々接続された検出電極6a〜6d、及び接地電極7の出力が取り出されるようになっている。また、検出電極6aと検出電極6bとの間、検出電極6cと検出電極6dとの間、各検出電極6a〜6dとフレーム部3との間、各検出電極6a〜6dと各可動電極40,41との間には各々隙間が形成されている。このように構成することで、各検出電極6a〜6dが互いに電気的に絶縁されるので、各検出電極6a〜6dの寄生容量や電極間のクロストークを低減し、高精度な静電容量の検出を行うことができる。
第1の可動電極40の下面における1対の第1のビーム部5a,5bを結ぶ直線を境界線とした一方側には、図3に示すように、厚み寸法が前記他方側の厚み寸法よりも小さくなるように凹部40aが設けられている。同様に、第2の可動電極41の下面における1対の第2のビーム5c,5dを結ぶ直線を境界線とした一方側にも、図示しないが、厚み寸法が前記他方側の寸法よりも小さくなるように凹部41aが設けられている。何れの凹部40a,41aも、図3に示すように、各可動電極40,41の重心位置Oとビーム部5a〜5dとが成す角度θが45度となるように設けられている。このように構成することで、加速度が加えられた際にビーム部5a〜5dを軸とした回転モーメントが各可動電極40,41に発生し、x方向及びz方向の検出感度が等価になる。尚、この従来例では、図2に示すように2つの加速度センサがxy平面に配置され、一方の加速度センサが他方の加速度センサに対してxy平面内で180度回転して配置されている。
各可動電極40,41の上部固定板2a及び下部固定板2bと対向する面には、図3に示すように(図3では第1の可動電極40のみ図示)、シリコン又はシリコン酸化膜により形成された複数の突起部40bが設けられている。このような突起部40bを設けることにより、各可動電極40,41に測定レンジを超える過大な加速度が加えられた場合であっても、各可動電極40,41が対向する上部固定板2a及び下部固定板2bと直接衝突することがなく、センサチップ1の破損を防止することができる。尚、この従来例では各可動電極40,41の上部固定板2a及び下部固定板2bと対向する面に突起部40bを設けているが、上部固定板2a及び下部固定板2bの各可動電極40,41と対向する面に突起部40bを設けても構わない。
以下、上記従来例における加速度検出について説明する。先ず、x方向における加速度の検出について説明する。第1の可動電極40にx方向の加速度が加えられた場合、第1の可動電極40と各固定電極20a,20bとの間の静電容量C1,C2は、それぞれ以下に示す数式で表される。尚、数式(1),(2)中のパラメータC0は、第1の可動電極40にx方向の加速度が加えられていない状態における第1の可動電極40と各固定電極20a,20bとの間の静電容量を示す。
C1=C0−ΔC …(1)
C2=C0+ΔC …(2)
同様に、第2の可動電極41にx方向の加速度が加えられた場合、第2の可動電極41と各固定電極20c,20dとの間の静電容量C3,C4は、それぞれ以下に示す数式で表される。尚、数式(3),(4)中のパラメータC0は、上記と同様に第2の可動電極41にx方向の加速度が加えられていない状態における第2の可動電極41と各固定電極20c,20dとの間の静電容量を示す。
C2=C0+ΔC …(2)
同様に、第2の可動電極41にx方向の加速度が加えられた場合、第2の可動電極41と各固定電極20c,20dとの間の静電容量C3,C4は、それぞれ以下に示す数式で表される。尚、数式(3),(4)中のパラメータC0は、上記と同様に第2の可動電極41にx方向の加速度が加えられていない状態における第2の可動電極41と各固定電極20c,20dとの間の静電容量を示す。
C3=C0−ΔC …(3)
C4=C0+ΔC …(4)
而して、各検出電極6a〜6dを介して上記静電容量C1〜C4を検出し、ASIC(Application Specific Integrated Circuit)等を利用して静電容量C1,C2の差分値CA(=C1−C2)、及び静電容量C3,C4の差分値CB(=C3−C4)を算出し、算出された差分値CA,CBの和(±4ΔC)をX出力として出力することにより、静電容量の変化から第1の可動電極40及び第2の可動電極41に加えられたx方向の加速度を検出することができる。
C4=C0+ΔC …(4)
而して、各検出電極6a〜6dを介して上記静電容量C1〜C4を検出し、ASIC(Application Specific Integrated Circuit)等を利用して静電容量C1,C2の差分値CA(=C1−C2)、及び静電容量C3,C4の差分値CB(=C3−C4)を算出し、算出された差分値CA,CBの和(±4ΔC)をX出力として出力することにより、静電容量の変化から第1の可動電極40及び第2の可動電極41に加えられたx方向の加速度を検出することができる。
次に、z方向における加速度の検出について説明する。第1の可動電極40にz方向の加速度が加えられた場合、第1の可動電極40と各固定電極20a,20bとの間の静電容量C1,C2は、それぞれ以下に示す数式で表される。尚、数式(5),(6)中のパラメータC0は、第1の可動電極40にz方向の加速度が加えられていない状態における第1の可動電極40と各固定電極20a,20bとの間の静電容量を示す。
C1=C0+ΔC …(5)
C2=C0−ΔC …(6)
同様に、第2の可動電極41にz方向の加速度が加えられた場合、第2の可動電極41と各固定電極20c,20dとの間の静電容量C3,C4は、それぞれ以下に示す数式で表される。尚、数式(7),(8)中のパラメータC0は、上記と同様に第2の可動電極41にz方向の加速度が加えられていない状態における第2の可動電極41と各固定電極20c,20dとの間の静電容量を示す。
C2=C0−ΔC …(6)
同様に、第2の可動電極41にz方向の加速度が加えられた場合、第2の可動電極41と各固定電極20c,20dとの間の静電容量C3,C4は、それぞれ以下に示す数式で表される。尚、数式(7),(8)中のパラメータC0は、上記と同様に第2の可動電極41にz方向の加速度が加えられていない状態における第2の可動電極41と各固定電極20c,20dとの間の静電容量を示す。
C3=C0−ΔC …(7)
C4=C0+ΔC …(8)
而して、各検出電極6a〜6dを介して上記静電容量C1〜C4を検出し、ASIC等を利用して静電容量C1,C2の差分値CA(=C1−C2)、及び静電容量C3,C4の差分値CB(=C3−C4)を算出し、算出された差分値CA,CBの和(±4ΔC)をZ出力として出力することにより、静電容量の変化から第1の可動電極40及び第2の可動電極41に加えられたz方向の加速度を検出することができる。
C4=C0+ΔC …(8)
而して、各検出電極6a〜6dを介して上記静電容量C1〜C4を検出し、ASIC等を利用して静電容量C1,C2の差分値CA(=C1−C2)、及び静電容量C3,C4の差分値CB(=C3−C4)を算出し、算出された差分値CA,CBの和(±4ΔC)をZ出力として出力することにより、静電容量の変化から第1の可動電極40及び第2の可動電極41に加えられたz方向の加速度を検出することができる。
以下、上記従来例の製造方法について図面を用いて説明する。先ず、図4(a)に示すように、支持基板Cと活性層Aにより酸化膜Bを挟持したSOI基板を用意する。次に、SOI基板の両面にシリコン酸化膜やフォトレジスト膜等のマスク材料100を形成した後に、各可動電極40,41に対応する位置のマスク材料100を除去する。そして、TMAH(テトラメチル水酸化アンモニウム溶液)やKOH(水酸化カリウム溶液)等の溶液を利用した湿式エッチング又は反応性イオンエッチング(Reactive Ion Etching)等のドライエッチングを行うことにより、図4(b)に示すように、SOI基板の表面側及び裏面側にそれぞれ各固定電極20a〜20dと各可動電極40,41との間の距離を規定する深さ寸法の第1の凹所101a、及び各可動電極40,41の変位スペースを確保するための第2の凹所101bを形成する。
次に、図4(c)に示すように、各凹所101a,101bの底面の所定位置にシリコン酸化膜又はカーボンナノチューブを用いて突起部40bを形成する。また、この時、スパッタリングや蒸着成膜等の技術を利用して、各固定電極20a〜20dと電気的に接続される検出電極6a〜6dとしての金属膜102と、金属膜102と電気的に接続される金属膜103を形成する。突起部40bをシリコン又はシリコン酸化膜といったセンサチップ1の主材料で形成した場合には、突起部40bを容易に製造することができる。尚、突起部40bの表面をカーボン材料によりコーティングしてもよい。このような構成であれば、突起部40bの機械的強度が増し、上部固定板2a及び下部固定板2bとの衝突により突起部40bが破損することを抑制できる。また、カーボン材料としてカーボンナノチューブを採用した場合、コーティングの厚さを薄くできるので、突起部40bを所望の高さに容易に調整することができる。
次に、支持基板C、酸化膜Bの順にSOI基板の裏面側をエッチングすることにより、図4(d)に示すように、各可動電極40,41及び凹部40a,41aを形成する。そして、付着防止膜23a,23bが形成された表面をSOI基板の裏面側に対向させて下部固定板2bを陽極接合する。尚、付着防止膜23a,23bを各固定電極20a〜20dと同じ材料で形成することにより、付着防止膜23a,23bを容易に形成することができる。また、各固定電極20a〜20dと同時に付着防止膜23a,23bを形成することにより、各固定電極20a〜20dと各可動電極40,41との間の距離、及び下部固定板2bと各可動電極40,41との間の距離の精度を高めることができる。また、付着防止膜23a,23bを半導体微細加工プロセスで形成した場合には、付着防止膜23a,23bの表面に微小な凹凸が形成されるため、各可動電極40,41が下部固定板2bに付着するのを防止することができる。更に、付着防止膜23a,23bをアルミニウム系合金で形成した場合には、エッチング加工が容易になるために付着防止膜23a,23bを容易に製造することができる。尚、付着防止膜23a,23bの表面上に半導体微細加工プロセスとの整合性が良く加工し易いポリイミド薄膜等の有機材料薄膜を形成することにより、付着防止膜23a,23bと各可動電極40,41との間が短絡するのを防止するようにしてもよい。
最後に、図4(e)に示すように、スルーホール21a〜21d,22及び各固定電極20a〜20dが形成された上部固定板2aをSOI基板上に配置した後、SOI基板と上部固定板2aとを陽極接合することにより、一連の製造工程が完成する。尚、SOI基板と上部固定板2a及び下部固定板2bは、ポリイミド樹脂等を用いた樹脂接合や、金スズ半田等を用いた共晶接合により接合してもよい。また、上部固定板2a及び下部固定板2bはガラスに限定されるものではなく、シリコン基板を用いてもよい。但し、上部固定板2a及び下部固定板2bとしてシリコン基板を用いた場合には、各固定電極20a〜20dと上部固定板2aとの間が電気的に絶縁されるように、各固定電極20a〜20dと上部固定板2aとの間に絶縁膜を形成することが望ましい。
ところで、上記従来例における第1の凹所101aは、その深さ寸法によって加速度の検出感度を左右するため、高精度なエッチング方法によって形成されるべきである。しかしながら、上記従来例では、TMAHやKOH等の溶液を利用した湿式エッチング又はRIE等のドライエッチングといった異方性エッチングにより第1の凹所101aを形成しているため、温度、溶液濃度、pH、時間等の管理が必要であり、第1の凹所101aを高精度にエッチングすることが難しいという問題があった。また、複数のSOI基板をエッチングする場合、基板の枚数によってエッチングにバラツキが生じ、したがって第1の凹所101aの深さ寸法にバラツキが生じるという問題があった。
本発明は、上記の点に鑑みて為されたもので、高精度にエッチングすることができるとともに複数の基板をエッチングする際のエッチングのバラツキを低減することのできる加速度センサの製造方法及びその製造方法で製造された加速度センサを提供することを目的とする。
請求項1の発明は、上記目的を達成するために、可動電極と、可動電極を所定の間隔を空けて囲む枠部と、可動電極と枠部とを連結するとともに可動電極を枠部に対して揺動自在に支持する1対のビーム部と、可動電極の表面における1対のビーム部を結ぶ直線を境界線とした一方側および他方側に対してそれぞれ所定の間隔を空けて対向配置される1対の固定電極とを備え、ビーム部を軸とした可動電極の揺動に伴う可動電極と固定電極との間の静電容量の変化から加速度を検出する加速度センサを半導体微細加工プロセスにより製造する加速度センサの製造方法であって、支持基板と活性層とで酸化膜を挟持して成るSOI基板の表面側に設けられて可動電極と固定電極との間の距離を規定する深さ寸法の第1の凹所に該当する箇所を除いた箇所にマスク材料を形成する工程と、第1の凹所に該当する箇所に不純物をドーピングして高濃度不純物層を形成する工程と、高濃度不純物層を選択エッチングにより除去することで第1の凹所を形成する工程とを有することを特徴とする。
請求項2の発明は、請求項1の発明において、SOI基板の裏面側に設けられて可動電極の変位スペースを確保するための第2の凹所に該当する箇所を除いた箇所にマスク材料を形成する工程と、第2の凹所に該当する箇所に不純物をドーピングして高濃度不純物層を形成する工程と、高濃度不純物層を選択エッチングにより除去することで第2の凹所を形成する工程とを有することを特徴とする。
請求項3の発明は、請求項1又は2に記載の製造方法によって製造されたことを特徴とする。
請求項1の発明によれば、不純物をドーピングした高濃度不純物層を選択エッチングすることで第1の凹所を形成するので、不純物の注入量と拡散時間を設定するだけで容易且つ高精度にエッチングすることができる。また、仮にオーバーエッチングした場合にも高濃度不純物層のみがエッチングされるため、複数の基板をエッチングする際のエッチングのバラツキを低減することができる。
請求項2の発明によれば、第1の凹所と同様に第2の凹所も高濃度不純物層を選択エッチングすることで形成できるので、第1の凹所と同時にエッチングすることができ、製造工程を簡略化することができる。
以下、本発明に係る加速度センサの製造方法の実施形態について図面を用いて説明する。但し、本実施形態の基本的な製造工程及び構成は従来例と共通であるので、共通する部位には同一の番号を付して説明を省略する。また、以下の説明では、従来例での説明と同様に、図3における上下を上下方向と定めるものとする。本実施形態は、図1(a)〜(c)に示すように、SOI基板の上下両面において第1の凹所101a及び第2の凹所101bに該当する箇所を除いた箇所にマスク材料100を形成する工程と、第1の凹所101a及び第2の凹所101bに該当する箇所に不純物をドーピングして高濃度不純物層104を形成する工程と、高濃度不純物層104を選択エッチングにより除去する工程を経て第1の凹所101a及び第2の凹所101bを形成する。
マスク材料100は、従来例と同様にシリコン酸化膜から成る。尚、シリコン酸化膜はパイロジェニック酸化等の熱酸化により形成するのが望ましいが、CVD(Chemical Vapor Deposition)法により形成しても構わない。また、シリコン酸化膜の代わりにフォトレジスト膜を採用しても構わない。
高濃度不純物層104は、ボロンをイオン注入法によって所望の領域(即ち、活性層Aにおける第1の凹所101aに該当する箇所、及び支持基板Cにおける第2の凹所101bに該当する箇所)に注入拡散して形成される高濃度p++層である。尚、イオン注入法の代わりに三臭化ホウ素を用いたデポジションにより高濃度不純物層104を形成しても構わない。この場合、ソース源は液体ソース及び固体ソースの何れでもよい。
選択エッチングには、フッ酸溶液と硝酸溶液と酢酸溶液とを1:3:8の比率で混合した混合溶液を用いる。勿論、各溶液の混合比率は上記に限定されるものではなく、不純物の濃度や混合溶液の温度等に応じて比率を変更しても構わない。上記の混合溶液にSOI基板を浸漬することで、高濃度不純物層104のみが選択的にエッチングされることで除去され、均一な深さ寸法を有する第1の凹所101a及び第2の凹所101bが形成される。尚、選択エッチングを行う際には、不純物度をドーピングした領域、即ち、エッチングによって除去する領域以外を上記のようにマスク材料100で保護するのが望ましい。
上述のように、不純物をドーピングした高濃度不純物層104を選択エッチングすることで第1の凹所101aを形成するので、不純物の注入量と拡散時間を設定するだけで容易且つ高精度にエッチングすることができる。また、仮にオーバーエッチングした場合にも高濃度不純物層104のみがエッチングされるため、複数のSOI基板をエッチングする際のエッチングのバラツキを低減することができる。また、第1の凹所101aと同様に第2の凹所101bも高濃度不純物層104を選択エッチングすることで形成できるので、第1の凹所101aと同時にエッチングすることができ、製造工程を簡略化することができる。また、従来例のように異方性エッチングでエッチングを行う場合と比較して第1の凹所101a及び第2の凹所101bの角部が丸く形成されるので、マスク材料100を除去する際にマスク材料100が各凹所101a,101bの角部に残留し難くなる。
尚、本実施形態ではSOI基板の活性層Aに不純物をドーピングしているが、n型のシリコン基板又はp型のシリコン基板に不純物をドーピングして高濃度不純物層104を形成した場合でも同様の効果を奏することができる。また、ボロンの代わりにアンチモン等をドーピングして高濃度不純物層104(この場合、高濃度n++層)を形成した場合でも同様の効果を奏することができる。
上記製造方法を用いることで、従来例の加速度センサを製造することができる。勿論、上記製造方法で製造される加速度センサが従来例の加速度センサに限定されるわけではなく、従来例とは異なる構造を有する加速度センサに適用しても構わないことは言うまでもない。
100 マスク材料
101a 第1の凹所
101b 第2の凹所
104 高濃度不純物層
A 活性層
B 酸化膜
C 支持基板
101a 第1の凹所
101b 第2の凹所
104 高濃度不純物層
A 活性層
B 酸化膜
C 支持基板
Claims (3)
- 可動電極と、可動電極を所定の間隔を空けて囲む枠部と、可動電極と枠部とを連結するとともに可動電極を枠部に対して揺動自在に支持する1対のビーム部と、可動電極の表面における1対のビーム部を結ぶ直線を境界線とした一方側および他方側に対してそれぞれ所定の間隔を空けて対向配置される1対の固定電極とを備え、ビーム部を軸とした可動電極の揺動に伴う可動電極と固定電極との間の静電容量の変化から加速度を検出する加速度センサを半導体微細加工プロセスにより製造する加速度センサの製造方法であって、支持基板と活性層とで酸化膜を挟持して成るSOI基板の表面側に設けられて可動電極と固定電極との間の距離を規定する深さ寸法の第1の凹所に該当する箇所を除いた箇所にマスク材料を形成する工程と、第1の凹所に該当する箇所に不純物をドーピングして高濃度不純物層を形成する工程と、高濃度不純物層を選択エッチングにより除去することで第1の凹所を形成する工程とを有することを特徴とする加速度センサの製造方法。
- 前記SOI基板の裏面側に設けられて可動電極の変位スペースを確保するための第2の凹所に該当する箇所を除いた箇所にマスク材料を形成する工程と、第2の凹所に該当する箇所に不純物をドーピングして高濃度不純物層を形成する工程と、高濃度不純物層を選択エッチングにより除去することで第2の凹所を形成する工程とを有することを特徴とする請求項1記載の加速度センサの製造方法。
- 請求項1又は2に記載の製造方法で製造されたことを特徴とする加速度センサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056957A JP2010210432A (ja) | 2009-03-10 | 2009-03-10 | 加速度センサの製造方法及びその製造方法で製造された加速度センサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009056957A JP2010210432A (ja) | 2009-03-10 | 2009-03-10 | 加速度センサの製造方法及びその製造方法で製造された加速度センサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010210432A true JP2010210432A (ja) | 2010-09-24 |
Family
ID=42970763
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009056957A Withdrawn JP2010210432A (ja) | 2009-03-10 | 2009-03-10 | 加速度センサの製造方法及びその製造方法で製造された加速度センサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010210432A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012154919A (ja) * | 2011-01-24 | 2012-08-16 | Freescale Semiconductor Inc | デュアルプルーフマスを有するmemsセンサ |
-
2009
- 2009-03-10 JP JP2009056957A patent/JP2010210432A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012154919A (ja) * | 2011-01-24 | 2012-08-16 | Freescale Semiconductor Inc | デュアルプルーフマスを有するmemsセンサ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3367113B2 (ja) | 加速度センサ | |
US9261530B2 (en) | Acceleration sensor | |
US8850889B2 (en) | Acceleration sensor | |
US20160016788A1 (en) | Soi substrate, physical quantity sensor, soi substrate manufacturing method, and physical quantity sensor manufacturing method | |
US9052334B2 (en) | Acceleration sensor | |
JP6123613B2 (ja) | 物理量センサおよびその製造方法 | |
JP4965546B2 (ja) | 加速度センサ | |
JP2001004658A (ja) | 2軸半導体加速度センサおよびその製造方法 | |
US9688532B2 (en) | Method of manufacturing electronic device | |
KR20000028948A (ko) | 각속도 센서 제조방법 | |
JP2010210432A (ja) | 加速度センサの製造方法及びその製造方法で製造された加速度センサ | |
US9146254B2 (en) | Dynamic sensor | |
JP4965547B2 (ja) | 加速度センサ | |
JPH10111203A (ja) | 静電容量式半導体センサ及びその製造方法 | |
JP4637074B2 (ja) | ピエゾ抵抗型加速度センサー | |
JP3633555B2 (ja) | 半導体力学量センサ | |
JP5657929B2 (ja) | 加速度センサ | |
JP4569167B2 (ja) | 外力検知センサの製造方法 | |
JPH07225243A (ja) | 加速度センサ及びその製造方法、当該加速度センサによる加速度検出方法、並びに加速度センサアレイ | |
JP4175309B2 (ja) | 半導体力学量センサ | |
JPH04302175A (ja) | 半導体加速度センサの製造方法 | |
JP5401820B2 (ja) | センサ | |
JP2004028912A (ja) | 静電容量型加速度センサおよびその製造方法 | |
JP4783914B2 (ja) | 半導体力学量センサおよび半導体力学量センサの製造方法 | |
WO2014208043A1 (ja) | 物理量センサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100714 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120605 |