JP2010205803A

JP2010205803A - Method of manufacturing wiring board

Info

Publication number: JP2010205803A
Application number: JP2009047332A
Authority: JP
Inventors: Hidemi Yamazaki; 秀美山崎
Original assignee: Kyocera SLC Technologies Corp
Current assignee: Kyocera SLC Technologies Corp
Priority date: 2009-02-27
Filing date: 2009-02-27
Publication date: 2010-09-16

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a wiring board for manufacturing a wiring board having high insulation reliability with minute, high-density wiring by a simple method. <P>SOLUTION: The method of manufacturing a wiring board performs: a resist formation process for forming a plating resist layer 3 having an opening 3a corresponding to a wiring pattern on an insulating layer 1 or a metal layer 2; a plating process for depositing a metal layer 4 on the insulating layer 1 or the metal layer 2 in the opening 3a; a resist separation process for separating the plating resist layer 3 from an area on the insulating layer 1 or the metal layer 2; and an etching process for etching the surface of the plating metal layer 4 after the plating process and before the resist separation process. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体素子等の電子部品を搭載するために用いられる配線基板の製造方法に
関するものである。 The present invention relates to a method for manufacturing a wiring board used for mounting electronic components such as semiconductor elements.

近年、半導体素子等の電子部品を搭載するために用いられる配線基板は、その小型化、
薄型化がますます求められており、そのため配線基板における配線パターンも微細かつ高
密度なものが要求されている。このような微細で高密度の配線パターンを実現する方法と
してフルアディティブ法やセミアディティブ法と呼ばれる方法がある。フルアディティブ
法は、表面にめっき触媒核が付与された絶縁層上に配線パターンに対応する開口を有する
めっきレジスト層を形成し、このめっきレジスト層の開口内の絶縁層上に無電解めっき法
により配線パターン用のめっき金属層を析出させた後、めっきレジスト層を剥離すること
によりめっき金属層から成る配線パターンを形成する方法である。また、セミアディティ
ブ法は、絶縁層の表面に無電解めっき層や金属箔等から成る薄い下地金属層を設け、その
下地金属層上に配線パターンに対応する開口を有するめっきレジスト層を形成し、このめ
っきレジスト層の開口内の下地金属層上に電解めっき法により配線パターン用のめっき金
属層を析出させた後、めっきレジスト層を剥離し、その後、配線パターン部以外の露出す
る下地金属層をエッチング除去することにより下地金属層およびめっき金属層から成る配
線パターンを形成する方法である。 In recent years, wiring boards used for mounting electronic components such as semiconductor elements have been downsized.
Thinning is increasingly required, and therefore, a wiring pattern on a wiring board is required to be fine and high density. As a method for realizing such a fine and high-density wiring pattern, there are methods called a full additive method and a semi-additive method. In the full additive method, a plating resist layer having an opening corresponding to a wiring pattern is formed on an insulating layer provided with a plating catalyst nucleus on the surface, and an electroless plating method is formed on the insulating layer in the opening of the plating resist layer. In this method, after depositing a plating metal layer for a wiring pattern, the plating resist layer is peeled off to form a wiring pattern composed of the plating metal layer. In addition, the semi-additive method provides a thin base metal layer made of an electroless plating layer or a metal foil on the surface of the insulating layer, and forms a plating resist layer having an opening corresponding to the wiring pattern on the base metal layer, After depositing a plating metal layer for a wiring pattern on the underlying metal layer in the opening of the plating resist layer by electrolytic plating, the plating resist layer is peeled off, and then an exposed underlying metal layer other than the wiring pattern portion is removed. This is a method of forming a wiring pattern comprising a base metal layer and a plated metal layer by etching away.

ところで、このようなアディティブ法に用いられるめっきレジスト層は、配線パターン
の微細化および高密度化に伴い、めっきレジスト層を形成する際やめっき金属層を析出さ
せる際等に不要な剥離が発生しないように、絶縁層や下地金属層との密着性が高められて
きている。さらに、配線パターン間の隙間が狭いものとなってきているために、一般的に
使用されているアルカリ性水溶液等から成る剥離液を使用してめっきレジスト層を膨潤さ
せることにより剥離しても、配線パターン間の狭い隙間に挟まっためっきレジスト層は容
易に剥離できない。 By the way, the plating resist layer used in such an additive method does not cause unnecessary peeling when forming a plating resist layer or depositing a plating metal layer with the miniaturization and high density of a wiring pattern. Thus, the adhesion to the insulating layer and the base metal layer has been improved. Furthermore, since the gaps between the wiring patterns are becoming narrower, even if the plating resist layer is peeled off by swelling with a commonly used stripping solution made of an alkaline aqueous solution, the wiring A plating resist layer sandwiched between narrow gaps between patterns cannot be easily removed.

そこで、例えば特許文献１には、めっきレジスト層をアルカリ性水溶液により膨潤させ
て剥離した後、残っためっきレジスト層の残渣を酸化樹脂エッチング剤や有機溶剤から成
る薬液にて処理することにより除去する方法が提案されている。 Thus, for example, Patent Document 1 discloses a method in which a plating resist layer is swollen with an alkaline aqueous solution and peeled, and then the remaining plating resist layer residue is removed by treatment with a chemical solution comprising an oxidized resin etchant or an organic solvent. Has been proposed.

しかしながら、めっきレジスト層の残渣を酸化樹脂エッチング剤や有機溶剤から成る薬
液にて処理すると、これらの薬液が配線基板を構成する絶縁層を侵し、配線基板における
配線パターン間の電気的な絶縁信頼性の劣化等をもたらしてしまう危険がある。さらに酸
化樹脂エッチング剤や有機溶剤等の薬液を用いることにより、環境への負荷が大きくなっ
てしまうという問題点も有している。 However, if the residue of the plating resist layer is treated with a chemical solution consisting of an oxide resin etchant or an organic solvent, these chemical solutions will invade the insulating layer constituting the wiring board, and the electrical insulation reliability between the wiring patterns on the wiring board There is a risk of deteriorating the product. Furthermore, there is a problem that the load on the environment is increased by using a chemical solution such as an oxidized resin etching agent or an organic solvent.

特開２００３−２９８２０５号公報JP 2003-298205 A

本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は配線基板を構
成する絶縁層に悪影響を与えたり、環境への負荷を増大させたりすることなくめっきレジ
スト層を良好に剥離することができ、それにより微細で高密度配線を有する絶縁信頼性の
高い配線基板を簡単な方法で製造することが可能な配線基板の製造方法を提供することで
ある。 The present invention has been devised in view of such conventional problems, and the problem is that the plating resist layer can be formed without adversely affecting the insulating layer constituting the wiring board or increasing the environmental load. It is an object of the present invention to provide a method of manufacturing a wiring board that can be peeled well and thereby can manufacture a wiring board having fine and high density wiring and having high insulation reliability by a simple method.

本発明の配線基板の製造方法は、絶縁層上または金属層上に配線パターンに対応する開
口を有するめっきレジスト層を形成するレジスト形成工程と、前記開口内の前記絶縁層上
または前記金属層上にめっき金属層を析出させるめっき工程と、前記絶縁層上または前記
金属層上から前記めっきレジスト層を剥離するレジスト剥離工程とを含む配線基板の製造
方法であって、前記めっき工程の後でかつ前記レジスト剥離工程の前に、前記めっき金属
層の表面をエッチングするエッチング工程を行なうことを特徴とするものである。 The method for manufacturing a wiring board according to the present invention includes a resist forming step of forming a plating resist layer having an opening corresponding to a wiring pattern on an insulating layer or a metal layer, and on the insulating layer or the metal layer in the opening. A wiring board manufacturing method comprising: a plating step for depositing a plating metal layer on the substrate; and a resist stripping step for stripping the plating resist layer from the insulating layer or the metal layer, after the plating step and Before the resist stripping step, an etching step for etching the surface of the plated metal layer is performed.

本発明の配線基板の製造方法によれば、めっきレジスト層の開口内の絶縁層上または金
属層上にめっき金属層を析出させた後、該めっき金属層の表面を一旦エッチングし、次に
めっきレジスト層を剥離することから、前記エッチングによりめっきレジスト層とめっき
金属層との間に隙間が形成され、該隙間を介してめっきレジスト層とめっき金属層との間
に剥離液が浸透し、その結果、めっきレジスト層を良好に剥離することができ、それによ
り微細で高密度配線を有する絶縁信頼性の高い配線基板を簡単な方法で製造することがで
きる。 According to the method for manufacturing a wiring board of the present invention, after depositing a plating metal layer on an insulating layer or a metal layer in the opening of the plating resist layer, the surface of the plating metal layer is once etched and then plated. Since the resist layer is peeled off, a gap is formed between the plating resist layer and the plating metal layer by the etching, and the peeling solution penetrates between the plating resist layer and the plating metal layer through the gap. As a result, the plating resist layer can be satisfactorily peeled, whereby a wiring substrate having fine and high density wiring and high insulation reliability can be manufactured by a simple method.

（ａ）〜（ｅ）は本発明の一実施形態例に係る配線基板の製造方法を説明するための工程毎の断面模式図である。(A)-(e) is a cross-sectional schematic diagram for every process for demonstrating the manufacturing method of the wiring board which concerns on one Example of this invention. （ｆ），（ｇ）は本発明の一実施形態例に係る配線基板の製造方法を説明するための工程毎の断面模式図である。(F), (g) is a cross-sectional schematic diagram for every process for demonstrating the manufacturing method of the wiring board which concerns on one Example of this invention.

以下、本発明にかかる配線基板の製造方法をセミアディティブ法に適用した場合の一実
施形態例について、図１（ａ）〜（ｅ）および図２（ｆ）〜（ｇ）を参照して詳細に説明
する。なお、これらの図は、本実施形態を説明するための工程毎の断面模式図であり、図
中、１は絶縁層、２は下地金属層、３はめっきレジスト層、４はめっき金属層である。 Hereinafter, one embodiment when the method for manufacturing a wiring board according to the present invention is applied to a semi-additive method will be described in detail with reference to FIGS. 1 (a) to (e) and FIGS. 2 (f) to (g). Explained. In addition, these figures are cross-sectional schematic diagrams for each step for explaining the present embodiment, in which 1 is an insulating layer, 2 is a base metal layer, 3 is a plating resist layer, and 4 is a plating metal layer. is there.

まず、図１（ａ）に示すように、配線基板を構成する絶縁層１上に下地金属層２を被着
する。絶縁層１は配線基板用の絶縁層として必要な特性を備えていれば如何なる材料から
形成されていてもよいが、好適には例えばエポキシ樹脂やビスマレイミドトリアジン樹脂、
アリル変性ポリフェニレンエーテル樹脂、ポリイミド樹脂等の熱硬化性樹脂を含有する電
気絶縁材料から成る。また、下地金属層２は、電解めっきのための下地金属層として必要
な特性を備えていれば如何なる材料から形成されていてもよいが、好適には例えば銅箔や
無電解銅めっき層、銅スパッタ膜等の厚みが０．１〜１μｍ程度の薄い銅から成る。 First, as shown in FIG. 1A, a base metal layer 2 is deposited on an insulating layer 1 constituting a wiring board. The insulating layer 1 may be formed of any material as long as it has characteristics necessary as an insulating layer for a wiring board, and preferably, for example, an epoxy resin, a bismaleimide triazine resin,
It consists of an electrically insulating material containing a thermosetting resin such as an allyl-modified polyphenylene ether resin or a polyimide resin. In addition, the base metal layer 2 may be formed of any material as long as it has characteristics necessary as a base metal layer for electrolytic plating, and preferably, for example, a copper foil, an electroless copper plating layer, copper The sputtered film is made of thin copper having a thickness of about 0.1 to 1 μm.

次に、図１（ｂ）に示すように、下地金属層２の上に配線パターンに対応する開口３ａ
を有するめっきレジスト層３を形成する。めっきレジスト層３は市販のアルカリ現像型の
ドライフィルムレジストを下地金属層２の上に貼着した後、開口３ａを有するように露光
および現像すればよい。なお、めっきレジスト層３の厚みは１５〜３０μｍ程度であり、
開口３ａの最小幅は１０〜２５μｍ程度である。 Next, as shown in FIG. 1B, an opening 3a corresponding to the wiring pattern is formed on the base metal layer 2.
A plating resist layer 3 having the following is formed. The plating resist layer 3 may be exposed and developed so as to have an opening 3a after a commercially available alkaline development type dry film resist is stuck on the base metal layer 2. In addition, the thickness of the plating resist layer 3 is about 15 to 30 μm,
The minimum width of the opening 3a is about 10 to 25 μm.

次に、図１（ｃ）に示すように、開口３ａ内に露出した下地金属層２上に電解銅めっき
層から成るめっき金属層４を１０〜２５μｍの厚みに析出させる。めっき金属層４の析出
は、周知の電解銅めっき法を採用して下地金属層２から電荷を供給しながら行なえばよい。 Next, as shown in FIG.1 (c), the plating metal layer 4 which consists of an electrolytic copper plating layer is deposited on the base metal layer 2 exposed in the opening 3a to the thickness of 10-25 micrometers. The plating metal layer 4 may be deposited while a charge is supplied from the base metal layer 2 using a known electrolytic copper plating method.

次に、図１（ｄ）に示すように、析出しためっき金属層４の表面を０．５〜２．０μｍ
程度の厚みだけエッチングする。このとき、このエッチングにより、めっきレジスト層３
の開口３ａの側面とめっき金属層４との間に僅かな隙間が形成される。なお、めっき金属
層３の表面をエッチングする厚みが０．５μｍ未満では、めっきレジスト層３の開口３ａ
の側面とめっき金属層４との間に隙間を形成することが殆どできず、また、２．０μｍを
超えると、めっき金属層４により所望の形状および幅の配線パターンを形成することが困
難となる。したがって、めっき金属層４の表面をエッチングする厚みは０．５〜２．０μ
ｍの範囲であることが好ましい。エッチングには過酸化水素水および硫酸を含有するエッ
チング液を用いればよい。エッチングに用いられる過酸化水素水および硫酸は、環境に対
して大きな負荷を与えることはない。 Next, as shown in FIG. 1 (d), the surface of the deposited plated metal layer 4 is 0.5 to 2.0 μm.
Etch by a certain thickness. At this time, the plating resist layer 3 is obtained by this etching.
A slight gap is formed between the side surface of the opening 3 a and the plated metal layer 4. In addition, if the thickness which etches the surface of the plating metal layer 3 is less than 0.5 μm, the opening 3a of the plating resist layer 3 is formed.
It is almost impossible to form a gap between the side surface of the metal and the plated metal layer 4, and if the thickness exceeds 2.0 μm, it is difficult to form a wiring pattern having a desired shape and width by the plated metal layer 4. Become. Therefore, the thickness for etching the surface of the plated metal layer 4 is 0.5 to 2.0 μm.
A range of m is preferable. For the etching, an etchant containing hydrogen peroxide and sulfuric acid may be used. The hydrogen peroxide solution and sulfuric acid used for etching do not give a large load to the environment.

次に、図１（ｅ）に示すように、アルカリ性水溶液等から成る剥離液を使用してめっき
レジスト層４を膨潤させる。このとき、めっきレジスト層３の開口３ａの側面とめっき金
属層４との間には前記エッチングにより僅かな隙間が形成されているので、この隙間を介
して剥離液がめっきレジスト層３とめっき金属層４との間に浸透し、めっきレジスト層３
が良好に膨潤する。また、めっきレジスト層３の開口３ａの側面とめっき金属層４との間
には隙間が形成されているので、後述する流水洗浄またはシャワー洗浄を行なうことによ
り、めっきレジスト層３とめっき層４との間がめっきレジスト層３の残渣を残すことなく
良好に剥離される。剥離液に用いられるアルカリ性水溶液としては、例えば１〜５％濃度
の水酸化ナトリウム水溶液や１〜５％濃度の水酸化カリウム等が好適に用いられる。アル
カリ性水溶液の温度は２０〜７０℃の範囲であることが好ましい。また、めっきレジスト
層３をアルカリ性水溶液中に浸漬する時間またはめっきレジスト層３にアルカリ性水溶液
を浴びせる時間は、０．５〜７分間が好ましい。 Next, as shown in FIG. 1E, the plating resist layer 4 is swollen using a stripping solution made of an alkaline aqueous solution or the like. At this time, a slight gap is formed between the side surface of the opening 3a of the plating resist layer 3 and the plated metal layer 4 by the etching, so that the stripping solution passes through the gap between the plating resist layer 3 and the plated metal. Penetration resist layer 3
Swells well. In addition, since a gap is formed between the side surface of the opening 3a of the plating resist layer 3 and the plating metal layer 4, the plating resist layer 3 and the plating layer 4 can be obtained by performing running water cleaning or shower cleaning described later. Can be peeled off without leaving a residue of the plating resist layer 3. As the alkaline aqueous solution used for the stripping solution, for example, a 1 to 5% sodium hydroxide aqueous solution or a 1 to 5% potassium hydroxide is preferably used. The temperature of the alkaline aqueous solution is preferably in the range of 20 to 70 ° C. Further, the time for immersing the plating resist layer 3 in the alkaline aqueous solution or the time for the plating resist layer 3 to be bathed in the alkaline aqueous solution is preferably 0.5 to 7 minutes.

次に、図２（ｆ）に示すように、下地金属層２およびめっき金属層４から剥離しためっ
きレジスト層３を流水洗浄またはシャワー水洗浄により除去した後、図２（ｇ）に示すよ
うに、配線パターン以外の部分の露出する下地金属層２をエッチング除去することにより、
絶縁層１上に残った下地金属層２とその上のめっき金属層４から成る配線パターン５を有
する微細かつ高密度配線の配線基板を得ることができる。したがって、本発明の配線基板
の製造方法によれば、微細で高密度配線を有する絶縁信頼性の高い配線基板を製造するこ
とができる。 Next, as shown in FIG. 2 (f), after removing the plating resist layer 3 peeled from the base metal layer 2 and the plating metal layer 4 by running water washing or shower water washing, as shown in FIG. 2 (g). By removing the exposed underlying metal layer 2 other than the wiring pattern by etching,
A fine and high-density wiring board having a wiring pattern 5 consisting of the base metal layer 2 remaining on the insulating layer 1 and the plated metal layer 4 thereon can be obtained. Therefore, according to the method for manufacturing a wiring board of the present invention, it is possible to manufacture a wiring board having fine and high-density wiring and having high insulation reliability.

なお、本発明は上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しな
い範囲であれば、種々の変更は可能であり、例えば上述の実施形態例では、本発明をセミ
アディティブ法に適用した場合を例にとって説明したが、本発明の配線基板の製造方法は
セミアディティブ法に限らず、フルアディティブ法により配線基板を製造する場合にも適
用可能である。 It should be noted that the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention. For example, in the above-described embodiment, the present invention is semi-finished. Although the case where the present invention is applied to the additive method has been described as an example, the method for manufacturing a wiring board according to the present invention is not limited to the semi-additive method, and can also be applied to the case where the wiring board is manufactured by the full additive method.

１絶縁層
２下地金属層
３めっきレジスト層
３ａめっきレジスト層の開口
４めっき金属層

DESCRIPTION OF SYMBOLS 1 Insulating layer 2 Base metal layer 3 Plating resist layer 3a Opening of plating resist layer 4 Plating metal layer

Claims

絶縁層上または金属層上に配線パターンに対応する開口を有するめっきレジスト層を形
成するレジスト形成工程と、前記開口内の前記絶縁層上または前記金属層上にめっき金属
層を析出させるめっき工程と、前記絶縁層上または前記金属層上から前記めっきレジスト
層を剥離するレジスト剥離工程とを含む配線基板の製造方法であって、前記めっき工程の
後でかつ前記レジスト剥離工程の前に、前記めっき金属層の表面をエッチングするエッチ
ング工程を行なうことを特徴とする配線基板の製造方法。

A resist forming step of forming a plating resist layer having an opening corresponding to the wiring pattern on the insulating layer or the metal layer; and a plating step of depositing a plating metal layer on the insulating layer or the metal layer in the opening; A method of manufacturing a wiring board including a resist stripping process for stripping the plating resist layer from the insulating layer or the metal layer, wherein the plating is performed after the plating process and before the resist stripping process. A method for manufacturing a wiring board, comprising performing an etching process for etching a surface of a metal layer.