JP2010200081A - デルタシグマad変調器 - Google Patents
デルタシグマad変調器 Download PDFInfo
- Publication number
- JP2010200081A JP2010200081A JP2009043696A JP2009043696A JP2010200081A JP 2010200081 A JP2010200081 A JP 2010200081A JP 2009043696 A JP2009043696 A JP 2009043696A JP 2009043696 A JP2009043696 A JP 2009043696A JP 2010200081 A JP2010200081 A JP 2010200081A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- offset
- output
- quantizer
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/352—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M3/354—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M3/356—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
- H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
- H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
- H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】マルチビットの量子化器4の入力端に、可変ゲイン回路2と、オフセット量加算回路3とを設け、1サンプル時間ごとに、量子化器4が飽和動作とならずに動作するように、出力処理回路7の出力デジタルデータと、オフセット制御回路8の前回の制御信号とをもとにオフセット加算回路3のオフセット信号のレベルを調整するトラッキング制御を行う。その結果、出力処理回路7から量子化器4のビット数よりオフセット加算回路3によるオフセット値制御分だけビット数の多い出力デジタルデータを出力処理回路7から1サンプル時間ごとに出力する。
【選択図】図1
Description
以上のことから、積分回路の出力は電源電圧を下げることで下がっても、ゲイン倍することで量子化器に入力する最大入力範囲が変わらないようにできるが、従来の方式で判定可能範囲が最大入力範囲と等しく下げれない場合には、電源電圧を下げることで判定可能範囲を下げ、結果コンパレータの精度を上げる必要が生じてしまう。
DAC回路と、
入力アナログ信号と前記DAC回路の出力信号とを加算して積分する積分回路と、
前記積分回路の出力信号をゲインを変更して出力する可変ゲイン回路と、
前記可変ゲイン回路の出力信号を量子化する量子化器と、
オフセット信号を生成し、前記可変ゲイン回路の出力信号に前記オフセット信号を加算して前記量子化器に入力することにより、前記量子化器から可変ゲイン回路の出力信号と前記オフセット信号との和のレベルに相当するデジタル信号を出力させるオフセット加算回路と、
前記オフセット加算回路を制御する制御信号を出力するオフセット制御回路と、
前記量子化器から出力されるデジタル信号と前記オフセット制御回路から出力される制御信号とをもとに前記可変ゲイン回路の出力信号から前記オフセット信号を減じた値に相当する出力デジタルデータを生成する出力処理回路と、
前記出力処理回路から出力される出力デジタルデータを入力信号として前記DAC回路の出力信号のレベルを制御するDAC制御回路とを備え、
前記量子化器は、前記可変ゲイン回路の出力信号と前記オフセット信号とを加算した信号のレベルと基準電圧群の各々の基準電圧とを比較する2以上のコンパレータからなり、
前記オフセット制御回路は、前記出力処理回路の出力デジタルデータと前記オフセット加算回路に対して出力した1サンプル時間前の制御信号とをもとに、今サンプル時の制御信号を生成し、
前記オフセット加算回路は、前記オフセット制御回路から出力される制御信号に応じた電圧を有するオフセット信号を出力し、
前記積分回路の出力信号が前記量子化器の判定可能入力範囲内で飽和動作とならずに動作するように、1サンプル時間ごとに、前記オフセット加算回路のオフセット信号の制御が行われ、その結果、前記出力処理回路から量子化器のビット数より前記オフセット加算回路によるオフセット値制御分だけビット数の多い出力デジタルデータを前記出力処理回路から1サンプル時間ごとに出力することを特徴とする。
前記オフセット加算回路は、前記第1の量子化器および前記第2の量子化器にそれぞれ異なるオフセット信号を加算できるように、第1のオフセット加算回路と第2のオフセット加算回路とから構成され、
前記オフセット制御回路は、前記第1のオフセット加算回路および前記第2のオフセット加算回路を制御するために第1および第2の制御信号をそれぞれ出力し、
前記出力処理回路は、前記第1の量子化器および前記第2の量子化器の出力のデジタル信号と、前記オフセット制御回路から出力される前記第1および第2の制御信号とをもとに、出力デジタルデータを生成する。
前記オフセット加算回路から出力する信号に対し、常に同じスイッチトキャパシタ回路を選択して出力信号を出力することがないように、前記第2のタイミングで、前記オフセット制御回路の出力制御先を前記複数のスイッチトキャパシタ回路に対してランダムに切り替えるランダム制御回路が設けられ、前記オフセット加算回路を制御する出力制御信号が切り替え制御される。
→ したがって、判定可能範囲は、コンパレータの各基準電圧幅、精度と比例せず、可変ゲイン回路からの最大入力範囲に比べて量子化器の判定可能範囲を狭くすることができる。
なお、コンパレータのステップ数が偶数の場合には、上記コンパレータの中心となるコンパレータの位置を、基準電圧を高低どちらかにオフセットしたコンパレータを基準として考えれば、ステップ数が奇数の場合と同様の制御を行うことができる。
Vin_C = Vout_f + Voffset (式1)
低電源電圧動作時
Vin_C =(Vout_f/a)×a(ゲイン設定)+Voffset (式2)
ここで、オフセット加算回路3についてさらに説明する。オフセット加算回路3は、第1のタイミングでオフセット基準電圧にキャパシタを接続し電荷を充電する第1のスイッチ群と、第2のタイミングでキャパシタの電荷を放出する第2のスイッチ群で構成された複数のスイッチトキャパシタ回路11N1〜11Nn、11P1〜11Pnで構成されている。ここでスイッチタイミングは図10に示すように、互いに同時にONしないタイミングである。
(量子化器4 判定範囲 > 量子化器 4A,4B判定範囲 )
そのため各コンパレータの判定範囲は、通常、動作する電源電圧に比例し、量子化器を構成するコンパレータ数に反比例することから、図7(b)に示すように、各量子化器の判定範囲を電源電圧で動作できる範囲まで拡大すると、実施例2では、各量子化器のコンパレータ数を減らすことで、各コンパレータの判定範囲となるステップ幅を実施例1よりさらに大きくすることができる。
2 可変ゲイン回路
3、3A、3B オフセット加算回路
4、4A、4B 量子化器
5 コンパレータ
6 基準電圧生成回路
7 出力処理回路
8 オフセット制御回路
9 DAC制御回路
10 DAC
11、11N〜11Nn、11P1〜11Pn スイッチトキャパシタ回路
12 ランダム制御回路
13 オフセット電圧生成回路
14 切り替えスイッチ回路
15 量子化器制御回路
Claims (7)
- DAC回路と、
入力アナログ信号と前記DAC回路の出力信号とを加算して積分する積分回路と、
前記積分回路の出力信号をゲインを変更して出力する可変ゲイン回路と、
前記可変ゲイン回路の出力信号を量子化する量子化器と、
オフセット信号を生成し、前記可変ゲイン回路の出力信号に前記オフセット信号を加算して前記量子化器に入力することにより、前記量子化器から可変ゲイン回路の出力信号と前記オフセット信号との和のレベルに相当するデジタル信号を出力させるオフセット加算回路と、
前記オフセット加算回路を制御する制御信号を出力するオフセット制御回路と、
前記量子化器から出力されるデジタル信号と前記オフセット制御回路から出力される制御信号とをもとに前記可変ゲイン回路の出力信号から前記オフセット信号を減じた値に相当する出力デジタルデータを生成する出力処理回路と、
前記出力処理回路から出力される出力デジタルデータを入力信号として前記DAC回路の出力信号のレベルを制御するDAC制御回路とを備え、
前記量子化器は、前記可変ゲイン回路の出力信号と前記オフセット信号とを加算した信号のレベルと基準電圧群の各々の基準電圧とを比較する2以上のコンパレータからなり、
前記オフセット制御回路は、前記出力処理回路の出力デジタルデータと前記オフセット加算回路に対して出力した1サンプル時間前の制御信号とをもとに、今サンプル時の制御信号を生成し、
前記オフセット加算回路は、前記オフセット制御回路から出力される制御信号に応じた電圧を有するオフセット信号を出力し、
前記積分回路の出力信号が前記量子化器の判定可能入力範囲内で飽和動作とならずに動作するように、1サンプル時間ごとに、前記オフセット加算回路のオフセット信号の制御が行われ、その結果、前記出力処理回路から量子化器のビット数より前記オフセット加算回路によるオフセット値制御分だけビット数の多い出力デジタルデータを前記出力処理回路から1サンプル時間ごとに出力することを特徴とするデルタシグマAD変調器。 - 前記量子化器が、1サンプル時間後の入力信号が増加する方向に判定可能入力範囲を持つ2つ以上の第1のコンパレータからなる第1の量子化器と、1サンプル時間後の入力信号が減少する方向に判定可能入力範囲をもつ2つ以上の第2のコンパレータからなる第2の量子化器とからなり、
前記オフセット加算回路は、前記第1の量子化器および前記第2の量子化器にそれぞれ異なるオフセット信号を加算できるように、第1のオフセット加算回路と第2のオフセット加算回路とから構成され、
前記オフセット制御回路は、前記第1のオフセット加算回路および前記第2のオフセット加算回路を制御するために第1および第2の制御信号をそれぞれ出力し、
前記出力処理回路は、前記第1の量子化器および前記第2の量子化器の出力のデジタル信号と、前記オフセット制御回路から出力される前記第1および第2の制御信号とをもとに、出力デジタルデータを生成する請求項1記載のデルタシグマAD変調器。 - 前記オフセット加算回路は、第1のタイミングでオフセット基準電圧をキャパシタに加えて電荷を充電する第1のスイッチ群と、第2のタイミングで前記キャパシタの電荷を放出する第2のスイッチ群とで構成された複数のスイッチトキャパシタ回路で構成され、
前記オフセット加算回路から出力する信号に対し、常に同じスイッチトキャパシタ回路を選択して出力信号を出力することがないように、前記第2のタイミングで、前記オフセット制御回路の出力制御先を前記複数のスイッチトキャパシタ回路に対してランダムに切り替えるランダム制御回路が設けられ、前記オフセット加算回路を制御する出力制御信号が切り替え制御されることを特徴とする請求項1または2記載のデルタシグマAD変調器。 - 前記オフセット加算回路および前記可変ゲイン回路は、複数のスイッチトキャパシタ回路で構成され、前記量子化器に出力するそれぞれのスイッチトキャパシタ回路に応じて放出する電荷量の比によって、可変ゲイン回路のゲインを調整する請求項1または2記載のデルタシグマAD変調器。
- 前記オフセット加算回路は、複数のオフセット電圧を生成出力するオフセット電圧生成回路と、前記オフセット電圧生成回路の出力のオフセット電圧を切り替えて出力する切り替えスイッチと、前記切り替えスイッチから出力されるオフセット電圧に相当する電荷を充放電するスイッチトキャパシタ回路からなり、前記オフセット制御回路により前記切り替えスイッチを制御することにより前記オフセット加算回路から出力のオフセット信号の電圧を制御する請求項1または2記載のデルタシグマAD変調器。
- モード切り替え制御信号により、前記積分回路で構成されるフィルタ特性を変更するとともに、前記量子化器を構成する複数のコンパレータのうち判定動作を行うコンパレータ数を切り替えて、前記量子化器の判定可能入力範囲を切り替える請求項1または2記載のデルタシグマAD変調器。
- 前記可変ゲイン回路は、複数のゲイン設定の異なる増幅回路で構成されたゲイン切り替え回路からなり、小信号時制御信号によりアナログ信号の振幅レベルが小さいときにゲインを高くして前記量子化器のビット精度を高くし、アナログ信号の振幅レベルが大きいときにゲインを低くして前記量子化器のビット精度を低くするように前記量子化器に入力するゲインを切り替えて、入力アナログ信号の振幅レベルに対応して、前記量子化器のビット精度を変更する請求項1または2記載のデルタシグマAD変調器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043696A JP4809450B2 (ja) | 2009-02-26 | 2009-02-26 | デルタシグマad変調器 |
US12/550,368 US7855668B2 (en) | 2009-02-26 | 2009-08-29 | Delta sigma A/D modulator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009043696A JP4809450B2 (ja) | 2009-02-26 | 2009-02-26 | デルタシグマad変調器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010200081A true JP2010200081A (ja) | 2010-09-09 |
JP4809450B2 JP4809450B2 (ja) | 2011-11-09 |
Family
ID=42630491
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009043696A Expired - Fee Related JP4809450B2 (ja) | 2009-02-26 | 2009-02-26 | デルタシグマad変調器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7855668B2 (ja) |
JP (1) | JP4809450B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7948414B2 (en) * | 2009-08-09 | 2011-05-24 | Mediatek, Inc. | Delta-sigma analog-to-digital conversion apparatus and method thereof |
US8901996B2 (en) * | 2010-11-30 | 2014-12-02 | Infineon Technologies Ag | Configurable system for cancellation of the mean value of a modulated signal |
KR20140011135A (ko) * | 2012-07-17 | 2014-01-28 | 한국전자통신연구원 | 오프셋 전압 보정 장치 및 방법과 이를 포함한 연속 시간 델타 시그마 변조 장치 |
US8866655B2 (en) * | 2012-08-10 | 2014-10-21 | Infineon Technologies Ag | Modulator with variable quantizer |
JP6064500B2 (ja) * | 2012-10-04 | 2017-01-25 | 株式会社ソシオネクスト | Ad変換回路、半導体装置及びad変換方法 |
US8791847B1 (en) * | 2013-01-24 | 2014-07-29 | Freescale Semiconductor, Inc. | Sigma-delta modulator with trimmed reference voltage for quantizer |
US9007242B2 (en) * | 2013-06-27 | 2015-04-14 | Realtek Semiconductor Corp. | Self-calibrated delta-sigma modulator and method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0310420A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | アナログ・ディジタル変換器 |
JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
JP2001196931A (ja) * | 1999-11-19 | 2001-07-19 | Alcatel | オフセット補正と利得設定とをもつシグマ/デルタ変調器を含む変換器インターフェース装置 |
JP2005026998A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | ビット変換回路またはシフト回路を内蔵した半導体集積回路およびa/d変換回路を内蔵した半導体集積回路並びに通信用半導体集積回路 |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6707492B1 (en) * | 1999-03-31 | 2004-03-16 | Cirrus Logic, Inc. | Successive approximation calibration apparatus, system, and method for dynamic range extender |
US6700514B2 (en) * | 2002-03-14 | 2004-03-02 | Nec Corporation | Feed-forward DC-offset canceller for direct conversion receiver |
US7215266B2 (en) * | 2004-05-21 | 2007-05-08 | Wionics Research | Hybrid DC offset cancellation scheme for wireless receiver |
DE102004049481B4 (de) * | 2004-10-11 | 2007-10-18 | Infineon Technologies Ag | Analog-Digital-Wandler |
US7439890B2 (en) * | 2005-08-09 | 2008-10-21 | Analog Devices, Inc. | ΔΣ analog to digital converter system with automatic gain control responsive to out-of-band interferers |
US7298305B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with quantizer output prediction and comparator reduction |
US7298306B2 (en) * | 2006-03-24 | 2007-11-20 | Cirrus Logic, Inc. | Delta sigma modulators with comparator offset noise conversion |
US7221303B1 (en) * | 2006-03-24 | 2007-05-22 | Cirrus Logic, Inc. | Delta sigma modulator analog-to-digital converters with multiple threshold comparisons during a delta sigma modulator output cycle |
US7769116B2 (en) * | 2006-11-28 | 2010-08-03 | Maxim Integrated Products, Inc. | Methods and apparatus for simultaneous automatic gain, phase and DC offset correction in communication receivers |
GB2446844B (en) * | 2006-12-05 | 2011-05-25 | Wolfson Microelectronics Plc | Callibration circuit and asociated method |
US7528752B1 (en) * | 2007-04-13 | 2009-05-05 | Link—A—Media Devices Corporation | Offset compensation scheme using a DAC |
US7714757B2 (en) * | 2007-09-26 | 2010-05-11 | Medtronic, Inc. | Chopper-stabilized analog-to-digital converter |
US7474247B1 (en) * | 2007-09-26 | 2009-01-06 | Medtronic, Inc. | Detecting overloading of an analog-to-digital converter of an implantable medical device |
US7551108B1 (en) * | 2008-01-31 | 2009-06-23 | Delta Electronics, Inc. | Inverter system with input signal-processing apparatus and method for the same |
-
2009
- 2009-02-26 JP JP2009043696A patent/JP4809450B2/ja not_active Expired - Fee Related
- 2009-08-29 US US12/550,368 patent/US7855668B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0310420A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | アナログ・ディジタル変換器 |
JPH08307275A (ja) * | 1995-05-02 | 1996-11-22 | Lg Semicon Co Ltd | 可変利得端を内蔵するデルタ シグマ アナログ ディジタル変換器 |
JP2001196931A (ja) * | 1999-11-19 | 2001-07-19 | Alcatel | オフセット補正と利得設定とをもつシグマ/デルタ変調器を含む変換器インターフェース装置 |
JP2005026998A (ja) * | 2003-07-02 | 2005-01-27 | Renesas Technology Corp | ビット変換回路またはシフト回路を内蔵した半導体集積回路およびa/d変換回路を内蔵した半導体集積回路並びに通信用半導体集積回路 |
JP2006254261A (ja) * | 2005-03-14 | 2006-09-21 | Renesas Technology Corp | Σδ型a/d変換回路を内蔵した通信用半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
JP4809450B2 (ja) | 2011-11-09 |
US20100214142A1 (en) | 2010-08-26 |
US7855668B2 (en) | 2010-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809450B2 (ja) | デルタシグマad変調器 | |
US7696910B2 (en) | Dither circuit and analog digital converter having dither circuit | |
US9077358B2 (en) | Successive approximation AD converter and noise generator | |
JP4219341B2 (ja) | アナログデジタル変換器、それを用いた信号処理システム、および撮像装置 | |
US20180212616A1 (en) | A/d converter | |
US7224306B2 (en) | Analog-to-digital converter in which settling time of amplifier circuit is reduced | |
US7154426B2 (en) | Analog-digital converter with advanced scheduling | |
JP4755558B2 (ja) | Ad変換器およびデルタシグマad変換器 | |
JP4662826B2 (ja) | スイッチ制御回路、δς変調回路、及びδς変調型adコンバータ | |
KR20160057330A (ko) | 증분 델타-시그마-아날로그-디지털 변환기에서 출력 신호의 효과적인 해상도를 세팅하기 위한 장치 및 방법 | |
JP2012165169A (ja) | A/d変換器及び半導体装置 | |
WO2014141350A1 (ja) | Ad変換器 | |
US6489906B2 (en) | ΔΣ type A/D converter | |
US8169259B2 (en) | Active filter, delta-sigma modulator, and system | |
JP2008193744A (ja) | 信号処理システム | |
JP2010093683A (ja) | デジタルアナログ変換回路とその出力データの補正方法 | |
US8203474B2 (en) | Pipeline A/D converter | |
EP1398880A2 (en) | Analog-digital conversion circuit | |
US8526638B2 (en) | Gain control circuit and electronic volume circuit | |
JP2007506340A (ja) | マルチビット・デジタルアナログ変換器を調整するための方法、この方法が適用されたマルチビット・デジタルアナログ変換器、及び当該マルチビット・デジタルアナログ変換器が設けられた変換器 | |
US10560114B2 (en) | Analog to digital converters with oversampling | |
JP2011244200A (ja) | デルタシグマ変調装置 | |
US7061420B2 (en) | Gain control for analog-digital converter | |
JP4856659B2 (ja) | 半導体集積回路装置 | |
KR20090071705A (ko) | 기준전압 선택회로를 이용한 아날로그-디지털 변환기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110124 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110228 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4809450 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |