JP2010199191A - Semiconductor package and method of manufacturing semiconductor package - Google Patents
Semiconductor package and method of manufacturing semiconductor package Download PDFInfo
- Publication number
- JP2010199191A JP2010199191A JP2009040591A JP2009040591A JP2010199191A JP 2010199191 A JP2010199191 A JP 2010199191A JP 2009040591 A JP2009040591 A JP 2009040591A JP 2009040591 A JP2009040591 A JP 2009040591A JP 2010199191 A JP2010199191 A JP 2010199191A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- semiconductor chip
- base film
- inner lead
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、ベースフィルム上に半導体チップが搭載された半導体パッケージ及び半導体パッケージの製造方法に関する。 The present invention relates to a semiconductor package having a semiconductor chip mounted on a base film and a method for manufacturing the semiconductor package.
特許文献１には、半導体パッケージとしてのＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージが記載されている。 Patent Document 1 describes a COF (Chip On Film) package as a semiconductor package.
このＣＯＦパッケージによると、チップが接続されるバンプの内側エリアには、複数個のダミーバンプが突設されている。そして、インナーリードの先端側の内側エリアには複数個のダミーインナーリードが設けられ、各ダミーバンプと各ダミーインナーリードとを正規のバンプと正規のインナーリードのインナーリードボンディング時に同時に熱圧着するようになっている。 According to this COF package, a plurality of dummy bumps are projected from the inner area of the bump to which the chip is connected. A plurality of dummy inner leads are provided in the inner area on the tip side of the inner lead, and each dummy bump and each dummy inner lead are thermocompression bonded at the same time when bonding the regular bump and the regular inner lead. It has become.
これにより、加熱によるキャリアテープの反りに伴って発生するストレスがダミーバンプとダミーインナーリードに分散される。このため、大きなストレスを分散して小さくすることができ、インナーリードとバンプとの接合部が剥離したり、インナーリードが断線したり、インナーリードと本体との接着界面が剥離したりする不良を防止リすることができるようになっている。 As a result, the stress generated with the warp of the carrier tape due to heating is distributed to the dummy bumps and the dummy inner leads. For this reason, large stress can be dispersed and reduced, and the joint between the inner lead and the bump is peeled off, the inner lead is disconnected, or the adhesive interface between the inner lead and the main body is peeled off. It can be prevented.
半導体パッケージとしてのＣＯＦパッケージのファインピッチ化に伴い、ピッチの距離だけでなくインナーリードとパンプも微細にする必要性が生じてきた。そこで、微細なインナーリードと微細なパンプを接着させるには、加熱した状態で荷重を行い、その後、全体を冷却する必要がある。 With the fine pitch of the COF package as a semiconductor package, it has become necessary to make not only the pitch distance but also the inner leads and the bumps fine. Therefore, in order to bond the fine inner lead and the fine pump, it is necessary to apply a load in a heated state and then cool the whole.
つまり、バンプの付いた半導体チップとインナーリードの付いたベースフィルムがそれぞれ加熱され膨張している状態で荷重がかけられる。加熱と荷重によってインナーリードとバンプ間に共晶結合ができ、インナーリードとバンプは接着される。その後、インナーリードとバンプによって接着したベースフィルムと半導体チップ全体を冷却し、その冷却によりベースフィルムと半導体チップのシリコンが収縮する。 That is, a load is applied in a state where the semiconductor chip with bumps and the base film with inner leads are heated and expanded. A eutectic bond is formed between the inner lead and the bump by heating and load, and the inner lead and the bump are bonded. Thereafter, the base film and the entire semiconductor chip bonded by the inner lead and the bump are cooled, and the silicon of the base film and the semiconductor chip contracts by the cooling.
ここで、ベースフィルムとシリコンは熱膨張係数が異なるため、互いに収縮する量が異なり、シリコンに対し熱膨張係数が大きいベースフィルムは、半導体チップより多く収縮する。この結果、ベースフィルムの収縮によってインナーリードが引っ張られ、インナーリードに接着していたバンプも引っ張られることになる。特に、バンプの真ん中付近に存在するインナーリードは、ベースフィルムの収縮による影響を他の部分より受けやすくなる。 Here, since the base film and silicon have different thermal expansion coefficients, the amount of contraction differs from each other, and the base film having a larger thermal expansion coefficient than silicon contracts more than the semiconductor chip. As a result, the inner lead is pulled by the shrinkage of the base film, and the bumps adhered to the inner lead are also pulled. In particular, the inner lead existing near the middle of the bump is more susceptible to the influence of shrinkage of the base film than the other parts.
一方、従来のファインピッチでない場合はバンプの幅を広く設けることができるため、ベースフィルムの収縮によってインナーリードが引っ張られても耐性が強くバンプの変形に影響を与えることはなかった。 On the other hand, when the pitch is not the conventional fine pitch, the width of the bump can be widened. Therefore, even if the inner lead is pulled by the shrinkage of the base film, the resistance is strong and the deformation of the bump is not affected.
しかし、ファインピッチになることで、バンプの幅が小さくなり、ベースフィルムの収縮によってインナーリードが引っ張られ、バンプが傾いてしまう。場合によっては、インナーリードがバンプと共に倒れてしまったり、インナーリードがバンプから落ちたりすることが起こる場合がある。 However, the fine pitch reduces the width of the bump, pulls the inner lead due to the shrinkage of the base film, and tilts the bump. In some cases, the inner lead may fall with the bump or the inner lead may fall from the bump.
このように、バンプと共にインナーリードが傾くことで、所望の間隔が維持できなくなる。そして、隣接するインナーリードやバンプとの距離が短くなり、インナーリードの配列方向の樹脂厚が薄くなってしまう。樹脂が薄くなると、絶縁性を十分確保できない可能性が出てくる。 As described above, the inner leads are inclined together with the bumps, so that a desired interval cannot be maintained. Then, the distance between adjacent inner leads and bumps is shortened, and the resin thickness in the arrangement direction of the inner leads is reduced. If the resin becomes thinner, there is a possibility that sufficient insulation cannot be secured.
一方、断面で考えると、バンプの形状が変わらない場合と比べて、インナーリードに引っ張られてバンプの形状が変わった場合は、バンプとインナーリードの高さが低くなる。つまり、半導体チップとベースフィルムの間が狭くなるため、樹脂を流し込む部分の体積が小さくなってしまい、樹脂が十分に充填できず、隣接するインナーリード間の絶縁性が低下することが考えられる。 On the other hand, when considering the cross section, the height of the bump and the inner lead is lower when the shape of the bump is changed by being pulled by the inner lead as compared with the case where the shape of the bump is not changed. That is, since the space between the semiconductor chip and the base film is narrowed, the volume of the portion into which the resin is poured becomes small, the resin cannot be sufficiently filled, and the insulation between the adjacent inner leads may be lowered.
また、バンプが傾くことで、半導体チップとバンプで構成される角部は鋭角となり、この鋭角の部分には樹脂が埋め込みにくく、空洞ができてしまう可能性がある。空洞ができると樹脂の亀裂の原因にもなり、絶縁破壊も起こりやすくなり、樹脂による絶縁性が低下する。 Further, when the bumps are inclined, the corners formed by the semiconductor chip and the bumps become acute angles, and it is difficult for the resin to be embedded in the acute angle parts, which may cause cavities. If the voids are formed, it will cause cracking of the resin, and dielectric breakdown will easily occur, and the insulation by the resin will decrease.
さらに、バンプが大きく傾くことによりリードの脱落等が起こり、脱落したリードが隣接するインナーリードやバンプと接触してしまうことがあり、その場合にはリード端子間でショートしてしまう。 Further, the lead is dropped due to the large inclination of the bump, and the dropped lead may come into contact with the adjacent inner lead or bump. In this case, a short circuit occurs between the lead terminals.
これらのように、インナーリードが引っ張られバンプごと傾いてしまうと、高い信頼性が保てなくなってしまう。 As described above, if the inner lead is pulled and tilted together with the bumps, high reliability cannot be maintained.
本発明は、上記事実を考慮して、熱収縮量の違いにより、バンプがインナーリードによって引っ張られるのを抑制し、バンプが傾くのを防止することが課題である。 An object of the present invention is to prevent the bumps from being tilted by suppressing the bumps from being pulled by the inner leads due to the difference in heat shrinkage in consideration of the above facts.
本発明の請求項１に係る半導体パッケージは、ベースフィルムと、前記ベースフィルムに設けられたチップ搭載部に搭載される半導体チップと、前記ベースフィルム上に形成され、前記チップ搭載部に入り込む複数本のインナーリードと、前記半導体チップに形成された電極パッドと前記チップ搭載部に入り込んだ前記インナーリードの基端側を電気的に接続する金属バンプと、前記金属バンプと接続される前記インナーリードの先端側と前記半導体チップを接合すると共に、前記金属バンプと離れて設けられる補強バンプと、前記半導体チップ及びインナーリードを封止する封止樹脂と、を備えることを特徴とする。 A semiconductor package according to claim 1 of the present invention is a base film, a semiconductor chip mounted on a chip mounting portion provided on the base film, and a plurality of semiconductor chips formed on the base film and entering the chip mounting portion. Inner leads, electrode pads formed on the semiconductor chip, metal bumps that electrically connect the base ends of the inner leads that have entered the chip mounting portion, and inner leads that are connected to the metal bumps. The semiconductor chip includes a reinforcing bump that is provided apart from the metal bump, and a sealing resin that seals the semiconductor chip and the inner lead.
上記構成によれば、半導体チップは、ベースフィルムに設けられたチップ搭載部に搭載される。そして、ベースフィルム上に形成されたインナーリードが、チップ搭載部に入り込み、チップ搭載部に入り込んだインナーリードの基端側が、半導体チップに形成された電極パッドと金属バンプを介して電気的に接続されている。 According to the said structure, a semiconductor chip is mounted in the chip mounting part provided in the base film. The inner lead formed on the base film enters the chip mounting portion, and the base end side of the inner lead that enters the chip mounting portion is electrically connected to the electrode pad formed on the semiconductor chip via the metal bump. Has been.
また、金属バンプと離れて設けられた補強バンプは、チップ搭載部に入り込んだインナーリードの先端側と半導体チップを接合しており、さらに、封止樹脂が、半導体チップ及びインナーリードを封止している。 In addition, the reinforcing bumps provided apart from the metal bumps join the semiconductor chip to the tip side of the inner lead that has entered the chip mounting portion, and the sealing resin seals the semiconductor chip and the inner lead. ing.
このように、補強バンプによってインナーリードと半導体チップが接合されることで、ベースフィルムと半導体チップを構成するシリコン材料の熱収縮量の違いにより、インナーリードによって金属バンプに作用する引張力は、補強バンプへ分散され、金属バンプが傾くのを防止することができる。 In this way, the inner lead and the semiconductor chip are joined by the reinforcing bump, so that the tensile force acting on the metal bump by the inner lead is reinforced due to the difference in thermal shrinkage of the silicon material constituting the base film and the semiconductor chip. It is possible to prevent the metal bumps from being inclined by being dispersed into the bumps.
本発明の請求項２に係る半導体パッケージは、請求項１に記載において、夫々の前記インナーリードの先端側で接合された補強バンプは、前記インナーリードの延伸方向と交差する交差方向に千鳥状に配置され、前記金属バンプと比較して、前記交差方向に広くされることを特徴とする。 The semiconductor package according to a second aspect of the present invention is the semiconductor package according to the first aspect, wherein the reinforcing bumps joined at the front end side of each of the inner leads are staggered in an intersecting direction intersecting an extending direction of the inner leads. It is arranged and is made wider in the crossing direction than the metal bump.
上記構成によれば、インナーリードの先端側で接合された補強バンプは、千鳥状に配置され、金属バンプと比較して、インナーリードの延伸方向と交差する交差方向に広くされている。 According to the above configuration, the reinforcing bumps joined at the front end side of the inner lead are arranged in a staggered manner and are widened in the crossing direction intersecting with the extending direction of the inner lead as compared with the metal bump.
つまり、補強バンプは、交差方向において広い範囲で半導体チップと接触しており、ベースフィルムと半導体チップを構成するシリコン材料の熱収縮量の違いにより、補強バンプがインナーリードによって引っ張られても補強バンプが傾くのが抑制される。そして、補強バンプが傾くのが抑制されることで、半導体チップとベースフィルムの間が狭くなるのが防止され、半導体チップとベースフィルムの間に封止樹脂が充分流れ込む。 In other words, the reinforcing bumps are in contact with the semiconductor chip over a wide range in the crossing direction, and even if the reinforcing bumps are pulled by the inner leads due to the difference in thermal shrinkage between the base film and the silicon material constituting the semiconductor chip, the reinforcing bumps Is suppressed from tilting. And by suppressing that a reinforcement bump inclines, it is prevented that the space between a semiconductor chip and a base film becomes narrow, and sealing resin flows into between a semiconductor chip and a base film sufficiently.
このように、半導体チップとベースフィルムの間に封止樹脂が充分流れ込むことで、隣接するインナーリード間の絶縁性を向上させることができる。 As described above, the sealing resin sufficiently flows between the semiconductor chip and the base film, whereby the insulation between the adjacent inner leads can be improved.
本発明の請求項３に係る半導体パッケージは、請求項２に記載において、前記インナーリードにおける前記補強バンプとの接合部は、前記交差方向に広くされることを特徴とする。 A semiconductor package according to a third aspect of the present invention is the semiconductor package according to the second aspect, wherein a joint portion of the inner lead with the reinforcing bump is widened in the intersecting direction.
上記構成によれば、インナーリードにおける補強バンプとの接合部が、交差方向に広くされている。 According to the said structure, the junction part with the reinforcement bump in an inner lead is made wide in the crossing direction.
つまり、インナーリードの接合部を交差方向に広くすることで、インナーリードと補強バンプの接合面積を増やすことができ、金と錫の結晶量を増やし、インナーリードと補強バンプの接合強度を向上させることができる。 In other words, by widening the joint portion of the inner lead in the cross direction, the joint area between the inner lead and the reinforcing bump can be increased, the amount of gold and tin crystals can be increased, and the joint strength between the inner lead and the reinforcing bump can be improved. be able to.
本発明の請求項４に係る半導体パッケージは、請求項１〜３何れか１項に記載において、夫々の前記インナーリードに接続された金属バンプは、前記交差方向に千鳥状に配置され、前記交差方向に広くされることを特徴とする。 A semiconductor package according to a fourth aspect of the present invention is the semiconductor package according to any one of the first to third aspects, wherein the metal bumps connected to the inner leads are arranged in a staggered manner in the intersecting direction. It is widened in the direction.
上記構成によれば、夫々のインナーリードに接続された金属バンプは、千鳥状に配置されている。金属バンプを千鳥状に配置することで、金属バンプを交差方向に広げることで金属バンプが傾くのが防止され、さらに、半導体パッケージのファインピッチ化に伴いインナーリード間のピッチが狭くなっても、インナーリード間の絶縁品質を充分確保することができる。 According to the above configuration, the metal bumps connected to the respective inner leads are arranged in a staggered manner. By arranging the metal bumps in a staggered manner, it is possible to prevent the metal bumps from tilting by spreading the metal bumps in the crossing direction, and even if the pitch between the inner leads becomes narrower due to the fine pitch of the semiconductor package, The insulation quality between the inner leads can be sufficiently secured.
本発明の請求項５に係る半導体パッケージは、請求項１〜４何れか１項に記載において、前記金属バンプは前記半導体チップの外周側に配置され、前記補強バンプは前記金属バンプより前記半導体チップの内側に配置されることを特徴とする。 The semiconductor package according to a fifth aspect of the present invention is the semiconductor package according to any one of the first to fourth aspects, wherein the metal bumps are arranged on an outer peripheral side of the semiconductor chip, and the reinforcing bumps are arranged on the semiconductor chip from the metal bumps. It is arrange | positioned inside.
上記構成によれば、金属バンプは半導体チップの外周側に配置され、補強バンプは金属バンプより半導体チップの内側に配置されている。この構成により、ベースフィルムと半導体チップを構成するシリコン材料の熱収縮量の違いにより、インナーリードによって半導体チップの外周側に配置された金属バンプに作用する引張力は、半導体チップの内側に配置された補強バンプへ分散され、金属バンプが傾くのを防止することができる。 According to the above configuration, the metal bumps are disposed on the outer peripheral side of the semiconductor chip, and the reinforcing bumps are disposed on the inner side of the semiconductor chip than the metal bumps. With this configuration, the tensile force acting on the metal bumps arranged on the outer peripheral side of the semiconductor chip by the inner leads is arranged on the inner side of the semiconductor chip due to the difference in thermal shrinkage of the silicon material constituting the base film and the semiconductor chip. It is possible to prevent the metal bumps from being tilted by being dispersed into the reinforcing bumps.
本発明の請求項６に係る半導体パッケージの製造方法は、複数本のインナーリードが形成されたベースフィルムに半導体チップを搭載して半導体パッケージを製造する半導体パッケージの製造方法であって、前記半導体チップに、前記半導体チップに形成された電気パッドと前記インナーリードを電気的に接続する金属バンプを形成すると共に、前記金属バンプから離間させて前記電極パッドと電気的に接続されない補強バンプを形成する工程と、前記ベースフィルムと前記半導体チップを加熱した状態で、前記ベースフィルム上に形成された前記インナーリードと前記金属バンプ及び前記補強バンプを接続することで、前記ベースフィルムに前記半導体チップを搭載する工程と、前記ベースフィルムと、前記ベースフィルムに搭載された前記半導体チップを冷却する工程と、を備えることを特徴とする。 According to a sixth aspect of the present invention, there is provided a semiconductor package manufacturing method for manufacturing a semiconductor package by mounting a semiconductor chip on a base film on which a plurality of inner leads are formed. Forming a metal bump for electrically connecting the electrical pad formed on the semiconductor chip and the inner lead, and forming a reinforcing bump spaced apart from the metal bump and not electrically connected to the electrode pad And mounting the semiconductor chip on the base film by connecting the inner lead, the metal bump and the reinforcing bump formed on the base film with the base film and the semiconductor chip heated. Process, the base film, and before being mounted on the base film Characterized in that it comprises a step of cooling the semiconductor chip, the.
上記構成による半導体パッケージの製造方法よれば、先ず、半導体チップに、電極パッドとインナーリードを電気的に接続する金属バンプが形成され、さらに、金属バンプから離間して電極パッドと電気的に接続されない補強バンプが形成される。 According to the method of manufacturing a semiconductor package having the above-described configuration, first, metal bumps are formed on the semiconductor chip to electrically connect the electrode pads and the inner leads, and are not electrically connected to the electrode pads apart from the metal bumps. Reinforcing bumps are formed.
次に、ベースフィルムと半導体チップを加熱した状態で、ベースフィルム上に形成されたインナーリードと金属バンプ及び補強バンプを接続し、ベースフィルムに半導体チップを搭載する。さらに、ベースフィルムと、ベースフィルムに搭載された半導体チップを冷却する。 Next, with the base film and the semiconductor chip heated, the inner leads formed on the base film are connected to the metal bumps and the reinforcing bumps, and the semiconductor chip is mounted on the base film. Furthermore, the base film and the semiconductor chip mounted on the base film are cooled.
このように、加熱された状態でベースフィルムと半導体チップが接続され、搭載後に冷却されることで、ベースフィルムと半導体チップを構成するシリコン材料の熱収縮量の違いにより、インナーリードによって金属バンプが引っ張られ、金属バンプが傾く力が作用する。しかし、インナーリードには、補強バンプも接続されているため、インナーリードによって金属バンプに作用する引張力は、補強バンプへ分散され、金属バンプが傾くのを防止することができる。 In this way, the base film and the semiconductor chip are connected in a heated state and cooled after mounting, so that the metal bumps are formed by the inner leads due to the difference in the amount of thermal shrinkage of the silicon material constituting the base film and the semiconductor chip. It is pulled and a force that tilts the metal bumps acts. However, since the reinforcing bump is also connected to the inner lead, the tensile force acting on the metal bump by the inner lead is dispersed to the reinforcing bump, and the metal bump can be prevented from being inclined.
本発明によれば、熱収縮量の違いにより、バンプがインナーリードによって引っ張られるのを抑制し、バンプが傾くのを防止することができる。 According to the present invention, it is possible to prevent the bump from being pulled by the inner lead due to the difference in heat shrinkage, and to prevent the bump from being inclined.
本発明の第１実施形態に係る半導体パッケージの一例について図１〜図３に従って説明する。 An example of the semiconductor package according to the first embodiment of the present invention will be described with reference to FIGS.
（全体構成）
図３（Ａ）（Ｂ）に示されるように、半導体パッケージとしてのＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）パッケージ１０には、帯状で可撓性を有するベースフィルム１２が設けられ、このベースフィルム１２の両側には、フィルム送り用のスプロケット１４が所定間隔を空けて送り方向に沿って設けられている。
(overall structure)
As shown in FIGS. 3 (A) and 3 (B), a COF (Chip On Film)
なお、図３では、帯状のベースフィルム１２内の１個のＣＯＦパッケージ１０のみが示されている。
In FIG. 3, only one
さらに、両側のスプロケット１４間のほぼ中央部には、半導体チップ２６が搭載される平面視矩形状のチップ搭載部１６は、ベースフィルム１２を覆うように設けられたソルダレジスト２０を剥ぎ取って設けられている。このチップ搭載部１６には、ベースフィルムとソルダレジスト２０との間に形成された複数本のインナーリード１８の先端側が入り込んでいる。なお、隣接するインナーリード１８同士のピッチは２６μｍ以下とされている。
Further, a
また、チップ搭載部１６に対して一側（図３（Ｂ）で示す上側）に延びるインナーリード１８の後端部は、ソルダレジスト２０から露出し、列状に配置された矩形状の入力端子２２に接続されている。
Further, the rear end portion of the
これに対し、チップ搭載部１６に対して他側（図３（Ｂ）で示す下側）に延びるインナーリード１８の後端部は、ソルダレジスト２０から露出し、列状に配置された矩形状の出力端子２４に接続されている。
On the other hand, the rear end portion of the
そして、ベースフィルム１２のチップ搭載部１６には、半導体チップ２６がフリップチップ方式で実装されている。
A
詳細には、ベースフィルム１２と対向する半導体チップ２６の対向面には、電極パッド３０が配置され、電極パッド３０からは、電極パッド３０とインナーリード１８を電気的に接続する金属バンプの一例としての金バンプ３２が設けられている。なお、本実施形態では、金バンプ３２の幅寸法は１６μｍ以下とされ、長さ寸法は６０μｍとされ、高さ寸法は１５μｍとされている。
Specifically, an
金バンプ３２が設けられた電極パッド３０をベースフィルム１２へ熱圧着することで、インナーリード１８と金バンプ３２が、金と錫の共晶で金属接合する構成となっている。
The
さらに、半導体チップ２６の側面側から、チップ搭載部１６と半導体チップ２６との間へ溶融された封止樹脂３６を注入し、封止樹脂３６を固化させることで、チップ搭載部１６と半導体チップ２６の側面が封止され、インナーリード１８及び金バンプ３２等が保護されるようになっている。
Further, a molten sealing
（要部構成）
図１、図２に示されるように、金バンプ３２を介して半導体チップ２６の電極パッド３０（図３（Ａ）参照）と接続されるインナーリード１８の先端側は、チップ搭載部１６の中央側に向って延びている。そして、インナーリード１８の先端側は、半導体チップ２６のインナーリード１８側であって、金バンプ３２と離れて設けられた補強バンプ４０と接合されている。
(Main part configuration)
As shown in FIGS. 1 and 2, the tip side of the
この補強バンプ４０の幅寸法は１６μｍ以下とされ、長さ寸法は５０μｍとされ、高さ寸法は１５μｍとされている。また、補強バンプ４０は、金バンプ３２から２０μｍ以上距離を空けて配置され、半導体チップ２６の絶縁膜（図示省略）上に設けられており、さらに、半導体チップ２６の電極の有無に関係なく配置されている。なお、補強バンプ４０が載置される半導体チップ２６の載置部に配線がある場合、凹凸の影響で共晶状態が変わるため、配線がある部分には補強バンプ４０を設けないようにするのが好ましい。
The reinforcing
そして、金バンプ３２が設けられた電極パッド３０をベースフィルム１２へ熱圧着するときに、一緒に補強バンプ４０をベースフィルム１２へ熱圧着することで、インナーリード１８と金バンプ３２が金と錫の共晶で金属接合するのと同時に、インナーリード１８と補強バンプ４０が金と錫の共晶で金属接合する構成となっている。
Then, when the
次に、ＣＯＦパッケージ１０の製造方法について説明する。
Next, a method for manufacturing the
先ず、半導体チップ２６に、インナーリード１８と電極パッド３０を電気的に接続する金バンプ３２と、金バンプ３２から離間させて電極パッド３０と電気的に接続されない補強バンプを形成する。
First, a
次に、ベースフィルム１２と半導体チップ２６を加熱した状態で、ベースフィルム１２上に形成されたインナーリード１８と金バンプ３２及び補強バンプ４０を接続し、ベースフィルム１２に半導体チップを搭載する。
Next, with the
次に、半導体チップ２６の側面側から、チップ搭載部１６と半導体チップ２６との間へ溶融された封止樹脂３６を注入して、ベースフィルム１２とベースフィルム１２に搭載された半導体チップ２６を冷却して封止樹脂３６を固化させる。これにより、ＣＯＦパッケージ１０を製造する。
Next, from the side surface side of the
（作用・効果）
ＣＯＦパッケージ１０のファインピッチ化に伴い、インナーリード１８間のピッチの距離だけでなくインナーリード１８と金バンプ３２も微細にする必要性が生じている。そこで、微細なインナーリード１８と微細な金バンプ３２を接着させるには、前述したように、ベースフィルム１２と半導体チップ２６を加熱した状態で荷重を付加し、その後、全体を冷却する。
(Action / Effect)
With the fine pitch of the
ここで、ベースフィルム１２と半導体チップ２６を構成するシリコン材料とは熱膨張係数が異なるため、ベースフィルム１２と半導体チップ２６で冷却時に収縮する量が相違する。つまり、シリコン材料に対し熱膨張係数が大きいベースフィルム１２は、半導体チップ２６より多く収縮する。
Here, since the
ベースフィルム１２が、半導体チップ２６より多く収縮することで、ベースフィルム１２によってインナーリード１８が引っ張られ、インナーリード１８に接続していた金バンプ３２も引っ張られることになる。これにより、金バンプ３２が傾くことが考えられる。
When the
しかし、前述したように、金バンプ３２とは別個に補強バンプ４０を設けることで、１本のインナーリード１８に対して半導体チップ２６との間で２箇所の金属接合部が確保されている。これにより、成型後の冷却時における熱収縮時にインナーリード１８によって金バンプ３２に作用する引張力が、補強バンプ４０へ分散され、金バンプ３２が傾くのを防止することができる。
However, as described above, by providing the reinforcing
また、１本のインナーリード１８に対して半導体チップ２６との間で２箇所の金属接合部を確保することで、半導体チップ２６からインナーリード１８が剥がれるのを防止することができる。
In addition, by securing two metal joints between the
また、補強バンプ４０を金バンプ３２から２０μｍ以上距離を空けて配置することで、封止樹脂が流れ込む空間を確保することができ、金―錫共晶による広がりにより懸念される絶縁性の低下を抑制することができる。
Further, by arranging the reinforcing
また、金バンプ３２が傾くのが防止されることで、隣接するインナーリード間が、所定距離保たれるようになり、ＣＯＦパッケージ１０のファインピッチ化に伴い、インナーリード１８と金バンプ３２を微細にしても絶縁性の低下等の不良を防止することができる。
Further, since the gold bumps 32 are prevented from being inclined, the adjacent inner leads are kept at a predetermined distance, and the inner leads 18 and the gold bumps 32 are made finer with the fine pitch of the
また、金バンプ３２が傾くのが防止されることで、インナーリード１８が金バンプ３２と共に倒れてしまったり、インナーリード１８が金バンプ３２から落ちたりするのを防止することができる。
Further, since the
また、金バンプ３２が傾くのが防止されることで、隣接するインナーリード１８間に封止樹脂を充分充填することで、絶縁性を確保することができる。
Further, since the
また、金バンプ３２が傾くのが防止されることで、インナーリード１８と半導体チップ２６との間に封止樹脂を充分充填することで、絶縁性の低下を抑制することができる。
Further, since the
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記実施形態では、インナーリード１８の先端側を延長して延長上に補強バンプ４０を配置してインナーリード１８と補強バンプ４０を接合したが、インナーリードの先端側と接合可能な中央バンプを接合でもよく、また、延長上は直線ではなくてもよく、インナーリードの先端側と接合されるバンプは、金バンプと離れていればよい。
Although the present invention has been described in detail with respect to specific embodiments, the present invention is not limited to such embodiments, and various other embodiments are possible within the scope of the present invention. It is clear to the contractor. For example, in the above embodiment, the front end side of the
次に本発明の第２実施形態に係るＣＯＦパッケージ５０の一例について図４に従って説明する。
Next, an example of the
なお、第１実施形態と同一部材については、同一符号を付してその説明を省略する。 In addition, about the same member as 1st Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
図４に示されるように、この実施形態では第１実施形態と違い、インナーリード１８の先端側に設けられる補強バンプ５２は、インナーリード１８の延伸方向と交差する交差方向に対して千鳥状に配置されている。
As shown in FIG. 4, in this embodiment, unlike the first embodiment, the reinforcing
千鳥状に配置することで、平面視で補強バンプ５２を交差方向に幅方向に広くすることができる。これにより、補強バンプ５２の幅寸法（交差方向の寸法）は１９μｍとされ、金バンプ３２に比べて幅広とされている。また、各バンプ間の距離は、２０μｍ以上空けられている。
By arranging in a staggered manner, the reinforcing
このように、補強バンプ５２の配置を千鳥状とすることで、補強バンプ５２の幅寸法を広くすることができ、補強バンプ５２が倒れるのを効果的に抑制することができる。
Thus, by arranging the reinforcing
なお、本発明を特定の実施形態について詳細に説明したが、本発明はかかる実施形態に限定されるものではなく、本発明の範囲内にて他の種々の実施形態が可能であることは当業者にとって明らかである。例えば、上記実施形態では特に限定しなかったが、補強バンプ５２を平面視で半導体チップ２６のエッジより幅広としてもよい。
Although the present invention has been described in detail with respect to specific embodiments, the present invention is not limited to such embodiments, and various other embodiments are possible within the scope of the present invention. It is clear to the contractor. For example, although not particularly limited in the above embodiment, the reinforcing
次に本発明の第３実施形態に係るＣＯＦパッケージ６０の一例について図５に従って説明する。
Next, an example of the
なお、第２実施形態と同一部材については、同一符号を付してその説明を省略する。 In addition, about the same member as 2nd Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
図５に示されるように、この実施形態では第２実施形態と違い、インナーリード６２における補強バンプ５２との接合部６２Ａが、一般部に比べ幅方向に広くされている。
As shown in FIG. 5, in this embodiment, unlike the second embodiment, the joint 62A of the
つまり、インナーリード６２の接合部６２Ａを幅方向に広くすることで、インナーリード６２と補強バンプ５２の接合面積を増やすことができ、金と錫の結晶量を増やし、インナーリード６２と補強バンプ５２の接合強度を向上させることができる。
That is, by widening the joint 62A of the
次に本発明の第４実施形態に係るＣＯＦパッケージ７０の一例について図６に従って説明する。
Next, an example of the
なお、第２実施形態と同一部材については、同一符号を付してその説明を省略する。 In addition, about the same member as 2nd Embodiment, the same code | symbol is attached | subjected and the description is abbreviate | omitted.
図６に示されるように、この実施形態では第２実施形態と違い、インナーリード１８と電極パッド３０を電気的に接続する金バンプ７２は、インナーリード１８の延伸方向と交差する交差方向に対して千鳥状に配置され、金バンプ７２の幅寸法は１９μｍとされている。また、また、各バンプ間の距離は、２０μｍ以上空けられている。
As shown in FIG. 6, in this embodiment, unlike the second embodiment, the
ＣＯＦパッケージ６０のファインピッチ化に伴い、インナーリード１８と金バンプ７２を微細にする必要性が生じても、前述したように、金バンプ７２を千鳥状に配置することで、金バンプ７２の幅寸法を広げることができ、これにより、金バンプ３２が傾くのを防止することができる。
Even if it becomes necessary to make the inner leads 18 and the gold bumps 72 finer with the fine pitch of the
また、金バンプ７２の幅寸法が広がることで、金バンプ７２が設けられた電極パッド３０をベースフィルム１２へ熱圧着するときに、高荷重による熱圧着（ボンド）が可能となり、金と錫の共晶量を充分確保することができ、インナーリード１８と金バンプ７２の引き剥がし強度を向上させることができる。
Further, since the width dimension of the
１０ ＣＯＦパッケージ（半導体パッケージ）
１２ ベースフィルム
１６ チップ搭載部
１８ インナーリード
２６ 半導体チップ
３０ 電極パッド
３２ 金バンプ（金属バンプ）
３６ 封止樹脂
４０ 補強バンプ
５０ ＣＯＦパッケージ（半導体パッケージ）
５２ 補強バンプ
６０ ＣＯＦパッケージ（半導体パッケージ）
６２ インナーリード
６２Ａ 接合部
７０ ＣＯＦパッケージ（半導体パッケージ）
７２ 金バンプ
10 COF package (semiconductor package)
12
36
52
62
72 Gold Bump
Claims (6)
前記ベースフィルムに設けられたチップ搭載部に搭載される半導体チップと、
前記ベースフィルム上に形成され、前記チップ搭載部に入り込む複数本のインナーリードと、
前記半導体チップに形成された電極パッドと前記チップ搭載部に入り込んだ前記インナーリードの基端側を電気的に接続する金属バンプと、
前記金属バンプと接続される前記インナーリードの先端側と前記半導体チップを接合すると共に、前記金属バンプと離れて設けられる補強バンプと、
前記半導体チップ及びインナーリードを封止する封止樹脂と、
を備える半導体パッケージ。 A base film,
A semiconductor chip mounted on a chip mounting portion provided on the base film;
A plurality of inner leads formed on the base film and entering the chip mounting portion;
Metal bumps that electrically connect the electrode pads formed on the semiconductor chip and the base end sides of the inner leads that have entered the chip mounting portion;
While joining the tip of the inner lead connected to the metal bump and the semiconductor chip, a reinforcing bump provided apart from the metal bump,
A sealing resin for sealing the semiconductor chip and the inner lead;
A semiconductor package comprising:
前記半導体チップに、前記半導体チップに形成された電気パッドと前記インナーリードを電気的に接続する金属バンプを形成すると共に、前記金属バンプから離間させて前記電極パッドと電気的に接続されない補強バンプを形成する工程と、
前記ベースフィルムと前記半導体チップを加熱した状態で、前記ベースフィルム上に形成された前記インナーリードと前記金属バンプ及び前記補強バンプを接続することで、前記ベースフィルムに前記半導体チップを搭載する工程と、
前記ベースフィルムと、前記ベースフィルムに搭載された前記半導体チップを冷却する工程と、
を備える半導体パッケージの製造方法。 A semiconductor package manufacturing method for manufacturing a semiconductor package by mounting a semiconductor chip on a base film on which a plurality of inner leads are formed,
Formed on the semiconductor chip are metal bumps that electrically connect the electrical leads formed on the semiconductor chip and the inner leads, and reinforcing bumps that are spaced apart from the metal bumps and are not electrically connected to the electrode pads. Forming, and
Mounting the semiconductor chip on the base film by connecting the inner lead, the metal bump and the reinforcing bump formed on the base film in a state where the base film and the semiconductor chip are heated; ,
Cooling the semiconductor chip mounted on the base film and the base film;
A method of manufacturing a semiconductor package comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009040591A JP2010199191A (en) | 2009-02-24 | 2009-02-24 | Semiconductor package and method of manufacturing semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009040591A JP2010199191A (en) | 2009-02-24 | 2009-02-24 | Semiconductor package and method of manufacturing semiconductor package |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010199191A true JP2010199191A (en) | 2010-09-09 |
Family
ID=42823647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009040591A Pending JP2010199191A (en) | 2009-02-24 | 2009-02-24 | Semiconductor package and method of manufacturing semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010199191A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239653A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
| JP2013239652A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
| JP2013239654A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147228A (en) * | 2006-12-06 | 2008-06-26 | Toppan Printing Co Ltd | Wiring board and its manufacturing method |
-
2009
- 2009-02-24 JP JP2009040591A patent/JP2010199191A/en active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008147228A (en) * | 2006-12-06 | 2008-06-26 | Toppan Printing Co Ltd | Wiring board and its manufacturing method |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239653A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
| JP2013239652A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
| JP2013239654A (en) * | 2012-05-16 | 2013-11-28 | Sharp Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5211493B2 (en) | Wiring substrate and semiconductor device | |
| TWI331383B (en) | Semiconductor package structure, stiffener and method of making same | |
| US7109588B2 (en) | Method and apparatus for attaching microelectronic substrates and support members | |
| JP4686300B2 (en) | Device support structure and manufacturing method thereof | |
| JP4899406B2 (en) | Flip chip type semiconductor device | |
| WO2002007219A1 (en) | Semiconductor device and its manufacturing method | |
| JP2003133508A (en) | Semiconductor device | |
| JP5569676B2 (en) | Electronic component mounting method | |
| US8889483B2 (en) | Method of manufacturing semiconductor device including filling gap between substrates with mold resin | |
| JP2006310649A (en) | Semiconductor device package and its manufacturing method | |
| US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
| US20140124957A1 (en) | Expanded semiconductor chip and semiconductor device | |
| JP2010199191A (en) | Semiconductor package and method of manufacturing semiconductor package | |
| JP4910408B2 (en) | Semiconductor device | |
| JP2009147123A (en) | Semiconductor device, and manufacturing method therefor | |
| JP4708090B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2003092376A (en) | Method and structure of mounting semiconductor device, and semiconductor device and method of manufacturing the same | |
| JP2001351946A (en) | Semiconductor device | |
| JP5333220B2 (en) | Semiconductor device mounting structure and semiconductor device mounting method | |
| JP2001035886A (en) | Semiconductor device and its manufacture | |
| KR100479477B1 (en) | Carrier tape for chip-on-film and chip-on-film device | |
| JP2008244277A (en) | Semiconductor device and manufacturing method therefor | |
| JP2003318363A (en) | Salient electrode bonded type semiconductor device and method of manufacturing the same | |
| JP5958136B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP4828997B2 (en) | SEMICONDUCTOR PACKAGE AND ITS MOUNTING METHOD, AND INSULATED WIRING BOARD USED FOR THE SEMICONDUCTOR PACKAGE AND MANUFACTURING METHOD |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
| A977 | Report on retrieval |
Effective date: 20121127 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |