JP2010198001A

JP2010198001A - 共通電圧駆動回路を有する液晶ディスプレイおよびその駆動方法

Info

Publication number: JP2010198001A
Application number: JP2010002162A
Authority: JP
Inventors: Kuo-Hao Fanchiang; 國皓范姜; 功一 ▲ジァン▼; Kung-Yi Chan; Huanxin Li; 煥欣黎
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2009-02-25
Filing date: 2010-01-07
Publication date: 2010-09-09
Anticipated expiration: 2030-01-07
Also published as: US8072409B2; US20100214204A1; JP5095762B2; CN101656059B; TW201032208A; EP2224424A1; CN101656059A; EP2224424B1; TWI399735B; EP2720219A1

Abstract

【課題】共通電圧駆動回路を有する液晶ディスプレイおよびその駆動方法を提供する。
【解決手段】本案では、電力消費を減少する液晶ディスプレイおよびその駆動方法を開示する。一実施例において、液晶ディスプレイは複数の画素を含み、N個の画素行を有する一つのマトリクスを配置形成する。各画素行は二本の隣接する走査線G_nとG_n+1により間隔を置いて定義され、且つ、補助共通電極および複数の共通電圧駆動回路を有し、各共通電圧駆動回路は走査線G_nとそれに対応する補助共通電極の間に電気的に接続され、二段階リフトアップカップリング電圧を補助共通電極に提供するのに用いられる。
【選択図】図１

Description

本発明は、液晶ディスプレイに関し、特に、２段階リフトアップカップリング電圧設計（two-level lift-up coupling voltage scheme）を有し、消費電力を低下させながら行反転を実現する液晶ディスプレイおよびその駆動方法に関する。

液晶ディスプレイ（ＬＣＤ）は、液晶セル及び画素素子からなるＬＣＤパネルを含み、各画素素子は液晶セルに対応していて、液晶キャパシタと電荷蓄積キャパシタとを有する（特許文献１を参照）。薄膜トランジスタ（ＴＦＴ）は液晶キャパシタと電荷蓄積キャパシタに電気的に接続される。これらの画素は実質的に複数の画素列及び画素行を有するマトリクス状に配列される。具体的には、走査信号が画素行に連続的に印加され、画素を一行ずつ順次に作動させる。走査信号が画素行に印加されて、画素行における画素に対応する薄膜トランジスタを作動させるとき、画素行のソース信号（例えば、画像信号）が同時に画素列に印加され、画素行における液晶キャパシタと電荷蓄積キャパシタを充電させる。よって、画素行に対応する液晶セルの方向をコントロールして光透過率を制御することができる。画素行に上記ステップを繰り返すことにより、各画素がソース信号を受信して対応する画像信号を表示する。

ＬＣＤパネルの画素中の液晶分子の配向方位は、光線透過率に大きな影響をもたらす。当業者であれば誰でも知っているように、液晶層に高電位差が長時間印加された後、液晶分子の光伝送特性が永久的に変化してしまう。さらに、この変化はＬＣＤパネルの表示特性に回復できない劣化現象を招いてしまう。従って、液晶分子の劣化を防ぐために、現在一般的に液晶分子に印加する電圧の極性を交替する方法を用いている。上記方法は、例えば、フレーム反転、行反転、列反転及びドット反転などの反転構造を含む。通常、反転構造を利用する場合、より高い画像品質を得るためには、極性の交替をより頻繁にさせなければならないので、消費電力が高い。例えば、よく使われる行反転回路の設計は消費電力が高い。また、ＤＣＶｃｏｍの方法に関しては、列反転を実現するためのデータ電圧を多く必要としている。
その為、今まで、当該領域において上記不備を改善する解決方法が必要とされている。

米国特許出願公開第２００６／０２８４８１１号明細書

本発明は、消費電力を低下させながら行反転を実現する液晶ディスプレイおよびその操作方法を提供する。

本発明の１例において、液晶ディスプレイはLCDパネルを含み、上記LCDパネルは、共通電極、複数の走査線、複数の補助共通電極、複数のデータ線と複数の画素を含む。複数の走査線｛Ｇ_ｎ｝（ｎ＝１,２…Ｎ,Ｎは正整数である）は、行方向に沿って順次に配置される。複数の補助共通電極ＡＣＥ_ｎは、行方向に沿って順次に配置され且つ複数の走査線｛Ｇ_ｎ｝と間隔を置いている。複数のデータ線｛Ｄ_ｍ｝（ｍ＝１,２…Ｍ,Ｍは正整数である）は、列方向に沿って順次に配置され、そのうち、列方向と行方向は垂直である。複数の画素｛Ｐ_{ｎ, ｍ}｝は、マトリクスを形成し、各画素行は２本の隣接する走査線Ｇ_ｎとＧ_ｎ＋１の間に配置され、且つ、補助共通電極ＡＣＥ_ｎを有する。各画素Ｐ_{ｎ, ｍ}は、２本の隣接する走査線Ｇ_ｎ,Ｇ_ｎ＋１と２本の隣接するデータ線Ｄ_ｎ,Ｄ_ｎ＋１との間に配置される。各画素｛Ｐ_{ｎ, ｍ}｝は、画素電極、トランジスタＴ0、液晶キャパシタＣｌｃと電荷蓄積キャパシタＣｓｔを含む。トランジスタＴ0は、ゲート、ソース及びドレインを有し、それぞれ対応する走査線Ｇ_ｎ、データ線Ｄ_ｍ及び画素電極に電気的に接続される。液晶キャパシタＣｌｃは、画素電極と共通電極との間に電気的に接続され、電荷蓄積キャパシタＣｓｔは、画素電極と補助共通電極ＡＣＥ_ｎとの間に電気的に接続される。

また、LCDパネルは複数の共通電極駆動回路｛ＣＴ_ｎ｝を含む。各共通電圧駆動回路ＣＴ_ｎは、対応する走査線Ｇ_ｎと対応する補助共通電極ＡＣＥ_ｎに電気的に接続される。各共通電圧駆動回路｛ＣＴ_ｎ｝は、第１トランジスタＴ1、第２トランジスタＴ2、第３トランジスタＴ3、第４トランジスタＴ4及び第２キャパシタＣ2を含む。第１トランジスタＴ1は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第１電圧ＶＤＣを受け取るのに用いられ、ドレインは補助共通電極ＡＣＥ_ｎに電気的に接続される。第２トランジスタＴ2は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第２電圧ＶＤＣ１_ｎを受け取るのに用いられる。第３トランジスタＴ3は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第３電圧ＶＤＣ２_ｎを受け取るのに用いられる。第４トランジスタＴ4は、ゲート、ソース及びドレインを有し、ゲートは第４電圧ＳＷＣ_ｎを受け取るのに用いられ、ソースは第３トランジスタＴ3のドレインに電気的に接続され、ドレインは第２トランジスタＴ2のドレインに電気的に接続される。第２キャパシタは、第１端と第２端を有し、第１端は第３トランジスタＴ3のドレインに電気的に接続され、第２端は第５電圧ＶＡＣ_ｎを受け取るのに用いられる。

本発明のもう一つの態様はLCDパネルの操作方法に関し、１例において、当該操作方法は、複数の共通電圧駆動信号を共通電圧駆動回路に供給して、対応する複数の２段階リフトアップカップリング電圧を発生するステップと、複数の走査信号を対応する走査線Ｇ_ｎに供給し、複数のデータ信号を対応するデータ線｛Ｄ_ｍ｝に供給し、複数の共通電圧駆動信号を共通電圧駆動回路｛ＣＴ_ｎ｝に用いて、対応する複数の２段階リフトアップカップリング電圧を発生するステップとを含む。

本発明のもう１つの態様は、液晶ディスプレイに適用する共通電圧駆動回路に関し、液晶ディスプレイは、LCDパネルを含み、上記LCDパネルは、共通電極、複数の走査線、複数の補助共通電極、複数のデータ線と複数の画素を含む。複数の走査線｛Ｇ_ｎ｝（ｎ＝１,２…Ｎ，Ｎは正整数である）は、行方向に沿って順次に配置される。複数の補助共通電極ＡＣＥ_ｎは行方向に沿って順次に配置されるとともに、複数の走査線｛Ｇ_ｎ｝と間隔を置いている。複数のデータ線｛Ｄ_ｍ｝（ｍ＝１,２…Ｍ，Ｍは正整数である）は、列方向に沿って順次に配置され、そのうち、列方向と行方向は垂直である。複数の画素｛Ｐ_{ｎ, m}｝は、マトリクスを形成し、各画素行は２本の隣接する走査線Ｇ_ｎとＧ_ｎ＋１との間に配置されるとともに、補助共通電極ＡＣＥ_ｎを有する。各画素Ｐ_{ｎ, m}は、２本の隣接する走査線Ｇ_ｎ及びＧ_ｎ＋１と２本の隣接するデータ線Ｄ_ｎとＤ_ｎ＋１との間に配置される。各画素｛Ｐ_{ｎ, m}｝は、画素電極、トランジスタＴ0、液晶キャパシタＣｌｃ及び電荷蓄積キャパシタＣｓｔを含む。トランジスタＴ0は、ゲート、ソース及びドレインを有し、それぞれ対応する走査線Ｇ_ｎ、データ線Ｄ_ｍ及び画素電極に電気的に接続される。液晶キャパシタＣｌｃは画素電極と共通電極との間に電気的に接続され、電荷蓄積キャパシタＣｓｔは画素電極と補助共通電極ＡＣＥ_ｎとの間に電気的に接続される。

１例において、共通電圧駆動回路ＣＴ_ｎは、第１トランジスタＴ1、第２トランジスタＴ2、第３トランジスタＴ3、第４トランジスタＴ4、第１キャパシタＣ1及び第２キャパシタＣ2を含む。第１トランジスタＴ1は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第１電圧ＶＤＣを受け取るのに用いられ、ドレインは補助共通電極ＡＣＥ_ｎに電気的に接続される。第２トランジスタＴ2は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第２電圧ＶＤＣ１_ｎを受け取るのに用いられる。第３トランジスタＴ3は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第３電圧ＶＤＣ２_ｎを受け取るのに用いられる。第４トランジスタＴ4は、ゲート、ソース及びドレインを有し、ゲートは第４電圧ＳＷＣ_ｎに電気的に接続され、ソースは第３トランジスタＴ3のドレインに電気的に接続され、ドレインは第２トランジスタＴ2のドレインに電気的に接続される。第１キャパシタＣ1は第１端と第２端を有し、第１端は第１トランジスタＴ1のドレインに電気的に接続され、第２端は第２トランジスタＴ2のドレインに電気的に接続される。第２キャパシタＣ2は第１端と第２端を有し、第１端は第３トランジスタＴ3のドレインに電気的に接続され、第２端は第５電圧ＶＡＣ_ｎを受け取るのに用いられる。そのうち、前記第４電圧は対応する前記走査信号と１８０度の位相差を有する。

本発明の上述及びその他の目的、特徴、利点と実施例をより一層明確に判るよう、添付した図面を下記の通り説明する。

本発明の１例による液晶ディスプレイを示す部分的回路図である。本発明の１例による液晶ディスプレイに印加された駆動信号と、液晶ディスプレイにおける対応する画素電位を示すタイミング図である。本発明の他の実施例による液晶ディスプレイに印加された駆動信号と液晶ディスプレイにおける対応する画素電位を示すタイミング図である。液晶ディスプレイにおける６×８画素マトリクスに対する従来のVcom行反転のHspiceシミュレーションデータを示す図である。液晶ディスプレイにおける６×８画素マトリクスに対する２段階リフトアップ行反転のHspiceシミュレーションデータを示す図である。

本発明をより一層明確にして、当業者が本発明の旨をより分かりやすくするために、下記の実施例を挙げ説明する。下記段落において、本発明の様々な実施例について詳しく説明する。添付の図面において、同じ番号は同様または類似の素子を代表する。

以下、図１〜図５を参照しながら本発明の実施例を具体的に説明する。本発明の１つの態様は液晶ディスプレイおよびその駆動方法に関する。当該液晶ディスプレイは２段階リフトアップカップリング電圧駆動回路を用いることによって、共通電圧駆動回路の振動周波数を減らすとともに、ソース駆動回路の高電圧出力を防ぎ、共通電圧及びソース駆動回路の消費電力を低減させる。

図１は、本発明の１例による液晶ディスプレイの部分的回路図である。液晶ディスプレイはLCDパネル１００を含み、LCDパネル１００は共通電極１３０と、複数の走査線G₁,G_２…G_n,G_n＋１…G_Nと、複数の補助共通電極ＡＣＥ_ｎと、複数のデータ線D₁,D_２…D_ｍ,D_ｍ＋１…D_Mと、複数の画素｛Ｐ_ｎ,ｍ｝と、を含む。走査線G₁,G_２…G_n,G_n＋１…G_Nは行（走査）方向に沿って順次に配置され、データ線D₁,D_２…D_ｍ,D_ｍ＋１…D_Mは列方向に沿って順次に配置され、なお、列方向と行方向は互いに垂直であり、ＮとＭはそれぞれ１より大きい正整数である。また、複数の画素｛P_ｎ,ｍ｝は隣接する走査線とデータ線との間に配置されてマトリクスを形成し、各画素行は２本の隣接する走査線G_n及びG_n＋１の間に介在して形成され、且つ補助共通電極ＡＣＥ_ｎを有する。各画素P_ｎ,ｍは、２本の隣接する走査線G_n及びG_n＋１と２本の隣接するデータ線D_ｎ及びD_ｎ＋１との間に配置される。図１は、LCDパネル１００における２本の走査線G_n,G_n＋１と、４本のデータ線D_１, D_２, D_３及びD_Ｍと、６つの対応する画素P_ｎ,１,P_ｎ,２,P_ｎ,Ｍ,P_{ｎ＋１,１},P_{ｎ＋１,２}及びP_{ｎ＋１,Ｍ}のみを示して、本発明の１例を説明する。

そのうち、各画素P_ｎ,ｍは画素電極１２０、トランジスタＴ0、液晶キャパシタＣｌｃおよび電荷蓄積キャパシタＣｓｔを有する。トランジスタＴ0は、ゲート、ソース及びドレインを有し、それぞれ走査線G_n、データ線Ｄ_ｍ及び画素電極１２０に電気的に接続される。液晶キャパシタＣｌｃは、画素電極１２０と共通電極１３０との間に電気的に接続される。電荷蓄積キャパシタＣｓｔは、画素電極１２０と補助共通電極ＡＣＥ_ｎとの間に電気的に接続される。１例において、各画素はそれぞれ対応する補助共通電極ＡＣＥ_ｎを形成し、なお、同一画素行に形成された補助共通電極ＡＣＥ_ｎは、互いに電気的に接続される。

また、LCDパネル１００は複数の共通電圧駆動回路｛ＣＴ_ｎ｝を含み、共通電圧駆動回路｛ＣＴ_ｎ｝は、第１トランジスタＴ1、第２トランジスタＴ2、第３トランジスタＴ3、第４トランジスタＴ4、第１キャパシタＣ1および第２キャパシタＣ2を含み、共通電圧駆動回路ＣＴ_ｎは対応する走査線Ｇ_ｎと対応する補助共通電極ＡＣＥ_ｎに電気的に接続される。

第１トランジスタＴ1は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第１電圧ＶＤＣを受け取るのに用いられ、ドレインは補助共通電極ＡＣＥ_ｎに電気的に接続される。第２トランジスタＴ2は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第２電圧ＶＤＣ１_ｎを受け取るのに用いられる。第３トランジスタＴ3は、ゲート、ソース及びドレインを有し、ゲートは走査線Ｇ_ｎに電気的に接続され、ソースは第３電圧ＶＤＣ２_ｎを受け取るのに用いられる。第４トランジスタＴ4は、ゲート、ソース及びドレインを有し、ゲートは第４電圧ＳＷＣ_ｎに電気的に接続され、ソースは第３トランジスタＴ3に電気的に接続される。また、第１キャパシタＣ1は第１端と第２端を有し、それぞれ第１トランジスタＴ1のドレインと第２トランジスタＴ2のドレインに電気的に接続される。第２キャパシタＣ2は第１端と第２端を有し、それぞれ第３トランジスタＴ3のドレインと第５電圧ＶＡＣ_ｎに電気的に接続される。

第１電圧ＶＤＣ、第２電圧ＶＤＣ１_ｎと第３電圧ＶＤＣ２_ｎは直流電圧である。１例において、ＶＤＣ１_ｎ＝ＶＤＣ２_ｎ＋１およびＶＤＣ２_ｎ＝ＶＤＣ１_ｎ＋１である。さらに、第４電圧ＳＷＣ_ｎと第５電圧ＶＡＣ_ｎは交流電圧である。例えば、第４電圧ＳＷＣ_ｎの波形は高電位Ｖ_ＧＨと低電位Ｖ_ＧＬを有し、各第４電圧ＳＷＣ_ｎの波形は、互いの間に時間差を有する。さらに、各第５電圧ＶＡＣ_ｎの波形は高電位ＶｃｏｍＨと低電位ＶｃｏｍＬを有し、第５電圧ＶＡＣ_ｎの波形も、互いの間に時間差を有する。図２と図３は、第４電圧ＳＷＣ_ｎと第５電圧ＶＡＣ_ｎのタイミング図である。

LCDパネル１００は、さらに、ゲート駆動回路と信号駆動回路（図示せず）を含む。ゲート駆動回路は上記走査線と電気的に接続され、信号駆動回路は上記データ線と電気的に接続される。ゲート駆動回路は、それぞれ複数の走査線｛Ｇ_ｎ｝に印加される複数の走査信号｛ｇ_ｎ｝を発生して、走査線｛Ｇ_ｎ｝に電気的に接続されるトランジスタＴ0〜Ｔ3を駆動する。信号駆動回路は、それぞれデータ線｛Ｄ_ｍ｝に印加される複数のデータ信号｛ｄ_ｎ｝を発生する。

１例において、走査信号｛ｇ_ｎ｝は波形を有し、その波形は第１電位Ｖ_ＧＨと第２電位Ｖ_ＧＬを有し、第１電位Ｖ_ＧＨは第２電位Ｖ_ＧＬより大きく、且つ走査信号ｇ_ｎの波形は互いに時間差を有する。１例において、同一画素行の第４電圧ＳＷＣ_ｎの波形は対応する走査信号ｇ_ｎと１８０度の位相差を有し、例えば、第４電圧ＳＷＣ_ｎが高電位Ｖ_ＧＨにある時、それに対応する走査信号ｇ_ｎは低電位Ｖ_ＧＬにあり、逆の場合も同様である。

上記回路配置は、実際操作においてその第１電圧ＶＤＣ、第２電圧ＶＤＣ１_ｎ及び第３電圧ＶＤＣ２_ｎの直流電圧信号はすべて第４電圧ＶＡＣ_ｎの交流電圧信号に接続されて、対応する画素電極の電荷蓄積キャパシタＣｓｔに対し充（放）電動作を行って駆動電圧を下げる。例えば、データ信号｛ｄ_ｍ｝をデータ線｛Ｄ_ｍ｝に印加する。

本発明の１例によれば、液晶ディスプレイのLCDパネル１００は、表示領域１１０および非表示領域１９０を含む。複数の画素｛Ｐ_ｎ,ｍ｝は表示領域１１０に形成され、共通電圧駆動回路｛ＣＴ_ｎ｝は非表示領域１９０に形成され、そのうち、表示領域１１０に隣接するように非表示領域１９０を配置されるのが好ましい。共通電圧駆動回路｛ＣＴ_ｎ｝は表示領域１１０における複数の画素｛Ｐ_ｎ,ｍ｝を製作するプロセスにおいて、同時に非表示領域１９０に形成されてもよく、ここで改めて説明はしない。

図２は本発明の１例によるLCDパネル１００に印加される駆動信号とLCDパネル１００における対応する画素電位PE_１及びPE_２とのタイミング図である。タイミング図において、走査信号g₁,g₂とg₃はそれぞれ高電位V_GHと低電位V_GLを有する。１例において、T＝（t2−t1）であり、フレームはt4−t1である。走査信号g₁,g₂とg₃の波形は１フレームにおいて時間差で順次に移動し、データ信号d₁はデータ線D₁に用いられる。

第１電圧信号VDCは共通電圧駆動回路の第１トランジスタT1のソースに印加される。第４電圧SWC₁、SWC_２とSWC_３はそれぞれ第１共通電圧駆動回路CT_１の第４トランジスタT4のゲート、第２共通電圧駆動回路CT₂の第４トランジスタT4のゲートと第３共通電圧駆動回路CT_３の第４トランジスタT4のゲートに印加される。第４電圧SWC₁を例にすると、T区域において低電位V_GLを有し、対応する走査信号g₁と１８０度の位相差を有し、同じく、第４電圧SWC_２,SWC_３もSWC₁と同様な特性を持ち、対応する走査信号g_２,g_３と１８０度の位相差を有し、ここでは改めて説明をしない。第５電圧VAC₁、VAC_２及びVAC_３はそれぞれ第１共通電圧駆動回路CT₁の第２キャパシタC2の第２端、第２共通電圧駆動回路CT_２の第２キャパシタC2の第２端及び第３共通電圧駆動回路CT₃の第２キャパシタC2の第２端に印加される。各第５電圧VAC₁、VAC_２及びVAC_３の波形は、いずれも高電位VcomHと低電位VcomLを有し、第５電圧VAC_ｎの波形は互いに時間差を持って順次に移動される。

結合電位A_１とA₂はそれぞれ第１共通電圧駆動回路CT₁と第２共通電圧駆動回路CT₂により発生され、第１電圧信号VDC、第２電圧信号VDC1₁、第３電圧信号VDC2₂、第４電圧信号VAC_１及び第５電圧信号SWC₁の結合により形成された第１組の信号と、第１電圧信号VDC、第２電圧信号VDC1_２、第３電圧信号VDC2₂、第４電圧信号VAC_２及び第５電圧信号SWC_２の結合により形成された第２組の信号とにそれぞれ対応する。さらに、結合電位A_１とA₂は補助共通電極ACE₁とACE₂に印加されて、それぞれ第１画素行と第２画素行の各画素における電荷蓄積キャパシタCstに対して充（放）電を行う。電位PE₁とPE₂は第１画素行と第２画素行における画素電極１２０の電位である。なお、対応する電位PE₁とPE₂はそれぞれ結合電位A_１およびA₂と比例関係を呈する。以下、結合電位A_１を例として説明する。

図２に示すように、時間ｔ1において、第１ゲート信号ｇ₁は低電位V_GLから高電位V_GHに変更し、第４電圧SWC₁は高電位V_GHから低電位V_GLに変更される。時間t1から時間t2までの間、第１トランジスタT1、第２トランジスタT2と第３トランジスタT3はすべてオンの状態であり、第４トランジスタT4はオフの状態である。従って、第１電圧信号VDCと第２電圧信号VDC1₁の直流電圧電位は第１キャパシタC1に対し充電を行う。第３電圧信号VDC２_１の直流電圧電位と第５電圧信号VAC1₁の交流電圧電位は、第２キャパシタC２に対し充電を行う。このように、V2は第１電圧信号VDCと第２電圧信号VDC1₁の直流電圧電位のみに関連する。

時間t2において、第１ゲート信号ｇ₁は高電位V_GHから低電位V_GLに変更し、第４電圧SWC₁は低電位V_GLから高電位V_GHに変更される。時間t2から時間t3までの間、第１トランジスタT1、第２トランジスタT2及び第３トランジスタT3はすべてオフの状態であり、第４トランジスタT4はオンの状態であり、A₁はV3を維持する。

時間t1からt3までの間、第５電圧信号VAC_１は低電位VcomLに位置する。しかし、時間t3において、第５電圧信号VAC_１は低電位VcomLから高電位VcomHに変更される。第１トランジスタT1、第２トランジスタT2と第３トランジスタT3はすべてオフの状態であり、第４トランジスタT4はオンの状態である。従って、A₁の電位はV3からV4に引き上げられる。A₁の電位差ΔVは、ΔV＝（V4−V2）であり、結合電位A₁の２段階リフトアップ作用効果と見なされる。

時間t3からt4において、第５電圧信号VAC_１は高電位VcomHに位置する。しかし、第１トランジスタT1、第２トランジスタT2及び第３トランジスタT3はすべてオフの状態であり、第４トランジスタT4はオンの状態である。従って、A₁はV4を維持する。

明らかであるように、２段階リフトアップ作用により、結合電位A₁は実質的に上昇または低下される。２段階リフトアップ作用が第１画素行における各画素の電荷蓄積キャパシタCstに印加・応用される場合、第１画素行における各画素の画素電極における電位PE₁が実質的に上昇または低下され、ソースデータ信号｛d_m｝の電位を増加または減少する必要がなく、データ駆動回路の消費電力を低減することができる。

同様に、上記説明はその他の共通電圧駆動回路により発生された結合電位にも印加・応用することができる。

また、図２に示すように、本発明の１例によれば、PE₁とPE_２は互いに逆である。そのため、行反転の作用を実現することができる。

図３は本発明の他の実施例による液晶ディスプレイに印加された駆動信号と対応する画素電位のタイミング図である。この実施例において、VDC＝1.5V、VDC1₁＝3.0V、VDC2₁＝1.0V、VDC1₂＝1.0V、VDC2₂＝3.0V、VcomL＝1.0V、VcomH＝3.0Vである。時間t1において、g₁は高電位Ｖ_ＧＨに変更し、ＳＷＣ１は低電位Ｖ_ＧＬに変更される。第１トランジスタT1、第２トランジスタT2と第３トランジスタT3はすべてオンの状態で、第４トランジスタT4はオフの状態であり、A1は‐2.5Vから1.5Vに変更される。続いて、時間t1から時間t2の間、g₁はその高電位Ｖ_ＧＨを維持し、ＳＷＣ１もその低電位Ｖ_ＧＬを維持し、A1は1.5Vを維持する。時間t2において、g₁は低電位Ｖ_ＧLに変更し、ＳＷＣ１は高電位Ｖ_ＧHに変更され、第１トランジスタT1、第２トランジスタT2及び第３トランジスタT3はすべてオフの状態で、第４トランジスタT4はオンの状態である。第３トランジスタT3がオンにされる場合、キャパシタC2の両端は２Vの電位差（ΔV1＝3.5V−1.5V）を有して、A1を3.5Vまで引き上げる。時間t3において、g₁は低電位Ｖ_ＧLを維持し、VAC1はVcomLからVcomHに変更される。第１トランジスタT1、第２トランジスタT2及び第３トランジスタT3はすべてオフの状態で、第４トランジスタT4はオンの状態である。VAC1の変動（ΔV2＝３V−１V）により、A1は5.5Vまで引き上げられる。従って、第１リフトアップ電圧と第２リフトアップ電圧はすべて約２Vであり、言い換えれば、結合電位の２段階リフトアップ電圧合計（ΔV1＋ΔV2）は約４Vである。

図４はHspice回路シミュレーションソフトにより従来の行反転を６×８画素マトリクスにシミュレーション実行させることを示し、そのうち、電圧変数の設定は下記の通りである：ゲート信号はV_GH＝9.0V、V_GL＝−6.0V；ソース信号はV_SH＝4.3V、V_SL＝0.0V；第５電圧信号VAC_ｎはVcomH＝2.7V、VcomL＝1.0V；第１電圧信号VDC＝1.81V。シミュレーションの結果、LC電圧差は4.87V（黒い細線）と0.476V（黒い太線）、RMSパワーは4.975μW（黒い細線、2フレーム）である。

図５はHspice回路シミュレーションソフトにより２段階リフトアップ行反転を６×８画素マトリクスにシミュレーション実行させることを示し、そのうち、電圧変数の設定は下記の通りである：ゲート信号はV_GH＝9.0V、V_GL＝−6.0V；ソース信号はV_SH＝4.3V、V_SL＝0.0V；第５電圧信号VAC_ｎはVcomH＝2.7V、VcomL＝1.0V；第１電圧信号VDC＝1.81V。シミュレーションの結果、LC電圧差は4.837V（黒い細線）と0.517V（黒い太線）、RMSパワーは3.748μW（黒い細線、2フレーム）である。従来の行反転液晶ディスプレイに比べて、２段階リフトアップ行反転液晶ディスプレイの消費電力は少ない。上記シミュレーションは６×８画素マトリクスに対して行ったシミュレーションであり、本発明を例えば1024×768画素マトリクスLCDパネルに応用すると、消費電力を有効に低減させるだけではなく、より好ましい画像品質も実現できる。

本発明のもう１つの態様は、図１に開示された液晶ディスプレイを駆動する操作方法である。１例において、上記方法は下記のステップを含む：複数の共通電圧駆動信号を提供して複数の共通電圧駆動回路｛CT_ｎ｝に印加し、対応して複数の２段階リフトアップカップリング電圧を発生するステップと、複数の走査信号｛ｇ_ｎ｝と複数のデータ信号｛ｄ_ｍ｝を複数の走査線｛G_n｝と複数のデータ線｛D_m｝に提供するステップとを含み、そのうち、各２段階リフトアップカップリング電圧は対応する画素行の補助共通電極ACE_ｎに印加される。共通電圧駆動信号は、第１電圧信号VDC、第２電圧信号VDC1_ｎ、第３電圧信号VDC2_ｎ、第４電圧信号SWC_ｎ及び第５電圧信号VAC_ｎを含む。第１電圧信号VDC、第２電圧信号VDC1_ｎ及び第３電圧信号VDC2_ｎは直流電圧で、第４電圧信号SWC_ｎ及び第５電圧信号VAC_ｎは交流電圧であり、同一画素行の第４電圧信号SWC_ｎと走査信号ｇ_ｎは１８０度の位相差を有する。

つまり、本発明はLCDパネル、上記LCDパネルを含む液晶ディスプレイおよびその駆動方法を開示し、共通電圧駆動回路により２段階リフトアップカップリング電圧を発生して、対応する画素行における各画素の電荷蓄積キャパシタCstに印加し、これによりデータ駆動回路の消費電力を低下させるとともに、表示品質を向上させることができる。

以上、本発明の好適な実施例をあげ説明したが、本発明はこれらの実施例に限定されるものではない。当業者であれば、本発明の精神及び範囲を逸脱しない限り、多少の変動や潤色を加えることができる。従って、本発明の保護範囲は、特許請求の範囲の記載を基準とする。

１００ LCDパネル
１１０表示領域
１２０画素電極
１３０共通電極
１９０非表示領域

Claims

ディスプレイパネルであって、
（ａ）共通電極と、
（ｂ）行方向に沿って順次に配置される複数の走査線と、
（ｃ）前記走査線と間隔を置いて行方向に沿って順次に配置される複数の補助共通電極と、
（ｄ）列方向に沿って順次に配置される複数のデータ線と、
（ｅ）２本の隣接する走査線及び２本の隣接するデータ線との間に配置される複数の画素と、
（ｆ）対応する前記走査線及び対応する前記補助共通電極に電気的に接続される複数の共通電圧駆動回路と、
を備え、
各前記画素は、
(i) 画素電極と、
(ii)ゲート、ソース及びドレインを有して、対応する前記走査線、対応する前記データ線及び前記画素電極に電気的に接続されるトランジスタと、
(iii)前記画素電極と前記共通電極との間に電気的に接続される液晶キャパシタと、
(iv)前記画素電極と前記補助共通電極との間に電気的に接続される電荷蓄積キャパシタと、
を含み、
各前記共通電圧駆動回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ及び第４トランジスタを含み、前記第１トランジスタ、第２トランジスタ及び前記第３トランジスタのゲートは前記走査線に電気的に接続され、前記第４トランジスタのゲートは第４電圧に電気的に接続され、前記第４電圧は対応する走査信号と180度の位相差を有する、
ことを特徴とするディスプレイパネル。
各前記共通電圧駆動回路は、更に第１キャパシタと第２キャパシタを含み、
前記第１キャパシタは第１端及び第２端を有してそれぞれ前記第１トランジスタのドレイン及び前記第２トランジスタのドレインに電気的に接続され、前記第２キャパシタは第１端及び第２端を有してそれぞれ前記第３トランジスタのドレイン及び第５電圧に電気的に接続され、
（ａ）前記第１トランジスタのソースは、第１電圧を受け取るのに用いられ、前記第１トランジスタのドレインは前記補助共通電極に電気的に接続され、
（ｂ）前記第２トランジスタのソースは、第２電圧を受け取るのに用いられ、
（ｃ）前記第３トランジスタのソースは、第３電圧を受け取るのに用いられ、
（ｄ）前記第４トランジスタのソース及びドレインは、それぞれ前記第３トランジスタのドレイン及び前記第２トランジスタのドレインに電気的に接続される、
ことを特徴とする請求項１に記載のディスプレイパネル。
（ａ）前記走査線に電気的に接続され、複数の走査信号を発生して前記画素のトランジスタを作動させるゲート駆動回路と、
（ｂ）前記データ線に電気的に接続され、複数のデータ信号を発生する信号駆動回路と、
を更に備えることを特徴とする請求項１に記載のディスプレイパネル。
各前記走査信号は波形を有し、前記波形は第１電位及び第２電位を有し、前記第１電位は前記第２電位より大きく、且つ、前記複数の走査信号の波形が互いに時間差を有することを特徴とする請求項３に記載のディスプレイパネル。
前記第１電圧、第２電圧、第３電圧は直流電圧であり、前記第４電圧及び第５電圧は交流電圧であることを特徴とする請求項４に記載のディスプレイパネル。
更に表示領域と前記表示領域に隣接する非表示領域とを含み、前記画素は前記表示領域に形成され、前記共通電圧駆動回路は前記非表示領域に形成されることを特徴とする請求項１に記載のディスプレイパネル。
液晶ディスプレイであって、
（ａ）共通電極と、
（ｂ）行方向に沿って順次に配置される複数の走査線と、
（ｃ）前記走査線と間隔を置いて行方向に沿って順次に配置される複数の補助共通電極と、
（ｄ）列方向に沿って順次に配置される複数のデータ線と、
（ｅ）２本の隣接する走査線及び２本の隣接するデータ線との間に配置される複数の画素と、
（ｆ）前記走査線及び前記補助共通電極に対応して電気的に接続される複数の共通電圧駆動回路と、
を備え、
各前記画素は、
(i) 画素電極と、
(ii)前記走査線、前記データ線及び前記画素電極にそれぞれ対応して電気的に接続されるゲート、ソース及びドレインを有するトランジスタと、
(iii)前記画素電極及び前記共通電極との間に電気的に接続される液晶キャパシタと、
(iv)前記画素電極と前記補助共通電極との間に電気的に接続される電荷蓄積キャパシタと、
を含み、
各前記共通電圧駆動回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ及び第４トランジスタを含み、前記第１トランジスタ、第２トランジスタ及び前記第３トランジスタのゲートは前記走査線に電気的に接続され、前記第４トランジスタのゲートは第４電圧に電気的に接続され、前記第４電圧は前記走査線に印加される走査信号と180度の位相差を有する、
ことを特徴とする液晶ディスプレイ。
各前記共通電圧駆動回路は、更に第１キャパシタ及び第２キャパシタを含み、
前記第１キャパシタは第１端と第２端を有して、前記第１トランジスタのドレインと前記第２トランジスタのドレインにそれぞれ電気的に接続され、前記第２キャパシタは第１端と第２端を有して、前記第３トランジスタのドレインと第５電圧にそれぞれ電気的に接続され、
（ａ）前記第１トランジスタのソースは、第１電圧を受け取るのに用いられ、前記第１トランジスタのドレインは前記補助共通電極に電気的に接続され、
（ｂ）前記第２トランジスタのソースは、第２電圧を受け取るのに用いられ、
（ｃ）前記第３トランジスタのソースは、第３電圧を受け取るのに用いられ、
（ｄ）前記第４トランジスタのソース及びドレインは、それぞれ前記第３トランジスタのドレイン及び前記第２トランジスタのドレインに電気的に接続される、
ことを特徴とする請求項７に記載の液晶ディスプレイ。
（ａ）前記走査線に電気的に接続され、複数の走査信号を発生して前記画素のトランジスタを作動させるゲート駆動回路と、
（ｂ）前記データ線に電気的に接続され、複数のデータ信号を発生する信号駆動回路と、
を更に備えることを特徴とする請求項７に記載の液晶ディスプレイ。
各前記走査信号は波形を有し、前記波形は第１電位及び第２電位を有し、前記第１電位は前記第２電位より大きく、且つ、前記複数の走査信号の波形が互いに時間差を有することを特徴とする請求項９に記載の液晶ディスプレイ。
前記第１電圧、第２電圧、第３電圧は直流電圧であり、前記第４電圧及び第５電圧は交流電圧であることを特徴とする請求項１０に記載の液晶ディスプレイ。
表示領域と前記表示領域に隣接する非表示領域とを更に含み、前記画素は前記表示領域に形成され、前記共通電圧駆動回路は前記非表示領域に形成されることを特徴とする請求項７に記載の液晶ディスプレイ。
請求項１に記載のディスプレイを駆動する駆動方法であって、
複数の共通電圧駆動信号を前記共通電圧駆動回路に提供して、２段階リフトアップカップリング電圧を前記補助共通電極に提供するステップ、
を含むことを特徴とする駆動方法。
更に、前記走査線とデータ線に複数の走査信号と複数のデータ信号を提供するステップを含むことを特徴とする請求項１３に記載の駆動方法。
各前記共通電圧駆動信号は第１電圧、第２電圧、第３電圧、第４電圧及び第５電圧を含み、前記第４電圧は対応する前記走査信号と１８０度の位相差を有することを特徴とする請求項１４に記載の駆動方法。
前記第１電圧、第２電圧及び前記第３電圧は直流電圧であり、前記第４電圧と第５電圧は交流電圧であることを特徴とする請求項１５に記載の駆動方法。
請求項７に記載の液晶ディスプレイを駆動する駆動方法であって、
複数の共通電圧駆動信号を前記共通電圧駆動回路に提供して、２段階リフトアップカップリング電圧を前記補助共通電極に提供するステップ、
を含むことを特徴とする駆動方法。
更に、前記走査線とデータ線に複数の走査信号と複数のデータ信号を提供するステップを含むことを特徴とする請求項１７に記載の駆動方法。
各前記共通電圧駆動信号は第１電圧、第２電圧、第３電圧、第４電圧と第５電圧を含み、前記第４電圧は対応する前記走査信号と１８０度の位相差を有することを特徴とする請求項１８に記載の駆動方法。
液晶ディスプレイに適用する共通電圧駆動回路であって、
前記液晶ディスプレイは、複数の走査線、複数の補助共通電極、複数のデータ線および複数の画素を備え、
前記共通電圧駆動回路は、
（ａ）対応する前記走査線に電気的に接続されるゲート、第１電圧を受け取るソース、及び対応する前記補助共通電極に電気的に接続されるドレインを有する第１トランジスタと、
（ｂ）対応する前記走査線に電気的に接続されるゲート、第２電圧を受け取るソース及びドレインを有する第２トランジスタと、
（ｃ）対応する前記走査線に電気的に接続されるゲート、第３電圧を受け取るソース及びドレインを有する第３トランジスタと、
（ｄ）第４電圧に電気的に接続されるゲート、前記第３トランジスタのドレインに電気的に接続されるソース及び前記第２トランジスタのドレインに電気的に接続されるドレインを有する第４トランジスタと、
（ｅ）前記第１トランジスタのドレイン及び前記第２トランジスタのドレインにそれぞれ電気的に接続される第１端及び第２端を有する第１キャパシタと、
（ｆ）前記第３トランジスタのドレインに電気的に接続される第１端、及び第５電圧を受け取る第２端を有する第２キャパシタと、
を含むことを特徴とする共通電圧駆動回路。
前記第４電圧は対応する前記走査信号と１８０度の位相差を有することを特徴とする請求項２０に記載の共通電圧駆動回路。