JP2010192764A - Thermoelectric conversion module, substrate for thermoelectric conversion module, and thermoelectric semiconductor device - Google Patents
Thermoelectric conversion module, substrate for thermoelectric conversion module, and thermoelectric semiconductor device Download PDFInfo
- Publication number
- JP2010192764A JP2010192764A JP2009037001A JP2009037001A JP2010192764A JP 2010192764 A JP2010192764 A JP 2010192764A JP 2009037001 A JP2009037001 A JP 2009037001A JP 2009037001 A JP2009037001 A JP 2009037001A JP 2010192764 A JP2010192764 A JP 2010192764A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- metal film
- thermoelectric semiconductor
- conversion module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、熱電変換モジュール、熱電変換モジュール用基板及び熱電半導体素子等に関する。詳しくは、光通信モジュール用レーザダイオードの精密温調等に利用されるペルチェ素子熱電変換モジュール、半導体製造プロセスで使用する薬液の精密温調等に利用されるペルチェ素子熱電変換モジュール、赤外線センサーなど各種センサーの冷却に利用される多段式ペルチェ素子熱電変換モジュールならびに廃熱等から発電を行う熱電発電等に利用されるゼーベック素子熱電変換モジュールに関わり、上記利用形態におけるペルチェ素子熱電変換モジュールおよびゼーベック素子熱電変換発電モジュールの耐久性、信頼性の向上に関する。 The present invention relates to a thermoelectric conversion module, a substrate for a thermoelectric conversion module, a thermoelectric semiconductor element, and the like. Specifically, Peltier element thermoelectric conversion module used for precise temperature control of laser diodes for optical communication modules, etc., Peltier element thermoelectric conversion module used for precise temperature control of chemicals used in semiconductor manufacturing processes, infrared sensors, etc. The present invention relates to a multistage Peltier element thermoelectric conversion module used for cooling a sensor and a Seebeck element thermoelectric conversion module used for thermoelectric power generation that generates power from waste heat or the like. It relates to the improvement of durability and reliability of the conversion power generation module.
各種温度制御用に用いられる熱電変換モジュールの一般的な構成を、図１を参照しつつ説明する。 A general configuration of a thermoelectric conversion module used for various temperature control will be described with reference to FIG.
この熱電変換モジュール（ペルチェ素子熱電変換モジュール）80は、セラミック基板11,12または有機系フィルム基板との間に、ビスマス並びにアンチモンとテルルを主成分とするＰ型熱電素子13aとビスマスとテルルを主成分とするＮ型熱電素子13bを電気回路的に直列に接続されるように通常ハンダ接合して構成される。多段式の場合は、それぞれの段ごとにＰ型熱電素子とＮ型熱電素子が電気回路的に直列に接続されながら、各段が電気的に１つの回路でつながれており、多段式の場合も通常ハンダ接合が用いられている。 This thermoelectric conversion module (Peltier element thermoelectric conversion module) 80 is mainly composed of bismuth, P-type thermoelectric element 13a mainly composed of antimony and tellurium, bismuth and tellurium between ceramic substrates 11 and 12 or an organic film substrate. The N-type thermoelectric elements 13b as components are usually soldered so as to be connected in series in an electric circuit. In the case of the multi-stage type, the P-type thermoelectric element and the N-type thermoelectric element are electrically connected in series in each stage, and each stage is electrically connected by one circuit. Usually, solder bonding is used.
ペルチェ素子熱電変換モジュールの性能は、Ｐ型及びＮ型熱電変換素子13a,13bそのものの性能、サイズ、組み込む熱電半導体素子の対数、段数等により決定される。 The performance of the Peltier element thermoelectric conversion module is determined by the performance and size of the P-type and N-type thermoelectric conversion elements 13a and 13b themselves, the logarithm of the thermoelectric semiconductor elements to be incorporated, the number of stages, and the like.
ゼーベック素子熱電変換モジュールも高温域で使用される場合、素子そのものの材質はペルチェ素子と異なるが、基本的には図１に示す構成と同様である。 When the Seebeck element thermoelectric conversion module is also used in a high temperature range, the material of the element itself is different from that of the Peltier element, but is basically the same as the configuration shown in FIG.
図１に示す熱電変換モジュール80に、後述するリード線15もしくは金属性ポスト、あるいは基板上のメタライズの一部に直接ワイヤボンディングされる電力供給部を介して直流電流を印加すると、一方の端面（例えばセラミック基板12）が冷却され、他方の端面（例えばセラミック基板11）が加熱される性質がある。 When a direct current is applied to the thermoelectric conversion module 80 shown in FIG. 1 via a lead wire 15 or a metal post, which will be described later, or a power supply unit directly bonded to a part of the metallization on the substrate, one end face ( For example, the ceramic substrate 12) is cooled, and the other end face (for example, the ceramic substrate 11) is heated.
逆に、図１の熱電変換モジュール80の一方の端面（例えばセラミック基板12）を一定の温度に保たれる水冷板に接触させて冷却し、他方の端面（例えばセラミック基板11）を熱源に接触させて加熱すると、前記電力供給部に電位差を発生するようにしたものが熱電発電モジュールである。 Conversely, one end face (for example, the ceramic substrate 12) of the thermoelectric conversion module 80 of FIG. 1 is cooled by contacting with a water-cooled plate maintained at a constant temperature, and the other end face (for example, the ceramic substrate 11) is in contact with the heat source. A thermoelectric power generation module is configured to generate a potential difference in the power supply unit when heated.
通常、ペルチェ素子熱電変換モジュール80の場合、セラミック基板11の片面に、メッキ等の方法によって熱電半導体素子搭載部（ランド部）111が形成され、それぞれ独立したランド部111にＰ型熱電半導体素子13aとＮ型熱電半導体素子13bが一対ずつ搭載される。なお、セラミック基板12の片面にも同様の方法により、熱電半導体素子搭載部（ランド部）121（図１には形状を表示せず）が形成されている。 Normally, in the case of the Peltier element thermoelectric conversion module 80, a thermoelectric semiconductor element mounting portion (land portion) 111 is formed on one surface of the ceramic substrate 11 by a method such as plating, and a P-type thermoelectric semiconductor element 13a is formed on each independent land portion 111. And a pair of N-type thermoelectric semiconductor elements 13b. A thermoelectric semiconductor element mounting portion (land portion) 121 (not shown in FIG. 1) is also formed on one surface of the ceramic substrate 12 by the same method.
また、片方の基板（この例ではセラミック基板11）には同様なランド部112が形成されているが、こちらのランド部は接合後、すべての熱電半導体素子13a,13bが電気回路的に直列に配列するような面付けとなっている。 Also, a similar land portion 112 is formed on one substrate (in this example, the ceramic substrate 11), but after joining this land portion, all the thermoelectric semiconductor elements 13a and 13b are connected in series in an electric circuit. The layout is arranged.
ランド部111,121は前述のように、電流が流れる電気回路の一部となるため、図２に示すように比較的電気抵抗が低い銅が多用される。メッキ法以外の製法、例えばDBCと呼ばれる直接接合法や、活性金属ロウ材を塗布して銅箔を接合する方法などもあり、このような方法で作成されるランド部の一部には銅の代わりにアルミニウムを使用した基板もある。 As described above, since the land portions 111 and 121 become a part of an electric circuit through which a current flows, copper having a relatively low electric resistance is often used as shown in FIG. There are production methods other than the plating method, for example, a direct bonding method called DBC and a method of bonding a copper foil by applying an active metal brazing material, and a part of a land portion formed by such a method is made of copper. Some substrates use aluminum instead.
ランド部111,121が金属銅だけで形成されている場合、酸化の問題（緑青発生等）があるため、通常銅の表面にニッケルメッキ／金メッキが施されている。 When the land portions 111 and 121 are made of only metallic copper, there is a problem of oxidation (generation of patina, etc.), so nickel plating / gold plating is usually applied to the surface of copper.
半導体装置に使用される大型の熱電変換モジュールの場合は、セラミック板以外の基板も多用され、有機系フィルム基板や、熱交換を行う水冷板上に薄い絶縁層を設けた上に直接ランド部111,121を設けたものなどがある。また、この場合、素子搭載部は接合板と呼ばれる銅製の部材を別部品として製作し、上記セラミック板や有機系フィルムに接着や接合してランド部を形成することもある。 In the case of a large thermoelectric conversion module used for a semiconductor device, a substrate other than a ceramic plate is also frequently used, and an organic film substrate or a water-cooled plate for heat exchange is directly provided on a land portion 111, 121 on a thin insulating layer. There is something that provided. Further, in this case, the element mounting portion may be manufactured by making a copper member called a joining plate as a separate part and bonding or joining the ceramic plate or the organic film to form a land portion.
なお、基板の素子搭載面の裏面、すなわち熱電変換モジュールの上下面は、ユーザが使用する面であり、使用目的に応じてカスタム化される。 The back surface of the element mounting surface of the substrate, that is, the upper and lower surfaces of the thermoelectric conversion module are surfaces used by the user, and are customized according to the purpose of use.
光通信用熱電変換モジュール80の場合、図３に示すように通電時に冷却される上面12Aがレーザダイオードからの発熱を吸熱するために使用されると共にレーザダイオード自身の固定にも使用されるため、多くの場合ハンダ接合に適したメタライズ層が設けられる。同様に下面11Aはレーザダイオードの熱を外部に放出するため、パッケージと呼ばれる低熱膨張金属からなる筐体へのハンダ接合に適したメタライズ層が設けられる。通常メタライズ層はランド部と同様に銅／ニッケル／金の構成が用いられている。 In the case of the thermoelectric conversion module 80 for optical communication, since the upper surface 12A cooled when energized is used to absorb heat generated from the laser diode as shown in FIG. 3, it is also used to fix the laser diode itself. In many cases, a metallized layer suitable for solder bonding is provided. Similarly, the lower surface 11A emits heat of the laser diode to the outside, and therefore a metallized layer suitable for solder bonding to a casing made of a low thermal expansion metal called a package is provided. Usually, the metallized layer has a copper / nickel / gold structure as in the land portion.
半導体製造装置に使用される大型の熱電変換モジュールの場合は、前述のように薄い絶縁膜を介して熱交換用の水冷板に直接接合されたもの、有機系フィルム基板に熱伝導性の良いグリースを塗布して熱交換器を押しつけたものなどがある。 In the case of a large thermoelectric conversion module used in semiconductor manufacturing equipment, it is directly bonded to a water-cooling plate for heat exchange through a thin insulating film as described above, and grease with good thermal conductivity on an organic film substrate There is a thing that applied a heat exchanger and applied.
また、片方の基板（例ではセラミック基板11）には熱電変換モジュール80に電力を供給または発電モジュールでは電力を取り出すリード線15または金属ポスト（図示せず）を取り付け、あるいは直接ワイヤボンディングするリード部材取り付けランド部112-1,112-2がある（例えば特許文献１参照）。 In addition, a lead member 15 or a metal post (not shown) that supplies power to the thermoelectric conversion module 80 or extracts power from the power generation module is attached to one of the substrates (the ceramic substrate 11 in the example), or a lead member that is directly wire bonded. There are attachment land portions 112-1 and 112-2 (see, for example, Patent Document 1).
通常、このリード部材取り付けランド部112-1,112-2にリード線15または金属性ポスト等のリード部材を取り付けた後、もしくはワイヤボンディングエリアに測定端子を接触させて熱電変換モジュールの内部抵抗を測定し、所定の電流値を印加して所望の温度が発生するかどうかの試験が行われる。 Usually, after attaching lead members such as lead wires 15 or metal posts to these lead member attachment lands 112-1 and 112-2, or by contacting a measurement terminal to the wire bonding area, the internal resistance of the thermoelectric conversion module is measured. Then, a test is performed to determine whether a desired temperature is generated by applying a predetermined current value.
近年、この種の熱電変換モジュール80は上述した性質（一方の基板が冷却、他方の基板が発熱）を利用して、光通信に用いるレーザダイオードの精密温調、半導体製造装置内の薬液の精密温調などに多用され、今後は焼却場や工場で発生する廃熱や自動車エンジンの廃熱を利用した熱電発電への応用が期待されている。 In recent years, this type of thermoelectric conversion module 80 utilizes the above-described properties (one substrate is cooled and the other substrate generates heat) to precisely control the temperature of the laser diode used for optical communication and the precision of the chemical solution in the semiconductor manufacturing apparatus. It is frequently used for temperature control, and is expected to be applied to thermoelectric power generation using waste heat generated in incineration plants and factories and waste heat from automobile engines.
これら用途への応用において、例えば図３に示す光通信用ペルチェ素子熱電変換モジュールでは、通常、レーザダイオードとともにパッケージと呼ばれる低熱膨張係数金属のケースに収められ、ケースと熱電変換モジュール間の接合は、放熱側基板の外側（素子搭載面と反対側）11Aに設けられたメタライズ層111ａを用いたハンダ接合が多用されている。 In application to these uses, for example, in the Peltier element thermoelectric conversion module for optical communication shown in FIG. 3, it is usually housed in a low thermal expansion coefficient metal case called a package together with a laser diode, and the junction between the case and the thermoelectric conversion module is Solder bonding using a metallized layer 111a provided on the outer side 11A of the heat dissipation side substrate (opposite the element mounting surface) is frequently used.
また、レーザダイオードは熱電変換モジュールの冷却側基板の外側（素子搭載面の反対側）12Aに設けられたメタライズ層121ａを用いて、ハンダ接合により直接取り付けられるか、あるいはヒートスプレッター（低熱膨張係数の金属）を介してハンダ接合される。 The laser diode can be directly attached by solder bonding using a metallized layer 121a provided on the outer side 12A of the cooling side substrate of the thermoelectric conversion module (opposite the element mounting surface), or a heat spreader (low thermal expansion coefficient). Soldered via a metal).
一方、半導体装置に使用される熱電変換モジュールの場合、図１に示すように基板の外側にはあえてメタライズ層を設けず、熱伝導性が良いグリース等で接触させた状態で固定される場合もある。 On the other hand, in the case of a thermoelectric conversion module used in a semiconductor device, there is a case where a metallized layer is not provided on the outside of the substrate as shown in FIG. 1 and is fixed in a state of being contacted with grease having good thermal conductivity. is there.
熱電変換モジュールはＰ型熱電半導体並びにＮ型熱電半導体と基板のランド部との接合にもハンダが使用されている。 In the thermoelectric conversion module, solder is also used for joining the P-type thermoelectric semiconductor and the N-type thermoelectric semiconductor to the land portion of the substrate.
光通信に使用される熱電変換モジュールの組立ハンダは、従来PbSn共晶ハンダ、SnSbハンダが多用されていたが、近年地球環境問題への意識向上から有害物質の使用禁止を盛り込んだ規制（ＲｏＨＳ規制など）が欧州を中心に始まり、これら鉛フリー化の要求からAuSn共晶ハンダが多用されるに至っている。 Conventionally, PbSn eutectic solder and SnSb solder have been widely used as assembly solders for thermoelectric conversion modules used in optical communications, but recently regulations restricting the use of hazardous substances due to increased awareness of global environmental issues (RoHS regulations) Etc.) started mainly in Europe, and AuSn eutectic solder has been frequently used because of these requirements for lead-free.
これは熱電変換モジュール自身鉛フリーであってもパッケージへの接合ハンダも含めた鉛フリー化実現のためには、熱電変換モジュールの組立ハンダをより高温のハンダにする必要があるためである。 This is because, even if the thermoelectric conversion module itself is lead-free, it is necessary to make the assembly solder of the thermoelectric conversion module higher-temperature solder in order to realize lead-free including soldering to the package.
SnSbハンダで組み立てられた熱電変換モジュールの場合、パッケージへの取り付けハンダは183℃のPnSn共晶ハンダを使用するか、より融点（液相線温度）の低いハンダの使用を前提としていた。しかし鉛フリーハンダのうち、箔への加工が容易であり、できるだけ融点（液相線温度）の低い取り付けハンダは液相線温度217℃のSnAgCuベースのハンダ材となるため、一気に熱電変換モジュールの組立ハンダが融点280℃のAuSn共晶ハンダが使用されるようになった。 In the case of a thermoelectric conversion module assembled with SnSb solder, the solder to be mounted on the package is based on the use of PnSn eutectic solder at 183 ° C. or solder with a lower melting point (liquidus temperature). However, among lead-free solders, processing to foil is easy, and mounting solder with a melting point (liquidus temperature) as low as possible is a SnAgCu-based solder material with a liquidus temperature of 217 ° C. AuSn eutectic solder with a melting point of 280 ° C. has been used.
一方、半導体装置に使用される熱電変換モジュールでは、装置内へのハンダ接合のニーズが高くなかったため、光通信用に比べて低融点のBiPb系、BiSn系、PbSn系などのハンダが多用されていたが、最近はRoHS規制の浸透により、現在ではSnAgCuハンダなどへシフトしてきている。 On the other hand, in thermoelectric conversion modules used in semiconductor devices, the need for solder bonding in the device was not high, so solders such as BiPb, BiSn, and PbSn, which have a lower melting point than those for optical communications, are often used. However, recently, due to the penetration of RoHS regulations, it is now shifting to SnAgCu solder.
従って、これらペルチェ熱電素子モジュールで多用されるハンダの殆どがSn系のハンダ材料である。 Therefore, most of the solder frequently used in these Peltier thermoelectric module is Sn-based solder material.
一方、発電用の熱電変換モジュールでは、耐熱性の要求から液相線温度が３００℃を越えるハンダが必要であり、このためPb系のハンダ材が多用されている。 On the other hand, thermoelectric conversion modules for power generation require solder having a liquidus temperature exceeding 300 ° C. due to the demand for heat resistance, and Pb solder materials are often used.
熱電変換モジュールの半導体素子の接合用に使用されるハンダ合金のうち、BiやSbは素子構成材料そのものであり、PbもPbTeの合金では熱電材料になることが知られており、CuはBi-Te系熱電材料のドーパントとして作用することが知られている。 Among solder alloys used for joining semiconductor elements of thermoelectric conversion modules, Bi and Sb are element constituent materials themselves, Pb is also known to be a thermoelectric material in PbTe alloys, and Cu is Bi- It is known to act as a dopant for Te-based thermoelectric materials.
このため、ハンダ材が熱電素子と直接接触することは素子の熱電特性が大きく変化し、機械的物性値が大きく変化するため、極力避ける必要がある。 For this reason, it is necessary to avoid that the solder material is in direct contact with the thermoelectric element because the thermoelectric characteristics of the element greatly change and the mechanical property value changes greatly.
例えば、Ｐ熱電半導体素子にSnSbハンダが接触すると、図３８の写真１１に示すようにハンダ中のSbがＰ型素子に拡散し、熱電半導体素子の組成がSbリッチな組成に変化すると共に、拡散層とハンダ層の境界付近にはクラックが発生する。このクラックは、熱電変換モジュールのON-OFFの繰り返しやヒートサイクルにより徐々に進展し、最終的に熱電素子を横断するクラックへと進展する可能性がある。このため、拡散層の存在は熱電変換モジュールの性能劣化のみならず信頼性、耐久性にも大きな影響を及ぼす。 For example, when SnSb solder comes into contact with a P thermoelectric semiconductor element, Sb in the solder diffuses into the P-type element as shown in Photo 11 of FIG. 38, and the composition of the thermoelectric semiconductor element changes to a Sb-rich composition and diffusion Cracks occur near the boundary between the solder layer and the solder layer. This crack may gradually develop due to repeated ON / OFF of the thermoelectric conversion module or a heat cycle, and may eventually develop into a crack that crosses the thermoelectric element. For this reason, the presence of the diffusion layer greatly affects not only the performance deterioration of the thermoelectric conversion module but also the reliability and durability.
このため、通常ハンダ接合面にはニッケル等の拡散防止層が設けられ、ハンダ層との直接接触が起こらないように工夫が施されている。 For this reason, a diffusion preventing layer such as nickel is usually provided on the solder joint surface, and contrivances are made so that direct contact with the solder layer does not occur.
接合ハンダのPbSnの場合、融点が183℃であるので、上記熱板加熱の場合、230℃程度の加熱で十分な液相状態となり、セラミック基板上のランド部へのハンダのぬれ広がりも得られた。しかもその物性値は、ハンダの引っ張り強度が7500PSI(50MPa)、ヤング率が4.35×106PSI(30GPa)、伸びが37%であり[出典 Indium Corp. HP]、クリープし易い材料であったため、接合時の熱履歴によりセラミック基板に発生した残留歪みも時間の経過と共に暫減する効果も期待できた。 In the case of bonding solder PbSn, the melting point is 183 ° C., so in the case of the above hot plate heating, heating to about 230 ° C. provides a sufficient liquid phase state, and wetting of the solder to the land on the ceramic substrate is also obtained. It was. In addition, the physical properties of the solder were 7500PSI (50MPa), the Young's modulus was 4.35 × 106PSI (30GPa), the elongation was 37% [Source Indium Corp. HP], and it was easy to creep. It was expected that the residual strain generated in the ceramic substrate due to the thermal history could be reduced over time.
一方、融点が280℃のAuSnハンダでは 上記熱板加熱の場合、330℃の加熱ではハンダの溶融が起こらず、より高温の360℃前後から溶融する。これは空気中への放熱が激しいためと考えられるが、360℃を越えてもセラミック基板上のランド部へのハンダの濡れ広がりは十分とは言えない。また、AuSnハンダの物性値は、引っ張り強度が40000PSI(276MPa)、ヤング率が8.57×106PSI(59GPa)、伸びが2%であり[出典 上記と同じ]、殆どクリープも期待できないハンダである。このため、高温から室温に冷却される際にセラミック基板に残留する歪みも殆ど経時変化せず、長期間ため込まれた状態のままである。 On the other hand, in the case of AuSn solder having a melting point of 280 ° C., in the case of the hot plate heating, melting at 330 ° C. does not cause the solder to melt, but melts from a higher temperature of around 360 ° C. This is thought to be due to intense heat dissipation into the air, but even if it exceeds 360 ° C, it cannot be said that the solder spreads to the land on the ceramic substrate. Further, the physical properties of AuSn solder are those having a tensile strength of 40,000 PSI (276 MPa), a Young's modulus of 8.57 × 10 6 PSI (59 GPa), an elongation of 2% [same as above], and almost no creep. For this reason, the strain remaining in the ceramic substrate when it is cooled from high temperature to room temperature hardly changes with time, and remains in a state where it is stored for a long time.
このような接合ハンダの高融点化にともない、熱電半導体素子の接合面近傍にも深刻なダメージが発生する。一つは前述の残留歪みによる熱電半導体素子の接合面近傍に引っ張り力が発生し、熱電半導体素子にクラックを誘発する問題である。この引っ張り力は、特にモジュールの４角の熱電半導体素子で大きく発生する。 Along with the high melting point of such bonding solder, serious damage occurs also in the vicinity of the bonding surface of the thermoelectric semiconductor element. One problem is that a tensile force is generated in the vicinity of the joint surface of the thermoelectric semiconductor element due to the above-described residual strain and induces cracks in the thermoelectric semiconductor element. This pulling force is greatly generated particularly in the square thermoelectric semiconductor elements of the module.
２つ目はハンダ構成元素が熱電半導体へ拡散することを防止するために設けているニッケルメッキ自身の熱電半導体への拡散する点である。この熱電半導体へのニッケルの拡散も熱電半導体の機械的強度を低下させ点、応力の集中しやすいメッキ界面に形成される点からメッキ界面クラックの原因になりやすく、その発生を出来るだけ押さえる必要がある。 The second point is that the nickel plating provided for preventing the solder constituent elements from diffusing into the thermoelectric semiconductor diffuses into the thermoelectric semiconductor. This diffusion of nickel into the thermoelectric semiconductor also reduces the mechanical strength of the thermoelectric semiconductor, and is liable to cause cracks at the plating interface because it is formed at the plating interface where stress is likely to concentrate. is there.
また、光通信用に使用される熱電変換モジュールの場合、より高温のAuSnハンダが多用されるようになったが、このハンダ材は共晶温度が２８０℃と高いため、組立時の温度履歴は熱電半導体そのものへのダメージに留まらず、各種メタライズ層へもダメージを及ぼす。 In addition, in the case of thermoelectric conversion modules used for optical communication, higher-temperature AuSn solder has been frequently used, but since this solder material has a high eutectic temperature of 280 ° C., the temperature history during assembly is It does not only damage the thermoelectric semiconductor itself but also damages various metallized layers.
例えば、融点240℃のSnSbハンダでは300℃以下の熱板温度で10秒程度の加熱で、熱電半導体と基板ランド部の接合は十分なぬれ広がりが可能であるのに対して、融点280℃のAuSn共晶ハンダでは350℃以上の熱板温度で30秒前後加熱しないと接合が不十分な状態となる。 For example, with SnSb solder with a melting point of 240 ° C, the bonding between the thermoelectric semiconductor and the substrate land can be sufficiently spread by heating for about 10 seconds at a hot plate temperature of 300 ° C or less, whereas the melting point of 280 ° C With AuSn eutectic solder, bonding will be insufficient unless heated at a hot plate temperature of 350 ° C. or higher for about 30 seconds.
このような組立温度はパッケージとハンダ接合を行うためのモジュール外側のメタライズ層を介して加えられるため、最表面のAuメッキの剥がれやニッケルメッキ表面の割れなどを発生し、最終的にパッケージとの接合時にハンダぬれ不良やボイド発生が起こる危険性がある。 Such an assembly temperature is applied through the metallization layer outside the module for soldering the package, so that the outermost Au plating is peeled off or the nickel plating surface is cracked. There is a risk of poor solder wetting and voiding during joining.
また、素子搭載面側でも同様なニッケルの割れや場合によってはランドを取り囲むようにセラミック板にクラックが発生したりする。セラミックのクラックは温度プロファイルの適正化により、ある程度防止可能であるが、メタライズ表面、特にニッケルメッキのクラックは温度プロファイルだけでは防止することは難しい。 In addition, similar cracking of nickel on the element mounting surface side and, in some cases, cracks occur in the ceramic plate so as to surround the land. Although cracks in the ceramic can be prevented to some extent by optimizing the temperature profile, cracks in the metallized surface, particularly nickel plating, are difficult to prevent with the temperature profile alone.
このようなニッケルメッキ上に発生するダメージは、前述したハンダと熱電変換素子の接触を引き起こすのみならず、熱電変換モジュールとパッケージ間あるいは熱電変換モジュールとヒートスプレッター間の接合ハンダにメタライズ構成金属である銅の接触も引き起こし、長期信頼性を要求される部品、とりわけ海底ケーブルにも使用される光通信分野では大きな問題となる The damage generated on the nickel plating not only causes the contact between the solder and the thermoelectric conversion element described above, but also is a metallized constituent metal in the bonding solder between the thermoelectric conversion module and the package or between the thermoelectric conversion module and the heat spreader. It also causes copper contact, which is a major problem in parts that require long-term reliability, especially in the optical communications field that is also used for submarine cables.
上述したように、熱電変換モジュールの組立ハンダの高温化にともない、それまであまり問題なら無かった拡散防止層としてのニッケルメッキへのダメージが顕在化し、組立時のボイド発生やぬれ不良が頻発することとなった。これらはニッケルメッキ自身が厚み方向に成長しやすく、元々表面に粒界が存在してクラックを発生し易い性質を有していることに起因している。これら性質を改質する１つの手段として、電気メッキを行う方法がある。 As mentioned above, as the assembly solder of the thermoelectric conversion module rises in temperature, damage to the nickel plating as a diffusion prevention layer that has not been a problem until then becomes obvious, and voids and poor wetting occur frequently during assembly. It became. These are due to the fact that the nickel plating itself tends to grow in the thickness direction, and originally has a property that a grain boundary is present on the surface and cracks are likely to occur. One means for modifying these properties is to perform electroplating.
熱電半導体では成形したインゴットをスライス加工して、所望の厚みにカットしてウェハーにした後、切断時の加工痕を化学的に処理してメッキを行う。熱電半導体素子に使用するニッケルメッキ厚みは概ね5μｍかそれ以上であり、電気メッキでこれら厚みまでニッケルを成長させると、電流密度がエッジ部ほど高くなるため、非常に不均一な厚み分布となる。このため、メッキ後所望のサイズに細断して熱電半導体素子にする製造方法ではメッキ厚みの異なる熱電半導体素子が形成されてしまう問題がある。 In a thermoelectric semiconductor, a molded ingot is sliced, cut into a desired thickness to form a wafer, and then processed traces are chemically treated and plated. The nickel plating thickness used for the thermoelectric semiconductor element is approximately 5 μm or more, and when nickel is grown up to these thicknesses by electroplating, the current density increases toward the edge portion, resulting in a very uneven thickness distribution. For this reason, there is a problem that thermoelectric semiconductor elements having different plating thicknesses are formed in the manufacturing method in which a thermoelectric semiconductor element is cut into a desired size after plating.
このため電気メッキで析出させるニッケルメッキ厚みが出来るだけ均一になるように、電気メッキ時にスライスした熱電半導体とカウンター電極間に邪魔板を設ける工夫、析出条件の工夫などがなされているが、無電解ニッケルと同程度の均一性のある電気メッキは得られていない。 For this reason, in order to make the nickel plating thickness to be deposited by electroplating as uniform as possible, a device for providing a baffle plate between the thermoelectric semiconductor sliced at the time of electroplating and the counter electrode and a device for deposition conditions have been made. An electroplating that is as uniform as nickel has not been obtained.
一方、セラミック基板のランド部形成方法は、通常、セラミック板全面に金属銅を析出させ、所望のランド部が残るようにマスキングを行い、エッチングにより個々のランド部を形成すると共に電気的に独立させた後、ニッケルメッキが施される。このため、ニッケルメッキ層を電気メッキで行うことは困難である。またDBC法や活性ロウ材を用いたプロセスでも、上記メッキ法と同様ランド部が残るようにマスキングを行い、エッチングにより個々のランド部を形成するため、ニッケルメッキ層を電気メッキで行うことは困難である。 On the other hand, the land portion forming method of the ceramic substrate is usually made by depositing metallic copper on the entire surface of the ceramic plate, masking so as to leave a desired land portion, forming individual land portions by etching and making them electrically independent. After that, nickel plating is performed. For this reason, it is difficult to perform the nickel plating layer by electroplating. Also in the process using the DBC method or active brazing material, masking is performed so that the land portions remain as in the above plating method, and individual land portions are formed by etching, so it is difficult to perform the nickel plating layer by electroplating. It is.
その他、セミアディティブ法と呼ばれる特殊工法ではランド部が形成されるようにセラミック板上にメッキレジストを形成し、電気メッキにより、銅メッキとニッケルメッキの析出が行われる。この方法では電気メッキによるニッケル層の形成は可能であるが、通電するためにセラミック板の最表面に設けたメタル層を取り除くソフトエッチング工程で基板最表面を汚染する可能性がある他、個々のランド部の側壁が金属銅のままであるため、拡散防止層としてのニッケルのダメージ以外に接合面の金属汚染の問題が発生する可能性がある。 In addition, in a special method called a semi-additive method, a plating resist is formed on a ceramic plate so that a land portion is formed, and copper plating and nickel plating are deposited by electroplating. In this method, it is possible to form a nickel layer by electroplating, but there is a possibility that the outermost surface of the substrate may be contaminated by a soft etching process that removes the metal layer provided on the outermost surface of the ceramic plate in order to energize. Since the side wall of the land portion remains as metal copper, there is a possibility that a problem of metal contamination on the joint surface may occur in addition to nickel damage as the diffusion preventing layer.
本発明は上記のような事情を考慮してなされたものであり、その目的は、ニッケルメッキ層へのダメージによるボイドやぬれ不良の発生を抑制できる熱電変換モジュール、熱電変換モジュール用基板及び熱電半導体素子等を提供することにある。 The present invention has been made in consideration of the above-described circumstances, and the object thereof is a thermoelectric conversion module, a thermoelectric conversion module substrate, and a thermoelectric semiconductor capable of suppressing the occurrence of voids and wettability due to damage to the nickel plating layer. It is to provide an element or the like.
上記課題を解決する方法として、（１）の発明に係る熱電変換モジュールは、第１の基板の表面上に形成された複数の第１の金属成膜層と、
第２の基板の表面上に形成された複数の第２の金属成膜層と、
前記複数の第１の金属成膜層それぞれの上に第１のハンダによって一端が接合され、前記複数の第２の金属成膜層それぞれの上に第２のハンダによって他端が接合された一対のＰ型熱電半導体素子及びＮ型熱電半導体素子と、
前記第１の基板の裏面及び前記第２の基板の裏面の少なくとも一方に形成された第３の金属成膜層と、
前記第１の基板の表面上に形成された第４の金属成膜層と、
前記第４の金属成膜層上に接合された電力供給用のリード線または端子と、
を具備する熱電変換モジュールにおいて、
前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子は前記複数の第１の金属成膜層及び前記複数の第２の金属成膜層によって電気的に直列に接続されており、
前記第１の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記第２の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記複数の第１の金属成膜層、前記複数の第２の金属成膜層及び前記第３の金属成膜層それぞれは、第１のニッケルメッキ層と、前記第１のニッケルメッキ層に接して形成された第１のPd層または第１のPt層を有しており、
前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子それぞれの一端及び他端には、第２のニッケルメッキ層及び前記第２のニッケルメッキ層に接して形成された第２のPd層または第２のPt層が設けられていることを特徴とする。
As a method for solving the above problem, the thermoelectric conversion module according to the invention of (1) includes a plurality of first metal film-forming layers formed on the surface of the first substrate,
A plurality of second metal film-forming layers formed on the surface of the second substrate;
A pair in which one end is bonded to each of the plurality of first metal film-forming layers by a first solder and the other end is bonded to each of the plurality of second metal film-forming layers by a second solder. A P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element,
A third metal film-forming layer formed on at least one of the back surface of the first substrate and the back surface of the second substrate;
A fourth metal film-forming layer formed on the surface of the first substrate;
A power supply lead or terminal joined on the fourth metal film-forming layer;
In a thermoelectric conversion module comprising:
The pair of P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements are electrically connected in series by the plurality of first metal film formation layers and the plurality of second metal film formation layers,
The first substrate is any one of a ceramic plate, an organic film, or a substrate obtained by combining the ceramic plate and the organic film,
The second substrate is either a ceramic plate, an organic film, or a substrate that combines the ceramic plate and the organic film,
The plurality of first metal film-forming layers, the plurality of second metal film-forming layers, and the third metal film-forming layer are in contact with the first nickel plating layer and the first nickel plating layer, respectively. A first Pd layer or a first Pt layer formed by
A second nickel plating layer and a second Pd layer formed in contact with the second nickel plating layer or a second Pd layer on one end and the other end of each of the pair of P-type and N-type thermoelectric semiconductor elements 2 Pt layers are provided.
（２）の発明に係る熱電変換モジュールは、第１の基板の表面上に形成された複数の第１の金属成膜層と、
第２の基板の表面上に形成された複数の第２の金属成膜層と、
前記複数の第１の金属成膜層それぞれの上に第１のハンダによって一端が接合され、前記複数の第２の金属成膜層それぞれの上に第２のハンダによって他端が接合された一対のＰ型熱電半導体素子及びＮ型熱電半導体素子と、
前記第１の基板の裏面及び前記第２の基板の裏面の少なくとも一方に形成された第３の金属成膜層と、
前記第１の基板の表面上に形成された第４の金属成膜層と、
前記第４の金属成膜層上に接合された電力供給用のリード線または端子と、
を具備する熱電変換モジュールにおいて、
前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子は前記複数の第１の金属成膜層及び前記複数の第２の金属成膜層によって電気的に直列に接続されており、
前記第１の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記第２の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記複数の第１の金属成膜層または前記複数の第２の金属成膜層または前記第３の金属成膜層は、第１のニッケルメッキ層と、前記第１のニッケルメッキ層に接して形成された第１のPd層または第１のPt層を有すること、または、前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子それぞれの一端及び他端には、第２のニッケルメッキ層及び前記第２のニッケルメッキ層に接して形成された第２のPd層または第２のPt層が設けられていることを特徴とする。
The thermoelectric conversion module according to the invention of (2) includes a plurality of first metal film-forming layers formed on the surface of the first substrate,
A plurality of second metal film-forming layers formed on the surface of the second substrate;
A pair in which one end is bonded to each of the plurality of first metal film-forming layers by a first solder and the other end is bonded to each of the plurality of second metal film-forming layers by a second solder. A P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element,
A third metal film-forming layer formed on at least one of the back surface of the first substrate and the back surface of the second substrate;
A fourth metal film-forming layer formed on the surface of the first substrate;
A power supply lead or terminal joined on the fourth metal film-forming layer;
In a thermoelectric conversion module comprising:
The pair of P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements are electrically connected in series by the plurality of first metal film formation layers and the plurality of second metal film formation layers,
The first substrate is either a ceramic plate, an organic film, or a substrate that combines the ceramic plate and the organic film,
The second substrate is either a ceramic plate, an organic film, or a substrate that combines the ceramic plate and the organic film,
The plurality of first metal film formation layers, the plurality of second metal film formation layers, or the third metal film formation layer are in contact with the first nickel plating layer and the first nickel plating layer. A first Pd layer or a first Pt layer formed, or a first nickel plating layer and a second nickel plating layer on one end and the other end of the pair of P-type and N-type thermoelectric semiconductor elements, respectively. A second Pd layer or a second Pt layer formed in contact with the second nickel plating layer is provided.
（３）の発明に係る熱電変換モジュール用基板は、熱電半導体素子が搭載される熱電変換モジュール用基板において、
基板の表面上に形成された複数の第１の金属成膜層と、
前記基板の裏面上に形成された第２の金属成膜層と、
を具備し、
前記基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記複数の第１の金属成膜層または前記第２の金属成膜層は、ニッケルメッキ層と、前記ニッケルメッキ層に接して形成されたPd層またはPt層を有することを特徴とする。
The thermoelectric conversion module substrate according to the invention of (3) is a thermoelectric conversion module substrate on which a thermoelectric semiconductor element is mounted.
A plurality of first metal film-forming layers formed on the surface of the substrate;
A second metal film-forming layer formed on the back surface of the substrate;
Comprising
The substrate is either a ceramic plate, an organic film or a substrate in which the ceramic plate and the organic film are combined,
The plurality of first metal film formation layers or the second metal film formation layers include a nickel plating layer and a Pd layer or a Pt layer formed in contact with the nickel plating layer.
（４）の発明に係る熱電半導体素子は、熱電変換モジュールに用いられる熱電半導体素子において、
前記熱電半導体素子は、Ｐ型熱電半導体素子またはＮ型熱電半導体素子であり、
前記熱電半導体素子の一端及び他端それぞれには、ニッケルメッキ層及び前記ニッケルメッキ層に接して形成されたPd層またはPt層が設けられていることを特徴とする。
The thermoelectric semiconductor element according to the invention of (4) is a thermoelectric semiconductor element used in a thermoelectric conversion module,
The thermoelectric semiconductor element is a P-type thermoelectric semiconductor element or an N-type thermoelectric semiconductor element,
One end and the other end of the thermoelectric semiconductor element are each provided with a nickel plating layer and a Pd layer or a Pt layer formed in contact with the nickel plating layer.
（５）の発明に係る熱電変換モジュールは、前記（１）に記載の熱電変換モジュールにおいて、前記複数の第１の金属成膜層、前記複数の第２の金属成膜層及び前記第３の金属成膜層それぞれは、第１のニッケルメッキ層と、前記第１のニッケルメッキ層に接して形成された第１のPd層または第１のPt層と、前記第１のPd層または第１のPt層に接して形成されたAu層を有していることを特徴とする。
（６）の発明に係る熱電変換モジュールは、前記（２）に記載の熱電変換モジュールにおいて、前記複数の第１の金属成膜層または前記複数の第２の金属成膜層または前記第３の金属成膜層は、第１のニッケルメッキ層と、前記第１のニッケルメッキ層に接して形成された第１のPd層または第１のPt層と、前記第１のPd層または第１のPt層に接して形成されたAu層を有していることを特徴とする。
The thermoelectric conversion module according to the invention of (5) is the thermoelectric conversion module according to (1), wherein the plurality of first metal film-forming layers, the plurality of second metal film-forming layers, and the third Each of the metal film formation layers includes a first nickel plating layer, a first Pd layer or a first Pt layer formed in contact with the first nickel plating layer, and the first Pd layer or the first Pd layer. And an Au layer formed in contact with the Pt layer.
The thermoelectric conversion module according to the invention of (6) is the thermoelectric conversion module according to (2), wherein the plurality of first metal film-forming layers, the plurality of second metal film-forming layers, or the third The metal film-forming layer includes a first nickel plating layer, a first Pd layer or a first Pt layer formed in contact with the first nickel plating layer, and the first Pd layer or the first Pd layer. It has an Au layer formed in contact with the Pt layer.
（７）の発明に係る熱電変換モジュールは、前記（５）または（６）に記載の熱電変換モジュールにおいて、前記第１のニッケルメッキ層、前記第１のPd層または前記第１のPt層、及び前記Au層をすべて液相反応で形成したことを特徴とする。 The thermoelectric conversion module according to the invention of (7) is the thermoelectric conversion module according to (5) or (6), wherein the first nickel plating layer, the first Pd layer, or the first Pt layer, And all the said Au layers were formed by the liquid phase reaction, It is characterized by the above-mentioned.
（８）の発明に係る熱電変換モジュールは、前記（５）または（６）に記載の熱電変換モジュールにおいて、前記第１のPd層または前記第１のPt層、及び前記Au層をすべて気相反応で形成したことを特徴とする。 The thermoelectric conversion module according to the invention of (8) is the thermoelectric conversion module according to (5) or (6), wherein all of the first Pd layer or the first Pt layer and the Au layer are in a gas phase. It was formed by reaction.
（９）の発明に係る熱電変換モジュールは、前記（１）、（２）、（５）乃至（８）のいずれか一項に記載の熱電変換モジュールにおいて、前記第２のPd層の厚みまたは前記第２のPt層の厚みが0.025μｍ以上であることを特徴とする。 The thermoelectric conversion module according to the invention of (9) is the thermoelectric conversion module according to any one of (1), (2), (5) to (8), wherein the thickness of the second Pd layer or The thickness of the second Pt layer is 0.025 μm or more.
（１０）の発明に係る熱電変換モジュールは、前記（１）、（２）、（５）乃至（９）のいずれか一項に記載の熱電変換モジュールにおいて、前記第２のPd層または前記第２のPt層が湿式法により形成されたことを特徴とする。なお、湿式法は、例えばメッキ法である。 The thermoelectric conversion module according to the invention of (10) is the thermoelectric conversion module according to any one of (1), (2), (5) to (9), wherein the second Pd layer or the second The second Pt layer is formed by a wet method. The wet method is, for example, a plating method.
（１１）の発明に係る熱電変換モジュールは、前記（１）、（２）、（５）乃至（９）のいずれか一項に記載の熱電変換モジュールにおいて、前記第２のPd層または前記第２のPt層が乾式法により形成されたことを特徴とする。なお、乾式法は、例えばスパッター法、蒸着法など気相法である。 The thermoelectric conversion module according to the invention of (11) is the thermoelectric conversion module according to any one of (1), (2), (5) to (9), wherein the second Pd layer or the second The second Pt layer is formed by a dry method. The dry method is a vapor phase method such as a sputtering method or a vapor deposition method.
（１２）の発明に係る熱電変換モジュールは、前記（１）、（２）、（５）乃至（１１）のいずれか一項に記載の熱電変換モジュールにおいて、前記第１のPd層の厚みまたは前記第１のPt層の厚みが0.025μｍ以上であることを特徴とする。 The thermoelectric conversion module according to the invention of (12) is the thermoelectric conversion module according to any one of (1), (2), (5) to (11), wherein the thickness of the first Pd layer or The thickness of the first Pt layer is 0.025 μm or more.
（１３）の発明に係る熱電変換モジュールは、前記（１）、（２）、（５）乃至（１２）のいずれか一項に記載の熱電変換モジュールにおいて、前記第１のPd層または前記第１のPt層が湿式法により形成されたことを特徴とする。なお、湿式法は、例えばメッキ法である。 The thermoelectric conversion module according to the invention of (13) is the thermoelectric conversion module according to any one of (1), (2), (5) to (12), wherein the first Pd layer or the first One Pt layer is formed by a wet method. The wet method is, for example, a plating method.
（１４）の発明に係る熱電変換モジュールは、前記（１）、（２）、（５）乃至（１２）のいずれか一項に記載の熱電変換モジュールにおいて、前記第１のPd層または前記第１のPt層が乾式法により形成されたことを特徴とする。なお、乾式法は、例えばスパッター法、蒸着法など気相法である。 The thermoelectric conversion module according to the invention of (14) is the thermoelectric conversion module according to any one of (1), (2), (5) to (12), wherein the first Pd layer or the first 1 Pt layer is formed by a dry method. The dry method is a vapor phase method such as a sputtering method or a vapor deposition method.
本発明によれば、ニッケルメッキ層へのダメージによるボイドやぬれ不良の発生を抑制できる熱電変換モジュール、熱電変換モジュール用基板及び熱電半導体素子等を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the thermoelectric conversion module which can suppress generation | occurrence | production of the void by the damage to a nickel plating layer, and the wetting defect can be provided, the board | substrate for thermoelectric conversion modules, a thermoelectric semiconductor element, etc.
以下、本発明の実施形態について図面を参照しつつ詳細に説明する。
本発明者は、発明が解決しようとする課題の欄で挙げた問題点に鑑みて、特に、光通信用の精密温調に使用される熱電変換モジュール（ペルチェモジュール）の信頼性、耐久性の観点から鋭意研究を進め、当該熱電変換モジュールの組立に適した熱電変換素子、基板の実用化方法を確立した。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
In view of the problems listed in the column of problems to be solved by the invention, the present inventor is particularly concerned with the reliability and durability of thermoelectric conversion modules (Peltier modules) used for precision temperature control for optical communication. We have conducted extensive research from the viewpoint, and established a practical application method for thermoelectric conversion elements and substrates suitable for assembling the thermoelectric conversion module.
図１は、本発明に基づき製造された熱電変換モジュールの概略構造を示す斜視図である。図３は、図１に示すモジュールの断面図である。 FIG. 1 is a perspective view showing a schematic structure of a thermoelectric conversion module manufactured according to the present invention. FIG. 3 is a cross-sectional view of the module shown in FIG.
図１及び図３に示すように、このモジュール８０は、放熱側のセラミック基板１１と吸熱側のセラミック基板１２との間に、Ｐ型熱電半導体素子１３ａとＮ型熱電半導体素子１３ｂを複数対接合した構造を有している。なお、セラミック基板は、ポリイミドなどの有機系フィルムに変更しても良いし、前記セラミック基板及び前記有機系フィルムを組み合わせた基板に変更しても良い。 As shown in FIG. 1 and FIG. 3, this module 80 is formed by joining a plurality of pairs of P-type thermoelectric semiconductor elements 13a and N-type thermoelectric semiconductor elements 13b between a ceramic substrate 11 on the heat dissipation side and a ceramic substrate 12 on the heat absorption side. It has the structure. The ceramic substrate may be changed to an organic film such as polyimide, or may be changed to a substrate in which the ceramic substrate and the organic film are combined.
セラミック基板１１の片側の面（素子搭載面）上には、それぞれ、複数の各々独立したランド部１１１である金属成膜層（メタライズ層ともいう）が基本的に等ピッチで形成されている。セラミック基板１１の片側の面（素子搭載面と反対側の面）上には金属成膜層１１１ａが形成されている。 On one surface (element mounting surface) of the ceramic substrate 11, a plurality of metal film formation layers (also referred to as metallized layers), which are independent land portions 111, are basically formed at an equal pitch. A metal film formation layer 111a is formed on one surface of the ceramic substrate 11 (surface opposite to the element mounting surface).
各対のＰ型熱電半導体素子１３ａとＮ型熱電半導体素子１３ｂは、セラミック基板１１上にあるそれぞれ対応するランド部１１１上に配置される。 Each pair of P-type thermoelectric semiconductor elements 13 a and N-type thermoelectric semiconductor elements 13 b is disposed on a corresponding land portion 111 on the ceramic substrate 11.
もう一方のセラミック基板１２は、そのランド部１２１である金属成膜層がＰ型熱電半導体素子１３ａとＮ型熱電半導体素子１３ｂの表面（セラミック基板１１のランド部と接合されていない側）に臨むように反転され、該ランド部１２１内に各対のＰ型熱電半導体素子１３ａとＮ型熱電半導体素子１３ｂが配列されるべく位置合わせされた上でセラミック基板１１に対向配置される。セラミック基板１２の片側の面（素子搭載面と反対側の面）上には金属成膜層１２１ａが形成されている。 In the other ceramic substrate 12, the metal film-forming layer as the land portion 121 faces the surface of the P-type thermoelectric semiconductor element 13a and the N-type thermoelectric semiconductor element 13b (the side not joined to the land portion of the ceramic substrate 11). The pair of P-type thermoelectric semiconductor elements 13 a and N-type thermoelectric semiconductor elements 13 b are aligned in the land portion 121 so as to be arranged, and are arranged opposite to the ceramic substrate 11. A metal film formation layer 121a is formed on one surface of the ceramic substrate 12 (surface opposite to the element mounting surface).
ここで、セラミック基板１１のランド部１１１とセラミック基板１２のランド部１２１は、上述した対向配置状態においてすべての熱電半導体素子が電気的回路的に直列に接続されるように互いに位置がずれた配置で形成されている。 Here, the land portion 111 of the ceramic substrate 11 and the land portion 121 of the ceramic substrate 12 are arranged so as to be displaced from each other so that all the thermoelectric semiconductor elements are electrically connected in series in the opposed arrangement state described above. It is formed with.
すなわち、図１のモジュール８０では、セラミック基板１１とこれに対向配置されるセラミック基板１２との間に、複数のＰ型熱電半導体素子１３ａおよびＮ型熱電半導体素子１３ｂが縦横に交互に配列され、かつセラミック基板のランド部を介して電気的に直列に接続されている。 That is, in the module 80 of FIG. 1, a plurality of P-type thermoelectric semiconductor elements 13 a and N-type thermoelectric semiconductor elements 13 b are alternately arranged vertically and horizontally between the ceramic substrate 11 and the ceramic substrate 12 disposed to face the ceramic substrate 11. In addition, they are electrically connected in series via the land portion of the ceramic substrate.
通常、セラミック基板１１，１２とＰ型半導体素子１３ａ並びにＮ型半導体素子１３ｂはハンダにより所定の位置に接合される。 Usually, the ceramic substrates 11 and 12, the P-type semiconductor element 13a, and the N-type semiconductor element 13b are bonded to predetermined positions by solder.
接合に使用するハンダは、予めセラミック基板のランド部にディスペンサーにより所定量塗布し、その上に熱電半導体素子を配列する方法がある。 There is a method in which a predetermined amount of solder used for bonding is applied in advance to a land portion of a ceramic substrate with a dispenser, and thermoelectric semiconductor elements are arranged thereon.
この場合、熱電半導体素子にはその両端にニッケルメッキ層を設け、ニッケル表面の酸化を防止する目的で金メッキやスズメッキが施されている。通常、生産性の観点から熱電半導体のインゴットから、熱電半導体素子の高さに相当する厚みにスライスして熱電半導体ウェハーとし、この状態でメッキ加工を行い、その後細断化して所望の大きさの熱電半導体素子としている。 In this case, the thermoelectric semiconductor element is provided with nickel plating layers at both ends thereof, and is plated with gold or tin for the purpose of preventing oxidation of the nickel surface. Usually, from the viewpoint of productivity, the thermoelectric semiconductor ingot is sliced to a thickness corresponding to the height of the thermoelectric semiconductor element to form a thermoelectric semiconductor wafer, and in this state, plating is performed, and then shredded to obtain a desired size. A thermoelectric semiconductor element is used.
その他接合ハンダの形成方法として、熱電半導体素子の接合面に予め接合ハンダ層を形成させておく方法がある。この方法でも、生産性の観点から先ず熱電半導体ウェハーを切り出し、ウェハー全体にニッケルメッキ層を設ける。その後、ニッケルメッキの上に所望のハンダ組成のメッキ層を析出させる方法や、ニッケルメッキの後に金メッキを析出させ、リフロー炉等でハンダ層を溶融接合させる方法などがある。これらもすべての工程が完了した後、細断化して所望の大きさの熱電半導体素子とする。 As another method for forming the bonding solder, there is a method in which a bonding solder layer is formed in advance on the bonding surface of the thermoelectric semiconductor element. Also in this method, from the viewpoint of productivity, a thermoelectric semiconductor wafer is first cut out and a nickel plating layer is provided on the entire wafer. Thereafter, there are a method of depositing a plating layer having a desired solder composition on nickel plating, a method of depositing gold plating after nickel plating, and melt-bonding the solder layer in a reflow furnace or the like. After all these steps are completed, the thermoelectric semiconductor element having a desired size is cut into pieces.
接合のための加熱方法として、セラミック基板のランド部上にＰ型熱電半導体素子およびＮ型半導体素子を配列し、その上にセラミック基板を重ね、リフロー炉で加熱溶融する方法、セラミック基板のランド部上にＰ型熱電半導体素子およびＮ型半導体素子を配列し、この状態で熱板加熱を行い、セラミック基板に対してＰ型熱電素子およびＮ型熱電半導体素子を接合し、その後セラミック基板を重ねて再度熱板加熱して熱電半導体の両側ともセラミック基板に接合する方法などがある。 As a heating method for bonding, a method in which a P-type thermoelectric semiconductor element and an N-type semiconductor element are arranged on a land portion of a ceramic substrate, and the ceramic substrate is stacked thereon, and heated and melted in a reflow furnace, a land portion of the ceramic substrate A P-type thermoelectric semiconductor element and an N-type semiconductor element are arranged on top, and hot plate heating is performed in this state, and the P-type thermoelectric element and the N-type thermoelectric semiconductor element are joined to the ceramic substrate, and then the ceramic substrate is overlaid. There is a method in which both sides of the thermoelectric semiconductor are bonded to the ceramic substrate by heating the hot plate again.
セラミック基板１１にはリード取付ランド部１１２−１，１１２−２が形成されており、リード取付ランド部１１２−１，１１２−２上には電力供給用のリード線１５または端子が取り付けられている。 Lead mounting land portions 112-1 and 112-2 are formed on the ceramic substrate 11, and lead wires 15 or terminals for supplying power are mounted on the lead mounting land portions 112-1 and 112-2. .
図２は、図１に示すランド部のメタライズ構造の詳細を示す断面図である。
セラミック基板１１の表面上にはランド部１１１が形成されており、セラミック基板１１の裏面上には金属成膜層１１１ａが形成されている。ランド部１１１及び金属成膜層１１１ａそれぞれは、メタライズ銅層１１１Ａと、その上に形成されたメタライズニッケル層１１１Ｂと、その上に形成されたメタライズ金層１１１Ｃの積層構造を有している。
FIG. 2 is a cross-sectional view showing details of the metallized structure of the land portion shown in FIG.
A land portion 111 is formed on the front surface of the ceramic substrate 11, and a metal film formation layer 111 a is formed on the back surface of the ceramic substrate 11. Each of the land portion 111 and the metal film-forming layer 111a has a laminated structure of a metallized copper layer 111A, a metallized nickel layer 111B formed thereon, and a metallized gold layer 111C formed thereon.
図４は、図１に示すモジュール８０を実装して成る光通信モジュール１００の概念断面構成を示す図である。 FIG. 4 is a diagram showing a conceptual cross-sectional configuration of the optical communication module 100 in which the module 80 shown in FIG. 1 is mounted.
この光通信モジュール１００は、パッケージ６０内部にモジュール８０が実装されている。具体的には、パッケージ６０の内部底面部にモジュール８０の放熱側セラミック基板１１の非パターン面が当接するように実装される。また、この状態で、モジュール８０の冷却側セラミック基板の非パターン面上には、例えばＣｕＷ(銅−タングステン合金)製のヒートスプレッター２０を介して、光通信モジュール１００の光源であるレーザダイオード３０が配置される。 In the optical communication module 100, a module 80 is mounted inside a package 60. Specifically, it is mounted so that the non-pattern surface of the heat radiation side ceramic substrate 11 of the module 80 abuts on the inner bottom surface portion of the package 60. Further, in this state, a laser diode 30 that is a light source of the optical communication module 100 is provided on the non-pattern surface of the cooling-side ceramic substrate of the module 80 via a heat spreader 20 made of, for example, CuW (copper-tungsten alloy). Be placed.
レーザダイオード３０は、図示しない制御部から給電を受けて所定の伝送データにより変調されたレーザ光を発生する。このレーザ光は、光ファイバ４０に導かれ、該光ファイバ４０内を所定の受信回路へ向けて送信される。 The laser diode 30 receives power from a control unit (not shown) and generates laser light modulated by predetermined transmission data. The laser light is guided to the optical fiber 40 and transmitted through the optical fiber 40 toward a predetermined receiving circuit.
ヒートスプレッター２０上には、サーミスタ５０が設けられる。上記制御部は、このサーミスタ５０による検出温度に基づきモジュール８０への給電を制御することにより冷却側基板の冷却温度を可変制御する。これにより、レーザダイオード３０は目標温度に制御され、常に適正な発振周波数を維持する。 A thermistor 50 is provided on the heat spreader 20. The control unit variably controls the cooling temperature of the cooling side substrate by controlling the power supply to the module 80 based on the temperature detected by the thermistor 50. As a result, the laser diode 30 is controlled to the target temperature and always maintains an appropriate oscillation frequency.
本発明に係わる光通信モジュール１００を組み立てる場合、ヒートスプレッター２０とモジュール８０の冷却側セラミック基板及びレーザダイオード３０との間は、例えば、スズアンチモンハンダにより接合される。 When assembling the optical communication module 100 according to the present invention, the heat spreader 20, the cooling-side ceramic substrate of the module 80, and the laser diode 30 are joined by, for example, tin antimony solder.
ここで、スズアンチモンハンダの融点温度（２３２℃）は、モジュール８０のセラミック基板１１，１２および熱電半導体素子１３ａ，１３ｂ間の接合に用いたハンダの融点温度に比べてはるかに低い。 Here, the melting point temperature (232 ° C.) of the tin antimony solder is much lower than the melting point temperature of the solder used for bonding between the ceramic substrates 11 and 12 of the module 80 and the thermoelectric semiconductor elements 13a and 13b.
つまり、本発明に係わる光通信モジュール１００においては、モジュール８０を、当該モジュール８０のハンダ層に溶融等の影響を招来することなくそのパッケージ６０内部に組み込み実装できる。 In other words, in the optical communication module 100 according to the present invention, the module 80 can be incorporated and mounted in the package 60 without causing the influence of melting or the like on the solder layer of the module 80.
以下、代表的な実施例について詳細に説明する。
（実施例１）
実施例１は、請求項１，２，４，１０に対応する例である。
本実施例では、まず、図５及び図６に示すごとくの工程を経てＰ型熱電半導体素子およびＮ型熱電半導体素子を作製した。なお、図５の最後に示すＰｄ／Ｎｉ／Ａｕメッキウェハーと図６の最初に示すＰｄ／Ｎｉ／Ａｕメッキウェハーは同じ図であり、これは図６が図５の続きであることを示している。
Hereinafter, typical examples will be described in detail.
Example 1
The first embodiment is an example corresponding to claims 1, 2, 4 and 10.
In this example, first, a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element were manufactured through the steps shown in FIGS. Note that the Pd / Ni / Au plated wafer shown at the end of FIG. 5 and the Pd / Ni / Au plated wafer shown at the beginning of FIG. 6 are the same figure, which shows that FIG. 6 is a continuation of FIG. Yes.
詳細には、まず最初に、図５に示すように、ビスマス／アンチモン／テルルを主成分とするＰ型熱電半導体およびビスマス／テルルを主成分とするＮ型熱電半導体を加熱加圧しながらそれぞれのインゴット（熱電半導体ブロック）を作製した。 Specifically, first, as shown in FIG. 5, each ingot is heated and pressurized with a P-type thermoelectric semiconductor mainly containing bismuth / antimony / tellurium and an N-type thermoelectric semiconductor mainly containing bismuth / tellurium. (Thermoelectric semiconductor block) was produced.
次に、各インゴットを分割後スライスし、Ｐ型とＮ型のそれぞれの熱電半導体ウェハーを得た。ウェハーサイズは概ね30mm×40mmで、厚みはモジュール性能により概ね0.4mmのものを準備した。 Next, each ingot was divided and then sliced to obtain P-type and N-type thermoelectric semiconductor wafers. The wafer size was approximately 30mm x 40mm and the thickness was approximately 0.4mm depending on the module performance.
Ｐ型半導体ウェハーとＮ型半導体ウェハーをそれぞれ無機酸の混酸でエッチングし、これらウェハーの全周にわたり電解パラジウムメッキを概ね0.2μｍ厚さ施した。 Each of the P-type semiconductor wafer and the N-type semiconductor wafer was etched with a mixed acid of inorganic acid, and electrolytic palladium plating was applied to the entire circumference of these wafers to a thickness of approximately 0.2 μm.
その後、無電解ニッケルメッキを概ね5μｍ厚さ施し、さらに金メッキを0.2〜0.3μｍ付けて金メッキウェハーを得た。 Thereafter, electroless nickel plating was applied to a thickness of approximately 5 μm, and gold plating was further added to 0.2 to 0.3 μm to obtain a gold-plated wafer.
次に、図６に示すように、この金メッキウェハーより一回り大きいカーボン治具（図示せず）を準備し、厚み概ね30μｍのAuSn共晶箔をこの金メッキウェハーの両面に配置して、もう一方のカーボン治具（図示せず）を重ねて還元雰囲気でリフローした。最高到達温度は概ね310℃でハンダ融点以上に曝されている時間は概ね３分であった。回収したAuSnウェハーは両面に20〜30μｍ厚みのAuSnハンダ層を有していた。 Next, as shown in FIG. 6, a carbon jig (not shown) that is slightly larger than the gold-plated wafer is prepared, and AuSn eutectic foil having a thickness of about 30 μm is disposed on both sides of the gold-plated wafer. The carbon jig (not shown) was stacked and reflowed in a reducing atmosphere. The maximum temperature reached was approximately 310 ° C., and the exposure time above the solder melting point was approximately 3 minutes. The collected AuSn wafer had an AuSn solder layer with a thickness of 20 to 30 μm on both sides.
このAuSnウェハーをダイシング治具に固定して細断し、Ｐ型熱電半導体素子およびＮ型熱電半導体素子を得た。細断後のＰ型熱電半導体素子およびＮ型熱電半導体素子の素子サイズは0.32mm×0.32mmとした。 This AuSn wafer was fixed to a dicing jig and chopped to obtain a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element. The element size of the P-type thermoelectric semiconductor element and the N-type thermoelectric semiconductor element after shredding was set to 0.32 mm × 0.32 mm.
上記工程により得たＰ型半導体素子およびＮ型半導体を用いたモジュールの組立は、図７に示す如くの一連の工程を経て行った。 The assembly of the module using the P-type semiconductor element and the N-type semiconductor obtained by the above steps was performed through a series of steps as shown in FIG.
まず、図７に示す如く、セラミック基板のランド部にフラックスを塗布した。 First, as shown in FIG. 7, the flux was applied to the land portion of the ceramic substrate.
用いたセラミック基板は厚みが概ね0.2mmのアルミナ製で、サイズは概ね2.8mm×3.6mm、その片面はＰ型熱電半導体およびＮ型熱電半導体を１個ずつ配置できるようにしたランド部が11個形成されている。対応するセラミック基板も厚みが0.2mmのアルミナ製でサイズは概ね2.8mm×2.6mm、その片面は組立後Ｐ型熱電半導体およびＮ型熱電半導体が直列に配列されるように10個のランド部が形成されている。 The ceramic substrate used is made of alumina with a thickness of approximately 0.2mm, the size is approximately 2.8mm x 3.6mm, and one side has 11 lands that can be arranged with P-type and N-type thermoelectric semiconductors one by one. Is formed. The corresponding ceramic substrate is also made of alumina with a thickness of 0.2mm, the size is approximately 2.8mm x 2.6mm, and one side has 10 land parts so that P type thermoelectric semiconductor and N type thermoelectric semiconductor are arranged in series after assembly Is formed.
ランド部の構成は、図２に示す如く、セラミック側から銅のメタライズ層１１１Ａ、その上にニッケルのメタライズ層１１１Ｂ、更にその上には金層１１１Ｃが0.2〜0.3μｍメッキされた構造であり、各ランド部の側壁もニッケルのメタライズ層と金のメタライズ層に被われた構造となっている。 As shown in FIG. 2, the structure of the land part is a structure in which a copper metallized layer 111A is plated from the ceramic side, a nickel metallized layer 111B is further formed thereon, and a gold layer 111C is further plated thereon by 0.2 to 0.3 μm. The side wall of each land part is also covered with a nickel metallization layer and a gold metallization layer.
セラミック基板の素子搭載面の裏側は、セラミック板の外周部から概ね0.1mm小さめにメタライズされており、全面にわたって銅のメタライズ層、ニッケルのメタライズ層、金のメタライズ層からなるメタライズ構造を有しており、側壁もニッケルのメタライズ層と金のメタライズ層に被われている。 The back side of the element mounting surface of the ceramic substrate is metallized approximately 0.1 mm smaller than the outer periphery of the ceramic plate, and has a metallized structure consisting of a copper metallized layer, a nickel metallized layer, and a gold metallized layer over the entire surface. The side walls are also covered with a nickel metallization layer and a gold metallization layer.
熱電半導体素子の配置位置に素子サイズより一回り大きめの穴の空いた厚み0.3mmの振り込み用のメタルマスクをかぶせ、図５及び図６に示す方法で作製したAuSn熱電半導体素子を配列した。 An AuSn thermoelectric semiconductor element manufactured by the method shown in FIGS. 5 and 6 was arranged by covering the arrangement position of the thermoelectric semiconductor element with a metal mask for transfer having a thickness of 0.3 mm with a hole slightly larger than the element size.
この状態で振り込み用のメタルマスクを取り除き、組立用の治具に移動した。 In this state, the metal mask for transfer was removed and moved to an assembly jig.
図８に示す組立用治具は、下面がSUS製のベースプレートからなり、プレートにはモジュールの位置決め用の突起部が有り、位置合わせされたモジュールの中心に所望の荷重がかけられるように鉛直に移動可能なピストン部（ピストン式重し）がハウジング部に取り付けられている。ベースプレートとハウジング間は熱の放散を防ぐ目的で低熱伝導性の有機材が挟み込まれている。また、モジュールと接触するピストンの先端部にも低熱伝導性のエラストマーが付けられ、ピストンを介しての熱の放散を防止している。 The assembly jig shown in FIG. 8 has a bottom surface made of a SUS base plate, and the plate has a module positioning projection, and is vertically aligned so that a desired load can be applied to the center of the aligned module. A movable piston part (piston-type weight) is attached to the housing part. A low thermal conductivity organic material is sandwiched between the base plate and the housing in order to prevent heat dissipation. In addition, a low thermal conductive elastomer is also attached to the tip of the piston that comes into contact with the module to prevent heat dissipation through the piston.
片方のセラミック基板のランド部に熱電半導体素子を配列した図７に示す組立仕掛品を組立治具の位置決めコーナーに配置し、ピストン部を介して80grの重しがかかるようにした。 An assembly work product shown in FIG. 7 in which thermoelectric semiconductor elements are arranged on the land portion of one ceramic substrate is arranged at the positioning corner of the assembly jig so that a weight of 80 gr is applied through the piston portion.
その後、組立治具ごと360℃に昇温した熱板上に移動し、ハンダ融点である280℃に達した後30秒加熱した。この後、治具ごと100℃の熱板上に移動して徐冷し、モジュール温度が120℃に冷却後、空冷した。 Thereafter, the assembly jig was moved onto a hot plate heated to 360 ° C., and after reaching 280 ° C., which is a solder melting point, heated for 30 seconds. Thereafter, the jig was moved onto a hot plate of 100 ° C. and gradually cooled, and after cooling the module temperature to 120 ° C., it was air-cooled.
このようにして片方の基板上に素子を配列した組立仕掛品に、図７に示すように、もう一方のセラミック基板を接合した。その方法は、基板の素子搭載面にフラックスを均一に塗布し、先に組み立てた組立仕掛品を上から載せ、組立治具の位置決めコーナーにセットした。 As shown in FIG. 7, the other ceramic substrate was joined to the assembly work product in which the elements were arranged on one substrate in this way. In this method, the flux was uniformly applied to the element mounting surface of the substrate, the work in progress assembled previously was placed from above, and set at the positioning corner of the assembly jig.
重りは80gとし、同様に360℃の熱板上で30秒加熱した後、徐冷、空冷して金スズモジュールを得た。 The weight was set to 80 g, and after similarly heating on a hot plate at 360 ° C. for 30 seconds, slow cooling and air cooling were performed to obtain a gold tin module.
比較のため、図５に示すエッチング後に施したPdメッキを省略したＰ型熱電半導体素子およびＮ型熱電半導体素子を用いたモジュールも同様の方法で作製した。なお、熱電半導体のインゴットによる物性値が異なることも想定されるので、同一インゴットのスライスウェハーを使用し、Pdメッキ品とはすぐ隣のウェハーを使用した。得られた２種類のモジュールは外見上の違いは確認できなかった。 For comparison, a module using a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element in which the Pd plating applied after etching shown in FIG. In addition, since it is assumed that the physical property values of the thermoelectric semiconductor ingots are different, a slice wafer of the same ingot was used, and a wafer immediately adjacent to the Pd plated product was used. The difference in appearance between the two types of modules obtained could not be confirmed.
２種類のモジュールの機械的強度を比較するため、図９に示すダイシェア試験を実施した。ダイシェア試験とは、荷重印加方向にモジュールの長辺側または短辺側が平行になるように放熱側基板を金属ブロック等に固定し、吸熱側の基板の端面に垂直荷重をかけてモジュールが破断する評価方法である（正確には破断する熱電素子には曲げモーメントに近い荷重がかかる）。 In order to compare the mechanical strength of the two types of modules, a die shear test shown in FIG. 9 was performed. In the die shear test, the heat dissipation side substrate is fixed to a metal block or the like so that the long side or short side of the module is parallel to the load application direction, and the module is broken by applying a vertical load to the end surface of the heat absorption side substrate. This is an evaluation method (to be exact, a load close to a bending moment is applied to a thermoelectric element that breaks).
Pdメッキを実施した本発明品は、50個のデータで平均18.8N、標準偏差3.2Nであった。一方、Pdメッキを省略した比較サンプルでは50個のデータで平均16.2N、標準偏差3.3Nであった。 The product of the present invention subjected to Pd plating had an average of 18.8 N and a standard deviation of 3.2 N among 50 data. On the other hand, in the comparative sample in which Pd plating was omitted, 50 data had an average of 16.2 N and a standard deviation of 3.3 N.
このダイシェア強度の差が何に基づいているか比較検討するため、破面の確認を行った。図２９に示す写真１はPdメッキを実施した本発明品のダイシェア試験後の代表的な破面である。破面は熱電素子のメッキ界面近くで破断しているが、熱電素子内で破断している。図２９に示す写真2は比較試料として作製したPdメッキを行わなかった比較試料のダイシェア試験後の代表的な破面である。比較試料の破面では熱電素子は殆ど残らず、ニッケルメッキと熱電半導体素子の界面で破断している。このことはPdメッキを実施することにより、熱電素子とニッケルメッキ面の密着力が向上していることに対応している。 In order to compare what the difference in die shear strength is based on, we confirmed the fracture surface. Photo 1 shown in FIG. 29 is a representative fracture surface after the die shear test of the product of the present invention on which Pd plating was performed. The fracture surface is broken near the plating interface of the thermoelectric element, but is broken in the thermoelectric element. Photo 2 shown in FIG. 29 is a representative fracture surface after a die shear test of a comparative sample not subjected to Pd plating, which was produced as a comparative sample. Almost no thermoelectric element remains on the fracture surface of the comparative sample, and fracture occurs at the interface between the nickel plating and the thermoelectric semiconductor element. This corresponds to the fact that the adhesion between the thermoelectric element and the nickel plating surface is improved by performing Pd plating.
次に組み立てたモジュールの断面観察を実施した。図３０に示す写真3は比較試料として作製したPdメッキを実施していないＰ型熱電半導体のニッケルメッキと熱電半導体界面を観察した結果である。ニッケルメッキと熱電半導体の界面は２層形成されおり、熱電半導体側にある灰色部はNiが熱電半導体に拡散した領域、ニッケルメッキ側にある黒い層は熱電半導体に施したエッチングの凹凸にニッケルが入り込んだ層であるが、研磨中に熱電半導体が脱粒して空洞になったところである。分析の結果、図２９の写真2に示す破面は図３０に示す写真3のNiが熱電半導体に拡散した領域〜黒い層で破断していた。 Next, cross-sectional observation of the assembled module was performed. Photo 3 shown in FIG. 30 is a result of observing the nickel plating and thermoelectric semiconductor interface of a P-type thermoelectric semiconductor not subjected to Pd plating, which was produced as a comparative sample. The interface between the nickel plating and the thermoelectric semiconductor is formed in two layers. The gray part on the thermoelectric semiconductor side is the area where Ni diffuses into the thermoelectric semiconductor, and the black layer on the nickel plating side is nickel on the unevenness of the etching applied to the thermoelectric semiconductor. Although it is an intruded layer, the thermoelectric semiconductor has fallen into cavities during polishing. As a result of the analysis, the fracture surface shown in Photo 2 in FIG. 29 was broken from the region where Ni in Photo 3 shown in FIG. 30 was diffused into the thermoelectric semiconductor to the black layer.
図３０に示す写真4はPdメッキを実施した本発明品のＰ型熱電半導体素子のニッケルメッキと熱電半導体界面を観察した結果である。本発明品では界面近傍に別な層が確認できず均一な状態になっていることが明らかである。このため、ダイシェア試験での破面も界面で破断せず、むしろ熱電半導体内部で破断したと考えられる。 Photo 4 shown in FIG. 30 is a result of observing the nickel plating and thermoelectric semiconductor interface of the P-type thermoelectric semiconductor element of the present invention that was Pd plated. In the product of the present invention, it is clear that another layer cannot be confirmed near the interface and is in a uniform state. For this reason, it is considered that the fracture surface in the die shear test does not break at the interface, but rather breaks inside the thermoelectric semiconductor.
（実施例２）
実施例２は、請求項１〜３、５、６、１３に対応する例である。
本実施例では、図５及び図６に示す実施例1と同じ方法で作製したＰ型熱電半導体素子とＮ型熱電半導体素子を使用した。なお、素子の高さは概ね0.5mmとし、ダイシングサイズは0.45mmとした。
(Example 2)
The second embodiment is an example corresponding to claims 1 to 3, 5, 6, and 13.
In this example, a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element manufactured by the same method as in Example 1 shown in FIGS. 5 and 6 were used. The height of the element was approximately 0.5 mm, and the dicing size was 0.45 mm.
図１０は、セラミック基板の作製方法を示す断面図である。
図１０に示すように、組立に使用したセラミック基板は厚み0.2mmの窒化アルミ基板で、素子搭載面側のみメタライズ層を持つ。詳細には、窒化アルミ基板上に銅メッキにより銅を析出させる。その後、銅箔上にドライフィルムを塗布し、このドライフィルムに紫外線を照射することによりドライフィルムの所定位置（ランド部）を感光させる。次いで、ドライフィルムの未硬化部を除去し、銅箔をエッチングすることによりランド部のみに銅を残存させる。その後、ドライフィルムを除去する。
FIG. 10 is a cross-sectional view illustrating a method for manufacturing a ceramic substrate.
As shown in FIG. 10, the ceramic substrate used for assembly is an aluminum nitride substrate having a thickness of 0.2 mm, and has a metallized layer only on the element mounting surface side. Specifically, copper is deposited on the aluminum nitride substrate by copper plating. Then, a dry film is apply | coated on copper foil, and the predetermined position (land part) of a dry film is exposed by irradiating this dry film with an ultraviolet-ray. Next, the uncured portion of the dry film is removed, and the copper foil is etched to leave copper only in the land portion. Thereafter, the dry film is removed.
次に、銅のランド部に概ね5μｍのニッケルメッキを行った。その後、本発明のPd無電解メッキを概ね0.2μｍの厚みで行い、さらにその上に概ね0.05μｍの金メッキを施した。なお、比較のために、Pdメッキを実施しなかったセラミック基板も作製した。Pdメッキを行わなかった基板に対しては、金メッキの厚みを0.2〜0.3μｍとした。基板の大きさは6.3mm×3.8mmで素子を搭載するランド部は13箇所、そのうち2箇所のランド部は直接ワイヤボンディングするため素子搭載ランドから離れた位置まで延びている。 Next, nickel plating of about 5 μm was performed on the copper land. Thereafter, Pd electroless plating of the present invention was performed with a thickness of approximately 0.2 μm, and further, a gold plating of approximately 0.05 μm was applied thereon. For comparison, a ceramic substrate that was not subjected to Pd plating was also produced. For the substrate not subjected to Pd plating, the thickness of the gold plating was 0.2 to 0.3 μm. The size of the substrate is 6.3 mm x 3.8 mm, and there are 13 land portions on which elements are mounted. Of these, 2 land portions extend to positions away from the element mounting lands for direct wire bonding.
図１０に示す方法で作製されたもう一方のセラミック基板も0.2mm厚みの窒化アルミの片面に12箇所のランド部からなるメタライズ層が形成されている。この基板のメタライズ構成も銅メッキ後、概ね5μｍ厚みのニッケルメッキをうち、その上に本発明のPd無電解メッキを概ね0.2μｍ厚みで施し、さらにその上に0.05μｍの金メッキを施した。なお、比較のために、Pdメッキを実施しなかったセラミック基板も作製した。基板の大きさは3.6mm×3.8mmである。 The other ceramic substrate produced by the method shown in FIG. 10 also has a metallized layer composed of 12 land portions on one side of 0.2 mm thick aluminum nitride. The metallized structure of this substrate was also subjected to nickel plating with a thickness of approximately 5 μm after copper plating, on which Pd electroless plating of the present invention was applied with a thickness of approximately 0.2 μm, and further with a gold plating of 0.05 μm. For comparison, a ceramic substrate that was not subjected to Pd plating was also produced. The size of the substrate is 3.6mm x 3.8mm.
次に、図７及び図８に示す実施例１と同様の方法で組み立てた。詳細には、放熱側基板にフラックスを塗布後、Ｐ型熱電半導体素子およびＮ型熱電半導体素子を配列し、図８の組立治具の位置決めコーナーにセットした。約100gの重しをかけた状態で360℃の熱板上に移し、ハンダ融点である280℃を越えてから25秒間加熱した。その後、100の熱板上に移動して徐冷し、モジュール温度が120℃まで冷却後は空冷した。この時点で、基板メタライズは金色から銀色に変化し、最表面の金メッキはPd中に拡散した。 Next, it assembled by the method similar to Example 1 shown in FIG.7 and FIG.8. Specifically, after applying flux to the heat radiation side substrate, P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements were arranged and set at the positioning corner of the assembly jig of FIG. The sample was transferred onto a 360 ° C. hot plate with a weight of about 100 g, and heated for 25 seconds after exceeding the solder melting point of 280 ° C. Then, it moved on 100 hotplates and annealed, and it cooled by air after cooling module temperature to 120 degreeC. At this point, the substrate metallization changed from gold to silver and the outermost gold plating diffused into the Pd.
もう一方の吸熱基板側にもフラックスを塗布し、組立仕掛品を上からかぶせた後、同様の手順でハンダ接合を行った。 Flux was applied also to the other endothermic substrate side, and the assembly work product was covered from above, and then solder bonding was performed in the same procedure.
このようにして作製した本発明品の基板を組み込んだモジュールと比較用のモジュールに対して、ワイヤボンディング性の評価を行った。評価は６個のモジュールそれぞれのランドに対して1本のAuワイヤ(φ25μm)を2nd側として取り付け（100kHzの超音波を10msec印加）、その接合強度を測定する方法で行った。試験は2回実施し、合計12個の結果から平均値と標準偏差として求めた。 The wire bonding property was evaluated for the module incorporating the substrate of the product of the present invention thus manufactured and the module for comparison. The evaluation was performed by attaching one Au wire (φ25 μm) to the land of each of the six modules on the 2nd side (applying 100 kHz ultrasonic wave for 10 msec) and measuring the bonding strength. The test was performed twice, and the average value and the standard deviation were obtained from a total of 12 results.
本発明品の場合、破断場所はすべて1st側のダイ側の取り付け部起こり、平均8.6g、標準偏差0.6gであった。 In the case of the product of the present invention, all the fracture locations occurred on the die side attachment portion on the 1st side, and averaged 8.6 g and standard deviation 0.6 g.
比較試料に対しても同様のボンディングテストを行った。その結果、12点中2点で2nd側のモジュールのボンディング表面で破断し、強度の平均6.0g、標準偏差1.1gであった。 A similar bonding test was performed on the comparative sample. As a result, 2 out of 12 points were broken on the bonding surface of the 2nd module, and the average strength was 6.0 g and the standard deviation was 1.1 g.
この差違をセラミック基板の表見状態から検討した結果を図３１の写真5に示す。比較試料のボンディングエリアには蜘蛛の巣状の模様が確認でき、高倍率で中央部を確認すると、図３１の写真６に示すようにニッケルメッキの陥没が起こり、これを中心にニッケル金メッキ表面に細かなクラックが発生していることが確認できた。 A photograph 5 of FIG. 31 shows the result of examining this difference from the appearance of the ceramic substrate. A spider web-like pattern can be confirmed in the bonding area of the comparative sample, and when the central portion is confirmed at a high magnification, a depression of nickel plating occurs as shown in photo 6 in FIG. It was confirmed that fine cracks were generated.
本発明品のボンディングエリアを同様に電子顕微鏡で確認したが、比較試料で見られたようなメタライズ表面のクラックは一切発生していなかった。 The bonding area of the product of the present invention was similarly confirmed with an electron microscope, but no metallized surface cracks as seen in the comparative sample were generated.
（実施例３）
実施例３は、請求項１〜３、５、６、１３に対応する例である。
まず、図１１に示すように、ビスマス／アンチモン／テルルを主成分とするＰ型熱電半導体およびビスマス／テルルを主成分とするＮ型熱電半導体を加熱加圧しながらそれぞれのインゴット（熱電半導体ブロック）を作製した。
(Example 3)
The third embodiment is an example corresponding to claims 1 to 3, 5, 6, and 13.
First, as shown in FIG. 11, each ingot (thermoelectric semiconductor block) is heated and pressurized with a P-type thermoelectric semiconductor mainly composed of bismuth / antimony / tellurium and an N-type thermoelectric semiconductor mainly composed of bismuth / tellurium. Produced.
次に、各インゴットを分割後スライスし、Ｐ型とＮ型のそれぞれの熱電半導体ウェハーを得た。ウェハーサイズは概ね30mm×40mmで、厚みはモジュール性能により概ね0.8mmのものを準備した。 Next, each ingot was divided and then sliced to obtain P-type and N-type thermoelectric semiconductor wafers. The wafer size was approximately 30mm x 40mm and the thickness was approximately 0.8mm depending on the module performance.
Ｐ型半導体ウェハーとＮ型半導体ウェハーをそれぞれ無機酸の混酸でエッチングし、その後、無電解ニッケルメッキを概ね5μｍ厚さで施し、さらに金メッキを0.2〜0.3μｍの厚さで付けて金メッキウェハーを得た。この状態で、金メッキウェハーをダイシング治具に固定して細断し、Ｐ型熱電半導体素子およびＮ型熱電半導体素子を得た。細断後のＰ型熱電半導体素子およびＮ型熱電半導体素子の素子サイズは0.64mm×0.64mmとした。 P-type semiconductor wafer and N-type semiconductor wafer are each etched with a mixed acid of inorganic acid, then electroless nickel plating is applied at a thickness of approximately 5μm, and gold plating is applied at a thickness of 0.2 to 0.3μm to obtain a gold-plated wafer. It was. In this state, the gold-plated wafer was fixed to a dicing jig and chopped to obtain a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element. The element size of the P-type thermoelectric semiconductor element and the N-type thermoelectric semiconductor element after shredding was 0.64 mm × 0.64 mm.
上記工程により得たＰ型半導体素子およびＮ型半導体を用いたモジュールの組立は、図１２に示す如くの一連の工程を経て行った。 The assembly of the module using the P-type semiconductor element and the N-type semiconductor obtained by the above steps was performed through a series of steps as shown in FIG.
用いた金スズペーストは市販品で、金属成分中の金の含有量が概ね８０重量パーセントの共晶組成の金スズ合金である。このペーストの中には粒径25〜32μｍの金スズ粒子とRMAタイプのフラックスが含まれている。 The gold-tin paste used is a commercial product, which is a gold-tin alloy having a eutectic composition in which the gold content in the metal component is approximately 80 weight percent. This paste contains gold tin particles having a particle size of 25 to 32 μm and RMA type flux.
図１２に示す金スズペースト塗布工程においては、セラミック基板の素子搭載面に対してランド部の位置と同じ位置に穴を持つ金属製のマスクをかぶせ、この上から金スズペーストをスクイーズした。 In the gold tin paste application process shown in FIG. 12, a metal mask having holes at the same positions as the land portions was placed on the element mounting surface of the ceramic substrate, and the gold tin paste was squeezed from above.
均一な厚みになるようにプラスチックヘラで過剰分の金スズペーストを取り除き、概ね50μｍの厚みの金スズペーストを塗布した。同様に対向するもう１枚のセラミック基板に対しても金スズペーストを塗布した。 The excess gold-tin paste was removed with a plastic spatula so as to obtain a uniform thickness, and a gold-tin paste with a thickness of approximately 50 μm was applied. Similarly, the gold tin paste was applied to another ceramic substrate facing each other.
図１３は、３インチ、４インチのアルミナ基板上に面付けされたセラミック基板を示す平面図である。図１４は、図１３に示すセラミック基板に金属成膜層を形成する工程を示す断面図である。本明細書では、個々のセラミック基板で製造工程を説明しているが、図１４に示すセラミック基板を用いることも可能である。 FIG. 13 is a plan view showing a ceramic substrate imprinted on a 3 inch or 4 inch alumina substrate. FIG. 14 is a cross-sectional view showing a step of forming a metal film formation layer on the ceramic substrate shown in FIG. In this specification, the manufacturing process is described using individual ceramic substrates. However, the ceramic substrate shown in FIG. 14 can also be used.
図１４に示すように、アルミナ基板の両面に銅メッキ層を形成し、銅メッキ層上にドライフィルムを塗布する。次いで、ドライフィルムを紫外線により露光してランド部に相当する領域を硬化させる。次いで、未硬化のドライフィルムを剥離した後、ドライフィルムをマスクとして銅メッキ層をエッチングすることにより、銅メッキ層の不要部分を除去する。次いで、アルミナ基板上のその他の活性金属を除去する。 As shown in FIG. 14, a copper plating layer is formed on both surfaces of an alumina substrate, and a dry film is applied on the copper plating layer. Next, the dry film is exposed to ultraviolet rays to cure the area corresponding to the land portion. Next, after peeling the uncured dry film, the copper plating layer is etched using the dry film as a mask to remove unnecessary portions of the copper plating layer. Next, other active metals on the alumina substrate are removed.
次いで、ドライフィルムを除去した後に、銅のランド部にニッケルメッキ層を形成し、その上にＰｄメッキ層を形成し、その上に金メッキ層を形成する。なお、素子搭載面の処理とその反対面の処理を別々に実施しても良い。 Next, after removing the dry film, a nickel plating layer is formed on the copper land, a Pd plating layer is formed thereon, and a gold plating layer is formed thereon. In addition, you may implement separately the process of an element mounting surface, and the process of the opposite surface.
次に、アルミナ基板をダイシングにより小片化する。 Next, the alumina substrate is cut into small pieces by dicing.
用いたセラミック基板は厚みが0.3mmのアルミナ製で、サイズは6.0mm×7.2mm、その片面はＰ型熱電半導体およびＮ型熱電半導体を１個ずつ配置できるようにしたランド部が19個形成されている。このうち2個のランド部はリード線を取り付けるために基板外周部まで延長されている。対応するセラミック基板も厚みが0.3mmのアルミナ製でサイズは概ね6.0mm×6.2mm、その片面は組立後Ｐ型熱電半導体およびＮ型熱電半導体が直列に配列されるように18個のランド部が形成されている。 The ceramic substrate used is made of alumina with a thickness of 0.3 mm, the size is 6.0 mm x 7.2 mm, and 19 lands are formed on one side so that one P-type thermoelectric semiconductor and one N-type thermoelectric semiconductor can be placed one by one. ing. Of these, the two land portions are extended to the outer peripheral portion of the substrate for attaching lead wires. The corresponding ceramic substrate is also made of alumina with a thickness of 0.3mm, the size is approximately 6.0mm x 6.2mm, and one side has 18 land parts so that P type thermoelectric semiconductor and N type thermoelectric semiconductor are arranged in series after assembly Is formed.
図１５に示す如く、ランド部のメタライズ構成はセラミック側から銅のメタライズ層、その上に概ね5μｍの厚みのニッケルのメタライズ層を設け、その上に概ね0.3μｍのPd無電解メッキを行った。最表面には0.025μｍの厚みの無電解金メッキである。なお、素子搭載面と反対面のメタライズ構成も搭載面と同じ仕様とした。 As shown in FIG. 15, the metallization structure of the land part was provided with a copper metallization layer from the ceramic side, a nickel metallization layer having a thickness of approximately 5 μm thereon, and a Pd electroless plating having a thickness of approximately 0.3 μm thereon. The outermost surface is electroless gold plating with a thickness of 0.025 μm. The metallized structure on the opposite side of the element mounting surface was the same as the mounting surface.
比較用の基板は通常用いられているメタライズ構成で作製した。セラミック側から銅のメタライズ層、その上にニッケルのメタライズ層、更にその上には金が0.2〜0.3μｍメッキされた構造であり、各ランド部の側壁もニッケルのメタライズ層と金のメタライズ層に被われた構造となっている。 The substrate for comparison was produced with a commonly used metallized structure. Copper metallized layer from the ceramic side, nickel metallized layer on top of it, and gold is further plated on the metal 0.2-0.3μm, and the side wall of each land part is also nickel metallized layer and gold metallized layer It has a covered structure.
熱電半導体素子の配置位置に素子サイズより一回り大きめの穴の空いた厚み0.3mmの金属製マスクをかぶせ、図１１の方法で作製した金メッキを行った熱電半導体素子を配列した。 A thermoelectric semiconductor element subjected to gold plating produced by the method of FIG. 11 was arranged by placing a 0.3 mm thick metal mask having a hole slightly larger than the element size on the arrangement position of the thermoelectric semiconductor element.
この状態で振り込み用のメタルマスクを取り除き、組立用の治具に移動した。組立用治具は、図８に示す実施例１と同様のものを用いた。詳細には、下面がSUS製のベースプレートからなり、プレートにはモジュールの位置決め用の突起部が有り、位置合わせされたモジュールの中心に所望の荷重がかけられるように鉛直に移動可能なピストン部がハウジング部に取り付けられている。ベースプレートとハウジング間は熱の放散を防ぐ目的で低熱伝導性の有機材が挟み込まれている。また、モジュールと接触するピストンの先端部にも低熱伝導性のエラストマーが付けられ、ピストンを介しての熱の放散を防止している。 In this state, the metal mask for transfer was removed and moved to an assembly jig. The assembly jig used was the same as in Example 1 shown in FIG. Specifically, the bottom surface is made of a SUS base plate, the plate has a module positioning projection, and a piston that can move vertically so that a desired load can be applied to the center of the aligned module. It is attached to the housing part. A low thermal conductivity organic material is sandwiched between the base plate and the housing in order to prevent heat dissipation. In addition, a low thermal conductive elastomer is also attached to the tip of the piston that comes into contact with the module to prevent heat dissipation through the piston.
片方のセラミック基板のランド部に熱電半導体素子を配列した組立仕掛品を組立治具の位置決めコーナーに配置し、ピストン部を介して180grの重しがかかるようにした。 An assembly work product in which thermoelectric semiconductor elements are arranged on the land portion of one ceramic substrate is placed at the positioning corner of the assembly jig so that a weight of 180 gr is applied via the piston portion.
その後、組立治具ごと360℃に昇温した熱板上に移動し、ハンダ融点である280℃に達した後30秒加熱した。この後、治具ごと100℃の熱板上に移動して徐冷し、モジュール温度が120℃に冷却後、空冷した。 Thereafter, the assembly jig was moved onto a hot plate heated to 360 ° C., and after reaching 280 ° C., which is a solder melting point, heated for 30 seconds. Thereafter, the jig was moved onto a hot plate of 100 ° C. and gradually cooled, and after cooling the module temperature to 120 ° C., it was air-cooled.
このようにして片方の基板上に素子を配列した組立仕掛品に、もう一方のセラミック基板を接合した。予め基板の素子搭載面に均一に塗布し金スズペーストの上に、先に組み立てた組立仕掛品をかぶせ、組立治具の位置決めコーナーにセットした。 In this way, the other ceramic substrate was joined to the assembly work product in which the elements were arranged on one substrate. It was applied uniformly on the element mounting surface of the substrate in advance, and the previously assembled assembly work piece was placed on the gold-tin paste and set in the positioning corner of the assembly jig.
その後、同様に360℃の熱板上で30秒加熱した後、徐冷、空冷して金スズモジュールを得た。 Thereafter, similarly, after heating for 30 seconds on a hot plate at 360 ° C., slow cooling and air cooling were performed to obtain a gold tin module.
同様の手順により、比較試料を作製した。その後、使用したフラックスを除去するための洗浄工程を経て、放熱基板側と吸熱基板側のメタライズ面にSnAgCuハンダによるコーティングを行った。コーティングは予めフラックスを塗布し、ハンダゴテで加熱しながらペレットハンダを使用して実施した。コーティング厚みは0.2〜0.3mm厚みになるように行った。 A comparative sample was prepared by the same procedure. Thereafter, a cleaning process for removing the used flux was performed, and the metallized surfaces on the heat dissipation substrate side and the heat absorption substrate side were coated with SnAgCu solder. The coating was performed using a pellet solder while applying a flux in advance and heating with a soldering iron. The coating thickness was 0.2 to 0.3 mm.
この状態では、本発明品も従来品もコーティングハンダは均一に基板全面に広がっており、差違は認められなかった。その後最終洗浄を行い、再コーティングテストを実施した。 In this state, the coating solder of the present invention product and the conventional product spread uniformly over the entire surface of the substrate, and no difference was observed. Thereafter, a final cleaning was performed and a recoating test was performed.
再コーティングは光通信分野ではしばしば実施される工程で、予備ハンダを除去した後フラックスレスの条件下で再度コーティングを行いながらパッケージへの接合を行う方法である。このような工程を取ることにより、フラックス由来の有機物汚染を防止することを目的としている。 Re-coating is a process often performed in the field of optical communication, and is a method of removing a spare solder and bonding to a package while performing coating again under a fluxless condition. By taking such a process, it aims at preventing the organic matter contamination derived from a flux.
図３２に示す写真6に本発明品で再コーティングテストした後のハンダの状態と通常のニッケル／金メッキ品で再コーティングしたした後のハンダの状態を示す。両者のハンダコーティング状態は明らかに異なり、本発明品はほぼ均一に基板全面をハンダが被っているのに対して、通常のニッケル／金メッキ仕様ではハンダ厚みにムラを生じている。 Photo 6 shown in FIG. 32 shows the state of the solder after the recoating test with the product of the present invention and the state of the solder after the recoating with a normal nickel / gold plated product. The solder coating states of the two are obviously different. In the product of the present invention, the entire surface of the substrate is covered with solder, whereas in the normal nickel / gold plating specification, the solder thickness is uneven.
このような差異が生じる原因を断面観察により行った。ハンダの厚みムラが生じたニッケル／金のモジュールを切断し、確認した結果、図３３の写真7に示すニッケルのクラックが確認できた。一方、本発明品ではこのようなニッケルのクラックは一切確認できなかった。 The cause of this difference was observed by cross-sectional observation. As a result of cutting and confirming the nickel / gold module in which the thickness unevenness of the solder occurred, the crack of nickel shown in Photo 7 in FIG. 33 was confirmed. On the other hand, such nickel cracks could not be confirmed in the product of the present invention.
このことから、このようなニッケル表面に発生したクラックにより、再コーティングのハンダをはじき、図３２の写真6に示すようなハンダの厚みムラを発生したものと考えられる。 From this, it is considered that such a crack generated on the nickel surface repels the solder for re-coating and causes the uneven thickness of the solder as shown in Photo 6 in FIG.
（実施例４）
実施例４は、請求項１〜４、７、１０、１３に対応する例である。
図１６は、Ａｕメッキ素子の作製工程を示す模式図である。
まず、ビスマス／アンチモン／テルルを主成分とするＰ型熱電半導体およびビスマス／テルルを主成分とするＮ型熱電半導体を加熱加圧しながらそれぞれのインゴット（熱電半導体ブロック）を作製した。
Example 4
The fourth embodiment is an example corresponding to claims 1 to 4, 7, 10, and 13.
FIG. 16 is a schematic view showing a production process of an Au plating element.
First, each ingot (thermoelectric semiconductor block) was produced while heating and pressing a P-type thermoelectric semiconductor mainly composed of bismuth / antimony / tellurium and an N-type thermoelectric semiconductor mainly composed of bismuth / tellurium.
次に、各インゴットを分割後スライスし、Ｐ型とＮ型のそれぞれの熱電半導体ウェハーを得た。ウェハーサイズは概ね30mm×40mmで、厚みはモジュール性能により概ね1.8mmのものを準備した。 Next, each ingot was divided and then sliced to obtain P-type and N-type thermoelectric semiconductor wafers. The wafer size was approximately 30mm x 40mm and the thickness was approximately 1.8mm depending on the module performance.
Ｐ型半導体ウェハーとＮ型半導体ウェハーをそれぞれ無機酸の混酸でエッチングし、その後、先ずPdを概ね0.2μｍの厚みで実施し、引き続いて無電解ニッケルメッキを概ね5μｍの厚さで施した。その後、あらためてニッケル表面にPdを電解メッキにて概ね0.2μｍの厚みで付け、さらにその上に金メッキを概ね0.05μｍの厚みで付け、金メッキウェハーを得た。この状態で、金メッキウェハーをダイシング治具に固定して細断し、Ｐ型熱電半導体素子およびＮ型熱電半導体素子を得た。細断後のＰ型熱電半導体素子およびＮ型熱電半導体素子の素子サイズは3.2mm×3.2mmとした。比較試料として、Pdメッキを実施せず、金メッキを0.2〜0.3μm付けたＰ型熱電半導体素子およびＮ型根電半導体素子を作製した。 The P-type semiconductor wafer and the N-type semiconductor wafer were each etched with a mixed acid of an inorganic acid, and then Pd was first performed with a thickness of approximately 0.2 μm, followed by electroless nickel plating with a thickness of approximately 5 μm. Thereafter, Pd was again applied to the nickel surface by electrolytic plating to a thickness of approximately 0.2 μm, and further gold plating was applied to the nickel surface to a thickness of approximately 0.05 μm to obtain a gold-plated wafer. In this state, the gold-plated wafer was fixed to a dicing jig and chopped to obtain a P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element. The element size of the P-type thermoelectric semiconductor element and the N-type thermoelectric semiconductor element after shredding was 3.2 mm × 3.2 mm. As a comparative sample, a P-type thermoelectric semiconductor element and an N-type root electric semiconductor element with 0.2 to 0.3 μm of gold plating were prepared without performing Pd plating.
上記工程により得たＰ型半導体素子およびＮ型半導体を用いたモジュールの組立は、図１７および図１８に示す一連の如くの工程を経て行った。 The assembly of the module using the P-type semiconductor element and the N-type semiconductor obtained by the above steps was performed through a series of steps shown in FIGS.
図１７に示すように、用いたセラミック基板は厚みが1.0mmのアルミナ製で、サイズは57mm×41mm、その片面はＰ型熱電半導体およびＮ型熱電半導体を１個ずつ配置できるようにした接合板が41個取り付けられるようにランド部が形成されている。このうち2個のランド部はリード線を取り付けるために基板外周部まで延長されている。対応するセラミック基板も厚みが1.0mmのアルミナ製でサイズは概ね52mm×41mm、その片面は組立後Ｐ型熱電半導体およびＮ型熱電半導体が直列に配列されるように接合板取り付け用ランド部が40個形成されている。 As shown in FIG. 17, the ceramic substrate used is made of alumina with a thickness of 1.0 mm, the size is 57 mm × 41 mm, and one side is a joining plate on which one P-type thermoelectric semiconductor and one N-type thermoelectric semiconductor can be arranged. Land portions are formed so that 41 can be attached. Of these, the two land portions are extended to the outer peripheral portion of the substrate for attaching lead wires. The corresponding ceramic substrate is also made of alumina with a thickness of 1.0 mm, the size is approximately 52 mm x 41 mm, and one side has 40 lands for attaching the joining plate so that the P-type thermoelectric semiconductor and N-type thermoelectric semiconductor are arranged in series after assembly. Individually formed.
ランド部はアルミナ基板にMoMnペーストを焼成し、その表面をニッケルメッキと金メッキで被覆したメタライズ構成である。また、電極となる接合板は図１８に示すように1mmの厚みの銅プレートを9mm×4mmの大きさに打ち抜いた後、ニッケルメッキを概ね2〜4μｍの厚さで付け、更にその上にPdメッキを概ね0.1μｍの厚さで実施し、最表面に金メッキを概ね0.05μｍの厚みで施した。 The land portion has a metallized structure in which a MoMn paste is fired on an alumina substrate and the surface thereof is coated with nickel plating and gold plating. As shown in FIG. 18, a 1 mm-thick copper plate is punched out to a size of 9 mm × 4 mm, and then a nickel plating is applied to a thickness of 2 to 4 μm. Plating was performed with a thickness of approximately 0.1 μm, and gold plating was applied with a thickness of approximately 0.05 μm on the outermost surface.
用いたSnAgCuペーストハンダは市販品を使用した。 The SnAgCu paste solder used was a commercial product.
図１７に示すハンダペースト塗布工程において、セラミック基板の素子搭載面に対してランド部の位置と同じ位置に穴を持つ金属製のマスクをかぶせ、この上からSnAgCuハンダペーストをスクイーズした。 In the solder paste application process shown in FIG. 17, a metal mask having holes at the same position as the land portion was placed on the element mounting surface of the ceramic substrate, and SnAgCu solder paste was squeezed from above.
均一な厚みになるようにプラスチックヘラで過剰分のハンダペーストを取り除き、概ね50μｍの厚みのハンダペーストを塗布した。同様に対向するもう１枚のセラミック基板に対してもハンダペーストを塗布した。 The excess solder paste was removed with a plastic spatula so as to obtain a uniform thickness, and a solder paste with a thickness of approximately 50 μm was applied. Similarly, the solder paste was applied to another ceramic substrate facing each other.
接合板より一回り大きい振り込み治具に、上記接合板を振り込み、吸熱基板および放熱基板の所定の位置に接合板を配置した。その後、接合板を配置した基板に素子接合用のハンダペーストを塗布した。 The bonding plate was transferred into a transfer jig that was slightly larger than the bonding plate, and the bonding plate was arranged at predetermined positions on the heat-absorbing substrate and the heat-dissipating substrate. Thereafter, a solder paste for element bonding was applied to the substrate on which the bonding plate was arranged.
素子の配列も接合板と同様の振り込み治具を使用し、Ｐ型熱電半導体素子を配列した後、Ｎ型半導体素子を放熱基板側の接合板上に配置した。その後、放熱基板を治具内にセットし、その上から吸熱基板側の接合板が素子と重なるようにセットした。この状態で治具から外し、加熱用治具に移した。 The elements were arranged using the same transfer jig as the bonding plate, and after arranging the P-type thermoelectric semiconductor elements, the N-type semiconductor elements were arranged on the bonding plate on the heat dissipation substrate side. Thereafter, the heat dissipation substrate was set in a jig, and the bonding plate on the heat absorption substrate side was set so as to overlap the element from above. In this state, it was removed from the jig and transferred to a heating jig.
リフロー炉は熱風式４ゾーン型で、最高到達温度は250℃、融点以上の加熱時間は大凡3分の条件となるよう送り速度とゾーン温度をセットした。この条件でリフローし、モジュールとした。 The reflow furnace is a hot air type 4-zone type, and the feed rate and zone temperature were set so that the maximum temperature reached 250 ° C and the heating time above the melting point would be approximately 3 minutes. Reflow was performed under these conditions to form a module.
得られたモジュールにリード線をSnAgCuハンダで取り付けた後、耐久試験を実施した。 A lead wire was attached to the obtained module with SnAgCu solder, and then an endurance test was performed.
耐久試験は、モジュールの外側に熱電対を市販のエポキシ系接着剤で取り付け、温調器で25℃に温調した絶縁性液体（フッ素系のガルデン）中にモジュールを漬けて反転通電行い、加速的にハンダ疲労を行わせる試験で行った。条件は電流値18Aで実施し、7.5秒ごとに電流の向きを反転させた。この条件でガルデンの温度は大凡55℃、計測されるモジュールの温度は60℃と120℃の温度サイクルとなる。モジュールの初期抵抗に対する抵抗変化率が5%に達したサイクル数を寿命とし、その寿命を比較検証した。 The durability test was accelerated by attaching a thermocouple to the outside of the module with a commercially available epoxy adhesive, immersing the module in an insulating liquid (fluorine-based galden) adjusted to 25 ° C with a temperature controller, and applying reverse current. This was done in a test that caused solder fatigue. The conditions were set at a current value of 18 A, and the direction of the current was reversed every 7.5 seconds. Under these conditions, the temperature of Galden is approximately 55 ° C, and the measured module temperature is a temperature cycle of 60 ° C and 120 ° C. The number of cycles in which the resistance change rate with respect to the initial resistance of the module reached 5% was regarded as the lifetime, and the lifetime was compared and verified.
ＰＮ熱電半導体にPdメッキを実施せず、また接合板にもPdメッキを行わなかった通常品も合わせて試験した結果を表１に示す。 Table 1 shows the results of tests conducted on normal products in which Pd plating was not performed on the PN thermoelectric semiconductor and Pd plating was not performed on the bonding plate.
本発明品を組み込んだモジュールの耐久性は通常品に比較して2倍以上の耐久性を示していることが明らかである。 It is clear that the durability of the module incorporating the product of the present invention is more than twice that of the normal product.
これら耐久性向上の原因は主にはハンダのぬれ性が改善され接合面に閉じこめられたボイド量が低減できたこと、ならびに熱電半導体素子のメッキ密着性が向上したためである。 The reasons for these durability improvements are mainly due to the improved wettability of solder, the amount of voids confined on the joint surface being reduced, and the improved plating adhesion of thermoelectric semiconductor elements.
（実施例５）
実施例５は、請求項１、２、４、９、１１に対応する例である。
熱電半導体素子の製造工程をすべて乾式法で実施できれば、メッキ工程の省略が可能となる。そのため、熱電半導体インゴットを概ね1.0mmにスライス後、スパッター装置内でPd層、Ni層、Au層の形成を試みた。
(Example 5)
The fifth embodiment is an example corresponding to claims 1, 2, 4, 9, and 11.
If all the manufacturing processes of the thermoelectric semiconductor element can be carried out by a dry method, the plating process can be omitted. Therefore, after slicing the thermoelectric semiconductor ingot to approximately 1.0 mm, an attempt was made to form a Pd layer, a Ni layer, and an Au layer in a sputtering apparatus.
図１９は、実施例５によるＡｕメッキ素子の作製方法を示す模式図である。
Ｐ型熱電半導体ウェハーおよびＮ型熱電半導体ウェハーをアルゴンスパッターでドライエッチングし、その後Pdを0.1μｍ、Niを1μｍ、Auを0.025μｍスパッター法にて積層した。乾式法で問題となるのは、熱電半導体インゴットからスライス加工する際に発生する加工痕（マイクロクラック）が除去できるかである。そのため、Pd/Ni/Auスパッターウェハーを□3.2mmにダイシングし、素子の片側のスパッター層を銅製のプレートにPbSnハンダを用いてハンダ付けした。その後、もう一方のスパッター層に釘の頭状に先端を平らに加工した真鍮製の棒を鉛直にハンダ付けし、熱電半導体とスパッター層の密着力を測定した。その結果、Ｐ型熱電半導体素子で60kg/cm2、Ｎ型半導体素子で80kg/cm2の密着力が得られた。
FIG. 19 is a schematic view showing a method for producing an Au-plated element according to Example 5.
P-type thermoelectric semiconductor wafer and N-type thermoelectric semiconductor wafer were dry-etched by argon sputtering, and then Pd was laminated by 0.1 μm, Ni by 1 μm, and Au by 0.025 μm by sputtering. A problem in the dry method is whether or not machining marks (microcracks) generated when slicing from a thermoelectric semiconductor ingot can be removed. Therefore, a Pd / Ni / Au sputter wafer was diced to □ 3.2 mm, and the sputter layer on one side of the element was soldered to a copper plate using PbSn solder. Thereafter, a brass rod having a flat tip processed into the shape of a nail was soldered vertically to the other sputter layer, and the adhesion between the thermoelectric semiconductor and the sputter layer was measured. As a result, an adhesion strength of 60 kg / cm 2 was obtained for the P-type thermoelectric semiconductor element and 80 kg / cm 2 was obtained for the N-type semiconductor element.
この密着力は、湿式法で作製したＰ型熱電半導体素子の密着力100kg/cm2、Ｎ型熱電半導体素子の密着力120kg/cm2に比較すると、約60%程度の値である。 This adhesion, as compared to adhesion 120 kg / cm 2 of adhesion 100 kg / cm 2, N-type thermoelectric semiconductor elements of P-type thermoelectric semiconductor device produced by a wet method, a value of about 60%.
この熱電半導体ウェハーを0.64mm×0.64mmの大きさにダイシングし、Ｐ型およびＮ型の熱電半導体素子を作製、23対の光通信用の微小モジュールを組み立てた。 This thermoelectric semiconductor wafer was diced into a size of 0.64 mm × 0.64 mm to produce P-type and N-type thermoelectric semiconductor elements, and 23 pairs of micromodules for optical communication were assembled.
上記工程により得たＰ型半導体素子およびＮ型半導体を用いたモジュールの組立は、図２０に示す如くの一連の工程を経て行った。 The assembly of the module using the P-type semiconductor element and the N-type semiconductor obtained by the above steps was performed through a series of steps as shown in FIG.
用いたハンダは市販品のSnSbハンダペーストである。 The solder used is a commercially available SnSb solder paste.
図２０に示すハンダペースト塗布工程においては、セラミック基板の素子搭載面に対してランド部の位置と同じ位置に穴を持つ金属製のマスクをかぶせ、この上からハンダペーストをスクイーズした。 In the solder paste application step shown in FIG. 20, a metal mask having holes at the same position as the land portion was placed on the element mounting surface of the ceramic substrate, and the solder paste was squeezed from above.
均一な厚みになるようにプラスチックヘラで過剰分のハンダペーストを取り除き、概ね40μｍの厚みのハンダペーストを塗布した。同様に対向するもう１枚のセラミック基板に対しても金スズペーストを塗布した。 The excess solder paste was removed with a plastic spatula so as to obtain a uniform thickness, and a solder paste with a thickness of approximately 40 μm was applied. Similarly, the gold tin paste was applied to another ceramic substrate facing each other.
用いたセラミック基板は厚みが0.3mmのアルミナ製で、サイズは6.0mm×8.2mm、その片面はＰ型熱電半導体およびＮ型熱電半導体を１個ずつ配置できるようにしたランド部が24個形成されている。対応するセラミック基板も厚みが0.3mmのアルミナ製でサイズは概ね6.0mm×8.2mm、その片面は組立後Ｐ型熱電半導体およびＮ型熱電半導体が直列に配列されるように23個のランド部が形成されており、リード線取り付け部に対応するコーナー部2箇所には捨てパターンとして素子が載らないランド部がある。 The ceramic substrate used is made of alumina with a thickness of 0.3 mm, the size is 6.0 mm x 8.2 mm, and one side has 24 lands that can be arranged with one P-type thermoelectric semiconductor and one N-type thermoelectric semiconductor. ing. The corresponding ceramic substrate is also made of alumina with a thickness of 0.3mm, the size is approximately 6.0mm x 8.2mm, and one side has 23 land parts so that P type thermoelectric semiconductor and N type thermoelectric semiconductor are arranged in series after assembly There are land portions where the element is not mounted as a discarded pattern at two corner portions corresponding to the lead wire attaching portions.
ランド部のメタライズ構成はセラミック側から銅のメタライズ層、その上に概ね5μｍの厚みのニッケルのメタライズ層を設け、最表面には0.2〜0.3μｍの厚みの無電解金メッキで通常使用されているメタライズ構成のセラミック基板である。なお、素子搭載面と反対面のメタライズ構成も搭載面と同じメタライズ構成とした。 The metallized structure of the land is a copper metallized layer from the ceramic side, a nickel metallized layer with a thickness of approximately 5 μm is provided on the metallized layer, and the metallized layer normally used for electroless gold plating with a thickness of 0.2 to 0.3 μm on the outermost surface. It is a ceramic substrate of composition. The metallization configuration opposite to the element mounting surface was the same as the mounting surface.
熱電半導体素子の配置位置に素子サイズより一回り大きめの穴の空いた厚み0.3mmの金属製マスクをかぶせ、図１９の方法で作製した金メッキを行った熱電半導体素子を配列した。 A thermoelectric semiconductor element subjected to gold plating produced by the method of FIG. 19 was arranged by placing a 0.3 mm thick metal mask with a hole slightly larger than the element size on the arrangement position of the thermoelectric semiconductor element.
この状態で振り込み用のメタルマスクを取り除き、組立用の治具に移動した。組立用治具は、図８に示す実施例１と同様のものを用いた。 In this state, the metal mask for transfer was removed and moved to an assembly jig. The assembly jig used was the same as in Example 1 shown in FIG.
詳細には、図８に示す組立用治具は、下面がSUS製のベースプレートからなり、プレートにはモジュールの位置決め用の突起部が有り、位置合わせされたモジュールの中心に所望の荷重がかけられるように鉛直に移動可能なピストン部がハウジング部に取り付けられている。ベースプレートとハウジング間は熱の放散を防ぐ目的で低熱伝導性の有機材が挟み込まれている。また、モジュールと接触するピストンの先端部にも低熱伝導性のエラストマーが付けられ、ピストンを介しての熱の放散を防止している。 Specifically, the assembly jig shown in FIG. 8 is made of a SUS base plate on the lower surface, and the plate has a module positioning projection, so that a desired load is applied to the center of the aligned module. A vertically movable piston part is attached to the housing part. A low thermal conductivity organic material is sandwiched between the base plate and the housing in order to prevent heat dissipation. In addition, a low thermal conductive elastomer is also attached to the tip of the piston that comes into contact with the module to prevent heat dissipation through the piston.
片方のセラミック基板のランド部に熱電半導体素子を配列した組立仕掛品を組立治具の位置決めコーナーに配置し、ピストン部を介して180grの重しがかかるようにした。 An assembly work product in which thermoelectric semiconductor elements are arranged on the land portion of one ceramic substrate is placed at the positioning corner of the assembly jig so that a weight of 180 gr is applied via the piston portion.
その後、組立治具ごと300℃に昇温した熱板上に移動し、ハンダ融点である240℃に達した後20秒加熱した。この後、治具ごと100℃の熱板上に移動して徐冷し、モジュール温度が120℃に冷却後、空冷した。 Thereafter, the assembly jig was moved onto a hot plate heated to 300 ° C., and after reaching a solder melting point of 240 ° C., it was heated for 20 seconds. Thereafter, the jig was moved onto a hot plate of 100 ° C. and gradually cooled, and after cooling the module temperature to 120 ° C., it was air-cooled.
このようにして片方の基板上に素子を配列した組立仕掛品に、もう一方のセラミック基板を接合した。予め基板の素子搭載面に均一に塗布したハンダペーストの上に、先に組み立てた組立仕掛品をかぶせ、組立治具の位置決めコーナーにセットした。 In this way, the other ceramic substrate was joined to the assembly work product in which the elements were arranged on one substrate. The previously assembled assembly work product was placed on the solder paste that had been uniformly applied to the element mounting surface of the substrate in advance, and set in the positioning corner of the assembly jig.
その後、同様に300℃の熱板上で20秒加熱した後、徐冷、空冷して金スズモジュールを得た。 Thereafter, similarly, after heating on a hot plate at 300 ° C. for 20 seconds, slow cooling and air cooling were performed to obtain a gold tin module.
本発明品を反転通電試験により、耐久性の評価を行った。 The durability of the product of the present invention was evaluated by a reverse current test.
耐久試験は、モジュールの外側に熱電対をPbSnハンダで取り付け、温調器で42℃に温調した絶縁性液体（フッ素系のガルデン）中にモジュールを漬けて反転通電行い、加速的にハンダ疲労を行わせる試験で行った。条件は電流値1.0Aで実施し、7.5秒ごとに電流の向きを反転させた。この条件でガルデンの温度は大凡45℃、計測されるモジュールの温度は40℃と120℃の温度サイクル（ΔT=80℃）となる。モジュールの初期抵抗に対する抵抗変化率が5%に達したサイクル数を寿命とし、その寿命を比較検証した。 In the durability test, a thermocouple was attached to the outside of the module with PbSn solder, the module was immersed in an insulating liquid (fluorine-based galden) adjusted to 42 ° C with a temperature controller, and reverse current was applied to accelerate solder fatigue. It was conducted in a test to perform. The condition was set at a current value of 1.0 A, and the direction of the current was reversed every 7.5 seconds. Under these conditions, the temperature of Galden is approximately 45 ° C, and the measured module temperature is a temperature cycle of 40 ° C and 120 ° C (ΔT = 80 ° C). The number of cycles in which the resistance change rate with respect to the initial resistance of the module reached 5% was regarded as the lifetime, and the lifetime was compared and verified.
本条件でテストした11個のモジュールの寿命は平均で25×103サイクルであった。Pd層を含まない素子を湿式法で製造した同一型式のモジュールの場合、本条件での耐久性は20×103サイクルであり、2割程度寿命が改善していた。 The average lifetime of 11 modules tested under these conditions was 25 × 10 3 cycles. In the case of a module of the same type in which an element not including a Pd layer was manufactured by a wet method, the durability under this condition was 20 × 10 3 cycles, and the life was improved by about 20%.
（実施例６）
実施例６は、請求項１、２、４、９、１１に対応する例である。
本実施例では、図１９に示すように、実施例5のPdをPtに変更して実施した。
(Example 6)
The sixth embodiment is an example corresponding to claims 1, 2, 4, 9, and 11.
In this example, as shown in FIG. 19, Pd of Example 5 was changed to Pt.
詳細には、Ｐ型熱電半導体ウェハーおよびＮ型熱電半導体ウェハーをアルゴンスパッターでドライエッチングし、その後Ptを0.05μｍ、Niを1μｍ、Auを0.025μｍの厚さでスパッター法にて積層した。乾式法で問題となるのは、熱電半導体インゴットからスライス加工する際に発生する加工痕（マイクロクラック）が除去できるかである。そのため、Pd/Ni/Auスパッターウェハーを□3.2mmにダイシングし、素子の片側のスパッター層を銅製のプレートにPbSnハンダを用いてハンダ付けした。その後、もう一方のスパッター層に釘の頭状に先端を平らに加工した真鍮製の棒を鉛直にハンダ付けし、熱電半導体とスパッター層の密着力を測定した。その結果、Ｐ型熱電半導体素子で70kg/cm2、Ｎ型半導体素子で70〜120kg/cm2の密着力が得られた。 Specifically, a P-type thermoelectric semiconductor wafer and an N-type thermoelectric semiconductor wafer were dry-etched by argon sputtering, and then laminated by sputtering at a thickness of 0.05 μm, Ni of 1 μm, and Au of 0.025 μm. A problem in the dry method is whether or not machining marks (microcracks) generated when slicing from a thermoelectric semiconductor ingot can be removed. Therefore, a Pd / Ni / Au sputter wafer was diced to □ 3.2 mm, and the sputter layer on one side of the element was soldered to a copper plate using PbSn solder. Thereafter, a brass rod having a flat tip processed into the shape of a nail was soldered vertically to the other sputter layer, and the adhesion between the thermoelectric semiconductor and the sputter layer was measured. As a result, adhesion of 70~120kg / cm 2 was obtained at 70 kg / cm 2, N-type semiconductor device in P-type thermoelectric semiconductor elements.
この密着力は、湿式法で作製したＰ型熱電半導体素子の密着力100kg/cm2、Ｎ型熱電半導体素子の密着力120kg/cm2に比較すると、約70%程度の値である。 This adhesion, as compared to adhesion 120 kg / cm 2 of adhesion 100 kg / cm 2, N-type thermoelectric semiconductor elements of P-type thermoelectric semiconductor device produced by a wet method, a value of about 70%.
この熱電半導体ウェハーを0.64mm×0.64mmの大きさにダイシングし、Ｐ型およびＮ型の熱電半導体素子を作製、23対の光通信用の微小モジュールを組み立てた。 This thermoelectric semiconductor wafer was diced into a size of 0.64 mm × 0.64 mm to produce P-type and N-type thermoelectric semiconductor elements, and 23 pairs of micromodules for optical communication were assembled.
上記工程により得たＰ型半導体素子およびＮ型半導体を用いたモジュールの組立は、実施例５と同様に、図２０に示す如くの一連の工程を経て行った。 Assembling of the module using the P-type semiconductor element and the N-type semiconductor obtained by the above steps was performed through a series of steps as shown in FIG.
用いたハンダは市販品のSnSbハンダペーストである。 The solder used is a commercially available SnSb solder paste.
図２０に示すハンダペースト塗布工程においては、セラミック基板の素子搭載面に対してランド部の位置と同じ位置に穴を持つ金属製のマスクをかぶせ、この上からハンダペーストをスクイーズした。 In the solder paste application step shown in FIG. 20, a metal mask having holes at the same position as the land portion was placed on the element mounting surface of the ceramic substrate, and the solder paste was squeezed from above.
均一な厚みになるようにプラスチックヘラで過剰分の金スズペーストを取り除き、概ね40μｍの厚みの金スズペーストを塗布した。同様に対向するもう１枚のセラミック基板に対しても金スズペーストを塗布した。 The excess gold-tin paste was removed with a plastic spatula so as to obtain a uniform thickness, and a gold-tin paste with a thickness of approximately 40 μm was applied. Similarly, the gold tin paste was applied to another ceramic substrate facing each other.
用いたセラミック基板は厚みが0.3mmのアルミナ製で、サイズは6.0mm×8.2mm、その片面はＰ型熱電半導体およびＮ型熱電半導体を１個ずつ配置できるようにしたランド部が24個形成されている。対応するセラミック基板も厚みが0.3mmのアルミナ製でサイズは概ね6.0mm×8.2mm、その片面は組立後Ｐ型熱電半導体およびＮ型熱電半導体が直列に配列されるように23個のランド部が形成されており、リード線取り付け部に対応するコーナー部2箇所には捨てパターンとして素子が載らないランド部がある。 The ceramic substrate used is made of alumina with a thickness of 0.3 mm, the size is 6.0 mm x 8.2 mm, and one side has 24 lands that can be arranged with one P-type thermoelectric semiconductor and one N-type thermoelectric semiconductor. ing. The corresponding ceramic substrate is also made of alumina with a thickness of 0.3mm, the size is approximately 6.0mm x 8.2mm, and one side has 23 land parts so that P type thermoelectric semiconductor and N type thermoelectric semiconductor are arranged in series after assembly There are land portions where the element is not mounted as a discarded pattern at two corner portions corresponding to the lead wire attaching portions.
ランド部のメタライズ構成はセラミック側から銅のメタライズ層、その上に概ね5μｍ厚みのニッケルのメタライズ層を設け、最表面には0.2〜0.3μｍの厚みの無電解金メッキで通常使用されているメタライズ構成のセラミック基板である。なお、素子搭載面と反対面のメタライズ構成も搭載面と同じメタライズ構成とした。 The metallized structure of the land is a copper metallized layer from the ceramic side, a nickel metallized layer with a thickness of approximately 5 μm is provided on it, and the metallized structure normally used for electroless gold plating with a thickness of 0.2 to 0.3 μm on the outermost surface. This is a ceramic substrate. The metallization configuration opposite to the element mounting surface was the same as the mounting surface.
熱電半導体素子の配置位置に素子サイズより一回り大きめの穴の空いた厚み0.3mmの金属製マスクをかぶせ、図１９の方法で作製した金メッキを行った熱電半導体素子を配列した。 A thermoelectric semiconductor element subjected to gold plating produced by the method of FIG. 19 was arranged by placing a 0.3 mm thick metal mask with a hole slightly larger than the element size on the arrangement position of the thermoelectric semiconductor element.
この状態で振り込み用のメタルマスクを取り除き、組立用の治具に移動した。この組立用治具は、図８に示す実施例１と同様のものを用いた。 In this state, the metal mask for transfer was removed and moved to an assembly jig. As this assembly jig, the same one as in Example 1 shown in FIG. 8 was used.
詳細には、図８に示す組立用治具は、下面がSUS製のベースプレートからなり、プレートにはモジュールの位置決め用の突起部が有り、位置合わせされたモジュールの中心に所望の荷重がかけられるように鉛直に移動可能なピストン部がハウジング部に取り付けられている。ベースプレートとハウジング間は熱の放散を防ぐ目的で低熱伝導性の有機材が挟み込まれている。また、モジュールと接触するピストンの先端部にも低熱伝導性のエラストマーが付けられ、ピストンを介しての熱の放散を防止している。 Specifically, the assembly jig shown in FIG. 8 is made of a SUS base plate on the lower surface, and the plate has a module positioning projection, so that a desired load is applied to the center of the aligned module. A vertically movable piston part is attached to the housing part. A low thermal conductivity organic material is sandwiched between the base plate and the housing in order to prevent heat dissipation. In addition, a low thermal conductive elastomer is also attached to the tip of the piston that comes into contact with the module to prevent heat dissipation through the piston.
片方のセラミック基板のランド部に熱電半導体素子を配列した組立仕掛品を組立治具の位置決めコーナーに配置し、ピストン部を介して180grの重しがかかるようにした。 An assembly work product in which thermoelectric semiconductor elements are arranged on the land portion of one ceramic substrate is placed at the positioning corner of the assembly jig so that a weight of 180 gr is applied via the piston portion.
その後、組立治具ごと300℃に昇温した熱板上に移動し、ハンダ融点である240℃に達した後20秒加熱した。この後、治具ごと100℃の熱板上に移動して徐冷し、モジュール温度が120℃に冷却後、空冷した。 Thereafter, the assembly jig was moved onto a hot plate heated to 300 ° C., and after reaching a solder melting point of 240 ° C., it was heated for 20 seconds. Thereafter, the jig was moved onto a hot plate of 100 ° C. and gradually cooled, and after cooling the module temperature to 120 ° C., it was air-cooled.
このようにして片方の基板上に素子を配列した組立仕掛品に、もう一方のセラミック基板を接合した。予め基板の素子搭載面に均一に塗布したハンダペーストの上に、先に組み立てた組立仕掛品をかぶせ、組立治具の位置決めコーナーにセットした。 In this way, the other ceramic substrate was joined to the assembly work product in which the elements were arranged on one substrate. The previously assembled assembly work product was placed on the solder paste that had been uniformly applied to the element mounting surface of the substrate in advance, and set in the positioning corner of the assembly jig.
その後、同様に300℃の熱板上で20秒加熱した後、徐冷、空冷して金スズモジュールを得た。 Thereafter, similarly, after heating on a hot plate at 300 ° C. for 20 seconds, slow cooling and air cooling were performed to obtain a gold tin module.
本発明品を反転通電試験により、耐久性の評価を行った。 The durability of the product of the present invention was evaluated by a reverse current test.
耐久試験は、モジュールの外側に熱電対をPbSnハンダで取り付け、温調器で42℃に温調した絶縁性液体（フッ素系のガルデン）中にモジュールを漬けて反転通電行い、加速的にハンダ疲労を行わせる試験で行った。条件は電流値1.0Aで実施し、7.5秒ごとに電流の向きを反転させた。この条件でガルデンの温度は大凡45℃、計測されるモジュールの温度は40℃と120℃の温度サイクル（ΔT=80℃）となる。モジュールの初期抵抗に対する抵抗変化率が5%に達したサイクル数を寿命とし、その寿命を比較検証した。 In the durability test, a thermocouple was attached to the outside of the module with PbSn solder, the module was immersed in an insulating liquid (fluorine-based galden) adjusted to 42 ° C with a temperature controller, and reverse current was applied to accelerate solder fatigue. It was conducted in a test to perform. The condition was set at a current value of 1.0 A, and the direction of the current was reversed every 7.5 seconds. Under these conditions, the temperature of Galden is approximately 45 ° C, and the measured module temperature is a temperature cycle of 40 ° C and 120 ° C (ΔT = 80 ° C). The number of cycles in which the resistance change rate with respect to the initial resistance of the module reached 5% was regarded as the lifetime, and the lifetime was compared and verified.
本条件でテストした11個のモジュールの寿命は平均で28×103サイクルであった。Pd層を含まない素子を湿式法で製造した同一型式のモジュールの場合、本条件での耐久性は20×103サイクルであり、3割近く寿命が改善していた。 The average lifetime of 11 modules tested under this condition was 28 × 10 3 cycles. In the case of a module of the same type in which an element not including a Pd layer was manufactured by a wet method, the durability under this condition was 20 × 10 3 cycles, and the lifetime was improved by nearly 30%.
（実施例７）
実施例７は、請求項３、５〜７に対応する例である。
光通信用23対アルミナ基板を用いて、Auメッキの厚みの検証を行った。セラミック基板は厚みが0.3mmのアルミナ製で、サイズは6.0mm×8.2mm、その片面はＰ型熱電半導体およびＮ型熱電半導体を１個ずつ配置できるようにしたランド部が24個形成されている。その素子搭載面と反対の面は、セラミック板の外寸から0.1mmプルバックしたランド部が一面に形成されている。両面ともメタライズ構成は同一で、セラミック側から銅メッキ、ニッケルメッキ、Pdメッキ、Auメッキの4層構造となっている。なお、各ランド部の側面もニッケルメッキ、Pdメッキ、Auメッキに被われた構造である。試験では、ニッケルメッキの厚みを概ね5μｍ、Pdメッキ厚みを0.2μｍで統一し、その上のAuメッキの厚みを0(Auメッキ無し)〜2μｍまで変化させた。
(Example 7)
The seventh embodiment is an example corresponding to claims 3 and 5 to 7.
The thickness of the Au plating was verified using a 23 pair alumina substrate for optical communication. The ceramic substrate is made of alumina with a thickness of 0.3 mm, the size is 6.0 mm × 8.2 mm, and one side has 24 lands that can be arranged with one P-type thermoelectric semiconductor and one N-type thermoelectric semiconductor. . The surface opposite to the element mounting surface is formed with a land portion that is pulled back 0.1 mm from the outer dimension of the ceramic plate. The metallized structure is the same on both sides, and it has a four-layer structure of copper plating, nickel plating, Pd plating, and Au plating from the ceramic side. The side surfaces of each land portion are also covered with nickel plating, Pd plating, and Au plating. In the test, the thickness of the nickel plating was approximately 5 μm, the thickness of the Pd plating was unified to 0.2 μm, and the thickness of the Au plating thereon was changed from 0 (no Au plating) to 2 μm.
この基板をモジュール組立後の経過時間として評価するため、すべての基板を300℃の熱板上で5分間熱処理し、一旦空冷した後、再度300℃の熱板上で5分間加熱処理した。この熱処理は組立温度の熱履歴を模擬している。 In order to evaluate this substrate as the elapsed time after assembly of the module, all the substrates were heat-treated on a hot plate at 300 ° C. for 5 minutes, once air-cooled, and then again heat-treated on the hot plate at 300 ° C. for 5 minutes. This heat treatment simulates the thermal history of the assembly temperature.
その後、120℃±3℃の熱風式の試験炉内に放置し、所定時間経過後のハンダペレットのぬれ広がりの大きさで評価した。評価に使用したハンダは、139℃の融点を持つBiSnハンダのペレットで行った。評価は180℃に保った熱板上にBiSnハンダペレットを１粒載せた試験基板を置き、20分後のハンダの濡れ広がりの大きさを読みとった（図３４及び図３５の写真参照）。なお、試験では一切フラックスを使用せず、スクラブも行わなかった。 Then, it was left in a hot air type test furnace at 120 ° C. ± 3 ° C., and the wet pellet spread after a predetermined time was evaluated. The solder used for the evaluation was a BiSn solder pellet having a melting point of 139 ° C. In the evaluation, a test substrate on which one BiSn solder pellet was placed was placed on a hot plate maintained at 180 ° C., and the size of the solder wetting after 20 minutes was read (see the photographs in FIGS. 34 and 35). In the test, no flux was used and no scrub was performed.
得られた結果を図２１に示す。同図から明らかなように、Auメッキが無い場合、加熱により急速にぬれ広がり性が低下し、120℃で24時間放置後にはぬれ性は認められなかった。これはPdがAuに比較すると反応性に富んでいるため、Pd自身が酸化されたものと推定される。従って、セラミック基板のニッケルメッキ上にPdメッキだけを行っていると長期保管性に問題が発生する可能性がある。 The obtained results are shown in FIG. As is clear from the figure, in the absence of Au plating, the wet spreading property decreased rapidly due to heating, and no wettability was observed after standing at 120 ° C. for 24 hours. This is presumed that Pd itself was oxidized because Pd is more reactive than Au. Therefore, if only Pd plating is performed on the nickel plating of the ceramic substrate, there may be a problem in long-term storage.
また、Pdメッキ上につけるAuメッキの厚みは厚く付けた方が効果的である。 In addition, it is more effective to apply a thick Au plating on the Pd plating.
0.025μｍ以上の厚さでAuメッキを施した場合、１２０℃で１００時間ハンダぬれ性があることが確認された。Auメッキ層の表面の酸化反応でぬれ性が低下すると仮定すると、１２０℃の寿命に対して２０℃の室温では、（１２０−２０）＝１００℃であるから、２（１００／１０）＝１０２４倍の寿命が期待できる。つまり、室温保管をした場合、１００時間×１０２４＝１×１０５時間＝４１６６日＝１１．４年に相当する。 When Au plating was applied at a thickness of 0.025 μm or more, it was confirmed that there was solder wettability at 120 ° C. for 100 hours. Assuming that the wettability is reduced by the oxidation reaction of the surface of the Au plating layer, (120-20) = 100 ° C. at room temperature of 20 ° C. with respect to the lifetime of 120 ° C., 2 (100/10) = 1024 Double life expectancy. That is, when stored at room temperature, this corresponds to 100 hours × 1024 = 1 × 10 5 hours = 4166 days = 11.4 years.
（実施例８）
実施例８は、請求項８，１２，１４に対応する例である。
光通信用アルミナ製の23対基板を準備した。熱電素子を搭載する側のメタライズ構成は図２２に示すように、銅、その上に概ね5μｍの厚みのニッケルメッキ、その上に0.2μｍの厚みのPdメッキ、最表面は0.1μｍの厚みのAuメッキを施してある。一方、反対面のメタライズは5μｍの厚みのニッケルメッキまでとした。対応する吸熱側基板も、熱電素子搭載側のみ銅、その上に概ね5μｍの厚みのニッケルメッキ、その上に0.2μｍの厚みのPdメッキ、最表面は0.1μｍの厚みのAuメッキを施してある。素子搭載面と反対側のメタライズは、銅メッキの上に概ね5μｍのニッケルメッキを施したのみである。
(Example 8)
The eighth embodiment is an example corresponding to claims 8, 12, and 14.
A 23-pair substrate made of alumina for optical communication was prepared. As shown in FIG. 22, the metallized structure on the side where the thermoelectric element is mounted is copper, nickel plating with a thickness of approximately 5 μm thereon, Pd plating with a thickness of 0.2 μm thereon, and Au with a thickness of 0.1 μm on the outermost surface. It is plated. On the other hand, the metallization on the opposite side was made up to 5 μm thick nickel plating. The corresponding heat absorption side substrate is also copper on the thermoelectric element mounting side, nickel plating with a thickness of approximately 5 μm on it, Pd plating with a thickness of 0.2 μm on it, and Au plating with a thickness of 0.1 μm on the outermost surface. . The metallization on the side opposite to the element mounting surface is only a nickel plating of approximately 5 μm on the copper plating.
比較サンプルとして、図２３に示すように、熱電素子を搭載する側のランド部１１１、その反対側のランド部ともに、銅メッキ、その上に概ね5μｍの厚みのニッケルメッキ、最表面は0.25μｍの厚みのAuメッキを施してある通常用いられる基板を準備した。 As a comparative sample, as shown in FIG. 23, both the land portion 111 on the side where the thermoelectric element is mounted and the land portion on the opposite side are copper-plated, and nickel plating with a thickness of approximately 5 μm is formed on the land portion. A commonly used substrate having a thickness of Au plating was prepared.
図１２に示す実施例３と同様の方法により、AuSnペーストハンダを用いて、モジュールを組立後、モジュールの外側に設けたニッケルメッキ仕上げのメタライズ面を改質した。図２４に示す放熱基板側のニッケルメッキ表面１１１Ｂのみが露出するように小窓を設けた治具にモジュールを配置し、スパッター装置内でアルゴンスパッターによりニッケル表面の酸化物層を除去した。その後、フレッシュなニッケル面上にスパッタリングによりPdを0.025μｍ相当積層し、さらにその上にスパッタリングによりAu層１１１Ｃを0.025μｍ積層した（図２５参照）。 In the same manner as in Example 3 shown in FIG. 12, after assembling the module using AuSn paste solder, the nickel-plated finish metallized surface provided on the outside of the module was modified. The module was placed in a jig provided with a small window so that only the nickel plating surface 111B on the heat dissipation substrate side shown in FIG. 24 was exposed, and the oxide layer on the nickel surface was removed by argon sputtering in a sputtering apparatus. After that, Pd was laminated on the fresh nickel surface by sputtering to a thickness corresponding to 0.025 μm, and further, an Au layer 111C was laminated thereon by sputtering (see FIG. 25).
このように吸熱側のニッケル面のみPd／Au層を付与したモジュールにリード線を取り付け、CuW製のパッケージにモジュールを取り付けた。使用したハンダはSnAgInBiでハンダ融点はmp=200〜210℃である。その後、超音波によるボイド検査を実施した。本実施例では、パッケージとモジュール放熱基板間のハンダ層には殆どボイドが存在せず、モジュール放熱基板と熱電半導体素子間のハンダ接合部の接合状態も十分確認出来るレベルであった。 Thus, the lead wire was attached to the module which gave the Pd / Au layer only to the heat absorption side nickel surface, and the module was attached to the package made from CuW. The solder used was SnAgInBi, and the melting point of the solder was mp = 200-210 ° C. Thereafter, a void inspection by ultrasonic waves was performed. In this example, there was almost no void in the solder layer between the package and the module heat dissipation board, and the bonding state of the solder joint between the module heat dissipation board and the thermoelectric semiconductor element could be sufficiently confirmed.
一方、比較サンプルをパッケージに取り付けた場合、超音波によるボイド検査でパッケージとモジュール放熱器板間のハンダ層にボイドの発生が見られ、ボイド発生場所の画像が黒く不鮮明となった。また、モジュール放熱基板と熱電半導体素子間のハンダ接合部の接合状態はパッケージと放熱器板間のボイド発生により、画像が黒色化し、判定不能であった。 On the other hand, when the comparative sample was attached to the package, voids were observed in the solder layer between the package and the module heatsink plate in the void inspection by ultrasonic waves, and the image of the void occurrence place was black and unclear. Further, the bonding state of the solder joint portion between the module heat dissipation substrate and the thermoelectric semiconductor element cannot be determined due to the occurrence of voids between the package and the heatsink plate, resulting in a black image.
この状態を再現した結果を、図３６の写真9と図３７の写真10に示す。 The results of reproducing this state are shown in Photo 9 in FIG. 36 and Photo 10 in FIG.
（実施例９）
実施例９は、請求項３に対応する例である。
図２６は、実施例９の組立に使用した基板の作製方法を示す断面図である。
50μm厚みのポリイミドフィルム上に35μの銅箔を接合し、その後エッチングにより光通信用23対基板のランド部形成を行った。詳細には、銅箔上にドライフィルムを塗布し、このドライフィルムを紫外線で露光することによりドライフィルムの所定位置（ランド部）を感光し、未硬化部のドライフィルムを除去した後、ドライフィルムをマスクとして銅箔をエッチングすることによりランド部の銅箔を残存させ、ドライフィルムを除去した。
Example 9
The ninth embodiment is an example corresponding to the third aspect.
FIG. 26 is a cross-sectional view showing a method of manufacturing a substrate used in the assembly of Example 9.
A 35 μm copper foil was bonded onto a 50 μm-thick polyimide film, and then land portions for 23 pairs of substrates for optical communication were formed by etching. Specifically, a dry film is applied on a copper foil, and the dry film is exposed to ultraviolet rays to expose a predetermined position (land portion) of the dry film, and after removing the uncured portion of the dry film, the dry film The copper foil was etched using as a mask to leave the copper foil in the land portion, and the dry film was removed.
銅のランド部形成後、概ね5μｍの厚みのニッケルメッキを析出させ、更にその上にPdメッキを概ね0.1μｍの厚みで析出させ、最表面にはAuメッキを概ね0.05μｍの厚みで施した。熱電素子搭載面と反対側の面にはメタライズ層を設けず、ポリイミドフィルム状態のままとした。ポリイミド製基板のメタライズが完成後、打ち抜き型により、放熱基板用として6.0mm×8.2mmの大きさに個片化した。 After the formation of the copper land portion, nickel plating having a thickness of about 5 μm was deposited, and further, Pd plating was deposited with a thickness of about 0.1 μm thereon, and Au plating was applied to the outermost surface with a thickness of about 0.05 μm. The metallized layer was not provided on the surface opposite to the thermoelectric element mounting surface, and the polyimide film was left as it was. After the metallization of the polyimide substrate was completed, it was separated into a size of 6.0 mm × 8.2 mm for the heat dissipation substrate using a punching die.
この基板に対応する吸熱基板側も同様に50μｍの厚みのポリイミドフィルム上に35μｍの厚みの銅箔を接合し、エッチングによりパターニングした。銅のランド部形成後、同様な厚みのニッケルメッキ、Pdメッキ、Auメッキを施した後、打ち抜きにより6.0mm×8.2mmの大きさに個片化した。吸熱基板の素子搭載面の反対面もメタライズ層を一切設けず、ポリイミドフィルム状態のままとした。 Similarly, the endothermic substrate side corresponding to this substrate was bonded to a copper film having a thickness of 35 μm on a polyimide film having a thickness of 50 μm and patterned by etching. After the formation of the copper land, nickel plating, Pd plating, and Au plating having the same thickness were applied, and the resultant was cut into pieces of 6.0 mm × 8.2 mm by punching. The surface opposite to the element mounting surface of the endothermic substrate was not provided with any metallized layer, and remained in a polyimide film state.
比較基板として、光通信用として通常使用されているアルミナ製の基板を準備した。比較基板は0.3mm厚みのアルミナを使用し、素子搭載側のメタライズ構成は、銅の厚みが概ね18μｍ、その上のニッケルメッキの厚みが4μｍ、最表面のAuメッキの厚みが0.2〜0.3μｍである。熱電素子搭載面の反対面のメタライズ構成も熱電素子搭載面と全く同じである。 As a comparative substrate, an alumina substrate usually used for optical communication was prepared. The comparison substrate uses alumina with a thickness of 0.3 mm, and the metallized structure on the element mounting side has a copper thickness of approximately 18 μm, a nickel plating thickness of 4 μm thereon, and an outermost Au plating thickness of 0.2 to 0.3 μm. is there. The metallized structure on the opposite side of the thermoelectric element mounting surface is exactly the same as the thermoelectric element mounting surface.
モジュールの組立に使用したＰ型熱電半導体素子およびＮ型熱電半導体素子は、図２７に示す方法で作製した。 The P-type thermoelectric semiconductor element and N-type thermoelectric semiconductor element used for assembling the module were produced by the method shown in FIG.
詳細には、最初に、ビスマス／アンチモン／テルルを主成分とするＰ型熱電半導体およびビスマス／テルルを主成分とするＮ型熱電半導体を加熱加圧しながらそれぞれのインゴット（熱電半導体ブロック）を作製した。 Specifically, first, ingots (thermoelectric semiconductor blocks) were manufactured while heating and pressing a P-type thermoelectric semiconductor mainly composed of bismuth / antimony / tellurium and an N-type thermoelectric semiconductor mainly composed of bismuth / tellurium. .
次に、各インゴットを分割後スライスし、Ｐ型とＮ型のそれぞれの熱電半導体ウェハーを得た。ウェハーサイズは概ね30mm×40mmで、厚みはモジュール性能により概ね1mmのものを準備した。 Next, each ingot was divided and then sliced to obtain P-type and N-type thermoelectric semiconductor wafers. The wafer size was approximately 30mm x 40mm and the thickness was approximately 1mm depending on the module performance.
Ｐ型半導体ウェハーとＮ型半導体ウェハーをそれぞれ無機酸の混酸でエッチングし、所定量エッチングしたことを確認後、ウェハー全周に渡り無電解ニッケルメッキを概ね5μｍの厚みで施した。その後、スズとアンチモンの合金浴でアンチモンの含有量が概ね3〜5wt%になるように合金メッキを30μｍの厚みで析出させた。 Each of the P-type semiconductor wafer and the N-type semiconductor wafer was etched with a mixed acid of an inorganic acid, and after confirming that a predetermined amount was etched, electroless nickel plating was applied to a thickness of about 5 μm over the entire circumference of the wafer. Thereafter, alloy plating was deposited in a thickness of 30 μm in an alloy bath of tin and antimony so that the content of antimony was approximately 3 to 5 wt%.
このようにして作製したSnSbメッキウェハーをダイシング治具に接着剤を用いて貼り付け、□0.64mmのサイズに個片化した。個片化したＰ型熱電半導体素子、Ｎ型熱電半導体素子を各種溶剤で洗浄後、乾燥してモジュール組立に供した。 The SnSb plated wafer thus produced was affixed to a dicing jig using an adhesive, and was singulated into a size of □ 0.64 mm. The separated P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements were washed with various solvents, dried and used for module assembly.
モジュール組立は、図２８に示すように、基板のランド部に高粘度フラックスを塗布後、熱電半導体素子の配置位置に素子サイズより一回り大きめの穴の空いた厚み0.3mmの金属製マスクをかぶせ、上記方法で作製したSnSb熱電半導体素子を配列した。 As shown in FIG. 28, the module assembly is performed by applying a high-viscosity flux to the land portion of the substrate, and then covering the placement position of the thermoelectric semiconductor element with a metal mask having a thickness of 0.3 mm with a hole slightly larger than the element size. The SnSb thermoelectric semiconductor elements produced by the above method were arranged.
この状態で振り込み用のメタルマスクを取り除き、組立用の治具に移動した。この組立用治具は、図８に示す実施例１と同様のものを用いた。 In this state, the metal mask for transfer was removed and moved to an assembly jig. As this assembly jig, the same one as in Example 1 shown in FIG. 8 was used.
詳細には、図８に示す組立用治具は、下面がSUS製のベースプレートからなり、プレートにはモジュールの位置決め用の突起部が有り、位置合わせされたモジュールの中心に所望の荷重がかけられるように鉛直に移動可能なピストン部がハウジング部に取り付けられている。ベースプレートとハウジング間は熱の放散を防ぐ目的で低熱伝導性の有機材が挟み込まれている。また、モジュールと接触するピストンの先端部にも低熱伝導性のエラストマーが付けられ、ピストンを介しての熱の放散を防止している。 Specifically, the assembly jig shown in FIG. 8 is made of a SUS base plate on the lower surface, and the plate has a module positioning projection, so that a desired load is applied to the center of the aligned module. A vertically movable piston part is attached to the housing part. A low thermal conductivity organic material is sandwiched between the base plate and the housing in order to prevent heat dissipation. In addition, a low thermal conductive elastomer is also attached to the tip of the piston that comes into contact with the module to prevent heat dissipation through the piston.
片方のセラミック基板のランド部に熱電半導体素子を配列した組立仕掛品を組立治具の位置決めコーナーに配置し、ピストン部を介して160grの重しがかかるようにした。 An assembly work product in which thermoelectric semiconductor elements are arranged on the land portion of one ceramic substrate is placed at the positioning corner of the assembly jig so that a weight of 160 gr is applied through the piston portion.
その後、組立治具ごと320℃に昇温した熱板上に移動し、ハンダ融点である240℃に達した後15秒加熱した。この後、治具ごと100℃の熱板上に移動して徐冷し、モジュール温度が120℃に冷却後、空冷した。 Thereafter, the assembly jig was moved onto a hot plate heated to 320 ° C., and after reaching a solder melting point of 240 ° C., it was heated for 15 seconds. Thereafter, the jig was moved onto a hot plate of 100 ° C. and gradually cooled, and after cooling the module temperature to 120 ° C., it was air-cooled.
このようにして片方の基板上に素子を配列した組立仕掛品に、もう一方のセラミック基板を接合した。その方法は、図２８に示すように、基板の素子搭載面にフラックスを均一に塗布し、先に組み立てた組立仕掛品を上から載せ、組立治具の位置決めコーナーにセットした。 In this way, the other ceramic substrate was joined to the assembly work product in which the elements were arranged on one substrate. In this method, as shown in FIG. 28, the flux was uniformly applied to the element mounting surface of the substrate, the assembly work in advance assembled was placed from above, and set at the positioning corner of the assembly jig.
重りは160gとし、同様に320℃の熱板上で20秒加熱した後、徐冷、空冷してモジュールを得た。 The weight was 160 g, and after heating for 20 seconds on a 320 ° C. hot plate, the module was obtained by slow cooling and air cooling.
比較サンプルである通常のアルミナ基板を用いた組立も同様の方法で実施した。 Assembly using a normal alumina substrate as a comparative sample was also performed in the same manner.
本発明品を反転通電試験により、耐久性の評価を行った。 The durability of the product of the present invention was evaluated by a reverse current test.
耐久試験は、一度に12個モジュールを直列に接続して評価できる装置で行った。評価は奇数番に本発明品であるポリイミド基板のモジュールを、偶数番に比較サンプルである通常のアルミナ基板のモジュールをセットし、アルミナ基板の外側に熱電対をPbSnハンダで取り付けた。テストはサーキュレータで42℃に温調した絶縁性液体（フッ素系のガルデン）中にモジュールを漬けて反転通電行い、条件は電流値1.0Aで実施し、7.5秒ごとに電流の向きを反転させた。この条件でガルデンの温度は大凡45℃、計測されるモジュールの温度は40℃と120℃の温度サイクル（ΔT=80℃）となる。モジュールの初期抵抗に対する抵抗変化率が5%に達したサイクル数を寿命とし、その寿命を比較検証した。通常のアルミナ基板を使用した比較サンプルは短期間で寿命に達したため、温度条件、電流条件を変更せず、次々と新しい比較サンプルを付け直した。 The durability test was performed with an apparatus that can evaluate 12 modules connected in series at a time. The evaluation was performed by setting the polyimide substrate module of the present invention to odd numbers, and the ordinary alumina substrate module as a comparative sample to even numbers, and attaching a thermocouple to the outside of the alumina substrate with PbSn solder. The test was performed by immersing the module in an insulating liquid (fluorine-based galden) adjusted to 42 ° C with a circulator and conducting reverse current. The conditions were 1.0 A current and the current direction was reversed every 7.5 seconds. . Under these conditions, the temperature of Galden is approximately 45 ° C, and the measured module temperature is a temperature cycle of 40 ° C and 120 ° C (ΔT = 80 ° C). The number of cycles in which the resistance change rate with respect to the initial resistance of the module reached 5% was regarded as the lifetime, and the lifetime was compared and verified. Since comparative samples using ordinary alumina substrates reached the end of their lives in a short period of time, new comparative samples were reapplied one after another without changing the temperature and current conditions.
本条件でテストした6個のポリイミド基板を用いたモジュールの寿命は平均で80×103サイクルであった。一方、Pdメッキを行わなかった通常のアルミナ基板は16〜22×103サイクルであった。 The average lifetime of modules using 6 polyimide substrates tested under these conditions was 80 × 10 3 cycles. On the other hand, a normal alumina substrate not subjected to Pd plating was 16 to 22 × 10 3 cycles.
この耐久性の差違は、Pd層を入れたことによりハンダ接合部のボイド発生が低減されたこと、並びにハンダぬれ性が基板材料としてフレキシブルなポリイミドを使用したことにより、基板ランド部と熱電素子間に発生する熱変形変位量が改善されたことによる。 The difference in durability is that the generation of voids in the solder joints has been reduced by inserting the Pd layer, and the use of flexible polyimide as the substrate material for the solder wettability between the board land and the thermoelectric element. This is because the amount of thermal deformation displacement generated in the is improved.
なお、本発明は上記実施形態及び実施例に限定されず、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、実施例１〜９を適宜組み合わせて実施することも可能である。 In addition, this invention is not limited to the said embodiment and Example, In the range which does not deviate from the main point of this invention, it can change and implement variously. For example, Embodiments 1 to 9 can be implemented in appropriate combination.
１１，１２…セラミック基板
１３ａ…Ｐ型熱電半導体素子
１３ｂ…Ｎ型熱電半導体素子
１５…リード線
２０…ヒートスプレッター
３０…レーザダイオード
４０…光ファイバ
５０…サーミスタ
６０…パッケージ
８０…熱電変換モジュール
１１１，１２１…ランド部
１１１ａ，１２１ａ…金属成膜層
１１１Ａ…メタライズ銅層
１１１Ｂ…メタライズニッケル層
１１１Ｃ…メタライズ金層
１１２−１，１１２−２…リード取付ランド部
DESCRIPTION OF SYMBOLS 11, 12 ... Ceramic substrate 13a ... P-type thermoelectric semiconductor element 13b ... N-type thermoelectric semiconductor element 15 ... Lead wire 20 ... Heat spreader 30 ... Laser diode 40 ... Optical fiber 50 ... Thermistor 60 ... Package 80 ... Thermoelectric conversion module 111, 121 ... land portions 111a, 121a ... metal film-forming layer 111A ... metallized copper layer 111B ... metallized nickel layer 111C ... metallized gold layer 112-1, 112-2 ... lead mounting land portion
Claims (14)
第２の基板の表面上に形成された複数の第２の金属成膜層と、
前記複数の第１の金属成膜層それぞれの上に第１のハンダによって一端が接合され、前記複数の第２の金属成膜層それぞれの上に第２のハンダによって他端が接合された一対のＰ型熱電半導体素子及びＮ型熱電半導体素子と、
前記第１の基板の裏面及び前記第２の基板の裏面の少なくとも一方に形成された第３の金属成膜層と、
前記第１の基板の表面上に形成された第４の金属成膜層と、
前記第４の金属成膜層上に接合された電力供給用のリード線または端子と、
を具備する熱電変換モジュールにおいて、
前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子は前記複数の第１の金属成膜層及び前記複数の第２の金属成膜層によって電気的に直列に接続されており、
前記第１の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記第２の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記複数の第１の金属成膜層、前記複数の第２の金属成膜層及び前記第３の金属成膜層それぞれは、第１のニッケルメッキ層と、前記第１のニッケルメッキ層に接して形成された第１のPd層または第１のPt層を有しており、
前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子それぞれの一端及び他端には、第２のニッケルメッキ層及び前記第２のニッケルメッキ層に接して形成された第２のPd層または第２のPt層が設けられていることを特徴とする熱電変換モジュール。 A plurality of first metal film-forming layers formed on the surface of the first substrate;
A plurality of second metal film-forming layers formed on the surface of the second substrate;
A pair in which one end is bonded to each of the plurality of first metal film-forming layers by a first solder and the other end is bonded to each of the plurality of second metal film-forming layers by a second solder. A P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element,
A third metal film-forming layer formed on at least one of the back surface of the first substrate and the back surface of the second substrate;
A fourth metal film-forming layer formed on the surface of the first substrate;
A power supply lead or terminal joined on the fourth metal film-forming layer;
In a thermoelectric conversion module comprising:
The pair of P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements are electrically connected in series by the plurality of first metal film formation layers and the plurality of second metal film formation layers,
The first substrate is any one of a ceramic plate, an organic film, or a substrate obtained by combining the ceramic plate and the organic film,
The second substrate is either a ceramic plate, an organic film, or a substrate that combines the ceramic plate and the organic film,
The plurality of first metal film-forming layers, the plurality of second metal film-forming layers, and the third metal film-forming layer are in contact with the first nickel plating layer and the first nickel plating layer, respectively. A first Pd layer or a first Pt layer formed by
A second nickel plating layer and a second Pd layer formed in contact with the second nickel plating layer or a second Pd layer on one end and the other end of each of the pair of P-type and N-type thermoelectric semiconductor elements A thermoelectric conversion module comprising two Pt layers.
第２の基板の表面上に形成された複数の第２の金属成膜層と、
前記複数の第１の金属成膜層それぞれの上に第１のハンダによって一端が接合され、前記複数の第２の金属成膜層それぞれの上に第２のハンダによって他端が接合された一対のＰ型熱電半導体素子及びＮ型熱電半導体素子と、
前記第１の基板の裏面及び前記第２の基板の裏面の少なくとも一方に形成された第３の金属成膜層と、
前記第１の基板の表面上に形成された第４の金属成膜層と、
前記第４の金属成膜層上に接合された電力供給用のリード線または端子と、
を具備する熱電変換モジュールにおいて、
前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子は前記複数の第１の金属成膜層及び前記複数の第２の金属成膜層によって電気的に直列に接続されており、
前記第１の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記第２の基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記複数の第１の金属成膜層または前記複数の第２の金属成膜層または前記第３の金属成膜層は、第１のニッケルメッキ層と、前記第１のニッケルメッキ層に接して形成された第１のPd層または第１のPt層を有すること、または、前記一対のＰ型熱電半導体素子及びＮ型熱電半導体素子それぞれの一端及び他端には、第２のニッケルメッキ層及び前記第２のニッケルメッキ層に接して形成された第２のPd層または第２のPt層が設けられていることを特徴とする熱電変換モジュール。 A plurality of first metal film-forming layers formed on the surface of the first substrate;
A plurality of second metal film-forming layers formed on the surface of the second substrate;
A pair in which one end is bonded to each of the plurality of first metal film-forming layers by a first solder and the other end is bonded to each of the plurality of second metal film-forming layers by a second solder. A P-type thermoelectric semiconductor element and an N-type thermoelectric semiconductor element,
A third metal film-forming layer formed on at least one of the back surface of the first substrate and the back surface of the second substrate;
A fourth metal film-forming layer formed on the surface of the first substrate;
A power supply lead or terminal joined on the fourth metal film-forming layer;
In a thermoelectric conversion module comprising:
The pair of P-type thermoelectric semiconductor elements and N-type thermoelectric semiconductor elements are electrically connected in series by the plurality of first metal film formation layers and the plurality of second metal film formation layers,
The first substrate is either a ceramic plate, an organic film, or a substrate that combines the ceramic plate and the organic film,
The second substrate is either a ceramic plate, an organic film, or a substrate that combines the ceramic plate and the organic film,
The plurality of first metal film formation layers or the plurality of second metal film formation layers or the third metal film formation layer are in contact with the first nickel plating layer and the first nickel plating layer. A first Pd layer or a first Pt layer formed, or a first nickel plating layer and a second nickel plating layer on one end and the other end of the pair of P-type and N-type thermoelectric semiconductor elements, respectively. A thermoelectric conversion module, wherein a second Pd layer or a second Pt layer formed in contact with the second nickel plating layer is provided.
基板の表面上に形成された複数の第１の金属成膜層と、
前記基板の裏面上に形成された第２の金属成膜層と、
を具備し、
前記基板は、セラミック板、有機系フィルムまたは前記セラミック板及び前記有機系フィルムを組み合わせた基板のいずれかであり、
前記複数の第１の金属成膜層または前記第２の金属成膜層は、ニッケルメッキ層と、前記ニッケルメッキ層に接して形成されたPd層またはPt層を有することを特徴とする熱電変換モジュール用基板。 In the thermoelectric conversion module substrate on which the thermoelectric semiconductor element is mounted,
A plurality of first metal film-forming layers formed on the surface of the substrate;
A second metal film-forming layer formed on the back surface of the substrate;
Comprising
The substrate is either a ceramic plate, an organic film or a substrate in which the ceramic plate and the organic film are combined,
The plurality of first metal film formation layers or the second metal film formation layers include a nickel plating layer and a Pd layer or a Pt layer formed in contact with the nickel plating layer. Module board.
前記熱電半導体素子は、Ｐ型熱電半導体素子またはＮ型熱電半導体素子であり、
前記熱電半導体素子の一端及び他端それぞれには、ニッケルメッキ層及び前記ニッケルメッキ層に接して形成されたPd層またはPt層が設けられていることを特徴とする熱電半導体素子。 In thermoelectric semiconductor elements used for thermoelectric conversion modules,
The thermoelectric semiconductor element is a P-type thermoelectric semiconductor element or an N-type thermoelectric semiconductor element,
A thermoelectric semiconductor element, wherein one end and the other end of the thermoelectric semiconductor element are provided with a nickel plating layer and a Pd layer or a Pt layer formed in contact with the nickel plating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009037001A JP5426188B2 (en) | 2009-02-19 | 2009-02-19 | Thermoelectric conversion module and thermoelectric semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009037001A JP5426188B2 (en) | 2009-02-19 | 2009-02-19 | Thermoelectric conversion module and thermoelectric semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010192764A true JP2010192764A (en) | 2010-09-02 |
| JP5426188B2 JP5426188B2 (en) | 2014-02-26 |
Family
ID=42818455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009037001A Active JP5426188B2 (en) | 2009-02-19 | 2009-02-19 | Thermoelectric conversion module and thermoelectric semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5426188B2 (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014042214A1 (en) * | 2012-09-12 | 2014-03-20 | 株式会社Kelk | Peltier module for laser diode |
| JP2015018986A (en) * | 2013-07-12 | 2015-01-29 | ヤマハ株式会社 | Thermoelectric conversion module |
| KR20170001157A (en) * | 2015-06-25 | 2017-01-04 | 엘지이노텍 주식회사 | Thermo electric device |
| JP2017059698A (en) * | 2015-09-17 | 2017-03-23 | 古河機械金属株式会社 | Manufacturing method for thermoelectric transducer |
| JP2017098283A (en) * | 2015-11-18 | 2017-06-01 | 日東電工株式会社 | Semiconductor device manufacturing method |
| KR20190010959A (en) * | 2017-07-24 | 2019-02-01 | 한국기계연구원 | A heat-dissipating substrate and fabricating method of the same |
| WO2020189650A1 (en) * | 2019-03-19 | 2020-09-24 | 株式会社Kelk | Thermoelectric module and optical module |
| KR20210043594A (en) | 2018-08-28 | 2021-04-21 | 린텍 가부시키가이샤 | A method of manufacturing a chip of a thermoelectric conversion material and a method of manufacturing a thermoelectric conversion module using a chip obtained by the manufacturing method |
| KR20210047879A (en) | 2018-08-28 | 2021-04-30 | 린텍 가부시키가이샤 | A method of manufacturing a chip of a thermoelectric conversion material and a method of manufacturing a thermoelectric conversion module using a chip obtained by the manufacturing method |
| KR20210062022A (en) | 2018-10-03 | 2021-05-28 | 린텍 가부시키가이샤 | Method of manufacturing intermediate for thermoelectric conversion module |
| WO2021124757A1 (en) * | 2019-12-19 | 2021-06-24 | 株式会社Kelk | Thermoelectric module and optical module |
| CN113285009A (en) * | 2021-05-26 | 2021-08-20 | 杭州大和热磁电子有限公司 | TEC assembled by depositing gold-tin solder and preparation method |
| CN116106214A (en) * | 2023-04-11 | 2023-05-12 | 四川富乐华半导体科技有限公司 | Method for testing adhesive force of dispensing of copper-clad ceramic carrier plate |
| JP7461137B2 (en) | 2019-12-19 | 2024-04-03 | 株式会社Kelk | Thermoelectric module and optical module |
| JP7461138B2 (en) | 2019-12-19 | 2024-04-03 | 株式会社Kelk | Thermoelectric module and optical module |
| US11974504B2 (en) | 2019-12-16 | 2024-04-30 | Lintec Corporation | Thermoelectric conversion body, thermoelectric conversion module, and method for manufacturing thermoelectric conversion body |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190624A (en) * | 2000-12-21 | 2002-07-05 | Hitachi Metals Ltd | Processing method of thermoelectric semiconductor single crystal and manufacturing method of peltier module |
| JP2004296901A (en) * | 2003-03-27 | 2004-10-21 | Yamaha Corp | Thermoelectric module |
-
2009
- 2009-02-19 JP JP2009037001A patent/JP5426188B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002190624A (en) * | 2000-12-21 | 2002-07-05 | Hitachi Metals Ltd | Processing method of thermoelectric semiconductor single crystal and manufacturing method of peltier module |
| JP2004296901A (en) * | 2003-03-27 | 2004-10-21 | Yamaha Corp | Thermoelectric module |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014042214A1 (en) * | 2012-09-12 | 2014-03-20 | 株式会社Kelk | Peltier module for laser diode |
| JPWO2014042214A1 (en) * | 2012-09-12 | 2016-08-18 | 株式会社Kelk | Peltier module for laser diode |
| US9490412B2 (en) | 2012-09-12 | 2016-11-08 | Kelk Ltd. | Peltier module for laser diode |
| JP2015018986A (en) * | 2013-07-12 | 2015-01-29 | ヤマハ株式会社 | Thermoelectric conversion module |
| KR20170001157A (en) * | 2015-06-25 | 2017-01-04 | 엘지이노텍 주식회사 | Thermo electric device |
| KR102374415B1 (en) * | 2015-06-25 | 2022-03-15 | 엘지이노텍 주식회사 | Thermo electric device |
| JP2017059698A (en) * | 2015-09-17 | 2017-03-23 | 古河機械金属株式会社 | Manufacturing method for thermoelectric transducer |
| JP2017098283A (en) * | 2015-11-18 | 2017-06-01 | 日東電工株式会社 | Semiconductor device manufacturing method |
| KR20190010959A (en) * | 2017-07-24 | 2019-02-01 | 한국기계연구원 | A heat-dissipating substrate and fabricating method of the same |
| KR102071264B1 (en) | 2017-07-24 | 2020-01-30 | 한국기계연구원 | A heat-dissipating substrate and fabricating method of the same |
| KR20210047879A (en) | 2018-08-28 | 2021-04-30 | 린텍 가부시키가이샤 | A method of manufacturing a chip of a thermoelectric conversion material and a method of manufacturing a thermoelectric conversion module using a chip obtained by the manufacturing method |
| US11895919B2 (en) | 2018-08-28 | 2024-02-06 | Lintec Corporation | Production method for chip made of thermoelectric conversion material and method for manufacturing thermoelectric conversion module using chip obtained by said production method |
| KR20210043594A (en) | 2018-08-28 | 2021-04-21 | 린텍 가부시키가이샤 | A method of manufacturing a chip of a thermoelectric conversion material and a method of manufacturing a thermoelectric conversion module using a chip obtained by the manufacturing method |
| US11581469B2 (en) | 2018-08-28 | 2023-02-14 | Lintec Corporation | Thermoelectric conversion material chip manufacturing method, and method for manufacturing thermoelectric conversion module using chip obtained by said manufacturing method |
| KR20210062022A (en) | 2018-10-03 | 2021-05-28 | 린텍 가부시키가이샤 | Method of manufacturing intermediate for thermoelectric conversion module |
| JP2020155556A (en) * | 2019-03-19 | 2020-09-24 | 株式会社Kelk | Thermoelectric module and optical module |
| CN113574687A (en) * | 2019-03-19 | 2021-10-29 | 株式会社Kelk | Thermoelectric module and optical module |
| WO2020189650A1 (en) * | 2019-03-19 | 2020-09-24 | 株式会社Kelk | Thermoelectric module and optical module |
| JP7267791B2 (en) | 2019-03-19 | 2023-05-02 | 株式会社Kelk | Thermoelectric module and optical module |
| CN113574687B (en) * | 2019-03-19 | 2024-02-20 | 株式会社Kelk | Thermoelectric module and optical module |
| US11974504B2 (en) | 2019-12-16 | 2024-04-30 | Lintec Corporation | Thermoelectric conversion body, thermoelectric conversion module, and method for manufacturing thermoelectric conversion body |
| WO2021124757A1 (en) * | 2019-12-19 | 2021-06-24 | 株式会社Kelk | Thermoelectric module and optical module |
| JP7461137B2 (en) | 2019-12-19 | 2024-04-03 | 株式会社Kelk | Thermoelectric module and optical module |
| JP7461138B2 (en) | 2019-12-19 | 2024-04-03 | 株式会社Kelk | Thermoelectric module and optical module |
| CN113285009A (en) * | 2021-05-26 | 2021-08-20 | 杭州大和热磁电子有限公司 | TEC assembled by depositing gold-tin solder and preparation method |
| CN116106214A (en) * | 2023-04-11 | 2023-05-12 | 四川富乐华半导体科技有限公司 | Method for testing adhesive force of dispensing of copper-clad ceramic carrier plate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5426188B2 (en) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5426188B2 (en) | Thermoelectric conversion module and thermoelectric semiconductor element | |
| US8472208B2 (en) | Submount and method of manufacturing the same | |
| CN101194359B (en) | Sub-mount and its manufacturing method | |
| JP2010109132A (en) | Thermoelectric module package and method of manufacturing the same | |
| JP5092168B2 (en) | Peltier element thermoelectric conversion module, manufacturing method of Peltier element thermoelectric conversion module, and optical communication module | |
| JP5120653B2 (en) | Solder layer, device bonding substrate using the same, and method for manufacturing the device bonding substrate | |
| JP4401754B2 (en) | Method for manufacturing thermoelectric conversion module | |
| JP4349552B2 (en) | Peltier element thermoelectric conversion module, manufacturing method of Peltier element thermoelectric conversion module, and optical communication module | |
| JP2013089719A (en) | Thermoelectric conversion element | |
| JP2005032834A (en) | Joining method of semiconductor chip and substrate | |
| JP2002368293A (en) | Thermoelectric module and method of manufacturing the same, thermoelectric device, and fiber projector | |
| JP2005129886A (en) | Semiconductor device and its manufacturing method | |
| JP5399953B2 (en) | Semiconductor element, semiconductor device using the same, and method for manufacturing semiconductor device | |
| JP2001127375A (en) | Submount for mounting optical semiconductor element | |
| JP2003110154A (en) | Electronic device with peltier module, optical module and manufacturing method for them | |
| JP6156693B2 (en) | Manufacturing method of semiconductor device | |
| JP2014147966A (en) | Joining material, joining method, joining structure, and semiconductor device | |
| JP4826310B2 (en) | Thermoelectric module | |
| RU2781929C1 (en) | Thermoelectric module manufacturing method and thermoelectric module | |
| JP2005161397A (en) | Solder and its manufacturing method | |
| JP5023633B2 (en) | Optical communication apparatus and manufacturing method thereof | |
| JP2009088068A (en) | Bonded structure for thermoelectric conversion element, and the thermoelectric conversion module | |
| JP2007150035A (en) | Thermoelectric module | |
| WO2015019677A1 (en) | Semiconductor device manufacturing method | |
| JP2004146767A (en) | Optical semiconductor module and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20111207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131128 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5426188 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |