JP2010188796A - Electric power steering device - Google Patents

Abstract

<P>PROBLEM TO BE SOLVED: To effectively reduce a use ratio of a resource such as CPU or a memory and to effectively enhance the degree of margin regarding the use of the resource in an electric power steering device. <P>SOLUTION: The electric power steering device is provided with a control means for assisting steering of the vehicle by drive-controlling an electric motor based on steering auxiliary instruction operated based on the steering torque generated in the steering system of the vehicle. In the device, the control means has a plurality of CPUs and one or more ROMs for storing an action program of the plurality of CPUs, and uses ROM check production code (SUM operation value, parity operation value, CRC operation value, etc.) calculated by using data stored in the ROM as transmission/receiving data when communication between the main CPU and the sub-CPU is established. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、操舵トルクに基づいて演算した操舵補助指令に基づき操舵補助用の電動モータを駆動制御する電動パワーステアリング装置に関するものである。   The present invention relates to an electric power steering apparatus that drives and controls a steering assist electric motor based on a steering assist command calculated based on a steering torque.

乗用車やトラック等の車両の操舵力を軽減するため、操舵補助モータによって操舵を補助する、いわゆる電動パワーステアリング（ＥＰＳ：Electric Power Steering）装置がある。この電動パワーステアリング装置では、操舵補助モータの駆動力を、減速機を介してギアまたはベルト等の伝送機構により、ステアリングシャフトまたはラック軸に補助力を付与するようになっている。   In order to reduce the steering force of vehicles such as passenger cars and trucks, there is a so-called electric power steering (EPS) device that assists steering by a steering assist motor. In this electric power steering apparatus, the driving force of the steering assist motor is applied to the steering shaft or the rack shaft by a transmission mechanism such as a gear or a belt via a speed reducer.

電動パワーステアリング装置は、車両操舵という重要な役割を担うため、自動車を構成する各部装置の中でも安全性、信頼性への配慮が特に必要とされる。このため、従来より、電動パワーステアリング装置の機能を統括するプロセッサ（ＣＰＵ）を、例えば操舵補助を主として行うメインＣＰＵとメインＣＰＵの監視を主として行うサブＣＰＵとによって２重化するなどの対策がなされている。   Since the electric power steering device plays an important role of vehicle steering, consideration of safety and reliability is particularly required among the devices constituting the automobile. For this reason, conventionally, measures such as duplication of a processor (CPU) that controls the functions of the electric power steering apparatus by, for example, a main CPU that mainly performs steering assist and a sub CPU that mainly monitors the main CPU have been taken. ing.

なお、上記のようなメインＣＰＵおよびサブＣＰＵを有する電動パワーステアリング装置においては、メインＣＰＵからの送信要求に対してメインＣＰＵとサブＣＰＵとの間で予め取り決めされた特定の値を送受信し、送受信された値が正常であるときにＣＰＵ間の通信が正常であると判定し、通信を確立することが一般的に行われている。   In the electric power steering apparatus having the main CPU and the sub CPU as described above, a specific value determined in advance between the main CPU and the sub CPU is transmitted and received in response to a transmission request from the main CPU. Generally, it is determined that the communication between CPUs is normal when the measured value is normal, and the communication is established.

一方、メインＣＰＵからサブＣＰＵに対してオフセット電圧の算出要求信号を送出し、当該送信が行われた後に、サブＣＰＵからのオフセット電圧の算出完了信号がメインＣＰＵに受信されるまでの所要時間を計測し、当該所要時間が所定時間内であればメインＣＰＵとサブＣＰＵとの間の通信機能が正常であると判定するような手法も開示されている（例えば特許文献１）。   On the other hand, an offset voltage calculation request signal is sent from the main CPU to the sub CPU, and after the transmission, the time required until the main CPU receives the offset voltage calculation completion signal from the sub CPU. There is also disclosed a method of measuring and determining that the communication function between the main CPU and the sub CPU is normal if the required time is within a predetermined time (for example, Patent Document 1).

特開２００５−０６７５１０号公報Japanese Patent Laying-Open No. 2005-0667510

ところで、電動パワーステアリング装置が本来の制御動作を開始するには、メインＣＰＵおよびサブＣＰＵを動作させるためのプログラムが正常に動作しなければならない。このため、従来技術にかかる電動パワーステアリング装置では、メインＣＰＵとサブＣＰＵとの間の通信機能を確立させた後に続き、メインＣＰＵおよびサブＣＰＵの各プログラムが正常に動作するか否かのプログラムチェックを行う必要があり、制御機能の確立が効率的に行われていないと云う課題があった。   By the way, in order for the electric power steering apparatus to start the original control operation, a program for operating the main CPU and the sub CPU must operate normally. For this reason, in the electric power steering apparatus according to the prior art, after establishing the communication function between the main CPU and the sub CPU, a program check as to whether each program of the main CPU and the sub CPU operates normally There is a problem that the control function is not established efficiently.

また、操舵補助に関する自動車メーカ等からの要望も多様化する一方で、日進月歩の開発を進めている自動車業界にあっては、装置の仕様を簡易に変更するわけにもいかず、ＣＰＵやメモリ等の性能向上を望めない状況下にもある。このため、ＣＰＵやメモリ等のリソースの使用率を削減して、リソースの使用に関する余裕度を向上させるための何らかの対策が望まれていた。   In addition, while the demands from automakers regarding steering assistance have diversified, in the automobile industry that is developing rapidly, the specifications of the device cannot be changed easily, such as CPU and memory, etc. It is also in a situation where performance improvement cannot be expected. For this reason, some measures for reducing the usage rate of resources such as a CPU and a memory and improving the margin for resource usage have been desired.

本発明は、上記に鑑みてなされたものであって、メインＣＰＵとサブＣＰＵとの間の通信の確立と、メインＣＰＵおよびサブＣＰＵの動作チェックとを効率的に行うことにより、ＣＰＵやメモリ等のリソースの使用率を効果的に削減し、リソースの使用に関する余裕度を効果的に向上させることができる電動パワーステアリング装置を提供することを目的とする。   The present invention has been made in view of the above, and by efficiently establishing communication between the main CPU and the sub CPU and checking the operation of the main CPU and the sub CPU, the CPU, the memory, etc. It is an object of the present invention to provide an electric power steering device that can effectively reduce the resource usage rate and effectively improve the margin for resource usage.

上述した課題を解決し、目的を達成するために、本発明は、操舵補助用の電動モータと、車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき前記電動モータを駆動制御して前記車両の操舵を補助する制御手段と、を備えた電動パワーステアリング装置において、前記制御手段は、複数のＣＰＵと、該複数のＣＰＵの動作プログラムを格納する１以上のＲＯＭと、を有し、前記複数のＣＰＵ間の通信を確立する際の送受信データとして、前記ＲＯＭに格納されたデータを用いて算出したＲＯＭチェック生成コードを用いることを特徴とする。   In order to solve the above-mentioned problems and achieve the object, the present invention drives the electric motor based on a steering assist command calculated based on a steering assist electric motor and a steering torque generated in the steering system of the vehicle. An electric power steering apparatus comprising: control means for controlling and assisting steering of the vehicle; wherein the control means includes a plurality of CPUs and one or more ROMs storing operation programs for the plurality of CPUs. And a ROM check generation code calculated using data stored in the ROM is used as transmission / reception data when establishing communication between the plurality of CPUs.

また、本発明の好ましい態様によれば、前記各ＣＰＵによってそれぞれ算出されるＲＯＭチェック生成コードは、当該ＣＰＵに関係のあるデータが格納されたＲＯＭ内の全部または一部のデータを所定バイト単位または所定ビット単位で加算した加算値、または当該加算値の所定ビットを抽出した抽出値として算出されるＳＵＭ演算値であることが望ましい。   Further, according to a preferred aspect of the present invention, the ROM check generation code calculated by each CPU includes all or part of the data in the ROM storing data related to the CPU in predetermined byte units or It is desirable that the value is an addition value obtained by adding predetermined bits or an SUM calculation value calculated as an extraction value obtained by extracting a predetermined bit of the addition value.

また、本発明の好ましい態様によれば、前記各ＣＰＵによってそれぞれ算出されるＲＯＭチェック生成コードは、当該ＣＰＵに関係のあるデータが格納されたＲＯＭ内の全部または一部のデータにパリティビットが付加されたデータを所定バイト単位または所定ビット単位で加算した加算値、または当該加算値の所定ビットを抽出した抽出値として算出されるパリティ演算値であることが望ましい。   According to a preferred aspect of the present invention, the ROM check generation code calculated by each CPU adds a parity bit to all or a part of the data in the ROM storing data related to the CPU. It is desirable to be a parity operation value calculated as an addition value obtained by adding the obtained data in a predetermined byte unit or a predetermined bit unit, or an extraction value obtained by extracting a predetermined bit of the addition value.

また、本発明の好ましい態様によれば、前記各ＣＰＵによってそれぞれ算出されるＲＯＭチェック生成コードは、当該ＣＰＵに関係のあるデータが格納されたＲＯＭ内の全部または一部のデータにＣＲＣビットが付加されたデータを所定バイト単位または所定ビット単位で加算した加算値、または当該加算値の所定ビットを抽出した抽出値として算出されるＣＲＣ演算値であることが望ましい。   According to a preferred aspect of the present invention, the ROM check generation code calculated by each CPU adds a CRC bit to all or a part of the data in the ROM storing data related to the CPU. It is desirable that it is a CRC calculation value calculated as an addition value obtained by adding the obtained data in a predetermined byte unit or a predetermined bit unit, or an extraction value obtained by extracting a predetermined bit of the addition value.

また、本発明の好ましい態様によれば、前記ＲＯＭチェック生成コードには、前記各ＣＰＵが使用するソフトウェアのバージョン情報が含まれていることが望ましい。   According to a preferred aspect of the present invention, it is desirable that the ROM check generation code includes software version information used by each CPU.

本発明にかかる電動パワーステアリング装置によれば、複数のＣＰＵ間の通信を確立する際の送受信データとして、前記ＲＯＭに格納されたデータを用いて算出したＲＯＭチェック生成コードを用いるようにしているので、メインＣＰＵとサブＣＰＵとの間の通信の確立と、メインＣＰＵおよびサブＣＰＵの動作チェックとを効率的に行うことができ、ＣＰＵやメモリ等のリソースの使用率を効果的に削減し、リソースの使用に関する余裕度を効果的に向上させることができるという効果が得られる。   According to the electric power steering apparatus according to the present invention, the ROM check generation code calculated using the data stored in the ROM is used as transmission / reception data when establishing communication between a plurality of CPUs. The establishment of communication between the main CPU and the sub CPU and the operation check of the main CPU and the sub CPU can be efficiently performed, and the usage rate of resources such as the CPU and the memory is effectively reduced. The effect that the margin regarding use of can be improved effectively is acquired.

以下に、本発明の好適な実施の形態にかかる電動パワーステアリング装置につき図面を参照しつつ詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。また、下記実施の形態における各構成要素には、当業者が容易に想定できるものまたは実質的に同一のものが含まれる。   Hereinafter, an electric power steering apparatus according to a preferred embodiment of the present invention will be described in detail with reference to the drawings. In addition, this invention is not limited by the following embodiment. In addition, each component in the following embodiment includes a component that can be easily assumed by those skilled in the art or a component that is substantially the same.

＜実施の形態＞
図１は、電動パワーステアリング装置の一般的な構成を示す図である。図１において、操向ハンドル１のコラム軸２は、減速ギア３、ユニバーサルジョイント４ａ，４ｂ、ピニオンラック機構５を経て操向車輪のタイロッド６に連結されている。コラム軸２には、操向ハンドル１の操舵トルクＴを検出するトルクセンサ１０が設けられており、操向ハンドル１の操舵力を補助する操舵補助モータ２０が、減速ギア３を介してコラム軸２に連結されている。ここで、操舵補助モータ２０としては、例えば、ブラシレスモータやブラシモータが用いられる。電動パワーステアリング装置を制御するコントロールユニット３０には、バッテリ１４から内蔵の電源リレー１３を経て電力が供給され、イグニションキー１１からイグニション信号が供給される。また、コントロールユニット３０は、トルクセンサ１０で検出された操舵トルクＴと車速センサ１２で検出された車速Ｖとに基づいて、操舵補助モータ２０の電流指令値を演算し、操舵補助モータ２０の電流検出値と電流指令値とに基づいて、操舵補助モータ２０の電流検出値が電流指令値に追従するように操舵補助モータ２０を駆動制御する。 <Embodiment>
FIG. 1 is a diagram illustrating a general configuration of an electric power steering apparatus. In FIG. 1, the column shaft 2 of the steering handle 1 is connected to a tie rod 6 of a steering wheel via a reduction gear 3, universal joints 4 a and 4 b, and a pinion rack mechanism 5. The column shaft 2 is provided with a torque sensor 10 that detects the steering torque T of the steering handle 1, and a steering assist motor 20 that assists the steering force of the steering handle 1 is connected to the column shaft via the reduction gear 3. 2 is connected. Here, as the steering assist motor 20, for example, a brushless motor or a brush motor is used. The control unit 30 that controls the electric power steering device is supplied with electric power from the battery 14 via the built-in power supply relay 13 and is supplied with an ignition signal from the ignition key 11. Further, the control unit 30 calculates a current command value for the steering assist motor 20 based on the steering torque T detected by the torque sensor 10 and the vehicle speed V detected by the vehicle speed sensor 12, and the current of the steering assist motor 20 is calculated. Based on the detected value and the current command value, the steering assist motor 20 is drive-controlled so that the current detected value of the steering assist motor 20 follows the current command value.

（コントロールユニット）
図２は、図１に示すコントロールユニット（制御装置）３０の詳細構成を示す図である。このコントロールユニット３０は、図２に示すように、ＭＣＵ（マイクロコントロールユニット）１００、プリドライバ回路１１０、モータ駆動回路（インバータ）１２０、モータリレー１８、電流検出回路１３０、および位置検出回路１４０を備えている。 (control unit)
FIG. 2 is a diagram showing a detailed configuration of the control unit (control device) 30 shown in FIG. As shown in FIG. 2, the control unit 30 includes an MCU (micro control unit) 100, a pre-driver circuit 110, a motor drive circuit (inverter) 120, a motor relay 18, a current detection circuit 130, and a position detection circuit 140. ing.

（コントロールユニット−ＭＣＵ）
ＭＣＵ１００は、メインＣＰＵ１０１ａ、サブＣＰＵ１０１ｂ、メイン用ＲＯＭ１０２ａ、サブ用ＲＯＭ１０２ｂ、ＲＡＭ１０３、ＥＥＰＲＯＭ（不揮発性メモリ）１０４、Ａ／Ｄ変換器１０５、インターフェース１０６、およびバス１０７を備えて構成される。なお、以下、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂの両者を総称して説明する場合にはＣＰＵ１０１と表記し、メイン用ＲＯＭ１０２ａおよびサブ用ＲＯＭ１０２ｂの両者を総称して説明する場合にはＲＯＭ１０２と表記する。 (Control unit-MCU)
The MCU 100 includes a main CPU 101a, a sub CPU 101b, a main ROM 102a, a sub ROM 102b, a RAM 103, an EEPROM (nonvolatile memory) 104, an A / D converter 105, an interface 106, and a bus 107. In the following description, both the main CPU 101a and the sub CPU 101b are collectively referred to as CPU 101, and the main ROM 102a and the sub ROM 102b are collectively referred to as ROM 102.

（コントロールユニット−ＭＣＵ−ＣＰＵ）
第１のＣＰＵであるメインＣＰＵ１０１ａは、電動パワーステアリング装置の制御を主として行うＣＰＵであり、メイン用ＲＯＭ１０２ａに格納された各種プログラムを実行することで動作する。一方、第２のＣＰＵであるサブＣＰＵ１０１ｂは、メインＣＰＵ１０１ａの監視を主として行うＣＰＵであり、サブ用ＲＯＭ１０２ｂに格納された各種プログラムを実行することで動作する。 (Control unit-MCU-CPU)
The main CPU 101a, which is the first CPU, is a CPU that mainly controls the electric power steering apparatus, and operates by executing various programs stored in the main ROM 102a. On the other hand, the sub CPU 101b, which is the second CPU, is a CPU that mainly monitors the main CPU 101a and operates by executing various programs stored in the sub ROM 102b.

なお、上記の説明では、メインＣＰＵ１０１ａは電動パワーステアリング装置の制御を主として行い、サブＣＰＵ１０１ｂはメインＣＰＵ１０１ａの監視を主として行うものとして説明したが、これに限定されるものではなく、例えば両者が同等の機能を有していてもよく、また、両者が相互の監視機能を有していてもよい。   In the above description, the main CPU 101a mainly performs control of the electric power steering device, and the sub CPU 101b mainly performs monitoring of the main CPU 101a. However, the present invention is not limited to this. It may have a function, and both may have a mutual monitoring function.

また、図２では、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂをそれぞれ搭載した２つのＣＰＵパッケージを具備する構成について示しているが、１つのＣＰＵパッケージ内に２つのＣＰＵコアが搭載されたマルチコアプロセッサを具備するような構成であってもよい。   Further, FIG. 2 shows a configuration including two CPU packages each including a main CPU 101a and a sub CPU 101b. However, a multi-core processor including two CPU cores mounted in one CPU package is provided. It may be a configuration.

また、図２では、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂによる２つのＣＰＵを備える構成について示しているが、３つ以上のＣＰＵを備えていてもよい。なお、この場合の実施態様については後述する。   Further, FIG. 2 shows a configuration including two CPUs, which are the main CPU 101a and the sub CPU 101b, but may include three or more CPUs. An embodiment in this case will be described later.

また、図２では、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂにそれぞれ対応させたメイン用ＲＯＭ１０２ａおよびサブ用ＲＯＭ１０２ｂを備える構成について示しているが、一つのＲＯＭ内の領域が、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂが使用する二つの領域に区分されているような構成であってもよい。   Further, FIG. 2 shows a configuration including a main ROM 102a and a sub ROM 102b corresponding to the main CPU 101a and the sub CPU 101b, respectively, but an area in one ROM includes two areas used by the main CPU 101a and the sub CPU 101b. It may be configured to be divided into regions.

（コントロールユニット−ＭＣＵ−ＲＯＭ）
ＲＯＭ１０２には、ＣＰＵ１０１が実行する各種プログラムが格納されている。なお、各種プログラムには、操舵補助モータ２０を制御するモータ制御処理（アシスト処理）を実行するためのモータ制御プログラム、ＥＥＰＲＯＭ１０４に格納された制御データのエラー検出・エラー訂正（誤り検出・誤り訂正）を行うエラー診断処理を実行するためのエラー診断プログラム、サブＣＰＵ１０１ｂがメインＣＰＵ１０１ａを監視するためのプログラム、タイマを用いたタスクのスケジュール管理等があり、これらのプログラムは、ＣＰＵ１０１ａおよびＣＰＵ１０１ｂの各機能に対応させてメイン用ＲＯＭ１０２ａおよびサブ用ＲＯＭ１０２ｂのそれぞれに格納されている。 (Control unit-MCU-ROM)
The ROM 102 stores various programs executed by the CPU 101. The various programs include a motor control program for executing motor control processing (assist processing) for controlling the steering assist motor 20, and error detection / error correction (error detection / error correction) of control data stored in the EEPROM 104. An error diagnosis program for executing error diagnosis processing, a program for the sub CPU 101b to monitor the main CPU 101a, a task schedule management using a timer, and the like. These programs are provided for each function of the CPU 101a and the CPU 101b. Correspondingly, they are stored in the main ROM 102a and the sub ROM 102b, respectively.

（コントロールユニット−ＭＣＵ−ＲＡＭ）
ＲＡＭ１０３は、ＣＰＵ１０１がプログラムを実行する場合にその作業領域として使用され、処理過程で必要とするデータや処理結果等が記憶される構成部である。 (Control unit-MCU-RAM)
The RAM 103 is used as a work area when the CPU 101 executes a program, and is a component that stores data necessary for the processing, processing results, and the like.

（コントロールユニット−ＭＣＵ−ＥＥＰＲＯＭ）
ＥＥＰＲＯＭ１０４は、電源遮断後においても記憶内容を保持可能な不揮発性メモリであり、電動パワーステアリング装置の制御等においてＣＰＵ１０１が使用する制御データやＥＥＰＲＯＭ１０４に格納される制御データのエラー発生回数等が格納される。なお、ここでは、不揮発性メモリとして、ＥＥＰＲＯＭを使用することとしたが、本発明はこれに限られるものではなく、ＦＬＡＳＨ−ＲＯＭ、ＳＤＲＡＭ等の他の不揮発性メモリを使用することにしてもよい。 (Control unit-MCU-EEPROM)
The EEPROM 104 is a non-volatile memory that can retain the stored contents even after the power is cut off, and stores the control data used by the CPU 101 in the control of the electric power steering device, the number of error occurrences of the control data stored in the EEPROM 104, and the like. The Here, the EEPROM is used as the nonvolatile memory. However, the present invention is not limited to this, and other nonvolatile memories such as a FLASH-ROM and an SDRAM may be used. .

（コントロールユニット−ＭＣＵ−Ａ／Ｄ変換器）
Ａ／Ｄ変換器１０５は、トルクセンサ１０からの操舵トルクＴ、電流検出回路１３０からの操舵補助モータ２０の電流検出値Ｉｍ、および位置検出回路１４０からのモータ回転角信号θ等を入力し、デジタル信号に変換する。インターフェース１０６は、車速センサ１２からの車速Ｖ（車速パルス）を、例えばＣＡＮ（Controller Area Network）通信を利用して受け取るための構成部である。 (Control unit-MCU-A / D converter)
The A / D converter 105 inputs the steering torque T from the torque sensor 10, the current detection value Im of the steering assist motor 20 from the current detection circuit 130, the motor rotation angle signal θ from the position detection circuit 140, and the like. Convert to digital signal. The interface 106 is a component for receiving the vehicle speed V (vehicle speed pulse) from the vehicle speed sensor 12 using, for example, CAN (Controller Area Network) communication.

（コントロールユニット−プリドライバ回路）
プリドライバ回路１１０は、ＭＣＵ１００から入力されるＵＶＷ各相のＰＷＭ制御信号を、各相正負の通電信号（Ｕp，Ｕn、Ｖp、Ｖn、Ｗp，Ｗn）に変換して、モータ駆動回路１２０に出力する。 (Control unit-Pre-driver circuit)
The pre-driver circuit 110 converts the PWM control signal for each phase of UVW input from the MCU 100 into positive and negative energization signals (Up, Un, Vp, Vn, Wp, Wn) for each phase and outputs them to the motor drive circuit 120. To do.

（コントロールユニット−モータ駆動回路）
モータ駆動回路１２０は、一対のＦＥＴスイッチング素子からなるブリッジ回路をＵ相用，Ｖ相用，Ｗ相用として３相分備えており、各ＦＥＴスイッチング素子には還流ダイオードが並列接続されている。このブリッジ回路には、バッテリ１４から電源リレー１３を介して直流電圧が印加される。各ＦＥＴスイッチング素子の制御端子（ゲート端子）には、プリドライバ回路１１０から通電信号が入力される。モータ駆動回路１２０に印加される直流電圧は、モータ駆動回路１２０内のＦＥＴスイッチング素子のスイッチング動作によって３相の交流電圧に変換され、それにより操舵補助モータ２０が駆動される。このブリッジ回路には、シャント抵抗Ｒ１，Ｒ２が接続されている。また、このシャント抵抗Ｒ１，Ｒ２に電流検出回路１３０が接続され、これによって、操舵補助モータ２０の電流検出値Ｉｍを検出するように構成されている。 (Control unit-motor drive circuit)
The motor drive circuit 120 includes a bridge circuit composed of a pair of FET switching elements for three phases for the U phase, the V phase, and the W phase, and a reflux diode is connected in parallel to each FET switching element. A DC voltage is applied to the bridge circuit from the battery 14 via the power relay 13. An energization signal is input from the pre-driver circuit 110 to the control terminal (gate terminal) of each FET switching element. The DC voltage applied to the motor drive circuit 120 is converted into a three-phase AC voltage by the switching operation of the FET switching element in the motor drive circuit 120, thereby driving the steering assist motor 20. Shunt resistors R1 and R2 are connected to this bridge circuit. Further, a current detection circuit 130 is connected to the shunt resistors R1 and R2, and thereby, a current detection value Im of the steering assist motor 20 is detected.

（コントロールユニット−位置検出回路）
位置検出回路１４０は、位置センサ２１に励磁電流を与えるとともに、位置センサ２１からの出力信号をモータ回転角信号θとして、Ａ／Ｄ変換器１０５に出力する。 (Control unit-position detection circuit)
The position detection circuit 140 supplies an excitation current to the position sensor 21 and outputs an output signal from the position sensor 21 to the A / D converter 105 as a motor rotation angle signal θ.

（コントロールユニットの動作）
つぎに、本実施の形態にかかる電動パワーステアリング装置の動作について図３〜図６の各図面を参照して説明する。 (Control unit operation)
Next, the operation of the electric power steering apparatus according to the present embodiment will be described with reference to FIGS.

（動作−通信処理シーケンス）
図３は、本実施の形態にかかる通信処理のシーケンスを示す図であり、より詳細には、メインＣＰＵ１０１ａとサブＣＰＵ１０１ｂとの間の通信の確立と、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂのプログラムチェックとを同時に行い、正常に通信が確立される場合の通信処理フローを示す図である。 (Operation-Communication processing sequence)
FIG. 3 is a diagram showing a sequence of communication processing according to the present embodiment. More specifically, establishment of communication between the main CPU 101a and the sub CPU 101b and program check of the main CPU 101a and the sub CPU 101b are performed simultaneously. It is a figure which shows and shows the communication processing flow when communication is normally established.

なお、図３のフローにおいて、ＲＯＭチェック生成コードとは、ＲＯＭ内に格納されたデータが正しいか否かを判定するために各ＣＰＵにおいて生成されるチェックコード（チェック値）である。ＲＯＭチェック生成コードとしては、例えばＳＵＭ演算値、パリティ演算値、ＣＲＣ演算値などを用いることができる。   In the flow of FIG. 3, the ROM check generation code is a check code (check value) generated in each CPU in order to determine whether or not the data stored in the ROM is correct. As the ROM check generation code, for example, a SUM calculation value, a parity calculation value, a CRC calculation value, or the like can be used.

ここで、ＳＵＭ演算値とは、例えばＲＯＭ内の全部または一部のデータを所定バイト単位または所定ビット単位で加算した加算値、あるいは当該加算値の所定ビットを抽出した抽出値等で与えられる。なお、上記において、ＲＯＭ内のデータの加算演算を行う代わりに、ＥＸＯＲ演算等を行ってもよい。また、パリティ演算値およびＣＲＣ演算値は、ＲＯＭデータにパリティビット、ＣＲＣビットなどが付加されたデータに対して、上記と同様な演算処理を行って算出し、あるいは抽出した値である。以下、これらのＳＵＭ演算値、パリティ演算値、ＣＲＣ演算値などを、ＲＯＭデータに基づいて算出されたチェックコードの意味で、「ＲＯＭチェック生成コード」として説明する。   Here, the SUM calculation value is given by, for example, an addition value obtained by adding all or part of data in the ROM in a predetermined byte unit or a predetermined bit unit, or an extracted value obtained by extracting a predetermined bit of the addition value. In the above, an EXOR operation or the like may be performed instead of the addition operation of data in the ROM. The parity calculation value and the CRC calculation value are values calculated or extracted by performing the same calculation process as described above on data in which parity bits, CRC bits, and the like are added to ROM data. Hereinafter, these SUM calculation value, parity calculation value, CRC calculation value, and the like will be described as “ROM check generation code” in the meaning of a check code calculated based on ROM data.

つぎに、図３に示した通信処理シーケンスについて説明する。なお、後述する図４〜図６のフローを含む各図の動作説明では、最初に、メインＣＰＵからサブＣＰＵに対して通信要求が発出される場合を一例として示しているが、最初に、サブＣＰＵからメインＣＰＵに対する通信要求が発出される場合であってもよいことは無論である。   Next, the communication processing sequence shown in FIG. 3 will be described. Note that in the operation description of each drawing including the flows of FIGS. 4 to 6 described later, a case where a communication request is first issued from the main CPU to the sub CPU is shown as an example. Of course, the CPU may issue a communication request to the main CPU.

図３において、
（１）まず、メインＣＰＵは、サブＣＰＵに対して通信要求を発出する（ステップＳ１１）。
（２）メインＣＰＵからの通信要求を受け、サブＣＰＵは、自身のＲＯＭ、すなわちＲＯＭ１０２ｂ内に格納されたＲＯＭデータに基づいて算出したＲＯＭチェック生成コード（サブ）をメインＣＰＵに送信する（ステップＳ１２）。
（３）メインＣＰＵは、受信したＲＯＭチェック生成コード（サブ）を正常値と照合し、当該照合結果が正常な場合、自身のＲＯＭ、すなわちメイン用ＲＯＭ１０２ａ内に格納されたＲＯＭデータに基づいて算出したＲＯＭチェック生成コード（メイン）をサブＣＰＵに送信する（ステップＳ１３）。
（４）照合結果が正常であることをメインＣＰＵおよびサブＣＰＵの両者が認識した段階で両者間の通信が確立する（ステップＳ１４）。なお、この「通信の確立」によってプログラムのチェックも同時に完了したことになる。一方、少なくとも１つの照合結果がＮＧであれば、プログラムのチェックのみならず、通信の確立も行われず、所定のエラールーチンに移行する。 In FIG.
(1) First, the main CPU issues a communication request to the sub CPU (step S11).
(2) Upon receiving a communication request from the main CPU, the sub CPU transmits a ROM check generation code (sub) calculated based on ROM data stored in its own ROM, that is, ROM 102b, to the main CPU (step S12). ).
(3) The main CPU collates the received ROM check generation code (sub) with a normal value, and when the collation result is normal, the main CPU calculates based on ROM data stored in its own ROM, that is, the main ROM 102a. The generated ROM check generation code (main) is transmitted to the sub CPU (step S13).
(4) At the stage where both the main CPU and the sub CPU recognize that the collation result is normal, communication between the two is established (step S14). Note that this “communication establishment” means that the program check has been completed at the same time. On the other hand, if at least one collation result is NG, not only the program is checked but also the communication is not established, and the routine proceeds to a predetermined error routine.

図４は、図３に示す通信処理シーケンスをフローチャートの形式で示した図であり、ＣＰＵ間通信の確立処理におけるメインルーチンを示している。図４において、まず、「ＲＯＭチェック生成コード（サブ）の受信／照合処理」として定義されたサブフローが実行される（ステップＳ２１）。このとき、ＲＯＭチェック生成コードの受信結果と、その照合結果の少なくとも一つが正常でなければ（ステップＳ２２，Ｎｏ）、ＣＰＵ間通信の確立は不可として処理される（ステップＳ２５）。一方、ＲＯＭチェック生成コードの受信結果と、その照合結果とが共に正常であれば（ステップＳ２２，Ｙｅｓ）、さらに「ＲＯＭチェック生成コード（メイン）の受信／照合処理」として定義されたサブフローが実行され（ステップＳ２３）、ステップＳ２２と同様に、ＲＯＭチェック生成コードの受信結果と、その照合結果の少なくとも一つが正常でなければ（ステップＳ２４，Ｎｏ）、ＣＰＵ間通信の確立は不可として処理され（ステップＳ２５）、両者とも正常であれば（ステップＳ２４，Ｙｅｓ）、両者間の通信は確立されたものとして処理される（ステップＳ２６）。   FIG. 4 is a diagram showing the communication processing sequence shown in FIG. 3 in the form of a flowchart, and shows a main routine in the establishment processing of inter-CPU communication. In FIG. 4, first, a subflow defined as "ROM check generation code (sub) reception / collation process" is executed (step S21). At this time, if at least one of the reception result of the ROM check generation code and the collation result is not normal (No at Step S22), the establishment of communication between CPUs is processed as impossible (Step S25). On the other hand, if the reception result of the ROM check generation code and the comparison result are both normal (step S22, Yes), the subflow defined as "ROM check generation code (main) reception / collation process" is executed. As in step S22, if at least one of the reception result of the ROM check generation code and the collation result is not normal (step S24, No), the establishment of inter-CPU communication is processed as impossible (step S23). If both are normal (step S24, Yes), the communication between the two is processed as established (step S26).

図５は、ＲＯＭチェック生成コード（サブ）の受信／照合処理を示すフローチャートであり、この処理は、図４のステップＳ２１として定義された処理に対応する。また、図６は、ＲＯＭチェック生成コード（メイン）の受信／照合処理を示すフローチャートであり、この処理は、図４のステップＳ２３として定義された処理に対応する。   FIG. 5 is a flowchart showing the process of receiving / verifying the ROM check generation code (sub), and this process corresponds to the process defined as step S21 in FIG. FIG. 6 is a flowchart showing the process of receiving / verifying the ROM check generation code (main), and this process corresponds to the process defined as step S23 in FIG.

まず、図５に示すサブフローでは、メインＣＰＵからサブＣＰＵに対して「ＲＯＭチェック生成コード（サブ）」の通信要求（送信要求）が発出され（ステップＳ３１）、要求を受けたサブＣＰＵにて「ＲＯＭチェック生成コード（サブ）」が算出される（ステップ３２）。算出された「ＲＯＭチェック生成コード（サブ）」はサブＣＰＵからメインＣＰＵに送信され（ステップＳ３３）、メインＣＰＵにて、当該データの受信処理および、当該データと予め算出されて保持されている正常値との照合処理が行われる（ステップＳ３４）。   First, in the sub-flow shown in FIG. 5, a communication request (transmission request) of “ROM check generation code (sub)” is issued from the main CPU to the sub CPU (step S31). ROM check generation code (sub) "is calculated (step 32). The calculated “ROM check generation code (sub)” is transmitted from the sub CPU to the main CPU (step S33), and the main CPU receives the data, and the normal is calculated and stored in advance with the data. A matching process with the value is performed (step S34).

また、図６に示すサブフローでは、メインＣＰＵからサブＣＰＵに対して送信された「ＲＯＭチェック生成コード（サブ）」に関する照合結果（ＯＫ）の結果に基づいて、サブＣＰＵからメインＣＰＵに対して「ＲＯＭチェック生成コード（メイン）」の通信要求（送信要求）が発出され（ステップＳ４１）、要求を受けたメインＣＰＵにて「ＲＯＭチェック生成コード（メイン）」が算出される（ステップ４２）。算出された「ＲＯＭチェック生成コード（メイン）」はメインＣＰＵからサブＣＰＵに送信され（ステップＳ４３）、サブＣＰＵにて、当該データの受信処理および、当該データと予め算出されて保持されている正常値との照合処理が行われる（ステップＳ４４）。   Further, in the sub-flow shown in FIG. 6, based on the collation result (OK) result regarding “ROM check generation code (sub)” transmitted from the main CPU to the sub CPU, A communication request (transmission request) for "ROM check generation code (main)" is issued (step S41), and the "ROM check generation code (main)" is calculated by the main CPU that has received the request (step 42). The calculated “ROM check generation code (main)” is transmitted from the main CPU to the sub CPU (step S43), and the sub CPU receives the data, and the normal is calculated and stored in advance with the data. A matching process with the value is performed (step S44).

以上が、メインＣＰＵ１０１ａとサブＣＰＵ１０１ｂとの間の通信の確立と、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂの動作チェックとを同時に行うこととした本実施の形態にかかる処理の内容である。   The above is the content of the processing according to the present embodiment in which the establishment of communication between the main CPU 101a and the sub CPU 101b and the operation check of the main CPU 101a and the sub CPU 101b are performed simultaneously.

なお、図４のステップＳ２１およびステップＳ２３における「ＲＯＭチェック生成コードの受信／照合処理」では、ＲＯＭチェックだけでなく、ソフトウェアのバージョンチェックを併せて行うことも可能である。ソフトウェアのバージョンチェックを行うことにより、正常なソフトウェアの組合せのときのみ、動作を許可するといった制御を行うことができる。   In the “ROM check generation code reception / collation process” in steps S21 and S23 of FIG. 4, not only the ROM check but also the software version check can be performed together. By performing software version check, it is possible to perform control such that the operation is permitted only when the software combination is normal.

ここで、ソフトウェアのバージョンチェックについて、若干の補正説明を行う。前述のように、ＣＰＵ１０１が実行する各種プログラムには、操舵補助モータを制御するモータ制御プログラム、制御データのエラー検出・エラー訂正を行うエラー診断プログラム、ＣＰＵを監視するための監視プログラムなどがある。これらのプログラムは、通常、電動パワーステアリング装置の供給者（サプライヤ）側で実装される。しかしながら、自動車メーカ側（例えばディーラ等）でプログラム（ソフトウェア）の書き換えが禁止されているわけではなく、また、将来において、例えばソフトウェアの不具合対策等で自動車メーカ側にプログラムの書き換えを許可するような態勢が採られる可能性も皆無ではない。このような場合に備え、ソフトウェアのバージョンチェックを行う機能を備えるとともに、当該バージョンチェックを通信の確立と同時に行うことは安全および機能の両面において好ましい実施態様である。   Here, a slight correction explanation will be given for the software version check. As described above, the various programs executed by the CPU 101 include a motor control program for controlling the steering assist motor, an error diagnosis program for detecting and correcting errors in control data, and a monitoring program for monitoring the CPU. These programs are usually installed on the supplier side of the electric power steering apparatus. However, the rewriting of the program (software) is not prohibited on the car manufacturer side (for example, a dealer), and in the future, the rewriting of the program is permitted to the car manufacturer side, for example, for measures against software malfunctions. There is no possibility that an attitude will be adopted. In such a case, it is a preferable embodiment in terms of both safety and function to have a function of performing a software version check and to perform the version check simultaneously with establishment of communication.

なお、上記処理フローでは、メインＣＰＵ１０１ａおよびサブＣＰＵ１０１ｂによる２つのＣＰＵによる処理シーケンスおよび処理フローついて説明したが、３つ以上のＣＰＵを備えている場合であっても適用可能である。例えば、３つ以上のＣＰＵの中から一つのＣＰＵを主ＣＰＵとして選択し、この主ＣＰＵとの間の通信が確立した場合に、全ＣＰＵ間の通信が確立されたものとすればよい。また、ＣＰＵの数が少ない場合などにおいては、全ての２者間における通信が確立された場合に、全ＣＰＵ間の通信が確立されたものとしてもよい。   In the above processing flow, the processing sequence and processing flow by two CPUs by the main CPU 101a and the sub CPU 101b have been described. However, the present invention can be applied even when three or more CPUs are provided. For example, when one CPU is selected as a main CPU from among three or more CPUs and communication with the main CPU is established, it is sufficient that communication between all CPUs is established. Further, when the number of CPUs is small, communication between all CPUs may be established when communication between all two parties is established.

以上説明したように、本実施の形態にかかる電動パワーステアリング装置によれば、複数のＣＰＵ間の通信を確立する際の送受信データとして、前記ＲＯＭに格納されたデータを用いて算出したＲＯＭチェック生成コードを用いるようにしているので、ＣＰＵ間通信の確立を短時間かつ少ないリソースで実行することが可能となる。その結果、ＣＰＵやメモリ等のリソースの使用率を効果的に削減することができ、リソースの使用に関する余裕度を効果的に向上させることができる電動パワーステアリング装置を実現することが可能となる。   As described above, according to the electric power steering apparatus according to the present embodiment, ROM check generation calculated using data stored in the ROM as transmission / reception data when establishing communication between a plurality of CPUs. Since the code is used, it is possible to establish communication between CPUs in a short time and with few resources. As a result, it is possible to effectively reduce the usage rate of resources such as the CPU and the memory, and to realize an electric power steering apparatus that can effectively improve the margin for resource usage.

また、本実施の形態にかかる電動パワーステアリング装置によれば、ＲＯＭチェック生成コードには、各ＣＰＵが使用するソフトウェアのバージョン情報が含まれるようにすることで、各ＣＰＵが使用するソフトウェアのバージョンチェックを通信の確立と同時に行うことが可能となる。   Further, according to the electric power steering apparatus according to the present embodiment, the ROM check generation code includes the version information of the software used by each CPU, so that the version check of the software used by each CPU is performed. Can be performed simultaneously with the establishment of communication.

以上のように、本発明にかかる電動パワーステアリング装置は、ＣＰＵ間通信の確立を短時間かつ少ないリソースで実行することができる発明として有用である。   As described above, the electric power steering apparatus according to the present invention is useful as an invention that can establish communication between CPUs in a short time and with few resources.

電動パワーステアリング装置の一般的な構成を示す図である。It is a figure which shows the general structure of an electric power steering apparatus. 図１に示すコントロールユニット（制御装置）の詳細構成を示す図である。It is a figure which shows the detailed structure of the control unit (control apparatus) shown in FIG. 本実施の形態にかかる通信処理のシーケンスを示す図である。It is a figure which shows the sequence of the communication process concerning this Embodiment. 図３に示す通信処理シーケンスをフローチャートの形式で示した図である。It is the figure which showed the communication processing sequence shown in FIG. 3 in the format of the flowchart. ＲＯＭチェック生成コード（サブ）の受信／照合処理を示すフローチャートである。It is a flowchart which shows the reception / collation process of ROM check production | generation code (sub). ＲＯＭチェック生成コード（メイン）の受信／照合処理を示すフローチャートである。It is a flowchart which shows the reception / collation process of ROM check production | generation code | symbol (main).

１ 操向ハンドル
２ コラム軸
３ 減速ギア
４ａ，４ｂ ユニバーサルジョイント
５ ピニオンラック機構
６ タイロッド
１０ トルクセンサ
１１ イグニションキー
１２ 車速センサ
１３ 電源リレー
１４ バッテリ
１８ モータリレー
２０ 操舵補助モータ
２１ 位置センサ
３０ コントロールユニット
１００ ＭＣＵ
１０１ ＣＰＵ
１０１ａ メインＣＰＵ
１０１ｂ サブＣＰＵ
１０２ ＲＯＭ
１０２ａ メイン用ＲＯＭ
１０２ｂ サブ用ＲＯＭ
１０３ ＲＡＭ
１０４ ＥＥＰＲＯＭ（不揮発性メモリ）
１０５ Ａ／Ｄ変換器
１０６ インターフェース
１０７ バス
１１０ プリドライバ回路
１２０ モータ駆動回路
１３０ 電流検出回路
１４０ 位置検出回路
Ｒ１，Ｒ２ シャント抵抗 DESCRIPTION OF SYMBOLS 1 Steering handle 2 Column shaft 3 Reduction gear 4a, 4b Universal joint 5 Pinion rack mechanism 6 Tie rod 10 Torque sensor 11 Ignition key 12 Vehicle speed sensor 13 Power supply relay 14 Battery 18 Motor relay 20 Steering auxiliary motor 21 Position sensor 30 Control unit 100 MCU
101 CPU
101a Main CPU
101b Sub CPU
102 ROM
102a Main ROM
102b ROM for sub
103 RAM
104 EEPROM (nonvolatile memory)
105 A / D converter 106 Interface 107 Bus 110 Pre-driver circuit 120 Motor drive circuit 130 Current detection circuit 140 Position detection circuit R1, R2 Shunt resistor

Claims (5)

操舵補助用の電動モータと、車両のステアリング系に発生する操舵トルクに基づいて演算した操舵補助指令に基づき前記電動モータを駆動制御して前記車両の操舵を補助する制御手段と、を備えた電動パワーステアリング装置において、
前記制御手段は、複数のＣＰＵと、該複数のＣＰＵの動作プログラムを格納する１以上のＲＯＭと、を有し、
前記複数のＣＰＵ間の通信を確立する際の送受信データとして、前記ＲＯＭに格納されたデータを用いて算出したＲＯＭチェック生成コードを用いることを特徴とする電動パワーステアリング装置。 An electric motor comprising: an electric motor for assisting steering; and control means for assisting steering of the vehicle by drivingly controlling the electric motor based on a steering assist command calculated based on a steering torque generated in a steering system of the vehicle. In the power steering device,
The control means includes a plurality of CPUs and one or more ROMs that store operation programs of the plurality of CPUs.
An electric power steering apparatus characterized in that a ROM check generation code calculated using data stored in the ROM is used as transmission / reception data when establishing communication between the plurality of CPUs. 前記各ＣＰＵによってそれぞれ算出されるＲＯＭチェック生成コードは、当該ＣＰＵに関係のあるデータが格納されたＲＯＭ内の全部または一部のデータを所定バイト単位または所定ビット単位で加算した加算値、または当該加算値の所定ビットを抽出した抽出値として算出されるＳＵＭ演算値であることを特徴とする請求項１に記載の電動パワーステアリング装置。   The ROM check generation code calculated by each CPU is an added value obtained by adding all or a part of data in a ROM storing data related to the CPU in a predetermined byte unit or a predetermined bit unit, or 2. The electric power steering apparatus according to claim 1, wherein the electric power steering apparatus is a SUM calculation value calculated as an extraction value obtained by extracting a predetermined bit of the addition value. 前記各ＣＰＵによってそれぞれ算出されるＲＯＭチェック生成コードは、当該ＣＰＵに関係のあるデータが格納されたＲＯＭ内の全部または一部のデータにパリティビットが付加されたデータを所定バイト単位または所定ビット単位で加算した加算値、または当該加算値の所定ビットを抽出した抽出値として算出されるパリティ演算値であることを特徴とする請求項１に記載の電動パワーステアリング装置。   The ROM check generation code calculated by each CPU is data in which parity bits are added to all or a part of data in a ROM in which data related to the CPU is stored. The electric power steering apparatus according to claim 1, wherein the electric power steering device is a parity operation value calculated as an addition value obtained by adding or an extraction value obtained by extracting a predetermined bit of the addition value. 前記各ＣＰＵによってそれぞれ算出されるＲＯＭチェック生成コードは、当該ＣＰＵに関係のあるデータが格納されたＲＯＭ内の全部または一部のデータにＣＲＣビットが付加されたデータを所定バイト単位または所定ビット単位で加算した加算値、または当該加算値の所定ビットを抽出した抽出値として算出されるＣＲＣ演算値であることを特徴とする請求項１に記載の電動パワーステアリング装置。   The ROM check generation code calculated by each CPU is data in which a CRC bit is added to all or a part of data in a ROM in which data related to the CPU is stored, in a predetermined byte unit or a predetermined bit unit. 2. The electric power steering apparatus according to claim 1, wherein the electric power steering apparatus is a CRC calculation value calculated as an addition value obtained by adding or an extraction value obtained by extracting a predetermined bit of the addition value. 前記ＲＯＭチェック生成コードには、前記各ＣＰＵが使用するソフトウェアのバージョン情報が含まれていることを特徴とする請求項１〜４の何れか１項に記載の電動パワーステアリング装置。   5. The electric power steering apparatus according to claim 1, wherein the ROM check generation code includes version information of software used by each of the CPUs.

Images