JP2010185944A

JP2010185944A - 液晶表示素子

Info

Publication number: JP2010185944A
Application number: JP2009028523A
Authority: JP
Inventors: Masakatsu Kitani; 正克木谷; Hideyuki Takahashi; 英幸高橋
Original assignee: Toshiba Mobile Display Co Ltd
Current assignee: Japan Display Central Inc
Priority date: 2009-02-10
Filing date: 2009-02-10
Publication date: 2010-08-26

Abstract

【課題】表示品位を向上した液晶パネルを提供する。
【解決手段】走査線22の走査方向の表示エリア17での最終行に隣接してダミー走査線22bを配置する。ダミー走査線22bと信号線24との交差位置にて表示エリア17外にダミー薄膜トランジスタ25bを配置する。ダミー薄膜トランジスタ25bに接続して表示エリア17外にダミー画素電極26bを配置する。垂直走査方向Ｖの表示エリア17での最終行の画素電極26aとダミー画素電極26bとの間でカップリング容量を形成し、最終行の画素電極26aとその１行前の画素電極26aとの電位変動量の差を抑制して、表示品位を向上できる。
【選択図】図１

Description

本発明は、いわゆる２Ｈ２Ｖ反転駆動方式の液晶表示素子に関する。

アクティブマトリクス型の液晶表示素子である液晶パネルに用いられる駆動方式、すなわち各信号線から各画素電極への映像信号の書き込み方式として、Ｖライン反転駆動方式、あるいはＨ／Ｖ反転駆動方式などがある。しかしながら、これらの駆動方式では、クロストーク、消費電力、市松画面表示時のフリッカなどの面で問題があり、これらの問題を解決する駆動方法として、いわゆる２Ｈ２Ｖ反転駆動方式が知られている。

この２Ｈ２Ｖ反転駆動方式の画素電位は、保持時に、自画素信号線の電位変動、隣接画素信号線の電位変動および下画素の電位変動により、これらの電位変動に対応した変動を受ける。この画素電位の電位変動量の差が大きいと、画素毎の電位の差が大きくなり、表示むらとなるため、電位変動量の差が０となることが望ましい。

表示画面が変わっても電位変動量の差の変動を低く抑えるためには、画素と、この画素に隣接する画素の信号線とのカップリング容量を抑制できればよく、したがって、シールド電極を隣接信号線側に配置することによって、上記カップリング容量を減少させ、良好な表示品質を得られる。

さらに、上下に隣接する画素間のカップリング容量を増加させることによって、電位変動量の差が自画素信号線の電位変動および隣接画素信号線の電位変動の影響を受けにくいようにすることができるので、画素電極に接続される薄膜トランジスタのソース電極配線の一部を、上側に隣接する画素電極側へと伸ばすことにより、上下に隣接する画素間のカップリング容量を形成する(例えば、特許文献１参照。)。

特開２００３−２１５５４０号公報

上述のように、シールド電極の配置によるカップリング容量の低減および上下に隣接する画素間のカップリング容量の増加により、上下に隣接する画素間の実効電位差を低減することが可能となる。

しかしながら、上記の構成では、画像表示に必要なだけの画素、具体的に、例えばＸＧＡ型のものでは垂直方向７６８ライン分の画素電極しか配置されない。そのため、表示エリア最終ライン画素の次段には画素電極が存在せず、表示エリア最終ライン画素においては、上下に隣接する画素間のカップリング容量を形成することができず、表示エリア最終行の画素電位と、１行前の画素電位との差が表示エリアの他の領域に比べ大きくなり、市松状のむらとして視認され表示品位を劣化させるという問題点を有している。

本発明は、このような点に鑑みなされたもので、表示品位を向上した液晶表示素子を提供することを目的とする。

本発明は、表示領域を備えた液晶表示素子であって、一方向に沿って互いに平行に配置された複数の走査線と、前記一方向と交差する他方向に沿って互いに平行に、かつ、前記各走査線と交差状に配置された複数の信号線と、これら走査線と信号線との交差位置にそれぞれ配置されこれら走査線および信号線とそれぞれ接続されるスイッチング素子と、前記一方向に隣接するものどうしで容量を形成するとともに、前記スイッチング素子のそれぞれにより駆動される画素電極と、これら画素電極に対して、前記信号線を介して映像信号を印加する信号線駆動手段と、前記各画素電極に対して前記一方向に隣接する前記画素電極に印加される映像信号の正負極性を互いに異ならせ、前記各画素電極に対して前記他方向に隣接する前記画素電極に印加される映像信号の正負極性を互いに異ならせ、かつ、前記各画素電極の前記一方向一側に隣接する前記画素電極と前記他方向一端に隣接する前記画素電極とに印加される映像信号の正負極性も互いに異ならせるように極性を制御する極性制御手段とを具備し、前記走査線は、前記一方向に沿う走査方向の前記表示領域での最終行に隣接しかつ前記表示領域外に位置するダミー走査線を備え、前記スイッチング素子は、前記ダミー走査線と前記信号線との交差位置に配置されたダミースイッチング素子を備え、前記画素電極は、前記ダミースイッチング素子に接続され前記表示領域外に配置されたダミー画素電極を備えているものである。

そして、走査線の走査方向の表示領域での最終行に隣接してダミー走査線を配置し、このダミー走査線と信号線との交差位置にて表示領域外にダミースイッチング素子を配置し、かつ、ダミースイッチング素子に接続して表示領域外にダミー画素電極を配置する。

本発明によれば、走査方向の表示領域での最終行の画素電極とダミー画素電極との間で容量を形成し、最終行の画素電極とその１行前の画素電極との電位変動量の差を抑制して、表示品位を向上できる。

本発明の一実施の形態の液晶表示素子の図３のＡ部を拡大して示す平面図である。同上液晶表示素子の一画素の等価回路図である。同上液晶表示素子を示す平面図である。同上液晶表示素子の画素の動作の一例を示すタイミングチャートである。同上液晶表示素子の各画素での映像信号の極性を示し、(a)はｎフレームの模式図、(b)はｎ＋１フレームの模式図である。

以下、本発明の一実施の形態の液晶表示素子の構成を図１ないし図５を参照して説明する。

図３において、11は液晶表示素子としての液晶パネルであり、この液晶パネル11は、アクティブマトリクス型のものである。そして、この液晶パネル11は、アレイ基板12と、このアレイ基板12に所定の間隔をおいて対向配置された対向基板13と、これらアレイ基板12と対向基板13との間に介在された図示しない液晶層とを備え、アレイ基板12と対向基板13との周囲が、シール材15によって貼り合わせられている。そして、この液晶パネル11には、中央部に水平方向である水平走査方向Ｈおよび垂直方向である垂直走査方向Ｖを有する四角形状の表示領域である表示エリア17が形成されているとともに、この表示エリア17の周囲を囲む四角形枠状の非表示領域である額縁部18が形成されている。なお、表示エリア17の形状は、四角形状に限らず、円形状などであってもよい。

アレイ基板12は、絶縁性を有するアレイ基板本体としての透明基板であるガラス基板21の一主面上に、水平走査方向Ｈに沿って互いに平行に配置された複数のゲート線である走査線22と、この走査線22に平行に水平走査方向Ｈに沿って互いに平行に配置された補助容量線23と、垂直走査方向Ｖに沿って互いに平行に配置された複数の信号線24と、各走査線22と各信号線24とのそれぞれの交差位置に配置されたスイッチング素子としての薄膜トランジスタ(ＴＦＴ)25と、各薄膜トランジスタ25に対応して配置された複数の画素電極26とを備えている。また、このアレイ基板12には、画素電極26などを覆って、液晶の配向用の配向膜が配置されている。

走査線22は、額縁部18に配置された走査線駆動手段である走査線駆動回路31に両端部がそれぞれ接続され、これら走査線駆動回路31によって、駆動信号が供給される。また、走査線22には、図１に示すように、表示エリア17に配置され画像の表示に用いられる走査線22aと、表示エリア17の図３中の下端部、すなわち垂直走査方向Ｖの表示エリア17での最終行の後の位置にて額縁部18に重なって配置され画像の表示に寄与しないダミー走査線22bとがある。

また、補助容量線23は、額縁部18に配置された図示しない補助容量線駆動手段である補助容量線駆動回路に端部が接続され、この補助容量線駆動回路によりそれぞれ電圧が調整される。

信号線24は、額縁部18に配置された切換手段としての信号線切換回路34を介して、信号線駆動手段および極性制御手段としての信号線駆動回路35に接続されている。

信号線切換回路34は、信号線駆動回路35からの配線に接続されており、信号線駆動回路35によりデジタル信号からアナログ信号に変換されたアナログ映像信号がシリアル的に出力されてくる複数の出力端子と、信号線24のそれぞれの一端に設けられた入力端子と、出力端子に対していずれかの入力端子を切り換えて接続する複数のスイッチとをそれぞれ備えている。

信号線駆動回路35は、信号線24に正負の極性を定めて映像信号を出力するもので、アレイ基板12に設けられた図示しない外部接続端子に電気的に接続されるフレキシブル配線基板(ＦＰＣ)37上に実装されている。

フレキシブル配線基板37は、一方の側辺がアレイ基板12の一辺に異方性導電フィルム(ＡＣＦ)などを介して電気的に接続され、反対側の側辺が図示しない外部回路基板に異方性導電フィルムなどを介して電気的に接続されている。

信号線駆動回路35は、フレキシブル配線基板37を介して信号線切換回路34および外部回路基板に電気的に接続されている。

外部回路基板には、外部から入力される基準クロック信号およびデジタル方式の映像信号に基づいて、各種制御信号および制御信号に同期した映像信号を出力する制御ＩＣおよび電源回路などが実装されている。

また、薄膜トランジスタ25は、例えば多結晶シリコン膜(ｐ−Ｓｉ)を半導体層とする多結晶シリコンＴＦＴであり、ゲート電極が走査線22に接続され、ソース電極が信号線24に接続され、ドレイン電極が画素電極26に接続されて、走査線駆動回路31から走査線22を介してゲート電極に供給された走査信号によりオンオフされ、信号線駆動回路35から供給された映像信号を各画素電極26に書き込むように構成されている。

さらに、薄膜トランジスタ25は、表示エリア17に配置され画像の表示に用いられる薄膜トランジスタ25aと、表示エリア17の図３中の下端部、すなわち垂直走査方向Ｖの表示エリア17での最終行の後の位置にて額縁部18に重なって配置され画像の表示に寄与しないダミースイッチング素子としてのダミー薄膜トランジスタ25bとがある。

画素電極26は、例えばＩＴＯなどの透明導電部材により形成されており、平行な２本の信号線24，24と、これに直交する２本の補助容量線23，23とで囲まれるように配置され、隣接する２本の信号線のうちの一方の信号線24と、薄膜トランジスタ25を介して接続される。

また、画素電極26は、接続されている信号線24との間に、画素−自画素信号線カップリング容量Cp1(以下、単にカップリング容量Cp1という)を形成し、図１および図２中の右側に隣接する信号線24との間に、画素−隣接画素信号線カップリング容量Cp2(以下、単にカップリング容量Cp2という)を形成し、対向基板13との間に、液晶層によって液晶容量素子Clcを形成し、かつ、対向する補助容量線23との間に補助容量素子Csを形成している。さらに、この画素電極26は、薄膜トランジスタ25のソース電極配線39を垂直走査方向Ｖの前段、すなわち図１中の上側に隣接する画素電極26側へと延出することにより、この隣接する画素電極26との間に、静電容量である上下画素間カップリング容量Cp3(以下、単にかプリング容量Cp3という)を形成している。

そして、画素電極26と各信号線24，24とのそれぞれの間には、静電遮蔽性を有するシールド電極41が配置されている。このシールド電極41は、補助容量線23の一部を信号線24，24に沿って延出して形成される。また、補助容量線23に対しても、同様にシールド電極41が形成されている。

なお、シールド電極41は、画素電極26が薄膜トランジスタ25を介して接続された一方の信号線24と画素電極26との間、および、他方の信号線24と画素電極26との間の双方に形成してもよいし、いずれか一方についてのみ形成するようにしてもよい。

画素電極26は、表示エリア17に配置され画像の表示に用いられる、すなわち画素(副画素)Ｐをなす画素電極26aと、表示エリア17の図３中の下端部、すなわち垂直走査方向Ｖの表示エリア17での最終行の後の位置にて額縁部18に重なって配置され画像の表示に寄与しないダミー画素電極26bとがある。

また、対向基板13は、絶縁性を有する対向基板本体としての透明基板であるガラス基板45の一主面上に、カラーフィルタ層、ＩＴＯなどの透明導電部材により形成された対向電極47、および、液晶の配向用の配向膜などが積層されている。なお、カラーフィルタ層は、アレイ基板12側に設けてもよい。

液晶層は、基板12，13の配向膜間に介在されている。

シール材15は、例えば熱硬化性樹脂、あるいは光(紫外線)硬化性樹脂などであり、液晶層の周囲を封止している。

額縁部18は、シール材15の内側に沿って形成された図示しない遮光部である額縁ブラックマトリクスによって遮光されて形成されている。

次に、上記一実施の形態の駆動方法について説明する。

各信号線24の駆動方式、すなわち各信号線24から各画素電極26へのアナログ映像信号の書き込み方式について説明する。

この駆動方式は、信号線駆動回路35により、任意の画素電極26に隣接する水平走査方向Ｈの画素電極26に印加される映像信号の正負極性を互いに異ならせ、その任意の画素電極26に隣接する垂直走査方向Ｖの画素電極26に印加される映像信号の正負極性も互いに異ならせ、かつ、各画素電極26の水平走査方向Ｈ一側(左側)に隣接する画素電極26と垂直方向一端(下側)に隣接する画素電極26とに印加される映像信号の正負極性も互いに異ならせるように極性を制御する、いわゆる２Ｈ２Ｖ反転駆動方式である（図５(a)および図５(b)）。

２Ｈ２Ｖ反転駆動方式では、垂直走査方向Ｖにおける画素の極性は、２水平走査期間毎に正負が反転して、信号線24と画素電極26との間のカップリング容量に起因する画素電位変動がキャンセルされるので、縦クロストークの発生を防止することができる。また、１水平走査期間の１行中においても正極性の画素電極26と負極性の画素電極26との数が均等となって偏りがないので、横クロストークの発生も防止することができる。さらに、各フレームについて正極性の画素電極26と負極性の画素電極26との数が均等となって偏りがないので、フリッカが生じることもなく、良好な表示品位を得ることができる。また、垂直走査方向における映像信号の正負反転周期が２水平走査期間毎となるので、Ｈ／Ｖ反転駆動方式に比較して消費電力を抑えることができる。

そして、この２Ｈ２Ｖ反転駆動方式での画素電極26の保持時の電位変動について説明する。図４において、Vp1およびVp2は、垂直走査方向Ｖに隣接する画素電極26，26のそれぞれの電位を示し、Vsig.sは画素電極26に接続されている信号線24である自画素信号線の電位、Vsig.nは画素電極26と重なる他の信号線24である隣接画素信号線の電位を示し、Cp1，Cp2，Cp3，Clc，Csの各記号は、各容量Cp1，Cp2，Cp3，Clc，Csの容量値を示し、Csigは信号線24の全容量値、Vcomは対向電極47の電位、Vcsは補助容量線24の電位を示す。

画素電極26の電位は、自画素信号線の電位変動dVsig.s(以下、単に電位変動dVsig.sという)、隣接画素信号線の電位変動dVsig.n(以下、単に電位変動dVsig.nという)、垂直走査方向Ｖの後側の画素電極26の電位変動dVpixにより、それぞれ以下の式に示す電圧Vs、電圧Vn、電圧Vvの変動を受ける。

Vs＝Cp1／Cload×dVsig.s …(1)
Vn＝Cp2／Cload×dVsig.n …(2)
Vv＝Cp3／Cload×dVpix …(3)
ただし、Cload＝Cp1＋Cp2＋２×Cp3＋Clc＋Csである。

ここで、垂直走査方向Ｖの前後、すなわち図１および図３中の上下に隣接する画素電極26，26について、信号線24と画素電極26との間のカップリング容量に起因するそれぞれの電位変動量dVp1、dVp2は、図４から次のようになる。

dVp1＝−１／２×Vn−１／２×Vs＋Vv …(4)
dVp2＝１／２×Vn−１／２×Vs−Vv …(5)

したがって、画素電極26，26の電位変動量の差dVpは、上記式(1)ないし式(5)により、次のようになる。

dVp＝dVp2−dVp1＝Vn−２×Vv＝Cp2／Cload×dVsig.n−２×Cp3／Cload×dVpix …(6)

この電位変動量の差dVpの値が大きいと、図１および図３中の上下に隣接する画素電極26，26間の電位の差が大きくなり、表示むらの原因となる。このため、dVp＝０であることが望ましい。

ここで、表示画面が変化しても、すなわち電位変動dVsig.nが変化しても、電位変動量の差dVpの変動を抑制するためには、上記式(6)より、上記カップリング容量Cp2を低減できればよい。このため、信号線24に配置したシールド電極41に固定電位を与えることにより、いわゆるシールド効果を発生させ、カップリング容量Cp2を減少させることで、上記カップリング容量Cp2を減少させることができ、これによって、上記電位変動量の差dVpを低減でき、良好な表示品質を得ることができる。

さらに、上記式(6)より、上記カップリング容量Cp3を付加すると、隣接する信号線24の電位変動dVsig.nにより発生した電位差を電位変動dVpixで補正することにより上下に隣接する画素電極26，26の電位変動量の差dVpの絶対値を低減できる。このため、ソース電極配線39を上側の画素電極26へと延ばしてこの画素電極26との重なりの度合いを変えることにより、上下に隣接する画素電極26，26間にカップリング容量Cp3を形成する。

このとき、表示エリア17内にのみ画素電極26が配置されている従来の構成では、垂直走査方向Ｖの表示エリア17での最終行の画素電極26の次行に画素電極が存在せず、この最終行の画素電極26については、Cp3＝０となってしまい、表示エリア17での最終行の画素電極26と、その１行前の画素電極26との間での電位変動量の差dVpが表示エリア17の他の領域での隣接する画素電極26，26間での電位変動量の差dVpと比較して大きくなり、市松状のむらとして視認されるおそれがある。

そこで、本実施の形態では、走査線22の垂直走査方向Ｖの表示エリア17での最終行に隣接してダミー走査線22bを配置し、このダミー走査線22bと信号線24との交差位置にて表示エリア17外にダミー薄膜トランジスタ25bを配置し、かつ、ダミー薄膜トランジスタ25bに接続して表示エリア17外にダミー画素電極26bを配置することにより、垂直走査方向Ｖの表示エリア17での最終行の画素電極26aとダミー画素電極26bとの間で上記カップリング容量Cp3を形成し、垂直走査方向Ｖの表示エリア17での最終行の画素電極26aとその１行前の画素電極26aとの電位変動量の差を抑制して、表示エリア17の垂直走査方向Ｖの最終行での市松状のむらを軽減でき、良好な表示品位を得ることができる。

この結果、信号線24と画素電極26との間のカップリング容量に起因する画素電位変動について上下の画素電極26，26間でアンバランスが生じた場合でも、表示エリア17全体で上下の画素電極26，26の電位変動量の差dVpを低減でき、表示むらの発生を防止できる。

なお、上記一実施の形態において、ダミー画素電極26bは、上記カップリング容量Cp3を形成する目的で形成したものに過ぎないので、表示エリア17に位置し画像の表示に用いられる画素電極26aと必ずしも同一サイズに形成する必要はなく、額縁部18の大きさはできるだけ小さくした方が好ましいという観点から、垂直走査方向Ｖに縮小した形状としても問題ない。

11 液晶表示素子としての液晶パネル
17 表示領域である表示エリア
22 走査線
22b ダミー走査線
24 信号線
25 スイッチング素子としての薄膜トランジスタ
25b ダミースイッチング素子としてのダミー薄膜トランジスタ
26 画素電極
26b ダミー画素電極
35 信号線駆動手段および極性制御手段としての信号線駆動回路

Claims

表示領域を備えた液晶表示素子であって、
一方向に沿って互いに平行に配置された複数の走査線と、
前記一方向と交差する他方向に沿って互いに平行に、かつ、前記各走査線と交差状に配置された複数の信号線と、
これら走査線と信号線との交差位置にそれぞれ配置されこれら走査線および信号線とそれぞれ接続されるスイッチング素子と、
前記一方向に隣接するものどうしで容量を形成するとともに、前記スイッチング素子のそれぞれにより駆動される画素電極と、
これら画素電極に対して、前記信号線を介して映像信号を印加する信号線駆動手段と、
前記各画素電極に対して前記一方向に隣接する前記画素電極に印加される映像信号の正負極性を互いに異ならせ、前記各画素電極に対して前記他方向に隣接する前記画素電極に印加される映像信号の正負極性を互いに異ならせ、かつ、前記各画素電極の前記一方向一側に隣接する前記画素電極と前記他方向一端に隣接する前記画素電極とに印加される映像信号の正負極性も互いに異ならせるように極性を制御する極性制御手段とを具備し、
前記走査線は、前記一方向に沿う走査方向の前記表示領域での最終行に隣接しかつ前記表示領域外に位置するダミー走査線を備え、
前記スイッチング素子は、前記ダミー走査線と前記信号線との交差位置に配置されたダミースイッチング素子を備え、
前記画素電極は、前記ダミースイッチング素子に接続され前記表示領域外に配置されたダミー画素電極を備えている
ことを特徴とする液晶表示素子。