JP2010185790A

JP2010185790A - 試験装置および校正方法

Info

Publication number: JP2010185790A
Application number: JP2009030313A
Authority: JP
Inventors: Hirotetsu Nishimine; 弘哲西峯
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2009-02-12
Filing date: 2009-02-12
Publication date: 2010-08-26

Abstract

【課題】試験装置を簡易に校正する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、基準となる試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、被試験デバイスの代わりに搭載するデバイス搭載部と、校正用デバイスが搭載された状態で、基準ドライバ部が出力した論理信号を調整対象の応答信号取得部が取得した結果に基づき、調整対象の応答信号取得部が論理信号を取得するタイミングを調整する調整部と、を備える試験装置を提供する。
【選択図】図２

Description

本発明は、試験装置および校正方法に関する。

半導体装置等を試験する試験装置は、被試験デバイスに対して指定された波形の試験信号を指定されたタイミングに供給する。また、試験装置は、被試験デバイスから出力された応答信号の値を指定されたタイミングにおいて取得する。試験装置は、指定されたタイミングにおいて精度良く試験信号を供給および応答信号を取得することができるように、試験に先立って、出力タイミングおよび取得タイミングを校正する（特許文献１）。

特開２００３−４３１２４号公報

ところで、試験装置は、出力タイミングおよび取得タイミングを校正する場合、被試験デバイスに代えて、校正用ロボットがテストヘッド上に載置される。校正用ロボットは、試験装置の各端子を１ずつ順番に測定装置と機械的に接続して端子毎に校正を行う。

しかし、近年、試験装置は、多数のドライバおよびコンパレータを備える構成となっている。従って、このような校正方法では、校正に多大な時間を費やしてしまう。

また、被試験デバイスを試験する場合においては、被試験デバイスをテストヘッドに搬送するハンドラ装置が設けられる。従って、試験装置を校正する場合において、校正用ロボットとハンドラ装置との機械的干渉を回避するために、ハンドラ装置をどけなければならなかった。

上記課題を解決するために、本発明の第１の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、基準となる前記試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を前記複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と、前記校正用デバイスが搭載された状態で、前記基準ドライバ部が出力した前記論理信号を調整対象の前記応答信号取得部が取得した結果に基づき、調整対象の前記応答信号取得部が前記論理信号を取得するタイミングを調整する調整部と、を備える試験装置を提供する。

本発明の第２の態様においては、被試験デバイスを試験する試験装置であって、前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、２以上の前記試験信号出力部がそれぞれ出力した試験信号の論理値を取得して基準となる前記応答信号取得部へと出力する基準コンパレータ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と、前記校正用デバイスが搭載された状態で、調整対象の前記試験信号出力部から出力させた試験信号を前記基準コンパレータ部により取得した結果に基づき、調整対象の前記試験信号出力部から試験信号を出力するタイミングを調整する調整部と、を備える試験装置を提供する。

本発明の第３の態様においては、被試験デバイスを試験する試験装置を校正する校正方法であって、前記試験装置は、前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、基準となる前記試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を前記複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部とを備え、前記校正用デバイスが搭載された状態で、前記基準ドライバ部が出力した前記論理信号を調整対象の前記応答信号取得部が取得した結果に基づき、調整対象の前記応答信号取得部が前記論理信号を取得するタイミングを調整する校正方法を提供する。

本発明の第４の態様においては、被試験デバイスを試験する試験装置を校正する校正方法であって、前記試験装置は、前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、２以上の前記試験信号出力部がそれぞれ出力した試験信号の論理値を取得して基準となる前記応答信号取得部へと出力する基準コンパレータ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と、を備え、前記校正用デバイスが搭載された状態で、調整対象の前記試験信号出力部から出力させた試験信号を前記基準コンパレータ部により取得した結果に基づき、調整対象の前記試験信号出力部から試験信号を出力するタイミングを調整する校正方法を提供する。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

図１は、本実施形態に係る試験装置１０の構成を示す。図２は、試験装置１０の機能構成を示す。図３は、試験信号出力部３２および応答信号取得部３４の構成の一例を示す。図４は、校正用デバイス３００の構成を示す。図５は、本実施形態に係る試験装置１０の校正時における、処理フローを示す。図６は、図５の各ステップでの信号の出力タイミングおよび取得タイミングの一例を示す。図７は、本実施形態の第１変形例に係る校正用デバイス３００の構成を示す。図８は、本変形例に係る試験装置１０の複数の基準ドライバ部７０および複数の基準コンパレータ部７２を、タイミング調整する処理フローの一例を示す。図９は、本実施形態の第２変形例に係る試験装置１０の構成を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本実施形態に係る試験装置１０の構成を示す。試験装置１０は、被試験デバイス２００を試験する。試験装置１０は、本体部２０と、デバイス搭載部３０とを備える。本体部２０は、被試験デバイス２００に対して信号を供給および被試験デバイス２００から信号を取得する複数の試験モジュールを内部に有する。

デバイス搭載部３０は、被試験デバイス２００を試験する場合において、当該被試験デバイス２００を搭載する。デバイス搭載部３０は、本体部２０内の試験モジュールと被試験デバイス２００との間を接続する配線を有する。デバイス搭載部３０は、一例として、マザーボードおよびソケットボード等であってよい。

図２は、試験装置１０の機能構成を示す。デバイス搭載部３０は、当該試験装置１０を校正する場合において、校正用デバイス３００を被試験デバイス２００の代わりに搭載する。本体部２０は、複数の試験信号出力部３２と、複数の応答信号取得部３４と、電源部３６と、タイミング発生部３８と、パターン発生部４０と、比較部４２と、調整部４４とを有する。

複数の試験信号出力部３２は、被試験デバイス２００を試験するための試験信号をそれぞれ出力する。より詳しくは、複数の試験信号出力部３２のそれぞれは、指定された波形の試験信号を、与えられたタイミング信号により指定されたタイミングにおいて出力する。

複数の応答信号取得部３４は、試験信号に応じて被試験デバイス２００が出力する応答信号をそれぞれ取得する。より詳しくは、複数の応答信号取得部３４のそれぞれは、与えられたタイミング信号により指定されたタイミング（ストローブタイミング）において、応答信号の論理値を取得する。なお、一の試験信号出力部３２および一の応答信号取得部３４は、一例として、共通の端子を介して被試験デバイス２００と接続される。

電源部３６は、試験時において、被試験デバイス２００に供給する電源電圧を出力する。電源部３６は、校正時において、デバイス搭載部３０を介して校正用デバイス３００に電源電圧を供給する。また、電源部３６は、一例として、何れかの試験信号出力部３２に対して、試験信号の電圧レベルを定める駆動電圧として電源電圧を供給してもよい。また、電源部３６は、一例として、何れかの応答信号取得部３４に対して応答信号の論理値を決定するためのしきい値として電源電圧を供給してもよい。

タイミング発生部３８は、校正時において、論理信号を出力するタイミングおよび論理信号を取得するタイミングを指定するタイミング信号を発生する。タイミング発生部３８は、発生したタイミング信号をデバイス搭載部３０を介して校正用デバイス３００へ供給する。

タイミング発生部３８は、一例として、試験時において、被試験デバイス２００に試験信号を出力するタイミングを指定するタイミング信号を少なくとも1つの試験信号出力部３２に供給する。また、タイミング発生部３８は、一例として、試験時において、被試験デバイス２００が出力する応答信号を取得するタイミング（ストローブタイミング）を指定するタイミング信号を少なくとも1つの応答信号取得部３４に供給する。

パターン発生部４０は、校正時において、校正用デバイス３００および調整対象の試験信号出力部３２が出力する論理信号の論理パターンを発生する。さらに、パターン発生部４０は、校正用デバイス３００および調整対象の試験信号出力部３２が取得する論理信号の期待値を発生する。パターン発生部４０は、発生した論理パターンを校正用デバイス３００または調整対象の試験信号出力部３２へ供給する。または、パターン発生部４０は、発生した期待値を比較部４２へ供給する。

パターン発生部４０は、一例として、試験時において、被試験デバイス２００に出力する試験信号の論理を表す論理パターンを少なくとも１つの試験信号出力部３２に供給する。また、パターン発生部４０は、一例として、試験時において、被試験デバイス２００が出力する応答信号の期待値を発生する。

比較部４２は、校正時において、校正用デバイス３００が取得した論理信号の論理値と、パターン発生部４０により発生された期待値とが一致するか否かを比較する。または、比較部４２は、校正時において、調整対象の応答信号取得部３４が取得した論理信号の論理値と、パターン発生部４０により発生された期待値とが一致するか否かを比較する。比較部４２は、一例として、試験時において、少なくとも１つの応答信号取得部３４により取得された被試験デバイス２００の応答信号の論理値と、パターン発生部４０が発生した応答信号の期待値とが一致するか否かを比較する。

調整部４４は、校正時において、比較部４２による比較結果に基づいて、調整対象の試験信号出力部３２が試験信号を出力するタイミングを調整する。より詳しくは、調整部４４は、調整対象の試験信号出力部３２のピンから、指定された波形の試験信号が指定されたタイミングにおいて誤差無く出力されるように、調整対象の試験信号出力部３２に与えられるタイミング信号の遅延量を調整する。

また、調整部４４は、校正時において、比較部４２による比較結果に基づいて、調整対象の応答信号取得部３４が応答信号を取得するタイミング（ストローブタイミング）を調整する。より詳しくは、調整部４４は、調整対象の応答信号取得部３４のピンから応答信号の論理値が指定されたタイミングにおいて誤差無く取り込まれるように、調整対象の応答信号取得部３４に与えられるタイミング信号の遅延量を調整する。なお、調整部４４は、一例として、本体部２０内に備えられるいずれか１つの試験信号出力部３２を含んで実現される。

図３は、試験信号出力部３２および応答信号取得部３４の構成の一例を示す。試験信号出力部３２は、一例として、タイミング調整回路５２と、フリップフロップ回路５４と、ドライブ回路５６とを含む。

タイミング調整回路５２は、タイミング発生部３８から与えられたタイミング信号を遅延する。フリップフロップ回路５４は、パターン発生部４０により発生された論理パターンに応じた値を取得する。そして、フリップフロップ回路５４は、タイミング調整回路５２により遅延されたタイミング信号により指定されるタイミングにおいて、取得した値を出力する。ドライブ回路５６は、フリップフロップ回路５４から出力された信号を、試験信号としてデバイス搭載部３０へ供給する。

ここで、タイミング調整回路５２は、調整部４４により遅延量が調整される。タイミング調整回路５２の遅延量が変化すると、タイミング信号がフリップフロップ回路５４に与えられるタイミングが変化する。これにより、調整部４４は、試験信号出力部３２による試験信号の出力タイミングを調整することができる。また、ドライブ回路５６は、一例として、電源部３６から電源電圧が与えられ、与えられた電源電圧に応じて試験信号の電圧レベルを設定する。

応答信号取得部３４は、一例として、レベルコンパレータ回路６２と、タイミング調整回路６４と、タイミングコンパレータ回路６６とを含む。レベルコンパレータ回路６２は、デバイス搭載部３０から応答信号を受けて、応答信号の論理値を出力する。タイミング調整回路６４は、タイミング発生部３８から与えられたタイミング信号を遅延する。タイミングコンパレータ回路６６は、レベルコンパレータ回路６２により取得された論理値を、タイミング調整回路６４により遅延されたタイミング信号のタイミングにおいて取得する。タイミングコンパレータ回路６６は、取得した論理値を比較部４２へと出力する。

ここで、タイミング調整回路６４は、調整部４４により遅延量が調整される。タイミング調整回路６４の遅延量が変化すると、タイミング信号がタイミングコンパレータ回路６６に与えられるタイミングが変化する。これにより、調整部４４は、応答信号取得部３４による論理信号の取得タイミングを調整することができる。また、レベルコンパレータ回路６２は、一例として、電源部３６から電源電圧が与えられ、与えられた電源電圧に応じて応答信号の論理値を決定するためのしきい値を設定する。

図４は、校正用デバイス３００の構成を示す。校正用デバイス３００は、基準ドライバ部７０と、基準コンパレータ部７２と、外部接続スイッチ７４とを有する。

基準ドライバ部７０は、当該試験装置１０を校正する場合に、基準となる試験信号出力部３２が出力した試験信号の電圧レベルに応じた論理信号を、複数の応答信号取得部３４のそれぞれへと出力する。基準ドライバ部７０は、一例として、当該校正用デバイス３００の端子を介してタイミング発生部３８からタイミング信号を受け取って、受け取ったタイミング信号により指定されたタイミングにおいて論理信号を出力する。また、基準ドライバ部７０は、一例として、当該校正用デバイス３００の端子を介して電源部３６から電源電圧を受け取って、出力する論理信号の電圧レベルを設定する。

基準コンパレータ部７２は、２以上の試験信号出力部３２がそれぞれ出力した試験信号の論理値を取得する。基準コンパレータ部７２は、一例として、当該校正用デバイス３００の端子を介してタイミング発生部３８からタイミング信号を受け取って、受け取ったタイミング信号により指定されたタイミングにおいて試験信号を取得する。また、基準コンパレータ部７２は、一例として、当該校正用デバイス３００の端子を介して電源部３６から電源電圧を受け取って、受け取った試験信号の論理値を決定するためのしきい値を設定する。

このような基準ドライバ部７０は、一例として、図３に示した試験信号出力部３２と同様の構成である。また、基準コンパレータ部７２は、一例として、図３に示した応答信号取得部３４と同様の構成である。

さらに、基準ドライバ部７０の論理信号の出力端および基準コンパレータ部７２の試験信号の入力端は、接続されている。従って、基準コンパレータ部７２は、基準ドライバ部７０が出力した論理信号の論理値を取得することができる。

外部接続スイッチ７４は、基準ドライバ部７０および基準コンパレータ部７２を、いずれの応答信号取得部３４および試験信号出力部３２に接続するかを切り替える。外部接続スイッチ７４は、当該校正用デバイス３００の端子を介して比較部４２から信号を受け取って、受け取った信号に応じて接続を切り替える。

図５は、本実施形態に係る試験装置１０の校正時における、処理フローを示す。図６は、図５の各ステップでの信号の出力タイミングおよび取得タイミングの一例を示す。

まず、ステップＳ１０において、試験装置１０は、デバイス搭載部３０に校正用デバイス３００を搭載する。校正用デバイス３００は、一例として、ハンドラ装置によりデバイス搭載部３０へと搬送される。調整部４４は、校正用デバイス３００が搭載された状態で、以下のステップＳ１１からＳ１３の処理を実行する。

次に、ステップＳ１１において、調整部４４は、基準ドライバ部７０による論理信号の出力タイミングおよび基準コンパレータ部７２による論理信号の取得タイミングが一致するように、基準ドライバ部７０および基準コンパレータ部７２のタイミングを調整する。より詳しくは、調整部４４は、一例として、基準ドライバ部７０および基準コンパレータ部７２をいずれの試験信号出力部３２および応答信号取得部３４にも接続しないように、外部接続スイッチ７４を切り替える。

そして、調整部４４は、基準ドライバ部７０から出力させた論理信号を基準コンパレータ部７２により取得した結果に基づき、基準ドライバ部７０および基準コンパレータ部７２のタイミングを調整する。調整部４４は、一例として、基準ドライバ部７０および基準コンパレータ部７２に同一のタイミングを指定するタイミング信号を所定周期毎に与える。調整部４４は、基準ドライバ部７０に対して、タイミング信号により指定されたタイミングにおいて論理が変化する論理パターンを与えて、所定周期毎に繰り返して同一波形の論理信号を発生させる。さらに、調整部４４は、基準コンパレータ部７２に対して、タイミング信号により指定されたタイミングにおいて論理信号の値を取得させる。

そして、調整部４４は、図６の（Ａ）および（Ｂ）に示されるように、基準ドライバ部７０のタイミング調整回路５２の遅延量および基準コンパレータ部７２のタイミング調整回路６４の遅延量の少なくとも一方を所定周期毎に所定量単位で順次に変化させて、基準コンパレータ部７２による論理信号の取得タイミングを、論理値の変化点に一致するように調整する。これにより、調整部４４は、基準ドライバ部７０による論理信号の出力タイミングおよび基準コンパレータ部７２による論理信号の取得タイミングを一致させることができる。

次に、ステップＳ１２において、調整部４４は、試験装置１０内のそれぞれの試験信号出力部３２の試験信号の出力タイミングを調整する。より詳細には、調整部４４は、一例として、複数の試験信号出力部３２のそれぞれを順次に調整対象として選択して、調整対象の試験信号出力部３２を基準コンパレータ部７２に接続するように外部接続スイッチ７４を切り替える。

続いて、選択した調整対象の試験信号出力部３２について、調整部４４は、調整対象の試験信号出力部３２から出力させた試験信号を基準コンパレータ部７２により取得した結果に基づき、調整対象の試験信号出力部３２から試験信号を出力するタイミングを調整する。調整部４４は、一例として、ステップＳ１１と同様に、調整対象の試験信号出力部３２および基準コンパレータ部７２にタイミング信号および論理パターンを与える。

そして、調整部４４は、図６の（Ｃ）および（Ｅ）に示されるように、調整対象の試験信号出力部３２のタイミング調整回路５２の遅延量を所定周期毎に所定量単位で順次に変化させて、基準コンパレータ部７２による論理信号の取得タイミングを、論理値の変化点に一致するように調整する。これにより、調整部４４は、当該試験装置１０が備える複数の試験信号出力部３２のそれぞれの出力タイミングを、基準コンパレータ部７２の取得タイミングと一致させることができる。

次に、ステップＳ１３において、調整部４４は、試験装置１０内のそれぞれの応答信号取得部３４の応答信号の取得タイミングを調整する。より詳細には、調整部４４は、一例として、複数の応答信号取得部３４のそれぞれを順次に調整対象として選択して、調整対象の応答信号取得部３４を基準ドライバ部７０に接続するように外部接続スイッチ７４を切り替える。

続いて、選択した調整対象の応答信号取得部３４について、調整部４４は、基準ドライバ部７０が出力した論理信号を調整対象の応答信号取得部３４が取得した結果に基づき、調整対象の応答信号取得部３４が論理信号を取得するタイミングを調整する。調整部４４は、一例として、ステップＳ１１と同様に、基準ドライバ部７０および調整対象の応答信号取得部３４にタイミング信号および論理パターンを与える。

そして、調整部４４は、図６の（Ｄ）および（Ｆ）に示されるように、調整対象の応答信号取得部３４のタイミング調整回路６４の遅延量を所定周期毎に所定量単位で順次に変化させて、調整対象の応答信号取得部３４による論理信号の取得タイミングを、論理値の変化点に一致するように調整する。これにより、調整部４４は、当該試験装置１０が備える複数の応答信号取得部３４のそれぞれの取得タイミングを、基準ドライバ部７０の出力タイミングと一致させることができる。

以上の処理により、調整部４４は、当該試験装置１０が備える複数の試験信号出力部３２のそれぞれの出力タイミングおよび複数の応答信号取得部３４のそれぞれの取得タイミングを一致させることができる。

以上のように、試験装置１０によれば、デバイス搭載部３０に校正用デバイス３００を搭載することにより、複数の試験信号出力部３２および複数の応答信号取得部３４を一括して調整することができる。これにより、このような試験装置１０によれば、校正用ロボットを用いて試験装置の各端子を１ずつ順番に測定装置と機械的に接続しなくてよいので、短時間で校正を完了することができる。また、このような試験装置１０によれば、例えば、校正用デバイス３００を被試験デバイス２００と同様の大きさとすることができるので、校正用デバイス３００とハンドラ装置との機械的な干渉も生じず、校正時においてハンドラ装置をどけなくてもよい。

図７は、本実施形態の第１変形例に係る校正用デバイス３００の構成を示す。本変形例に係る試験装置１０は、図１から図６を参照して説明した試験装置１０と略同一の構成および機能を採るので、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る校正用デバイス３００は、複数の基準ドライバ部７０（７０−１、７０−２、…）と、複数の基準コンパレータ部７２（７２−１、７２−２）と、複数の外部接続スイッチ７４と、内部接続スイッチ８０とを有する。

本実施形態において、複数の基準ドライバ部７０のそれぞれは、複数の基準コンパレータ部７２のそれぞれに一対一で対応付けられている。対応付けられた基準ドライバ部７０の論理信号の出力端および基準コンパレータ部７２の試験信号の入力端は、接続されている。

また、本実施形態において、複数の外部接続スイッチ７４のそれぞれは、複数の基準ドライバ部７０のそれぞれに一対一で対応付けられている。複数の外部接続スイッチ７４のそれぞれは、対応する基準ドライバ部７０および基準コンパレータ部７２を、いずれの応答信号取得部３４および試験信号出力部３２に接続するかを切り替える。なお、複数の外部接続スイッチ７４のそれぞれは、一例として、互いに異なる試験信号出力部３２および応答信号取得部３４に、対応する基準ドライバ部７０および基準コンパレータ部７２を接続する。

内部接続スイッチ８０は、一の基準ドライバ部７０をいずれの基準コンパレータ部７２に接続するかを切り替える。さらに、内部接続スイッチ８０は、一の基準コンパレータ部７２を、いずれの基準ドライバ部７０に接続するかを切り替える。内部接続スイッチ８０は、当該校正用デバイス３００の端子を介して比較部４２から信号を受け取って、受け取った信号に応じて接続を切り替える。

図８は、本変形例に係る試験装置１０の複数の基準ドライバ部７０および複数の基準コンパレータ部７２を、タイミング調整する処理フローの一例を示す。調整部４４は、本変形例に係る校正用デバイス３００が搭載された状態で、以下のステップＳ２１からＳ２３の処理を実行する。

まず、ステップＳ２１において、調整部４４は、一の基準ドライバ部７０−１および一の基準コンパレータ部７２−１のタイミングを調整する。調整部４４は、一例として、図５のステップＳ１１と同様に、一の基準ドライバ部７０−１から出力させた論理信号を一の基準コンパレータ部７２−１により取得した結果に基づき、一の基準ドライバ部７０−１および一の基準コンパレータ部７２−１のタイミングを調整する。

次に、ステップＳ２２において、調整部４４は、一の基準ドライバ部７０−１以外の他の基準ドライバ部７０−２の論理信号の出力タイミングを調整する。調整部４４は、他の基準ドライバ部７０−２を１ずつ順次に選択して一の基準コンパレータ部７２−１に接続するように内部接続スイッチ８０を切り替える。そして、調整部４４は、図５のステップＳ１２と同様に、選択した他の基準ドライバ部７０−２から出力させた論理信号を一の基準コンパレータ部７２−１により取得した結果に基づき、選択した他の基準ドライバ部７０−２から論理信号を出力するタイミングを調整する。

次に、ステップＳ２３において、調整部４４は、一の基準コンパレータ部７２−１以外の他の基準コンパレータ部７２−２の論理信号の取得タイミングを調整する。調整部４４は、他の基準コンパレータ部７２−２を１ずつ順次に選択して一の基準ドライバ部７０−１に接続するように内部接続スイッチ８０を切り替える。そして、調整部４４は、図５のステップＳ１３と同様に、一の基準ドライバ部７０−１が出力した論理信号を選択した他の基準コンパレータ部７２−２が取得した結果に基づき、選択した他の基準コンパレータ部７２−２が論理信号を取得するタイミングを調整する。

以上の処理により、調整部４４は、変形例に係る校正用デバイス３００の複数の基準ドライバ部７０の出力タイミングのそれぞれおよび複数の基準コンパレータ部７２の取得タイミングのそれぞれを一致させることができる。

そして、調整部４４は、複数の調整対象の試験信号出力部３２を選択して、選択した複数の調整対象の試験信号出力部３２のそれぞれから出力された試験信号を、複数の基準コンパレータ部７２のそれぞれに取得させて、複数の調整対象の試験信号出力部３２が試験信号を出力するタイミングを並行して調整する。また、調整部４４は、複数の調整対象の応答信号取得部３４を選択して、複数の基準ドライバ部７０のそれぞれから出力させた論理信号を選択した複数の調整対象の応答信号取得部３４のそれぞれに取得させて、複数の調整対象の応答信号取得部３４が論理信号を取得するタイミングを並行して調整する。これにより本変形例に係る試験装置１０によれば、より短時間で校正を完了することができる。

図９は、本実施形態の第２変形例に係る試験装置１０の構成を示す。本変形例に係る試験装置１０は、図１から図８を参照して説明した試験装置１０と略同一の構成および機能を採るので、略同一の構成および機能の部材に同一の符号を付け、以下相違点を除き説明を省略する。

本変形例に係る試験装置１０は、ハンドラ装置８２と、制御部８４とを更に備える。ハンドラ装置８２は、試験時において、被試験デバイス２００をデバイス搭載部３０へと搬送して、デバイス搭載部３０上に搭載する。また、ハンドラ装置８２は、校正において、被試験デバイス２００に代えて校正用デバイス３００をデバイス搭載部３０へと搬送して、デバイス搭載部３０上に搭載する。

制御部８４は、本体部２０およびハンドラ装置８２を制御する。制御部８４は、一例として、校正時において、ハンドラ装置８２に対して、被試験デバイス２００に代えて校正用デバイス３００を搬送して搭載させる制御を行う。

さらに、制御部８４は、基準ドライバ部７０が出力した論理信号を応答信号取得部３４が取得できない場合に、外部のハンドラ装置８２を制御して、校正用デバイス３００をデバイス搭載部３０に搭載し直させる。これにより、本変形例に係る試験装置１０によれば、校正用デバイス３００による接続不良による校正処理の失敗を無くすことができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

１０試験装置、２０本体部、３０デバイス搭載部、３２試験信号出力部、３４応答信号取得部、３６電源部、３８タイミング発生部、４０パターン発生部、４２比較部、４４調整部、５２タイミング調整回路、５４フリップフロップ回路、５６ドライブ回路、６２レベルコンパレータ回路、６４タイミング調整回路、６６タイミングコンパレータ回路、７０基準ドライバ部、７２基準コンパレータ部、７４外部接続スイッチ、８０内部接続スイッチ、８２ハンドラ装置、８４制御部、２００被試験デバイス、３００校正用デバイス

Claims

被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、
試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、
当該試験装置を校正する場合に、基準となる前記試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を前記複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と、
前記校正用デバイスが搭載された状態で、前記基準ドライバ部が出力した前記論理信号を調整対象の前記応答信号取得部が取得した結果に基づき、調整対象の前記応答信号取得部が前記論理信号を取得するタイミングを調整する調整部と、
を備える試験装置。
前記校正用デバイスは、２以上の前記試験信号出力部がそれぞれ出力した試験信号の論理値を取得する基準コンパレータ部を更に備え、
前記調整部は、前記校正用デバイスが搭載された状態で、調整対象の前記試験信号出力部から出力させた試験信号を前記基準コンパレータ部により取得した結果に基づき、調整対象の前記試験信号出力部から試験信号を出力するタイミングを更に調整する
請求項１に記載の試験装置。
前記被試験デバイスに試験信号を出力するタイミングを指定するタイミング信号を少なくとも1つの前記試験信号出力部に供給するタイミング発生部を更に備え、
前記基準ドライバ部は、前記校正用デバイスの端子を介して前記タイミング信号を受け取って、前記タイミング信号により指定されたタイミングにおいて前記論理信号を出力し、
前記基準コンパレータ部は、前記校正用デバイスの端子を介して前記タイミング信号を受け取って、前記タイミング信号により指定されたタイミングにおいて前記試験信号を取得する、
請求項２に記載の試験装置。
前記被試験デバイスに供給する電源電圧を出力する電源部を更に備え、
前記基準ドライバ部は、前記校正用デバイスの端子を介して前記電源部から前記電源電圧を受け取って、出力する論理信号の電圧レベルを設定し、
前記基準コンパレータ部は、前記校正用デバイスの端子を介して前記電源部から前記電源電圧を受け取って、受け取った試験信号の論理値を決定するためのしきい値を設定する
請求項２または3に記載の試験装置。
前記校正用デバイスは、前記基準ドライバ部および前記基準コンパレータ部を、いずれの前記応答信号取得部および前記試験信号出力部に接続するかを切り替える外部接続スイッチを更に備え、
前記調整部は、前記基準ドライバ部および前記基準コンパレータ部をいずれの前記応答信号取得部および前記試験信号出力部に接続するかを指定する信号を、少なくとも１つの前記試験信号出力部から前記外部接続スイッチへと供給する
請求項２から４のいずれかに記載の試験装置。
前記校正用デバイスは、
複数の前記基準ドライバ部および複数の前記基準コンパレータ部と、
一の前記基準ドライバ部をいずれの前記基準コンパレータ部に接続するかを切り替える内部接続スイッチと、
を備え、
前記調整部は、前記校正用デバイスが搭載された状態で、前記一の基準ドライバ部を、それぞれの前記基準コンパレータ部に接続させて前記一の基準ドライバ部から出力した信号を接続先の前記基準コンパレータ部が取得した結果に基づき、前記複数の基準コンパレータ部が試験信号を取得するタイミングを更に調整する
請求項２から５のいずれかに記載の試験装置。
前記基準ドライバ部が出力した論理信号を前記応答信号取得部が取得できない場合に、外部のハンドラ装置を制御して、前記校正用デバイスを前記デバイス搭載部に搭載し直させる制御部を更に備える請求項１から６のいずれかに記載の試験装置。
被試験デバイスを試験する試験装置であって、
前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、
試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、
当該試験装置を校正する場合に、２以上の前記試験信号出力部がそれぞれ出力した試験信号の論理値を取得して基準となる前記応答信号取得部へと出力する基準コンパレータ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と、
前記校正用デバイスが搭載された状態で、調整対象の前記試験信号出力部から出力させた試験信号を前記基準コンパレータ部により取得した結果に基づき、調整対象の前記試験信号出力部から試験信号を出力するタイミングを調整する調整部と、
を備える試験装置。
被試験デバイスを試験する試験装置を校正する校正方法であって、
前記試験装置は、
前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、
試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、
当該試験装置を校正する場合に、基準となる前記試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を前記複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と
を備え、
前記校正用デバイスが搭載された状態で、前記基準ドライバ部が出力した前記論理信号を調整対象の前記応答信号取得部が取得した結果に基づき、調整対象の前記応答信号取得部が前記論理信号を取得するタイミングを調整する
校正方法。
被試験デバイスを試験する試験装置を校正する校正方法であって、
前記試験装置は、
前記被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、
試験信号に応じて前記被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、
当該試験装置を校正する場合に、２以上の前記試験信号出力部がそれぞれ出力した試験信号の論理値を取得して基準となる前記応答信号取得部へと出力する基準コンパレータ部を備える校正用デバイスを、前記被試験デバイスの代わりに搭載するデバイス搭載部と、
を備え、
前記校正用デバイスが搭載された状態で、調整対象の前記試験信号出力部から出力させた試験信号を前記基準コンパレータ部により取得した結果に基づき、調整対象の前記試験信号出力部から試験信号を出力するタイミングを調整する
校正方法。