JP2010178273A - Receiving apparatus and receiving method - Google Patents

Receiving apparatus and receiving method Download PDF

Info

Publication number
JP2010178273A
JP2010178273A JP2009021462A JP2009021462A JP2010178273A JP 2010178273 A JP2010178273 A JP 2010178273A JP 2009021462 A JP2009021462 A JP 2009021462A JP 2009021462 A JP2009021462 A JP 2009021462A JP 2010178273 A JP2010178273 A JP 2010178273A
Authority
JP
Japan
Prior art keywords
unit
signal
block
replica
propagation path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009021462A
Other languages
Japanese (ja)
Inventor
Toshiyuki Shisawa
寿之 示沢
Takashi Yoshimoto
貴司 吉本
Ryota Yamada
良太 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009021462A priority Critical patent/JP2010178273A/en
Publication of JP2010178273A publication Critical patent/JP2010178273A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Noise Elimination (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a receiving apparatus and method in which precision of propagation path estimation is improved by decreasing computational complexity in demodulating a signal such as a pilot signal received from a transmitting apparatus and improving immunity to inter-symbol interference, inter-carrier interference, and multi-code interference. <P>SOLUTION: A receiving apparatus includes: a replica signal creating section for creating a replica signal which is the replica of a signal transmitted by a transmitting apparatus, on the basis of a received signal; a received signal dividing section for dividing the received signal into a plurality of blocks while using the replica signal created by the replica signal creating section; a propagation path estimation section for estimating the propagation path of a signal for each block divided by the received signal dividing section; a combining section for combining signals in each block using information in which the propagation path is estimated by the propagation path estimation section; a demodulation section for demodulating the signal combined by the combining section; and a decoding section for decoding the signal demodulated by the demodulator. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、受信装置及び受信方法、特に、送信装置が送信する信号を受信する受信装置及び受信方法に関する。   The present invention relates to a receiving apparatus and a receiving method, and more particularly to a receiving apparatus and a receiving method for receiving a signal transmitted by a transmitting apparatus.

マルチキャリア伝送を用いる方法として、OFDM(Orthogonal Frequency Division Multiplexing:直交周波数分割多重)、OFDMA(Orthogonal Frequency Division Multiple Access:直交周波数分割多元接続)、MC−CDM(Multi Carrier−Code Division Multiplexing:マルチキャリア符号分割多重)などが知られている。これらのマルチキャリア伝送では、マルチキャリアシンボル(OFDMではOFDMシンボル)に対して、所定長のガードインターバル(GI:Guard Interval)やサイクリックプレフィックス(CP:Cyclic Prefix)区間を、無線送信装置において付加することによって、無線受信装置におけるマルチパス干渉の影響を低減している。
マルチパスフェージングなどの伝搬路の状況によって、無線送信装置が無線受信装置に送信した信号の振幅や位相が変動する。よって、無線受信装置では、その変動を補償する必要がある。そのために、無線送信装置と無線受信装置との間で既知の信号をパイロット信号として、送信信号の一部に挿入することで、無線受信装置は伝搬路を推定している。この伝搬路推定は、高精度で行うことが望ましい。
As a method using multi-carrier transmission, OFDM (Orthogonal Frequency Division Multiplexing), OFDMA (Orthogonal Frequency Division Multiple Access: Multiple C-Multi Code), MC-CDM (Division multiplexing) is known. In these multicarrier transmissions, a predetermined length guard interval (GI: Guard Interval) or cyclic prefix (CP: Cyclic Prefix) section is added to the multicarrier symbol (OFDM symbol in OFDM) in the radio transmission apparatus. As a result, the influence of multipath interference in the wireless receiver is reduced.
The amplitude and phase of the signal transmitted from the wireless transmission device to the wireless reception device vary depending on the state of the propagation path such as multipath fading. Therefore, the wireless receiver needs to compensate for the fluctuation. For this purpose, the wireless reception device estimates the propagation path by inserting a known signal between the wireless transmission device and the wireless reception device as a pilot signal into a part of the transmission signal. This propagation path estimation is desirably performed with high accuracy.

図21は、従来のOFDM伝送方式におけるパイロット信号の挿入方法の一例を説明する図である。図21において、横軸は時間を示しており、縦軸は周波数を示している。ここでは、簡略化して示す1フレームにつき、時間軸方向に12個のOFDMシンボルが配置されている。また、周波数軸方向に8個のサブキャリアが配置されている。図21において、丸印で示したリソースエレメントa1と同じ右斜め斜線のハッチングを付したリソースエレメントには、パイロット信号が配置されている。また、丸印で示したリソースエレメントa2と同じ左斜め斜線のハッチングを付したリソースエレメントには、情報データ信号が配置されている。   FIG. 21 is a diagram for explaining an example of a pilot signal insertion method in the conventional OFDM transmission scheme. In FIG. 21, the horizontal axis indicates time, and the vertical axis indicates frequency. Here, twelve OFDM symbols are arranged in the time axis direction for one frame shown in a simplified manner. Also, eight subcarriers are arranged in the frequency axis direction. In FIG. 21, pilot signals are arranged in resource elements that are hatched with the same diagonal diagonal right as the resource element a1 indicated by a circle. In addition, an information data signal is arranged in a resource element that is hatched with the same diagonal left diagonal as the resource element a2 indicated by a circle.

図21では、6つのOFDMシンボル毎に、周波数軸方向に並んだ全てのサブキャリアに対して、パイロットシンボルが配置されている。この方法を用いれば、パイロット信号を挿入した時点での全てのサブキャリアにおける伝搬路変動を、無線受信装置で推定することができる。
なお、広帯域の周波数を用いて伝送を行う場合や、移動局である無線受信装置が高速で移動する際に、基地局である無線送信装置と通信を行う場合は、送信信号の振幅と位相の変動を周波数軸方向および時間軸方向に追従する必要がある。その時間変動と周波数変動を推定する方法として、周波数軸方向および時間軸方向に対して、パイロット信号をスキャッタード(Scattered、散乱、散在)に配置する方法が知られている。
In FIG. 21, pilot symbols are arranged for all subcarriers arranged in the frequency axis direction every six OFDM symbols. If this method is used, propagation path fluctuations in all subcarriers at the time when the pilot signal is inserted can be estimated by the radio reception apparatus.
When transmitting using a wideband frequency, or when communicating with a wireless transmission device that is a base station when a wireless reception device that is a mobile station moves at high speed, the amplitude and phase of the transmission signal It is necessary to follow the fluctuation in the frequency axis direction and the time axis direction. As a method for estimating the time variation and the frequency variation, a method is known in which pilot signals are arranged in a scattered manner with respect to the frequency axis direction and the time axis direction.

図22は、従来のOFDM伝送方式におけるパイロット信号の挿入方法の他の一例を説明する図である。図22において、横軸は時間を示している。また、縦軸は周波数を示している。ここでは、簡略化して示す1フレームにつき、時間軸方向に12個のOFDMシンボルが配置されている。また、周波数方向に8個のサブキャリアが配置されている。図22において、丸印で示したリソースエレメントb1と同じ右斜め斜線のハッチングを付したリソースエレメントには、パイロット信号が配置されている。また、丸印で示したリソースエレメントb2と同じ左斜め斜線のハッチングを付したリソースエレメントには、情報データ信号が配置されている。   FIG. 22 is a diagram for explaining another example of a pilot signal insertion method in the conventional OFDM transmission scheme. In FIG. 22, the horizontal axis represents time. The vertical axis indicates the frequency. Here, twelve OFDM symbols are arranged in the time axis direction for one frame shown in a simplified manner. Also, eight subcarriers are arranged in the frequency direction. In FIG. 22, pilot signals are arranged in resource elements that are hatched with the same diagonal diagonal right as the resource element b1 indicated by a circle. In addition, information data signals are arranged in the resource elements that are hatched with the same diagonal left diagonal as the resource element b2 indicated by a circle.

周波数軸方向に並んだ8個のサブキャリアと、時間軸方向に並んだ12個のOFDMシンボルによって、フレームが構成される。そのフレームにおいて、4個おきのサブキャリアおよび2個おきのOFDMシンボルにパイロット信号が配置されている。パイロット信号が含まれるOFDMシンボル毎に、そのパイロット信号は周波数軸方向に移動(シフト)している。この方法を用いることにより、振幅と位相の時間変動と周波数変動に追従することができる。   A frame is composed of 8 subcarriers arranged in the frequency axis direction and 12 OFDM symbols arranged in the time axis direction. In the frame, pilot signals are arranged on every fourth subcarrier and every second OFDM symbol. For each OFDM symbol including the pilot signal, the pilot signal moves (shifts) in the frequency axis direction. By using this method, it is possible to follow time variation and frequency variation in amplitude and phase.

しかしながら、マルチキャリア伝送を用いて通信する場合において、ガードインターバル(GI)の区間よりも長い時間差で、複数の到来波を無線受信装置が受信した場合に、前のシンボルが高速フーリエ変換(FFT:Fast Fourier Transform)の処理を行う区間に入り込むことになる。これにより、シンボル間干渉(ISI:Inter Symbol Interference)が生じる。また、ガードインターバル(GI)の区間よりも長い時間差で、複数の到来波を無線受信装置が受信した場合に、高速フーリエ変換の処理を行う区間に、シンボルの切れ目、つまり信号の不連続区間が入ることになる。これにより、キャリア間干渉(ICI:Inter Carrier Interference)が生じる。   However, in the case of communication using multicarrier transmission, when a wireless reception apparatus receives a plurality of incoming waves with a time difference longer than a guard interval (GI), the previous symbol is converted into a fast Fourier transform (FFT: (Fast Fourier Transform) processing is entered. This causes intersymbol interference (ISI: Inter Symbol Interference). In addition, when the wireless reception apparatus receives a plurality of incoming waves with a time difference longer than the guard interval (GI) section, symbol breaks, that is, signal discontinuous sections are included in the section in which fast Fourier transform processing is performed. Will enter. This causes intercarrier interference (ICI: Inter Carrier Interference).

図23は、マルチパス環境下において、無線送信装置から無線受信装置に到達する信号を示す図である。図23において、横軸は時間を示している。信号s1〜s4は、4つのマルチパスを経由して、無線送信装置から無線受信装置に到達した信号を示している。各信号s1〜s4の先頭には、信号の後半部分を複製(コピー)したガードインターバル(GI)が付加されている。より具体的には、信号s1の先頭部分には、ガードインターバルg1が付加されている。また、信号s2の先頭部分には、ガードインターバルg2が付加されている。また、信号s3の先頭部分には、ガードインターバルg3が付加されている。また、信号s4の先頭部分には、ガードインターバルg4が付加されている。
信号s1は、直達波(先行波)を示している。また、信号s2は、信号s1に対して、ガードインターバル(GI)よりも短い遅延t1が生じた遅延波を示している。また、信号s3、s4は、信号s1に対して、ガードインターバル(GI)よりも長い遅延t2、t3がそれぞれ生じた遅延波を示している。なお、信号s1〜s4を、それぞれ到来波とも称する。
信号s3、s4の前にある領域R1、R2は、所望する信号の先頭部分が、所望する信号の高速フーリエ変換(FFT)の処理を行う区間に入った領域を示している。区間t4は、所望する信号の高速フーリエ変換(FFT)の処理を行う区間を示している。領域R1、R2が、シンボル間干渉(ISI)の成分となる。シンボル間干渉(ISI)の成分は、干渉成分であるので、無線受信装置での復調時の特性劣化の原因となる。また、信号s3、s4では、区間t4にシンボルの切れ目が入ることになり、これがキャリア間干渉(ICI)の原因となる。
FIG. 23 is a diagram illustrating a signal arriving from the wireless transmission device to the wireless reception device in a multipath environment. In FIG. 23, the horizontal axis indicates time. Signals s1 to s4 indicate signals that have reached the wireless reception device from the wireless transmission device via four multipaths. A guard interval (GI) obtained by duplicating (copying) the latter half of the signal is added to the head of each signal s1 to s4. More specifically, a guard interval g1 is added to the head portion of the signal s1. Further, a guard interval g2 is added to the head portion of the signal s2. A guard interval g3 is added to the head portion of the signal s3. A guard interval g4 is added to the head portion of the signal s4.
The signal s1 indicates a direct wave (preceding wave). Further, the signal s2 indicates a delayed wave in which a delay t1 shorter than the guard interval (GI) is generated with respect to the signal s1. Signals s3 and s4 indicate delayed waves in which delays t2 and t3 longer than the guard interval (GI) are generated with respect to the signal s1, respectively. The signals s1 to s4 are also referred to as incoming waves.
Regions R1 and R2 in front of the signals s3 and s4 indicate regions where the head portion of the desired signal has entered an interval for performing fast Fourier transform (FFT) processing of the desired signal. A section t4 indicates a section in which fast Fourier transform (FFT) processing of a desired signal is performed. Regions R1 and R2 are components of intersymbol interference (ISI). Since the component of intersymbol interference (ISI) is an interference component, it causes characteristic deterioration during demodulation in the radio reception apparatus. In addition, in the signals s3 and s4, a symbol break occurs in the interval t4, which causes inter-carrier interference (ICI).

図24(a)は、サブキャリア間が直交している場合の一例を示す図である。図24(b)は、キャリア間干渉(ICI)によってサブキャリア間で干渉が生じる場合の一例を示す図である。図24(a)、図24(b)は、無線送信装置と無線受信装置との間で、マルチキャリア方式を用いて信号を送受信する場合のサブキャリアの一例を示している。
図24(a)では、サブキャリア間が直交しており、キャリア間干渉(ICI)が生じないため、サブキャリア間で干渉が生じない。図24(b)は、キャリア間干渉(ICI)によって、サブキャリア間で干渉が生じている場合を示している。
ガードインターバル(GI)を超える到来波が存在しない場合には、図24(a)のように、点線で示した周波数f0では、ある一つのサブキャリア成分のみが含まれ、他のサブキャリア成分は含まれない。このような状態は、サブキャリア間の直交性が保たれている状態である。通常のマルチキャリア通信では、サブキャリア間の直交性が保たれた信号を、無線受信装置が復調する。
これに対して、ガードインターバル(GI)の長さを超える遅延が生じた到来波を無線受信装置が受信した場合には、図24(b)のように、点線部分の周波数f0では、所望のサブキャリア成分以外にも隣接するサブキャリアの成分が含まれ、干渉が生じている。この状態は、サブキャリア間の直交性が保たれていない状態である。キャリア間干渉(ICI)の成分は、無線受信装置における受信特性の劣化の原因となる。
FIG. 24A is a diagram illustrating an example when subcarriers are orthogonal to each other. FIG.24 (b) is a figure which shows an example in case interference arises between subcarriers by intercarrier interference (ICI). FIG. 24A and FIG. 24B illustrate an example of subcarriers when signals are transmitted and received using a multicarrier scheme between a wireless transmission device and a wireless reception device.
In FIG. 24A, since the subcarriers are orthogonal to each other and no intercarrier interference (ICI) occurs, no interference occurs between the subcarriers. FIG. 24B shows a case where interference occurs between subcarriers due to intercarrier interference (ICI).
When there is no incoming wave exceeding the guard interval (GI), only one subcarrier component is included in the frequency f0 indicated by the dotted line as shown in FIG. Not included. Such a state is a state in which the orthogonality between the subcarriers is maintained. In normal multicarrier communication, a radio receiver demodulates a signal in which orthogonality between subcarriers is maintained.
On the other hand, when the wireless reception device receives an incoming wave with a delay exceeding the length of the guard interval (GI), a desired frequency f0 is indicated by a dotted line as shown in FIG. In addition to the subcarrier component, adjacent subcarrier components are included, causing interference. This state is a state in which the orthogonality between subcarriers is not maintained. The component of inter-carrier interference (ICI) causes deterioration of reception characteristics in the radio reception apparatus.

ガードインターバル(GI)を超える到来波が存在する場合において、シンボル間干渉(ISI)やキャリア間干渉(ICI)による受信特性の劣化を改善するための方法が、特許文献1に開示されている。この特許文献1では、無線受信装置は復調処理を一度行った後、MAP(Maximum a posteriori Probability:最大事後確率)復号器の出力である誤り訂正結果を利用し、シンボル間干渉(ISI)の成分やキャリア間干渉(ICI)の成分を含む所望以外のサブキャリアの複製信号(レプリカ信号)を作成する。そして、無線受信装置は、作成したレプリカ信号を受信信号から除去した信号に対して、復調処理を再度行うことにより、シンボル間干渉(ISI)やキャリア間干渉(ICI)によって、受信特性が低下することを防いでいる。   Patent Document 1 discloses a method for improving deterioration of reception characteristics due to intersymbol interference (ISI) or intercarrier interference (ICI) when there is an incoming wave exceeding the guard interval (GI). In Patent Document 1, the radio receiving apparatus performs demodulation processing once, and then uses an error correction result that is an output of a MAP (Maximum a posteriori Probability) decoder to generate an intersymbol interference (ISI) component. And a replica signal (replica signal) of an undesired subcarrier including an inter-carrier interference (ICI) component. Then, the radio reception apparatus performs demodulation processing again on the signal obtained by removing the created replica signal from the reception signal, thereby reducing reception characteristics due to intersymbol interference (ISI) and intercarrier interference (ICI). It prevents that.

一方、マルチキャリア伝送方式と、CDM(Code Division Multiplexing:符号分割多重)方式やCDMA(Code Division Multiple Access符号分割多元接続)方式を組み合わせた方式として、MC−CDM(Multi Carrier−Code Division Multiplexing:マルチキャリア符号分割多重)方式や、MC−CDMA(Multi Carrier−Code Division Multiple Access:マルチキャリア符号分割多元接続)が知られている。   Meanwhile, MC-CDM (Multi Carrier-Code Multiplexing Multiplexing Multiplexing) is a combination of the multicarrier transmission method and the Code Division Multiplexing (CDM) method and the Code Division Multiple Access Code Division Multiple Access (CDMA) method. A carrier code division multiplexing (MC) scheme and MC-CDMA (Multi Carrier-Code Division Multiple Access) are known.

図25(a)は、MC−CDM方式で用いられるサブキャリアの一例を示す図である。図25(b)は、図25(a)に示した各サブキャリアに対応する直交符号を示す図である。図25(a)において、横軸は周波数を示している。図25(a)では、周波数軸上に8個のサブキャリアが配置されている。また、図25(b)は、図25(a)に示す各サブキャリアに対応する直交符号C8,1、C8,2、C8,7を示している。ここでは、C8,1=(1,1,1,1,1,1,1,1)、C8,2=(1,1,1,1,−1,−1,−1,−1)、C8,7=(1,−1,−1,1,1,−1,−1,1)である。無線送信装置において、無線受信装置に送信するデータに対して、この3種類の直交符号を掛けることにより、3つのデータ系列を同一時間及び同一周波数を用いて、多重して送信することができる。これが、MC−CDM方式の特徴の一つである。
なお、3種類の直交符号C8,1、C8,2、C8,7は、それぞれ周期が8であり、一周期の間で加算を行うことにより直交符号間でデータの分離を行う。なお、図25(a)中のSFfreqは、直交符号の周期を示している。
FIG. 25A is a diagram illustrating an example of subcarriers used in the MC-CDM scheme. FIG.25 (b) is a figure which shows the orthogonal code corresponding to each subcarrier shown to Fig.25 (a). In FIG. 25A, the horizontal axis indicates the frequency. In FIG. 25A, eight subcarriers are arranged on the frequency axis. FIG. 25B shows orthogonal codes C 8,1 , C 8,2 , C 8,7 corresponding to the subcarriers shown in FIG. Here, C 8,1 = (1,1,1,1,1,1,1,1), C 8,2 = (1,1,1,1, -1, -1, -1, - 1), C 8,7 = (1 , -1, -1,1,1, -1, a -1). In the wireless transmission device, by multiplying the data to be transmitted to the wireless reception device by these three types of orthogonal codes, it is possible to multiplex and transmit the three data series using the same time and the same frequency. This is one of the features of the MC-CDM system.
Note that the three types of orthogonal codes C 8,1 , C 8,2 , C 8,7 each have a period of 8, and data is separated between orthogonal codes by performing addition during one period. Note that SF freq in FIG. 25A indicates the period of the orthogonal code.

図26(a)は、MC−CDM方式で用いられるサブキャリアの一例を示す図である。図26(b)は、図26(a)に示した各サブキャリアに対応する符号を示す図である。図26(a)において、横軸は周波数を示している。
無線送信装置が送信するMC−CDM方式の信号は、空中を伝搬して、無線受信装置で受信される。図26(b)は、このMC−CDM方式の信号に対して用いられる符号C’8,1、C’8,2、C’8,7を示している。
FIG. 26A is a diagram illustrating an example of subcarriers used in the MC-CDM scheme. FIG.26 (b) is a figure which shows the code | symbol corresponding to each subcarrier shown to Fig.26 (a). In FIG. 26A, the horizontal axis indicates the frequency.
The MC-CDM signal transmitted by the wireless transmission device propagates through the air and is received by the wireless reception device. FIG. 26B shows codes C ′ 8,1 , C ′ 8,2 and C ′ 8,7 used for the MC-CDM system signal.

図26(a)及び図26(b)では、符号C’8,1、C’8,2、C’8,7の周期中において、周波数変動が小さい場合を示している。具体的には、図26(a)では、周期SFfreq中の周波数変動が、3dB以下である。無線受信装置は、符号C8,1=[1,1,1,1,1,1,1,1]を用いて、符号C’8,1、C’8,2、C’8,7を逆拡散(despreading)する。つまり、符号C8,1と、符号C’8,1、C’8,2、C’8,7との内積をとる。周期SFfreq内で内積を計算した場合、符号C’8,1では4であるのに対して、符号C’8,2と符号C’8,7ではともに0となる。この様な状況を、符号間の直交性が保たれているという。 26 (a) and 26 (b) show a case where the frequency variation is small during the periods of the symbols C ′ 8,1 , C ′ 8,2 , C ′ 8,7 . Specifically, in FIG. 26A, the frequency fluctuation during the period SF freq is 3 dB or less. The wireless reception device uses the code C 8,1 = [1,1,1,1,1,1,1,1] to code C ′ 8,1 , C ′ 8,2 , C ′ 8,7. Is despread. That is, the inner product of the code C 8,1 and the codes C ′ 8,1 , C ′ 8,2 , C ′ 8,7 is taken. When the inner product is calculated within the period SF freq , it is 4 for the code C ′ 8,1 , whereas it is 0 for the code C ′ 8,2 and the code C ′ 8,7 . Such a situation is said to maintain the orthogonality between codes.

図27(a)は、MC−CDM方式で用いられるサブキャリアの他の一例を示す図である。図27(b)は、図27(a)に示した各サブキャリアに対応する符号を示す図である。図27(a)において、横軸は周波数を示している。
無線送信装置が送信するMC−CDM方式の信号は、空中を伝搬して、無線受信装置で受信される。図27(b)は、このMC−CDM方式の信号に対して用いられる符号C’’8,1、C’’8,2、C’’8,7について示している。
図27(a)では、符号の周期SFfreq中で周波数変動が存在する。具体的には、図27(a)では、周期SFfreq中の周波数変動が6dBである。この場合、符号C8,1=[1,1,1,1,1,1,1,1]で逆拡散した場合、符号C’’8,1では5となり、符号C’’8,2では3となり、符号C’’8,7では0となる。つまり、符号C’’8,1と符号C’’8,2の間で干渉成分が存在し、符号間の直交性が保たれていない。このように、伝搬路の周波数変動が早い、つまり、周波数方向に大きく変動する場合には、MC−CDM方式においては、コード間干渉(Multi Code Interference)が生じる。このコード間干渉が、無線受信装置における受信特性の劣化の原因となる。
FIG. 27A is a diagram illustrating another example of subcarriers used in the MC-CDM scheme. FIG.27 (b) is a figure which shows the code | symbol corresponding to each subcarrier shown to Fig.27 (a). In FIG. 27A, the horizontal axis indicates the frequency.
The MC-CDM signal transmitted by the wireless transmission device propagates through the air and is received by the wireless reception device. FIG. 27B shows codes C ″ 8,1 , C ″ 8,2 , C ″ 8,7 used for the MC-CDM signal.
In FIG. 27A, there is a frequency variation in the code period SF freq . Specifically, in FIG. 27A, the frequency variation in the period SF freq is 6 dB. In this case, when the code C 8,1 = [1,1,1,1,1,1,1,1,1] is despread, the code C ″ 8,1 becomes 5 and the code C ″ 8,2 Becomes 3, and becomes 0 when the code C ″ 8,7 . That is, an interference component exists between the code C ″ 8,1 and the code C ″ 8,2 , and the orthogonality between the codes is not maintained. Thus, when the frequency variation of the propagation path is fast, that is, when the channel fluctuates greatly in the frequency direction, inter-code interference (Multi Code Interference) occurs in the MC-CDM system. This inter-code interference causes the reception characteristics of the radio reception apparatus to deteriorate.

また、特許文献2には、符号間の直交性の崩れによる無線受信装置での受信特性の劣化を改善する方法が記載されている。この特許文献2では、下りリンクと上りリンクの双方において、MC−CDM通信時のコード多重によって生じるコード間干渉を取り除いている。そして、誤り訂正後または逆拡散後のデータを用いて、所望コード以外の信号を除去することにより、無線受信装置における受信特性の改善を図っている。   Patent Document 2 describes a method for improving the deterioration of reception characteristics in a wireless reception device due to the loss of orthogonality between codes. In Patent Document 2, inter-code interference caused by code multiplexing during MC-CDM communication is eliminated in both downlink and uplink. Then, by using the data after error correction or despreading, signals other than the desired code are removed to improve the reception characteristics in the radio reception apparatus.

特開2004−221702号公報JP 2004-211702 A 特開2005−198223号公報JP 2005-198223 A

しかしながら、従来技術では、サブキャリア数の多いマルチキャリア信号やMC−CDM信号を、無線受信装置で復調する際の演算量が増加する。また、MC−CDMの通信方式を用いてコード間干渉を取り除く際に、コード多重数分だけ演算量が増加する。   However, in the prior art, the amount of calculation when demodulating a multicarrier signal or MC-CDM signal having a large number of subcarriers by a radio reception apparatus increases. In addition, when the inter-code interference is removed using the MC-CDM communication method, the amount of calculation increases by the number of multiplexed codes.

このため、従来技術では、無線送信装置から受信するパイロット信号などの信号を復調する際の演算量が増加し、シンボル間干渉やキャリア間干渉やコード間干渉に対する耐性が低下し、無線受信装置における伝搬路推定の精度が悪化するという問題があった。   For this reason, in the prior art, the amount of computation when demodulating a signal such as a pilot signal received from the wireless transmission device is increased, and resistance to inter-symbol interference, inter-carrier interference, and inter-code interference is reduced. There was a problem that the accuracy of propagation path estimation deteriorated.

本発明は、上記事情に鑑みてなされたものであり、その目的は、送信装置から受信するパイロット信号などの信号を復調する際の演算量を減少させ、シンボル間干渉やキャリア間干渉やコード間干渉に対する耐性を高め、伝搬路推定の精度を向上させることができる受信装置及び受信方法を提供することにある。   The present invention has been made in view of the above circumstances, and an object of the present invention is to reduce the amount of calculation when demodulating a signal such as a pilot signal received from a transmission apparatus, and to reduce inter-symbol interference, inter-carrier interference, and inter-code interference. An object of the present invention is to provide a receiving apparatus and a receiving method capable of improving resistance to interference and improving the accuracy of channel estimation.

(1) 本発明は、上記課題を解決するためになされたもので、本発明の一態様による受信装置は、送信装置が送信した信号のレプリカであるレプリカ信号を、受信した信号に基づいて作成するレプリカ信号作成部と、前記レプリカ信号作成部が作成したレプリカ信号を用いて、前記受信した信号を複数のブロックに分割する受信信号分割部と、前記受信信号分割部が分割したブロック毎の信号の伝搬路を推定する伝搬路推定部と、前記伝搬路推定部が伝搬路を推定した情報を用いて、ブロック毎の信号を合成する合成部と、前記合成部が合成した信号を復調する復調部と、前記復調部が復調した信号を復号する復号部と、を備える。 (1) The present invention has been made to solve the above problems, and a receiving device according to one aspect of the present invention creates a replica signal that is a replica of a signal transmitted by a transmitting device, based on the received signal. A replica signal creating unit, a received signal dividing unit that divides the received signal into a plurality of blocks using the replica signal created by the replica signal creating unit, and a signal for each block divided by the received signal dividing unit A propagation path estimation unit for estimating a propagation path, a synthesis unit for synthesizing signals for each block using the information estimated by the propagation path estimation unit, and a demodulation for demodulating the signal synthesized by the synthesis unit And a decoding unit for decoding the signal demodulated by the demodulation unit.

(2) また、本発明の一態様による受信装置の前記レプリカ信号作成部は、前記復号部が復号した信号を、前記レプリカ信号として、繰返し処理を行う。 (2) In addition, the replica signal generation unit of the receiving device according to an aspect of the present invention performs iterative processing using the signal decoded by the decoding unit as the replica signal.

(3) また、本発明の一態様による受信装置の前記伝搬路推定部は、チャネルインパルス応答推定値を推定し、前記受信信号分割部は、前記チャネルインパルス応答推定値と、前記レプリカ信号作成部が作成した前記レプリカ信号とに基づいて、各時間帯の到来波のレプリカを生成する到来波レプリカ生成部と、前記受信した受信信号から前記到来波レプリカ生成部が生成した各時間帯の到来波のレプリカを減算する減算部とを備える。 (3) In addition, the propagation path estimation unit of the reception device according to one aspect of the present invention estimates a channel impulse response estimation value, and the reception signal division unit includes the channel impulse response estimation value and the replica signal generation unit. An incoming wave replica generation unit that generates a replica of an incoming wave in each time zone based on the replica signal generated by the incoming signal, and an incoming wave in each time zone generated by the incoming wave replica generation unit from the received received signal And a subtracting unit for subtracting the replicas.

(4) また、本発明の一態様による受信装置の前記受信信号分割部は、前記繰返し処理において、前回推定されたチャネルインパルス応答推定値に基づいて前記受信信号を分割する。 (4) In addition, the reception signal dividing unit of the reception device according to one aspect of the present invention divides the reception signal based on a channel impulse response estimated value estimated last time in the iterative processing.

(5) また、本発明の一態様による受信装置の前記合成部は、前記繰返し処理において、前記伝搬路推定部が伝搬路を直前に推定した最新の情報を用いて、ブロック毎の信号を合成する。 (5) In addition, the combining unit of the receiving device according to an aspect of the present invention combines the signals for each block using the latest information that the propagation path estimation unit estimated immediately before the propagation path in the iterative processing. To do.

(6) また、本発明の一態様による受信装置は、拡散符号によって拡散処理された信号を逆拡散処理する逆拡散部を備える。 (6) A receiving apparatus according to an aspect of the present invention includes a despreading unit that despreads a signal that has been spread by a spreading code.

(7) また、本発明の一態様による受信装置の前記復調部は、前記逆拡散部が逆拡散を行った単位で、前記合成部が合成した信号を復調し、前記復号部は、前記逆拡散部が逆拡散を行った単位で、前記復調部が復調した信号を復号する。 (7) In the reception device according to the aspect of the present invention, the demodulation unit demodulates the signal synthesized by the synthesis unit in a unit in which the despreading unit performs despreading, and the decoding unit The signal demodulated by the demodulating unit is decoded in a unit in which the spreading unit performs despreading.

(8) また、本発明の一態様による受信装置の前記レプリカ信号作成部は、周波数分割多重伝送方式のレプリカ信号を作成する。 (8) In addition, the replica signal creation unit of the receiving device according to one aspect of the present invention creates a frequency division multiplex transmission scheme replica signal.

(9) また、本発明の一態様による受信装置の前記受信信号分割部は、前記各ブロックに含まれる到来波の長さが所定長以下となるようにブロックに分割する。 (9) In addition, the reception signal division unit of the reception device according to an aspect of the present invention divides the received wave included in each block into blocks so that the length of an incoming wave is a predetermined length or less.

(10) また、本発明の一態様による受信装置は、前記所定長をガードインターバル長とする。 (10) In the reception device according to the aspect of the present invention, the predetermined length is set as a guard interval length.

(11) また、本発明の一態様による受信装置の前記受信信号分割部は、前記各ブロックに含まれる到来波の数が所定数以下となるようにブロックに分割する。 (11) In addition, the reception signal division unit of the reception device according to one aspect of the present invention divides the received signal into blocks so that the number of incoming waves included in each block is equal to or less than a predetermined number.

(12) また、本発明の一態様による受信装置の前記受信信号分割部は、前記各ブロックに含まれる到来波の電力値の和が所定値以下となるようにブロックに分割する。 (12) In addition, the reception signal division unit of the reception device according to an aspect of the present invention divides the received signal into blocks so that the sum of the power values of the incoming waves included in each block is equal to or less than a predetermined value.

(13) また、本発明の一態様による受信装置は、前記受信信号分割部と前記伝搬路推定部とが、並列処理の動作を行う。 (13) In the reception device according to one aspect of the present invention, the reception signal division unit and the propagation path estimation unit perform parallel processing operations.

(14) また、本発明の一態様による受信方法は、送信装置が送信した信号のレプリカであるレプリカ信号を、受信した信号に基づいて作成するレプリカ信号作成過程と、前記レプリカ信号作成過程で作成したレプリカ信号を用いて、前記受信した信号を複数のブロックに分割する受信信号分割過程と、前記受信信号分割過程で分割したブロック毎の信号の伝搬路を推定する伝搬路推定過程と、前記伝搬路推定過程で伝搬路を推定した情報を用いて、ブロック毎の信号を合成する合成過程と、前記合成過程で合成した信号を復調する復調過程と、前記復調過程で復調した信号を復号する復号過程とを有する。 (14) According to another aspect of the present invention, there is provided a reception method in which a replica signal, which is a replica of a signal transmitted by a transmission device, is created based on the received signal, and the replica signal is created. A received signal dividing process for dividing the received signal into a plurality of blocks using the replica signal, a propagation path estimating process for estimating a propagation path of a signal for each block divided in the received signal dividing process, and the propagation Using the information obtained by estimating the propagation path in the path estimation process, a synthesis process for synthesizing the signals for each block, a demodulation process for demodulating the signal synthesized in the synthesis process, and a decoding for decoding the signal demodulated in the demodulation process Process.

本発明の受信装置及び受信方法では、送信装置から受信するパイロット信号などの信号を復調する際の演算量を減少させ、シンボル間干渉やキャリア間干渉やコード間干渉に対する耐性を高め、伝搬路推定の精度を向上させることができる。   In the receiving apparatus and the receiving method of the present invention, the amount of calculation when demodulating a signal such as a pilot signal received from the transmitting apparatus is reduced, the tolerance against inter-symbol interference, inter-carrier interference and inter-code interference is increased, and propagation path estimation is performed. Accuracy can be improved.

本発明の第1の実施形態による無線送信装置100aの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the radio | wireless transmitter 100a by the 1st Embodiment of this invention. 本発明の第1の実施形態による無線受信装置200aの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the radio | wireless receiver 200a by the 1st Embodiment of this invention. 本発明の第1の実施形態によるMAP検出部23の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the MAP detection part 23 by the 1st Embodiment of this invention. 本発明の第1の実施形態による無線受信装置200aの動作の一例を示すフローチャートである。It is a flowchart which shows an example of operation | movement of the radio | wireless receiver 200a by the 1st Embodiment of this invention. 本発明の第1の実施形態によるソフトキャンセラブロック部45−1〜45−3に入力されるチャネルインパルス応答推定値の一例を示す図である。It is a figure which shows an example of the channel impulse response estimated value input into the soft canceller block parts 45-1 to 45-3 by the 1st Embodiment of this invention. 本発明の第1の実施形態によるソフトキャンセラブロック部45−1が分割するブロックB11を説明する図である。It is a figure explaining block B11 which the soft canceller block part 45-1 by the 1st Embodiment of this invention divides | segments. 本発明の第1の実施形態によるソフトキャンセラブロック部45−2が分割するブロックB12を説明する図である。It is a figure explaining block B12 which the soft canceller block part 45-2 by the 1st Embodiment of this invention divides | segments. 本発明の第1の実施形態によるソフトキャンセラブロック部45−3が分割するブロックB13を説明する図である。It is a figure explaining block B13 which the soft canceller block part 45-3 by the 1st Embodiment of this invention divides | segments. 本発明の第1の実施形態によるMAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28での処理が初回処理である場合について説明する図である。It is a figure explaining the case where the process in the MAP detection part 23 by the 1st Embodiment of this invention, the MAP decoding part 24-1 to 24-4, and the replica signal preparation part 28 for each code is an initial process. 本発明の第1の実施形態によるMAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28での処理が繰返し処理である場合について説明する図である。It is a figure explaining the case where the process in the MAP detection part 23 by the 1st Embodiment of this invention, the per-code MAP decoding parts 24-1 to 24-4, and the replica signal preparation part 28 is an iterative process. 本発明の第1の実施形態による初回処理用伝搬路・雑音電力推定部22の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the propagation path and noise power estimation part 22 for initial processes by the 1st Embodiment of this invention. 本発明の第1の実施形態によるブロック分割決定部64aの処理を示すフローチャートである。It is a flowchart which shows the process of the block division determination part 64a by the 1st Embodiment of this invention. 本発明の第1の実施形態によるブロック分割決定部64aによって分割される信号P11〜P16を示す図である。It is a figure which shows the signals P11-P16 divided | segmented by the block division | segmentation determination part 64a by the 1st Embodiment of this invention. 本発明の第2の実施形態によるブロック長決定部64bの処理を示すフローチャートである。It is a flowchart which shows the process of the block length determination part 64b by the 2nd Embodiment of this invention. 本発明の第2の実施形態によるブロック長決定部64bによって分割される信号P21〜P26を示す図である。It is a figure which shows the signals P21-P26 divided | segmented by the block length determination part 64b by the 2nd Embodiment of this invention. 本発明の第3の実施形態によるブロック長決定部64cの処理を示すフローチャートである。It is a flowchart which shows the process of the block length determination part 64c by the 3rd Embodiment of this invention. 本発明の第3の実施形態によるブロック長決定部64cによって分割される信号P31〜P36を示す図である。It is a figure which shows the signals P31-P36 divided | segmented by the block length determination part 64c by the 3rd Embodiment of this invention. 本発明の第4の実施形態による無線受信装置200bの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the radio | wireless receiver 200b by the 4th Embodiment of this invention. 本発明の第5の実施形態による無線受信装置200cの構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the radio | wireless receiver 200c by the 5th Embodiment of this invention. 本発明の第5の実施形態による無線受信装置200cのMAP検出部223の構成を示す概略ブロック図である。It is a schematic block diagram which shows the structure of the MAP detection part 223 of the radio | wireless receiving apparatus 200c by the 5th Embodiment of this invention. 従来のOFDM伝送方式におけるパイロット信号の挿入方法の一例を説明する図である。It is a figure explaining an example of the insertion method of the pilot signal in the conventional OFDM transmission system. 従来のOFDM伝送方式におけるパイロット信号の挿入方法の他の一例を説明する図である。It is a figure explaining another example of the insertion method of the pilot signal in the conventional OFDM transmission system. マルチパス環境下において、無線送信装置から無線受信装置に到達する信号を示す図である。It is a figure which shows the signal which reaches | attains a radio | wireless receiver from a radio transmitter in a multipath environment. サブキャリア間が直交の場合と非直交の場合の一例を示す図である。It is a figure which shows an example in the case where between subcarriers is orthogonal, and a non-orthogonal. マルチキャリア符号分割多重方式におけるデータの分離を示す図である。It is a figure which shows the isolation | separation of the data in a multicarrier code division multiplexing system. マルチキャリア符号分割多重方式におけるデータの分離を示す別の図である。It is another figure which shows the isolation | separation of the data in a multicarrier code division multiplexing system. マルチキャリア符号分割多重方式におけるデータの分離を示す更に別の図である。It is another figure which shows the isolation | separation of the data in a multicarrier code division multiplexing system.

以下、図面を参照し、本発明の各実施形態について説明する。始めに、本発明の第1の実施形態について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, a first embodiment of the present invention will be described.

(第1の実施形態)
本実施形態では、ガードインターバル(GI)を超える遅延が生じた到来波に基づいて生じるシンボル間干渉(ISI)やキャリア間干渉(ICI)や、伝搬路の周波数選択性に基づいて生じるコード間干渉などの干渉が存在する場合であっても、精度良く伝搬路を推定することができる無線受信装置について説明する。
(First embodiment)
In this embodiment, intersymbol interference (ISI) and intercarrier interference (ICI) that occur based on an incoming wave that has a delay exceeding the guard interval (GI), and intercode interference that occurs based on the frequency selectivity of the propagation path. A wireless receiver that can accurately estimate a propagation path even when interference such as the above exists will be described.

図1は、本発明の第1の実施形態による無線送信装置100aの構成を示す概略ブロック図である。この無線送信装置100aは、S/P(Serial/Parallel:シリアル/パラレル)変換部1、コード毎信号処理部2−1〜2−4、DTCH(Data Traffic Channel:データトラフィックチャネル)多重部8、PICH(Pilot Channel:パイロットチャネル)多重部9、スクランブリング部10、IFFT(Inverse Fast Fourier Transform:逆高速フーリエ変換)部11、GI(Guard Interval:ガードインターバル)挿入部12、MAC(Media Access Control:媒体アクセス制御)部70、フィルタリング処理部71、D/A(Digital/Analog:デジタル/アナログ)変換部72、周波数変化部73、送信アンテナ74を備えている。
コード毎信号処理部2−1〜2−4は、それぞれ誤り訂正符号化部3、ビットインタリーバ部4、変調部5、シンボルインタリーバ部6、周波数−時間拡散部7を備えている。
FIG. 1 is a schematic block diagram showing a configuration of a wireless transmission device 100a according to the first embodiment of the present invention. This wireless transmission device 100a includes an S / P (Serial / Parallel) conversion unit 1, code-by-code signal processing units 2-1 to 2-4, a DTCH (Data Traffic Channel) multiplexing unit 8, PICH (Pilot Channel: pilot channel) multiplexing unit 9, scrambling unit 10, IFFT (Inverse Fast Fourier Transform) unit 11, GI (Guard Interval: guard interval) insertion unit 12, MAC (Media Access Control) Medium access control) unit 70, filtering processing unit 71, D / A (Digital / Analog) converter 72, frequency changing unit 73, transmission analog It is equipped with a container 74.
Each code signal processing unit 2-1 to 2-4 includes an error correction coding unit 3, a bit interleaver unit 4, a modulation unit 5, a symbol interleaver unit 6, and a frequency-time spreading unit 7, respectively.

MAC部70は、S/P変換部1に情報信号を出力する。S/P変換部1は、MAC部70から入力された情報信号を、直列信号から並列信号に変換し、コード毎信号処理部2−1〜2−4に出力する。
次に、コード毎信号処理部2−1について説明する。なお、コード毎信号処理部2−2〜2−4の構成は、コード毎信号処理部2−1と同じである。よって、コード毎信号処理部2−2〜2−4については、それらの説明を省略する。
The MAC unit 70 outputs an information signal to the S / P conversion unit 1. The S / P conversion unit 1 converts the information signal input from the MAC unit 70 from a serial signal to a parallel signal, and outputs the signal to the code signal processing units 2-1 to 2-4.
Next, the code-by-code signal processing unit 2-1 will be described. The configuration of each code signal processing unit 2-2 to 2-4 is the same as that of each code signal processing unit 2-1. Therefore, description of the signal processing units 2-2 to 2-4 for each code is omitted.

コード毎信号処理部2−1の誤り訂正符号化部3は、S/P変換部1から入力された信号に対して、誤り訂正符号化の処理を行い、ビットインタリーバ部4に出力する。誤り訂正符号化の処理としては、例えば、ターボ符号化や、LDPC(Low Density Parity Check)符号化や、畳み込み符号化などが用いられる。
ビットインタリーバ部4は、誤り訂正符号化部3から入力された信号に対して、ビットインターリーブの処理を行い、変調部5に出力する。ビットインターリーブとは、周波数選択性フェージングによる受信電力の落ち込みに基づいて、バースト誤りが生ずるのを改善するために、ビット毎にその順番を適切な順序で入れ替える処理である。
The error correction coding unit 3 of the code-by-code signal processing unit 2-1 performs error correction coding processing on the signal input from the S / P conversion unit 1 and outputs the signal to the bit interleaver unit 4. As the error correction coding process, for example, turbo coding, LDPC (Low Density Parity Check) coding, convolution coding, or the like is used.
The bit interleaver 4 performs bit interleaving on the signal input from the error correction encoder 3 and outputs the result to the modulator 5. Bit interleaving is a process of changing the order of each bit in an appropriate order in order to improve the occurrence of a burst error based on a drop in received power due to frequency selective fading.

変調部5は、ビットインタリーバ部4から入力された信号に対して、変調の処理を行い、シンボルインタリーバ部6に出力する。変調には、BPSK(Binary Phase Shift Keying:2相位相偏移変調)や、QPSK(Quadrature Phase Shift Keying:4相位相偏移変調)や、16QAM(16 Quadrature Amplitude Modulation:16値直交振幅変調)や、64QAM(64 Quadrature Amplitude Modulation:64値直交振幅変調)などのシンボル変調処理が用いられる。   Modulation section 5 performs modulation processing on the signal input from bit interleaver section 4 and outputs the result to symbol interleaver section 6. The modulation includes BPSK (Binary Phase Shift Keying), QPSK (Quadrature Phase Shift Keying), 16QAM (16 Quadrature Amplitude Modulation Value), and 16 QAM (16 Quadrature Amplitude Modulation Value). , 64QAM (64 Quadrature Amplitude Modulation) is used.

シンボルインタリーバ部6は、変調部5から入力された信号に対して、シンボルインタリーブの処理を行い、周波数−時間拡散部7に出力する。シンボルインタリーブとは、バースト誤りの改善のためにシンボル毎にその順番を適切な順序で入れ替える処理である。
周波数−時間拡散部7は、シンボルインタリーバ部6から入力された信号を、所定の拡散コード(チャネライゼーションコード)を用いて拡散し、DTCH多重部8に出力する。本実施形態では、拡散コードとして、OVSF(Orthogonal Variable Spread Factor:直交可変拡散符号)を用いているが、他の拡散コードを用いても良い。
The symbol interleaver 6 performs symbol interleaving on the signal input from the modulator 5 and outputs the signal to the frequency-time spreader 7. Symbol interleaving is a process of changing the order of each symbol in an appropriate order to improve burst errors.
The frequency-time spreading unit 7 spreads the signal input from the symbol interleaver unit 6 using a predetermined spreading code (channelization code) and outputs the spread signal to the DTCH multiplexing unit 8. In this embodiment, OVSF (Orthogonal Variable Spread Factor) is used as the spreading code, but other spreading codes may be used.

なお、無線送信装置100aは、コード毎信号処理部2−2〜2−4を、コード多重数Cmux(Cmuxは1以上の自然数)備えている。本実施形態では、Cmux=4である。異なる拡散コードで拡散された信号が、コード毎信号処理部2−1の出力として、DTCH多重部8に入力される。
DTCH多重部8は、コード毎信号処理部2−1〜2−4から入力される信号を、加算することによって多重し、PICH多重部9に出力する。
PICH多重部9は、DTCH多重部8から入力された信号に対して、パイロット信号を多重し、スクランブリング部10に出力する。つまり、PICH多重部9は、伝搬路推定などに使用するパイロットチャネル(PICH)を、DTCH多重部8から入力される信号の所定の位置に挿入する。PICH多重部9は、図21で説明した時間多重配置や、図22で説明したスキャッタード配置などを用いて、パイロット信号を配置する。
The wireless transmission device 100a includes code-by-code signal processing units 2-2 to 2-4, and a code multiplexing number C mux (C mux is a natural number of 1 or more). In this embodiment, C mux = 4. A signal spread with a different spreading code is input to the DTCH multiplexing unit 8 as an output of the signal processing unit 2-1 for each code.
The DTCH multiplexing unit 8 multiplexes the signals input from the code-by-code signal processing units 2-1 to 2-4 by addition and outputs the multiplexed signal to the PICH multiplexing unit 9.
The PICH multiplexing unit 9 multiplexes the pilot signal with respect to the signal input from the DTCH multiplexing unit 8 and outputs it to the scrambling unit 10. That is, the PICH multiplexing unit 9 inserts a pilot channel (PICH) used for propagation path estimation or the like at a predetermined position of the signal input from the DTCH multiplexing unit 8. The PICH multiplexing unit 9 arranges pilot signals by using the time multiplexing arrangement described in FIG. 21 or the scattered arrangement described in FIG.

スクランブリング部10は、PICH多重部9から入力される信号を、基地局である無線送信装置100aに固有のスクランブリングコードを用いて拡散(スクランブル)し、IFFT部11に出力する。
IFFT部11は、スクランブリング部10から入力される信号を、周波数領域の信号から時間領域の信号に変換し、GI挿入部12に出力する。
GI挿入部12は、IFFT部11から入力される信号に対して、ガードインターバル(GI)を挿入し、フィルタリング処理部71に出力する。なお、GI挿入部12は、ガードインターバル(GI)として、信号シンボルのサイクリックプレフィックスを用いても良い。
The scrambling unit 10 spreads (scrambles) the signal input from the PICH multiplexing unit 9 using a scrambling code unique to the radio transmission device 100 a serving as a base station, and outputs the result to the IFFT unit 11.
The IFFT unit 11 converts the signal input from the scrambling unit 10 from a frequency domain signal to a time domain signal, and outputs the signal to the GI insertion unit 12.
The GI insertion unit 12 inserts a guard interval (GI) into the signal input from the IFFT unit 11 and outputs it to the filtering processing unit 71. Note that the GI insertion unit 12 may use a cyclic prefix of a signal symbol as a guard interval (GI).

フィルタリング処理部71は、GI挿入部12から入力される信号に対して、フィルタリング処理を行い、D/A変換部72に出力する。
D/A変換部72は、フィルタリング処理部71から入力される信号を、デジタル信号からアナログ信号に変換し、周波数変換部73に出力する。
周波数変換部73は、D/A変換部72から入力される信号に対して、周波数変換処理やアップコンバート処理を行い、送信信号として送信アンテナ74から無線受信装置200aに送信する。
The filtering processing unit 71 performs filtering processing on the signal input from the GI insertion unit 12 and outputs the filtered signal to the D / A conversion unit 72.
The D / A conversion unit 72 converts the signal input from the filtering processing unit 71 from a digital signal to an analog signal and outputs the analog signal to the frequency conversion unit 73.
The frequency conversion unit 73 performs frequency conversion processing and up-conversion processing on the signal input from the D / A conversion unit 72, and transmits the signal as a transmission signal from the transmission antenna 74 to the wireless reception device 200a.

図1の無線送信装置100aでは、コード毎信号処理部2−1〜2−4に、ビットインタリーバ部4及びシンボルインタリーバ部6の両方が配置されている場合を説明したが、このような構成に限定されるものではない。例えば、コード毎信号処理部2−1〜2−4に、ビットインタリーバ部4又はシンボルインタリーバ部6のいずれか一方のみを配置しても良い。また、コード毎信号処理部2−1〜2−4に、ビットインタリーバ部4及びシンボルインタリーバ部6を配置しなくても良い。   In the wireless transmission device 100a of FIG. 1, the case where both the bit interleaver unit 4 and the symbol interleaver unit 6 are arranged in the code-by-code signal processing units 2-1 to 2-4 has been described. It is not limited. For example, only one of the bit interleaver unit 4 and the symbol interleaver unit 6 may be arranged in the code-by-code signal processing units 2-1 to 2-4. Further, the bit interleaver unit 4 and the symbol interleaver unit 6 may not be arranged in the code-by-code signal processing units 2-1 to 2-4.

図2は、本発明の第1の実施形態による無線受信装置200aの構成を示す概略ブロック図である。この無線受信装置200aは、シンボル同期部21、初回処理用伝搬路・雑音電力推定部22、MAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28、P/S(Parallel / Serial:パラレル/シリアル)変換部39、受信アンテナ75、周波数変換部76、A/D(Analog/Digital:アナログ/デジタル)変換部77を備えている。
レプリカ信号作成部28は、コード毎シンボル生成部29−1〜29−4、DTCH多重部34、PICH多重部35、スクランブリング部36、IFFT部37、GI挿入部38を備えている。
FIG. 2 is a schematic block diagram showing the configuration of the wireless reception device 200a according to the first embodiment of the present invention. This radio reception apparatus 200a includes a symbol synchronization unit 21, a first-processing channel / noise power estimation unit 22, a MAP detection unit 23, code-specific MAP decoding units 24-1 to 24-4, a replica signal creation unit 28, a P / An S (Parallel / Serial: parallel / serial) converter 39, a receiving antenna 75, a frequency converter 76, and an A / D (Analog / Digital) converter 77 are provided.
The replica signal creation unit 28 includes code-by-code symbol generation units 29-1 to 29-4, a DTCH multiplexing unit 34, a PICH multiplexing unit 35, a scrambling unit 36, an IFFT unit 37, and a GI insertion unit 38.

レプリカ信号作成部28は、無線送信装置100a(図1)の送信アンテナ74から送信された送信信号のレプリカであるレプリカ信号を、無線受信装置200a(図2)の受信アンテナ75が受信した受信信号r(t)に基づいて作成する。より具体的には、レプリカ信号作成部28は、MAP復号部26が算出する対数尤度比に基づいて、レプリカ信号を作成する。   The replica signal creation unit 28 receives a replica signal, which is a replica of the transmission signal transmitted from the transmission antenna 74 of the wireless transmission device 100a (FIG. 1), received by the reception antenna 75 of the wireless reception device 200a (FIG. 2). Created based on r (t). More specifically, the replica signal creation unit 28 creates a replica signal based on the log likelihood ratio calculated by the MAP decoding unit 26.

コード毎シンボル生成部29−1〜29−4は、ビットインタリーバ部30、シンボル生成部31、シンボルインタリーバ部32、周波数−時間拡散部33を備えている。
また、コード毎MAP復号部24−1〜24−4は、ビットインタリーバ25、MAP復号部26、減算部27を備えている。
Each code symbol generation unit 29-1 to 29-4 includes a bit interleaver unit 30, a symbol generation unit 31, a symbol interleaver unit 32, and a frequency-time spreading unit 33.
Each code MAP decoding unit 24-1 to 24-4 includes a bit interleaver 25, a MAP decoding unit 26, and a subtracting unit 27.

受信アンテナ75は、無線送信装置100a(図1)から送信された信号を受信し、周波数変換部76に出力する。
周波数変換部76は、送信アンテナ75から入力される信号に対して、周波数変換処理やダウンコンバート処理を行い、A/D変換部77に出力する。
A/D変換部77は、周波数変換部76から入力される信号を、アナログ信号からデジタル信号に変換する。そして、A/D変換部77は、アナログ信号からデジタル信号に変換した信号r(t)を、シンボル同期部21、初回処理用伝搬路・雑音電力推定部22、MAP検出部23に出力する。
The reception antenna 75 receives a signal transmitted from the wireless transmission device 100a (FIG. 1) and outputs the signal to the frequency conversion unit 76.
The frequency conversion unit 76 performs frequency conversion processing and down-conversion processing on the signal input from the transmission antenna 75 and outputs the result to the A / D conversion unit 77.
The A / D converter 77 converts the signal input from the frequency converter 76 from an analog signal to a digital signal. Then, the A / D conversion unit 77 outputs the signal r (t) converted from the analog signal to the digital signal to the symbol synchronization unit 21, the initial process propagation path / noise power estimation unit 22, and the MAP detection unit 23.

シンボル同期部21は、A/D変換部77から入力される信号に基づいて、シンボル同期をとる。つまり、シンボル同期部21は、ガードインターバル(GI)と、有効信号区間との相関特性などを使用してシンボル同期をとる。シンボル同期部21による処理結果に基づいて、無線受信装置200aでの以降の信号処理が行われる。   The symbol synchronization unit 21 performs symbol synchronization based on the signal input from the A / D conversion unit 77. That is, the symbol synchronization unit 21 performs symbol synchronization using a correlation characteristic between a guard interval (GI) and an effective signal interval. Based on the processing result by the symbol synchronization unit 21, the subsequent signal processing in the wireless reception device 200a is performed.

初回処理用伝搬路推定・雑音電力推定部22は、A/D変換部77から入力される信号に含まれるパイロットチャネル(PICH)を利用して、チャネルインパルス応答推定値や、雑音電力推定値を推定し、MAP検出部23に出力する。
初回処理用伝搬路推定・雑音電力推定部22は、パイロットチャネル(PICH)のレプリカ信号を作成し、その絶対値の2乗誤差が最小になるようにRLS(Recursive Least Squares:再帰最小2乗)アルゴリズムを用いて伝搬路を推定する。
なお、初回処理用伝搬路推定・雑音電力推定部22は、受信信号と、パイロットチャネル(PICH)のレプリカ信号との相互相関を時間軸又は周波数軸でとることによって伝搬路を推定しても良い。初回処理用伝搬路推定・雑音電力推定部22は、これらの方法以外の方法を用いて、伝搬路推定値を推定しても良い。
The initial processing propagation channel estimation / noise power estimation unit 22 uses the pilot channel (PICH) included in the signal input from the A / D conversion unit 77 to obtain a channel impulse response estimation value and a noise power estimation value. Estimate and output to the MAP detector 23.
The initial processing channel estimation / noise power estimation unit 22 creates a pilot channel (PICH) replica signal, and RLS (Recursive Last Squares) so that the square error of the absolute value is minimized. The propagation path is estimated using an algorithm.
Note that the initial processing propagation path estimation / noise power estimation unit 22 may estimate the propagation path by taking the cross-correlation between the received signal and the pilot channel (PICH) replica signal on the time axis or the frequency axis. . The initial processing channel estimation / noise power estimation unit 22 may estimate the channel estimation value using a method other than these methods.

また、初回処理用伝搬路推定・雑音電力推定部22は、推定したチャネルインパルス応答を利用してパイロットチャネル(PICH)のレプリカを作成し、そのレプリカと受信したパイロットチャネル(PICH)との差分から雑音電力推定値を求める。なお、初回処理用伝搬路推定・雑音電力推定部22は、その他の方法を用いて雑音電力推定値を求めても良い。   Further, the initial processing channel estimation / noise power estimation unit 22 creates a replica of the pilot channel (PICH) using the estimated channel impulse response, and from the difference between the replica and the received pilot channel (PICH) Obtain a noise power estimate. Note that the initial process propagation path estimation / noise power estimation unit 22 may obtain the noise power estimation value using other methods.

なお、初回処理用伝搬路推定・雑音電力推定部22が出力するチャネルインパルス応答推定値や雑音電力推定値は、MAP検出部23のMMSEフィルタ部46での初回処理時と、到来波レプリカ生成部40での1回目の繰返し処理時に用いられる。
なお、初回処理用伝搬路推定・雑音電力推定部22は、MAP検出部23のFFT部44が出力する信号であって、高速フーリエ変換(FFT)の処理後の信号を用いて、チャネルインパルス応答推定値や雑音電力推定値を推定しても良い。
The channel impulse response estimation value and the noise power estimation value output from the initial process propagation path estimation / noise power estimation unit 22 are the same as those in the MMSE filter unit 46 of the MAP detection unit 23 and the incoming wave replica generation unit. Used during the first iteration of 40.
Note that the initial processing channel estimation / noise power estimation unit 22 is a signal output from the FFT unit 44 of the MAP detection unit 23 and uses a signal after fast Fourier transform (FFT) processing, and a channel impulse response. An estimated value or a noise power estimated value may be estimated.

初回処理用伝搬路・雑音電力推定部22が出力する初回処理用のチャネルインパルス応答推定値および初回処理用の雑音電力推定値は、MAP検出部23に入力される。MAP検出部23は、最大事後確率(MAP)復号法を用いて、ビット毎の対数尤度比を算出する。
MAP検出部23は、初回処理時には、受信信号と初回処理用のチャネルインパルス応答推定値と初回処理用の雑音電力推定値とを用いて、ビット毎の対数尤度比を算出し、ビットデインタリーバ部25に出力する。対数尤度比とは、受信されたビットが0であるのが最もらしいか、1であるのが最もらしいかを示す値である。対数尤度比は、通信路のビット誤り率に基づいて算出される。図2では、MAP検出部23が出力する4つの信号が、コード毎MAP復号・レプリカ作成部24−1〜24−4に入力される。MAP検出部23が、コード毎MAP復号・レプリカ作成部24−1〜24−4に出力する4つの信号には、それぞれ異なる拡散コードに割り当てられたビットの対数尤度比が含まれている。Cmux個の異なる拡散コードを用いてコード多重が行われた場合には、Cmux個の出力が、それぞれコード毎MAP復号部24−1〜24−4に出力される。
また、MAP検出部23は、繰返し処理時には、受信信号と復調結果より得られるレプリカ信号と繰返し処理用のチャネルインパルス応答推定値と雑音電力推定値とを用いて、ビット毎の対数尤度比を算出し、ビットデインタリーバ部25に出力する。
The initial processing channel impulse response estimation value and the initial processing noise power estimation value output from the initial processing propagation path / noise power estimation unit 22 are input to the MAP detection unit 23. The MAP detection unit 23 calculates a log likelihood ratio for each bit using the maximum posterior probability (MAP) decoding method.
The MAP detection unit 23 calculates a log likelihood ratio for each bit by using the received signal, the channel impulse response estimated value for the initial processing, and the noise power estimated value for the initial processing during the initial processing, and a bit deinterleaver. To the unit 25. The log likelihood ratio is a value indicating whether a received bit is most likely 0 or 1 is most likely. The log likelihood ratio is calculated based on the bit error rate of the communication channel. In FIG. 2, four signals output from the MAP detection unit 23 are input to the code-by-code MAP decoding / replica creation units 24-1 to 24-4. The four signals output from the MAP detection unit 23 to the code-by-code MAP decoding / replica creation units 24-1 to 24-4 include log likelihood ratios of bits assigned to different spreading codes. When code multiplexing is performed using C mux different spreading codes, C mux outputs are output to the MAP decoding units 24-1 to 24-4 for each code.
Further, during the iterative processing, the MAP detection unit 23 uses the replica signal obtained from the received signal and the demodulation result, the channel impulse response estimated value for the iterative processing, and the noise power estimated value to calculate the log likelihood ratio for each bit. Calculate and output to the bit deinterleaver unit 25.

コード毎MAP復号部24−1〜24−4のビットデインタリーバ部25は、MAP検出部23から入力された信号に対して、ビット毎にデインタリーブ処理を行い、MAP復号部26と減算部27とに出力する。デインタリーブ処理は、インタリーブ処理と逆の処理であって、インタリーブ処理によって入れ替えられた順序を元に戻す処理である。
MAP復号部26は、ビットデインタリーバ部25から入力される信号に対して、MAP復号処理を行う。具体的には、MAP復号部26は、MAP検出部23の復調部50(後述する図4参照)が軟判定を行った結果に基づいて、誤り訂正復号を行い、ビット毎の対数尤度比を算出する。なお、MAP復号処理とは、ターボ復号、LDPC復号、ビタビ復号(Viterbi decoding)など通常の誤り訂正復号時に、硬判定を行わず、情報ビットおよびパリティビットも含めて対数尤度比などの軟判定結果を出力する処理である。硬判定は、受信信号が「0」であるか、「1」であるかを判定する。これに対して、軟判定は、受信信号がどの程度「0」(または、「1」)らしいかを判定する。
The bit deinterleaver unit 25 of the MAP decoding units 24-1 to 24-4 for each code performs a deinterleaving process for each bit on the signal input from the MAP detection unit 23, and performs a MAP decoding unit 26 and a subtraction unit 27. And output. The deinterleaving process is a process reverse to the interleaving process, and is a process for restoring the order replaced by the interleaving process.
The MAP decoding unit 26 performs MAP decoding processing on the signal input from the bit deinterleaver unit 25. Specifically, the MAP decoding unit 26 performs error correction decoding based on the result of the soft decision performed by the demodulation unit 50 (see FIG. 4 described later) of the MAP detection unit 23, and the log likelihood ratio for each bit. Is calculated. Note that the MAP decoding process is a soft decision such as log likelihood ratio including information bits and parity bits without performing hard decision at the time of normal error correction decoding such as turbo decoding, LDPC decoding, and Viterbi decoding. This is a process for outputting the result. In the hard decision, it is determined whether the received signal is “0” or “1”. On the other hand, the soft decision determines how much the received signal is “0” (or “1”).

減算部27は、MAP復号部26に入力される信号と、MAP復号部26から出力される信号との差分λ2を算出し、レプリカ信号作成部28のコード毎シンボル生成部29−1〜29−4のビットインタリーバ部30にそれぞれ出力する。
ビットインタリーバ部30は、減算部27から出力される差分λ2を、ビット毎に入れ替えるビットインタリーブ処理を行い、シンボル生成部31に出力する。
シンボル生成部31は、ビットインタリーバ部30から出力される差分λ2の大きさに基づいて、無線送信装置100a(図1)と同じ変調方式(BPSK、QPSK、16QAM、64QAMなど)でシンボル変調処理を行い、シンボルインタリーバ部32に出力する。
The subtracting unit 27 calculates a difference λ2 between the signal input to the MAP decoding unit 26 and the signal output from the MAP decoding unit 26, and generates symbol-by-code symbol generating units 29-1 to 29- of the replica signal generating unit 28. 4 bit interleaver units 30 respectively.
The bit interleaver unit 30 performs a bit interleaving process for replacing the difference λ2 output from the subtracting unit 27 for each bit, and outputs the result to the symbol generating unit 31.
Based on the magnitude of the difference λ2 output from the bit interleaver 30, the symbol generator 31 performs symbol modulation processing using the same modulation scheme (BPSK, QPSK, 16QAM, 64QAM, etc.) as the wireless transmission device 100a (FIG. 1). And output to the symbol interleaver unit 32.

シンボルインタリーバ部32は、シンボル生成部31から出力される信号を、シンボル毎に順番を入れ替え、周波数−時間拡散部33に出力する。
周波数−時間拡散部33は、シンボルインタリーバ部32から出力される信号を、所定の拡散コード(チャネライゼーションコードとも称する)で拡散し、DTCH多重部34に出力する。
The symbol interleaver unit 32 changes the order of the signal output from the symbol generation unit 31 for each symbol, and outputs the signal to the frequency-time spreading unit 33.
The frequency-time spreading unit 33 spreads the signal output from the symbol interleaver unit 32 with a predetermined spreading code (also referred to as channelization code) and outputs the spread signal to the DTCH multiplexing unit 34.

なお、無線受信装置200a(図2)は、コード毎MAP復号部及びコード毎シンボル生成部を、コード多重数Cmux(Cmuxは1以上の自然数)だけ備えている。本実施形態では、Cmux=4である。
DTCH多重部34は、コード毎レプリカ生成部29−1〜29−4から出力される、異なる拡散コードで拡散された信号を多重(加算)し、PICH多重部35に出力する。
PICH多重部35は、DTCH多重部34から出力される信号に対して、伝搬路推定などに使用するPICHを所定の位置に挿入し、スクランブリング部36に出力する。このとき、PICHのパイロット信号は受信装置においても既知の信号であるため、PICH多重部35では、その既知であるパイロット信号を用いる。
スクランブリング部36は、PICH多重部35から出力される信号を、基地局である無線送信装置100a(図1)に固有のスクランブリングコードにてスクランブルし、IFFT部37に出力する。
Note that the wireless reception device 200a (FIG. 2) includes the code-by-code MAP decoding unit and the code-by-code symbol generation unit by the number of code multiplexes C mux (C mux is a natural number of 1 or more). In this embodiment, C mux = 4.
The DTCH multiplexing unit 34 multiplexes (adds) the signals spread from the different spreading codes output from the code-by-code replica generation units 29-1 to 29-4 and outputs the multiplexed signals to the PICH multiplexing unit 35.
The PICH multiplexing unit 35 inserts a PICH used for propagation path estimation or the like into the signal output from the DTCH multiplexing unit 34 at a predetermined position and outputs the PICH to the scrambling unit 36. At this time, since the pilot signal of the PICH is a known signal even in the receiving apparatus, the PICH multiplexing unit 35 uses the known pilot signal.
The scrambling unit 36 scrambles the signal output from the PICH multiplexing unit 35 with a scrambling code unique to the radio transmission device 100 a (FIG. 1) that is a base station, and outputs it to the IFFT unit 37.

IFFT部37は、スクランブリング部36から出力される信号を、周波数領域の信号から時間領域の信号に変換し、GI挿入部38に出力する。
GI挿入部38は、IFFT部37から出力される信号に対して、ガードインターバル(GI)を挿入し、繰返し処理時に使用される信号として、MAP検出部23に出力する。
なお、繰返し処理が所定回数行われた場合、MAP復号部26は信号を、P/S変換部39に出力する。
P/S変換部39は、MAP復号部26から出力される信号に対して、パラレルシリアル変換し、復調結果として、無線受信装置200aのMAC部(図示省略)に出力する。
The IFFT unit 37 converts the signal output from the scrambling unit 36 from a frequency domain signal to a time domain signal and outputs the signal to the GI insertion unit 38.
The GI insertion unit 38 inserts a guard interval (GI) into the signal output from the IFFT unit 37 and outputs the signal to the MAP detection unit 23 as a signal used during the iterative processing.
When the iterative process is performed a predetermined number of times, the MAP decoding unit 26 outputs a signal to the P / S conversion unit 39.
The P / S conversion unit 39 performs parallel-serial conversion on the signal output from the MAP decoding unit 26 and outputs the result as a demodulation result to the MAC unit (not shown) of the wireless reception device 200a.

図3は、本発明の第1の実施形態によるMAP検出部23の構成を示す概略ブロック図である。MAP検出部23は、ソフトキャンセラブロック部45−1〜45−3、MMSE(Minimum−Mean Square−Error:最小二乗誤差)フィルタ部46(合成部、フィルタ部とも称する)、コード毎対数尤度比出力部47−1〜47−4、繰返し処理用伝搬路・雑音電力推定部51を備えている。
ソフトキャンセラブロック部45−1〜45−3は、到来波レプリカ生成部40、減算部42、GI除去部43、FFT部44をそれぞれ備えている。ソフトキャンセラブロック部45−1〜45−3は、レプリカ信号作成部28(図2)が作成するレプリカ信号を用いて、受信信号r(t)から所定の時間帯ごとに到来波を除去する。なお、本実施形態では、MAP検出部23にソフトキャンセラブロック部が3つ設けられている場合を示しているが、このような構成に限定されるものではなく、これ以外の個数のソフトキャンセラブロック部をMAP検出部23に設けるようにしても良い。
FIG. 3 is a schematic block diagram showing the configuration of the MAP detection unit 23 according to the first embodiment of the present invention. The MAP detection unit 23 includes a soft canceller block unit 45-1 to 45-3, an MMSE (Minimum-Mean Square-Error) filter unit 46 (also referred to as a synthesis unit or a filter unit), a log-likelihood ratio for each code. Output units 47-1 to 47-4 and an iterative processing channel / noise power estimation unit 51 are provided.
Each of the soft canceller block units 45-1 to 45-3 includes an incoming wave replica generation unit 40, a subtraction unit 42, a GI removal unit 43, and an FFT unit 44. The soft canceller block units 45-1 to 45-3 remove incoming waves from the received signal r (t) every predetermined time period using the replica signal created by the replica signal creation unit 28 (FIG. 2). In the present embodiment, the case where three soft canceller block units are provided in the MAP detection unit 23 is shown, but the present invention is not limited to such a configuration, and other numbers of soft canceller blocks are provided. May be provided in the MAP detection unit 23.

繰返し処理の1回目では、到来波レプリカ生成部40は、初回処理用のチャネルインパルス応答推定値と、レプリカ信号作成部28(図2)が生成するレプリカ信号s^(t)とに基づいて、繰返し処理の1回目のための所定の時間帯ごとの到来波のレプリカを作成し、減算部42に出力する。
減算部42は、受信信号r(t)から到来波レプリカ生成部40が作成した所定の時間帯ごとの到来波のレプリカを減算し、GI除去部43に出力する。
到来波レプリカ生成部40と減算部42とで行われる処理を、ブロック分割処理とも称する。
In the first iteration, the incoming wave replica generation unit 40 is based on the channel impulse response estimation value for the initial processing and the replica signal s ^ (t) generated by the replica signal generation unit 28 (FIG. 2). A replica of the incoming wave for each predetermined time period for the first iteration is created and output to the subtracting unit 42.
The subtracting unit 42 subtracts the incoming wave replica for each predetermined time zone created by the incoming wave replica generation unit 40 from the received signal r (t), and outputs the result to the GI removal unit 43.
The processing performed by the incoming wave replica generation unit 40 and the subtraction unit 42 is also referred to as block division processing.

GI除去部43は、減算部42から出力される信号からガードインターバル(GI)を除去し、FFT部44に出力する。
FFT部44は、GI除去部43から出力される信号を、時間領域の信号から周波数領域の信号に変換し、MMSEフィルタ部46に出力する。
ソフトキャンセラブロック部45−1〜45−3から出力される信号は、MMSEフィルタ部46に入力されると共に、繰返し処理用伝搬路・雑音電力推定部51に入力される。
The GI removal unit 43 removes the guard interval (GI) from the signal output from the subtraction unit 42 and outputs the guard interval (GI) to the FFT unit 44.
The FFT unit 44 converts the signal output from the GI removal unit 43 from a time domain signal to a frequency domain signal and outputs the signal to the MMSE filter unit 46.
The signals output from the soft canceller block units 45-1 to 45-3 are input to the MMSE filter unit 46 and also input to the iterative processing propagation path / noise power estimation unit 51.

繰返し処理用伝搬路・雑音電力推定部51は、ソフトキャンセラブロック部45−1〜45−3から出力される信号のPICHを用いて、各ブロックにおける繰返し処理用チャネルインパルス応答推定値と繰返し処理用の雑音電力推定値とを推定する。繰返し処理用伝搬路・雑音電力推定部51で推定された繰返し処理用チャネルインパルス応答推定値と繰返し処理用の雑音電力推定値は、MMSEフィルタ部46に入力され、同じ繰返し処理におけるMMSEフィルタ処理に用いられる。また、繰返し処理用伝搬路・雑音電力推定部51で推定された繰返し処理用チャネルインパルス応答推定値と繰返し処理用の雑音電力推定値は、到来波レプリカ生成部40に入力され、次の繰返し処理におけるブロック分割処理に用いられる。
コード毎対数尤度比出力部47−1〜47−4は、逆拡散部48、シンボルデインタリーバ部49、復調部50をそれぞれ備えている。
The iterative processing channel / noise power estimation unit 51 uses the PICH of the signal output from the soft canceller block units 45-1 to 45-3, and the iterative processing channel impulse response estimation value and the iterative processing for each block. The estimated noise power is estimated. The iterative processing channel impulse response estimation value and the iterative processing noise power estimation value estimated by the iterative processing channel / noise power estimation unit 51 are input to the MMSE filter unit 46, and are used for the MMSE filter processing in the same iterative processing. Used. The iterative processing channel impulse response estimation value and the iterative processing noise power estimation value estimated by the iterative processing channel / noise power estimation unit 51 are input to the incoming wave replica generation unit 40 for the next iterative processing. Used for block division processing.
Each code log likelihood ratio output unit 47-1 to 47-4 includes a despreading unit 48, a symbol deinterleaver unit 49, and a demodulation unit 50.

減算部42は、A/D変換部77から入力される受信信号r(t)と、到来波レプリカ生成部40の出力との差分を算出し、GI除去部43に出力する。
到来波レプリカ生成部40から減算部42に出力される信号は、MAP検出部23に入力されるレプリカ信号s^(t)と、初回処理用または繰返し処理用のチャネルインパルス応答推定値h(t)とに基づいて算出される。
The subtractor 42 calculates the difference between the received signal r (t) input from the A / D converter 77 and the output of the incoming wave replica generator 40 and outputs the difference to the GI remover 43.
The signal output from the incoming wave replica generation unit 40 to the subtraction unit 42 includes a replica signal s ^ (t) input to the MAP detection unit 23 and a channel impulse response estimated value h ~ (for initial processing or repeated processing). t).

GI除去部43は、減算部42から出力される信号から、ガードインターバル(GI)を除去し、FFT部44に出力する。
FFT部44は、GI除去部43から出力される信号を、時間領域の信号から周波数領域の信号に変換し、信号R としてMMSEフィルタ部46と繰返し処理用伝搬路・雑音電力推定部51とに出力する。
なお、MAP検出部23には、ソフトキャンセラブロック部がBブロック設けられている。Bは、1以上の自然数である。なお、iは自然数であり、1≦i≦Bである。
MMSEフィルタ部46は、ソフトキャンセラブロック部45−1〜45−3が所定の時間帯ごとに到来波を除去した信号を合成する。具体的には、MMSEフィルタ部46は、ソフトキャンセラブロック部45−1〜45−3から出力される信号R と、初回処理用または繰返し処理用のチャネルインパルス応答推定値および雑音電力推定値を用いて、MMSEフィルタリング処理を行い、信号Y’としてコード毎対数尤度比出力部47−1〜47−4の逆拡散部48にそれぞれ出力する。
The GI removal unit 43 removes the guard interval (GI) from the signal output from the subtraction unit 42 and outputs the guard interval (GI) to the FFT unit 44.
The FFT unit 44 converts the signal output from the GI removal unit 43 from a time domain signal to a frequency domain signal, and uses the MMSE filter unit 46 and the iterative processing propagation path / noise power estimation unit 51 as signals R to i. And output.
The MAP detection unit 23 is provided with a B block of a soft canceller block unit. B is a natural number of 1 or more. Note that i is a natural number and 1 ≦ i ≦ B.
The MMSE filter unit 46 synthesizes signals from which the incoming waves are removed by the soft canceller block units 45-1 to 45-3 every predetermined time period. Specifically, the MMSE filter unit 46 includes the signals R to i output from the soft canceller block units 45-1 to 45-3, the channel impulse response estimated value and the noise power estimated value for initial processing or for iterative processing. , And outputs the signal Y ′ to the despreading unit 48 of each code log likelihood ratio output unit 47-1 to 47-4.

この信号Y’を用いて、Cmux個(ここでは、Cmux=4)のコード毎対数尤度比出力部47−1〜47−4は、各コードにおいてビット毎の対数尤度比を出力する。コード毎対数尤度比出力部47−1〜47−4の逆拡散部48は、MMSEフィルタ部46から出力される信号であって、拡散コード(拡散符号とも称する)によって拡散処理された信号を、それぞれの拡散コードを用いて逆拡散処理を行い、シンボルデインタリーバ部49に出力する。
シンボルデインタリーバ部49は、逆拡散部48が出力する信号に対して、シンボル毎に入れ替えを行い、復調部50に出力する。
復調部50は、シンボルデインタリーバ部49から出力される信号に基づいて、ビット毎の対数尤度比λ1を軟判定結果として出力する。
復調部50は、以下の式(1)〜式(3)を利用することにより、対数尤度比λ1を算出する。つまり、シンボルデインタリーバ部49のnシンボル目の出力をZnとすると、QPSK変調時の軟判定結果λ1は、以下の式(1)及び式(2)で表すことができる。
Using this signal Y ′, C mux (here, C mux = 4) log-likelihood likelihood ratio output units 47-1 to 47-4 output log likelihood ratios for each code in each code. To do. The despreading unit 48 of the log likelihood ratio output units 47-1 to 47-4 for each code is a signal output from the MMSE filter unit 46, which is a signal subjected to spreading processing by a spreading code (also called spreading code). The despreading process is performed using each spreading code, and the result is output to the symbol deinterleaver unit 49.
The symbol deinterleaver unit 49 replaces the signal output from the despreading unit 48 for each symbol and outputs it to the demodulation unit 50.
Based on the signal output from the symbol deinterleaver 49, the demodulator 50 outputs the log likelihood ratio λ1 for each bit as a soft decision result.
The demodulator 50 calculates the log likelihood ratio λ1 by using the following formulas (1) to (3). That is, if the output of the nth symbol of the symbol deinterleaver unit 49 is Zn, the soft decision result λ1 at the time of QPSK modulation can be expressed by the following equations (1) and (2).

Figure 2010178273
Figure 2010178273

Figure 2010178273
Figure 2010178273

ここで、R[]はカッコ内の実部をとることを示す。Im[]はカッコ内の虚部をとることを示す。μ(n)はnシンボルでの基準シンボル(パイロット信号の振幅)を示す。なお、変調信号は、以下の式(3)で表すことができる。   Here, R [] indicates that the real part in parentheses is taken. Im [] indicates that the imaginary part in parentheses is taken. μ (n) indicates a reference symbol (amplitude of a pilot signal) of n symbols. The modulated signal can be expressed by the following formula (3).

Figure 2010178273
Figure 2010178273

なお、ここでは、QPSK変調の例を示したが、他の変調方式においても同様にビット毎の軟判定結果(対数尤度比)λ1を求めることができる。   Although an example of QPSK modulation is shown here, the soft decision result (log likelihood ratio) λ1 for each bit can be similarly obtained in other modulation schemes.

なお、図2、図3では、ビットインタリーバ部30、ビットデインタリーバ部25、シンボルインタリーバ部32、シンボルデインタリーバ部49が配置されている。しかし、このような構成に限定されるものではなく、例えば、ビットインタリーバ部30及びビットデインタリーバ部25のみを設けても良いし、シンボルインタリーバ部32及びシンボルデインタリーバ部49のみを設けるようにしても良い。また、ビットインタリーバ部30、ビットデインタリーバ部25、及びシンボルインタリーバ部32、シンボルデインタリーバ部49の全てを設けなくても良い。   2 and 3, a bit interleaver unit 30, a bit deinterleaver unit 25, a symbol interleaver unit 32, and a symbol deinterleaver unit 49 are arranged. However, the present invention is not limited to such a configuration. For example, only the bit interleaver unit 30 and the bit deinterleaver unit 25 may be provided, or only the symbol interleaver unit 32 and the symbol deinterleaver unit 49 may be provided. Also good. The bit interleaver unit 30, the bit deinterleaver unit 25, the symbol interleaver unit 32, and the symbol deinterleaver unit 49 may not be provided.

なお、MAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28を、まとめて繰返し処理部とも称する。また、MAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28の処理を繰返して行うことを、繰返し処理とも称する。
なお、本実施形態において、繰返し処理とは、ブロック分割ターボ等化の処理のことをいう。このブロック分割ターボ等価では、受信信号をブロックに分割し、ブロック毎に受信処理し、送信信号レプリカ生成するという処理を繰り返す。パイロット信号は、データ信号と共に、受信信号に含まれており、パイロット信号についても繰返し処理を行う。なお、パイロット信号とデータ信号との分離は、図3におけるFFT部44から出力された後に行われる。パイロット信号は繰返し処理用伝搬路・雑音電力推定部51に、データ信号はMMSEフィルタ部46にそれぞれ入力される。
Note that the MAP detection unit 23, the code-by-code MAP decoding units 24-1 to 24-4, and the replica signal creation unit 28 are collectively referred to as an iterative processing unit. In addition, repeating the processes of the MAP detection unit 23, the per-code MAP decoding units 24-1 to 24-4, and the replica signal creation unit 28 are also referred to as iterative processing.
In the present embodiment, the iterative process refers to a block division turbo equalization process. In this block division turbo equivalent, a process of dividing a received signal into blocks, receiving a block for each block, and generating a transmission signal replica is repeated. The pilot signal is included in the received signal together with the data signal, and the pilot signal is repeatedly processed. The pilot signal and the data signal are separated after being output from the FFT unit 44 in FIG. The pilot signal is input to the iterative processing propagation path / noise power estimation unit 51, and the data signal is input to the MMSE filter unit 46.

図4は、本発明の第1の実施形態による無線受信装置200aの動作の一例を示すフローチャートである。始めに、MAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28で行う処理が、初回処理であるか否かについて、MAP検出部23が判定する(ステップS1)。
ステップS1で初回動作(初回処理)であると判定された場合には、受信信号におけるパイロットチャネル(PICH)を用いて、初回処理用に、伝搬路と雑音電力の推定を、初回処理用伝搬路・雑音電力推定部22が行う(ステップS24)。
そして、GI除去部43(図3)は、受信信号r(t)からガードインターバル(GI)を除去する(ステップS2)。そして、FFT部44(図3)は、高速フーリエ変換(FFT)の処理を行う(ステップS3)。
FIG. 4 is a flowchart showing an example of the operation of the wireless reception device 200a according to the first embodiment of the present invention. First, the MAP detection unit 23 determines whether or not the processing performed by the MAP detection unit 23, the per-code MAP decoding units 24-1 to 24-4, and the replica signal creation unit 28 is initial processing (step S1). ).
If it is determined in step S1 that the operation is the initial operation (initial processing), the propagation path and noise power are estimated for the initial processing using the pilot channel (PICH) in the received signal. The noise power estimation unit 22 performs (Step S24).
Then, the GI removal unit 43 (FIG. 3) removes the guard interval (GI) from the received signal r (t) (step S2). Then, the FFT unit 44 (FIG. 3) performs fast Fourier transform (FFT) processing (step S3).

次に、MMSEフィルタ部46(図3)は、通常のMMSEフィルタ処理を行う(ステップS4)。なお、ステップS4では、初回処理用チャネルインパルス応答推定値および初回処理用雑音電力推定値を用いて、MMSEフィルタ処理が行われる。
そして、逆拡散部48(図3)は、逆拡散処理を行う(ステップS5)。次に、シンボルデインタリーバ部49(図3)は、シンボルデインタリーバ処理を行う(ステップS6)。そして、復調部50(図3)は、軟判定ビットを出力する処理を行う(ステップS7)。次に、ビットデインタリーバ部25(図2)は、ビットデインタリーバ処理を行う(ステップS8)。
そして、MAP復号部26(図2)は、MAP復号処理を行う(ステップS9)。次に、上述したステップS5〜S9の処理を、Cmux回繰返したか否かについて、MAP検出部23が判定する(ステップS10)。なお、Cmux回繰返し処理を行うのではなく、並列に設置したCmux個の回路で同時に処理を行っても良い。なお、初回のMMSEフィルタ処理については後述する。
Next, the MMSE filter unit 46 (FIG. 3) performs normal MMSE filter processing (step S4). In step S4, the MMSE filter process is performed using the initial process channel impulse response estimated value and the initial process noise power estimated value.
And the despreading part 48 (FIG. 3) performs a despreading process (step S5). Next, the symbol deinterleaver unit 49 (FIG. 3) performs symbol deinterleaver processing (step S6). Then, the demodulator 50 (FIG. 3) performs a process of outputting soft decision bits (step S7). Next, the bit deinterleaver unit 25 (FIG. 2) performs a bit deinterleaver process (step S8).
Then, the MAP decoding unit 26 (FIG. 2) performs a MAP decoding process (step S9). Next, the MAP detection unit 23 determines whether or not the processes in steps S5 to S9 described above have been repeated C mux times (step S10). Instead of performing C mux times repeatedly, the processing may be performed simultaneously with C mux circuits arranged in parallel. The first MMSE filter process will be described later.

ステップS10でステップS5〜S9の処理を、Cmux回繰返していないと判定した場合には、Cmuxコード分の復調結果λ2を用いて、ビットインタリーバ部30(図2)は、対数尤度比をビットインタリーブする(ステップS11)。そして、シンボル生成部31(図2)は、変調信号レプリカを作成する(ステップS12)。
次に、シンボルインタリーバ部32は、シンボルインタリーバ処理を行う(ステップS13)。そして、周波数−時間拡散部33(図2)は、所定の拡散コードを用いて拡散処理を行う(ステップS14)。
上述したステップS11〜S14の処理をCmux回繰返した後、DTCH多重部34(図2)は、データトラフィックチャネル(DTCH)を多重する(ステップS15)。そして、PICH多重部35(図2)は、パイロットチャネル(PICH)を多重する(ステップS16)。
次に、スクランブリング部36(図2)は、スクランブリング処理を行う(ステップS17)。そして、IFFT部37(図2)は、逆高速フーリエ変換(IFFT)の処理を行う(ステップS18)。次に、GI挿入部38(図2)は、ガードインターバル(GI)を挿入する(ステップS19)。ステップS19でガードインターバル(GI)が挿入された信号はレプリカ信号として扱われ、繰返し復調時に使用される。
If it is determined in step S10 that the processing of steps S5 to S9 has not been repeated C mux times, the bit interleaver unit 30 (FIG. 2) uses the demodulation result λ2 for the C mux code to determine the log likelihood ratio. Are bit interleaved (step S11). Then, the symbol generator 31 (FIG. 2) creates a modulated signal replica (step S12).
Next, the symbol interleaver unit 32 performs symbol interleaver processing (step S13). The frequency-time spreading unit 33 (FIG. 2) performs a spreading process using a predetermined spreading code (step S14).
After the processes of steps S11 to S14 described above are repeated C mux times, the DTCH multiplexing unit 34 (FIG. 2) multiplexes the data traffic channel (DTCH) (step S15). Then, the PICH multiplexing unit 35 (FIG. 2) multiplexes the pilot channel (PICH) (step S16).
Next, the scrambling unit 36 (FIG. 2) performs scrambling processing (step S17). Then, the IFFT unit 37 (FIG. 2) performs inverse fast Fourier transform (IFFT) processing (step S18). Next, the GI insertion unit 38 (FIG. 2) inserts a guard interval (GI) (step S19). The signal in which the guard interval (GI) is inserted in step S19 is treated as a replica signal and is used at the time of repeated demodulation.

ステップS1で繰返し時である、つまり初回動作ではない(繰返し処理)と判定した場合には、ソフトキャンセラブロック部45−1〜45−3(図3)は、各ソフトキャンセラブロック部45−1〜45−3毎に、所定の到来波以外の信号を除去する(ステップS20)。ステップS20において、繰返し処理の1回目では、初回処理用のチャネルインパルス応答推定値が用いられる。また、繰返し処理の2回目以降では、1回前の繰返し処理で得られた繰返し処理用のチャネルインパルス応答推定値が用いられる。   If it is determined in step S1 that the operation is repeated, that is, it is not the first operation (repetitive processing), the soft canceller block units 45-1 to 45-3 (FIG. 3) each soft canceller block unit 45-1 to 45-1. Every 45-3, signals other than a predetermined incoming wave are removed (step S20). In step S20, the channel impulse response estimated value for the initial process is used in the first iteration process. In the second and subsequent iterations, the channel impulse response estimated value for the iteration process obtained in the previous iteration process is used.

そして、GI除去部43(図3)は、ガードインターバル(GI)を除去する(ステップS21)。次に、FFT部44(図3)は、高速フーリエ変換(FFT)の処理を行う(ステップS22)。上述したステップS20〜S22の処理を、B(Bは自然数)ブロック分について行った後、ブロック分割されたブロック毎の信号を用いて、繰返し処理用の伝搬路と雑音電力の推定を、繰返し処理用伝搬路・雑音電力推定部51が行う(ステップS25)。MMSEフィルタ部46(図3)は、Bブロック分の出力信号をMMSEフィルタにより、最小二乗誤差規範に基づいて合成する。つまり、MMSEフィルタ部46は、MMSEフィルタ処理を行うことにより、Bブロック分の信号を合成する(ステップS23)。ステップS23では、同じ繰返し処理で得られた繰返し処理用のチャネルインパルス応答推定値を用いて、MMSEフィルタの処理が行われる。なお、ステップS23の処理後は、ステップS5の処理に進み、初回処理と同様の処理が行われる。
ステップS10で、上述した処理を所定回数繰返したと判定されるまで、ステップS1〜S9、S11〜S23の処理が繰り返される。
Then, the GI removal unit 43 (FIG. 3) removes the guard interval (GI) (step S21). Next, the FFT unit 44 (FIG. 3) performs fast Fourier transform (FFT) processing (step S22). After the processing of steps S20 to S22 described above is performed for B (B is a natural number) blocks, iterative processing is performed for estimating the propagation path and noise power for iterative processing using the block-divided signal for each block. This is performed by the propagation path / noise power estimation unit 51 (step S25). The MMSE filter unit 46 (FIG. 3) synthesizes the output signals for the B block based on the least square error criterion by the MMSE filter. That is, the MMSE filter unit 46 synthesizes signals for B blocks by performing MMSE filter processing (step S23). In step S23, the MMSE filter process is performed using the channel impulse response estimation value for the iterative process obtained by the same iterative process. In addition, after the process of step S23, it progresses to the process of step S5 and the process similar to an initial process is performed.
Steps S1 to S9 and steps S11 to S23 are repeated until it is determined in step S10 that the above-described processing has been repeated a predetermined number of times.

次に、ソフトキャンセラブロック部45−1〜45−3(図3)の処理について具体的に説明する。ここでは、i番目のソフトキャンセラブロック部45−iの到来波レプリカ生成部及び減算部42の動作について説明する。ただし、iはi≦Bの自然数である。自然数Bについては後述する。
まず、ソフトキャンセラブロック部45−iは、到来波レプリカ生成部40においてhを生成し、これとレプリカ信号s^(t)との畳み込み演算を行った信号を、受信信号r(t)から減算する。この減算結果が、減算部42から出力される信号である。
Next, the processing of the soft canceller block units 45-1 to 45-3 (FIG. 3) will be specifically described. Here, the operations of the incoming wave replica generation unit and the subtraction unit 42 of the i-th soft canceller block unit 45-i will be described. However, i is a natural number of i ≦ B. The natural number B will be described later.
First, the soft canceller block unit 45-i generates a h i in the arrival wave replica generation unit 40, a signal subjected to convolution operation between this and the replica signal s ^ (t), from the received signal r (t) Subtract. This subtraction result is a signal output from the subtraction unit 42.

図5は、本発明の第1の実施形態によるソフトキャンセラブロック部45−1〜45−3に入力されるチャネルインパルス応答推定値の一例を示す図である。ここでは、初回処理用伝搬路・雑音電力推定部22(図2)、又は、繰返し処理用伝搬路・雑音電力推定部51(図3)から得られたチャネルインパルス応答推定値が、図5のような信号である場合について説明する。
また、ここでは、チャネルインパルス応答推定値が6つの伝搬路を通って無線受信装置200aに到達した信号P11〜P16を含んでいる場合について説明する。なお、図6において、横軸は時間を示しており、縦軸は受信電力を示している。ここでは、ソフトキャンセラブロック部45−1〜45−3(図3)が、6つの伝搬路を通って無線受信装置200aに到達した信号P11〜P16を、2つずつの3つのブロックに分割する。
FIG. 5 is a diagram illustrating an example of channel impulse response estimation values input to the soft canceller block units 45-1 to 45-3 according to the first embodiment of the present invention. Here, the channel impulse response estimation value obtained from the initial processing propagation path / noise power estimation unit 22 (FIG. 2) or the iterative processing propagation path / noise power estimation unit 51 (FIG. 3) is shown in FIG. A case of such a signal will be described.
Here, a case will be described in which the channel impulse response estimation value includes signals P11 to P16 that have reached the radio reception device 200a through six propagation paths. In FIG. 6, the horizontal axis indicates time, and the vertical axis indicates received power. Here, the soft canceller block units 45-1 to 45-3 (FIG. 3) divide the signals P <b> 11 to P <b> 16 that have arrived at the wireless reception device 200 a through six propagation paths into two three blocks. .

図6は、本発明の第1の実施形態によるソフトキャンセラブロック部45−1が分割するブロックB11を説明する図である。図6において、横軸は時間を示しており、縦軸は受信電力を示している。ソフトキャンセラブロック部45−1は、初回処理用伝搬路・雑音電力推定部22からブロック長T11を通知される。ソフトキャンセラブロック部45−1は、信号P11〜P16から、信号P11及びP12を含むブロック長がT11のブロックB11を分割する。具体的には、まず、ソフトキャンセラブロック部45−1は、信号P13、信号P14、信号P15、信号P16を、h(t)として設定し、そのh(t)を到来波レプリカ生成部41で作成する。到来波レプリカ生成部41が出力する信号は、h(t)とs^(t)とを畳み込み演算したものである。また、減算部42が出力する信号は、受信信号r(t)から、h(t)とs^(t)とを畳み込み演算した信号を減算したものとなる。つまり、レプリカが正しく生成された場合には、減算部42から出力される信号は、(h(t)−h(t))で表される伝搬路を経て受信された信号であると考えることができる。これにより、信号P11、信号P12を含むブロックB11が、減算部42から出力される。 FIG. 6 is a diagram illustrating the block B11 divided by the soft canceller block unit 45-1 according to the first embodiment of the present invention. In FIG. 6, the horizontal axis indicates time, and the vertical axis indicates received power. The soft canceller block unit 45-1 is notified of the block length T <b> 11 from the initial processing propagation path / noise power estimation unit 22. The soft canceller block unit 45-1 divides the block B11 having the block length T11 including the signals P11 and P12 from the signals P11 to P16. Specifically, first, the soft canceller block unit 45-1 sets the signal P13, the signal P14, the signal P15, and the signal P16 as h 1 (t), and sets the h 1 (t) as an incoming wave replica generation unit. Create in 41. The signal output from the incoming wave replica generation unit 41 is obtained by convolution calculation of h 1 (t) and s ^ (t). The signal output from the subtracting unit 42 is a signal obtained by subtracting a signal obtained by convolving h 1 (t) and s ^ (t) from the received signal r (t). That is, when the replica is correctly generated, the signal output from the subtracting unit 42 is considered to be a signal received through the propagation path represented by (h (t) −h 1 (t)). be able to. Accordingly, the block B11 including the signal P11 and the signal P12 is output from the subtracting unit 42.

図7は、本発明の第1の実施形態によるソフトキャンセラブロック部45−2が分割するブロックB12を説明する図である。図7において、横軸は時間を示しており、縦軸は受信電力を示している。ソフトキャンセラブロック部45−2は、初回処理用伝搬路・雑音電力推定部22からブロック長T12を通知される。ソフトキャンセラブロック部45−2は、信号P11〜P16から、信号P13及びP14を含むブロック長がT12のブロックB12を分割する。具体的には、まず、ソフトキャンセラブロック部45−2は、信号P11、信号P12、信号P15、信号P16を、h(t)として設定し、そのh(t)を到来波レプリカ生成部41で作成する。到来波レプリカ生成部41が出力する信号は、h(t)とs^(t)とを畳み込み演算したものである。また、減算部42が出力する信号は、受信信号r(t)から、h(t)とs^(t)とを畳み込み演算した信号を減算したものとなる。つまり、レプリカが正しく生成された場合には、減算部42から出力される信号は、(h(t)−h(t))で表される伝搬路を経て受信された信号であると考えることができる。これにより、信号P13、信号P14を含むブロックB12が、減算部42から出力される。 FIG. 7 is a diagram illustrating the block B12 divided by the soft canceller block unit 45-2 according to the first embodiment of the present invention. In FIG. 7, the horizontal axis indicates time, and the vertical axis indicates received power. The soft canceller block unit 45-2 is notified of the block length T12 from the initial processing propagation path / noise power estimation unit 22. The soft canceller block unit 45-2 divides the block B12 having the block length T12 including the signals P13 and P14 from the signals P11 to P16. Specifically, first, the soft canceller block unit 45-2 sets the signal P11, the signal P12, the signal P15, and the signal P16 as h 2 (t), and sets the h 2 (t) as an incoming wave replica generation unit. Create in 41. The signal output from the incoming wave replica generation unit 41 is a convolution of h 2 (t) and s ^ (t). The signal output from the subtracting unit 42 is a signal obtained by subtracting a signal obtained by convolving h 2 (t) and s ^ (t) from the received signal r (t). That is, when the replica is correctly generated, the signal output from the subtracting unit 42 is considered to be a signal received via the propagation path represented by (h (t) −h 2 (t)). be able to. As a result, the block B12 including the signal P13 and the signal P14 is output from the subtraction unit 42.

図8は、本発明の第1の実施形態によるソフトキャンセラブロック部45−3が分割するブロックB13を説明する図である。図8において、横軸は時間を示しており、縦軸は受信電力を示している。ソフトキャンセラブロック部45−3は、初回処理用伝搬路・雑音電力推定部22からブロック長T13を通知される。ソフトキャンセラブロック部45−3は、信号P11〜P16から、信号P15及びP16を含むブロック長がT13のブロックB13を分割する。具体的には、まず、ソフトキャンセラブロック部45−3は、信号P11、信号P12、信号P13、信号P14を、h(t)として設定し、そのh(t)を到来波レプリカ生成部41で作成する。到来波レプリカ生成部41が出力する信号は、h(t)とs^(t)とを畳み込み演算したものである。また、減算部42が出力する信号は、受信信号r(t)から、h(t)とs^(t)とを畳み込み演算した信号を減算したものとなる。つまり、レプリカが正しく生成された場合には、減算部42から出力される信号は、(h(t)−h(t))で表される伝搬路を経て受信された信号であると考えることができる。これにより、信号P15、信号P16を含むブロックB13が、減算部42から出力される。 FIG. 8 is a diagram illustrating the block B13 divided by the soft canceller block unit 45-3 according to the first embodiment of the present invention. In FIG. 8, the horizontal axis indicates time, and the vertical axis indicates received power. The soft canceller block unit 45-3 is notified of the block length T13 from the initial processing channel / noise power estimation unit 22. The soft canceller block unit 45-3 divides the block B13 having the block length T13 including the signals P15 and P16 from the signals P11 to P16. Specifically, first, the soft canceller block unit 45-3 sets the signal P11, the signal P12, the signal P13, and the signal P14 as h 3 (t), and sets the h 3 (t) as an incoming wave replica generation unit. Create in 41. The signal output from the incoming wave replica generation unit 41 is a convolution operation of h 3 (t) and s ^ (t). The signal output from the subtracting unit 42 is obtained by subtracting a signal obtained by convolving h 3 (t) and s ^ (t) from the received signal r (t). That is, when the replica is correctly generated, the signal output from the subtracting unit 42 is considered to be a signal received through the propagation path represented by (h (t) −h 3 (t)). be able to. As a result, the block B13 including the signal P15 and the signal P16 is output from the subtracting unit 42.

図6〜図8の説明では、ソフトキャンセラブロック部45−1〜45−3が、初回処理用伝搬路・雑音電力推定部22から通知されるブロック長に基づいて、信号P11〜P16をブロックに分割する場合について説明した。つまり、チャネルインパルス応答推定値に基づいて、ソフトキャンセラブロック部45−1〜45−3毎に作成および減算を行うレプリカ信号を変える場合について説明した。   In the description of FIGS. 6 to 8, the soft canceller block units 45-1 to 45-3 block the signals P 11 to P 16 based on the block length notified from the initial processing channel / noise power estimation unit 22. The case of dividing was described. That is, the case where the replica signal to be generated and subtracted is changed for each of the soft canceller block units 45-1 to 45-3 based on the channel impulse response estimation value has been described.

図9(a)〜図9(c)は、本発明の第1の実施形態によるMAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28での処理が初回処理である場合について説明する図である。ここでは、図3で示したMMSEフィルタ部46と、図4で示したステップS4及びステップS23の動作について説明する。
まず、初回のMMSEフィルタ部46の動作について説明する。受信信号を周波数領域で表現すると、受信信号Rは、以下の式(4)のように表すことができる。
9 (a) to 9 (c) show that the processes in the MAP detection unit 23, the code-by-code MAP decoding units 24-1 to 24-4, and the replica signal creation unit 28 according to the first embodiment of the present invention are the first time. It is a figure explaining the case where it is a process. Here, the MMSE filter unit 46 shown in FIG. 3 and the operations of steps S4 and S23 shown in FIG. 4 will be described.
First, the operation of the first MMSE filter unit 46 will be described. When the received signal is expressed in the frequency domain, the received signal R can be expressed as the following equation (4).

Figure 2010178273
Figure 2010178273

式(4)において、H^は、推定された伝搬路の伝達関数を示している。H^は、ガードインターバル(GI)の長さよりも遅延が短い到来波のみが存在すると仮定した場合、Nc*Ncの対角行列で表すことができる。なお、Ncは、spread−OFCDM(Orthogonal Frequency and Code Division Multiplexing:直交周波数符号分割多重)のサブキャリア数を示している。H^は、以下の式(5)のように表すことができる。   In Formula (4), H ^ represents an estimated propagation path transfer function. H ^ can be represented by a diagonal matrix of Nc * Nc, assuming that there is only an incoming wave with a delay shorter than the length of the guard interval (GI). Nc indicates the number of subcarriers in spread-OFCDM (Orthogonal Frequency and Code Division Multiplexing). H ^ can be expressed as the following equation (5).

Figure 2010178273
Figure 2010178273

また、式(4)において、Sは、送信シンボルを表しており、以下の式(6)に示すように、Nc*1のベクトルで表すことができる。   In Expression (4), S represents a transmission symbol, and can be represented by a vector of Nc * 1, as shown in Expression (6) below.

Figure 2010178273
Figure 2010178273

同様に、受信信号R、雑音成分Nは、以下の式(7)、式(8)に示すように、Nc*1のベクトルで表すことができる。   Similarly, the received signal R and the noise component N can be represented by a vector of Nc * 1, as shown in the following equations (7) and (8).

Figure 2010178273
Figure 2010178273

Figure 2010178273
Figure 2010178273

なお、式(6)〜式(8)において、添え字に用いたTは、転置行列であることを表している。
このような受信信号を、無線受信装置200aが無線送信装置100aから受信したとき、MMSEフィルタ部46が出力する信号Yは、以下の式(9)に示すように、Nc*1のベクトルで表すことができる。
In Expressions (6) to (8), T used as a subscript represents a transposed matrix.
When the wireless reception device 200a receives such a reception signal from the wireless transmission device 100a, the signal Y output from the MMSE filter unit 46 is expressed by a vector of Nc * 1, as shown in the following equation (9). be able to.

Figure 2010178273
Figure 2010178273

MMSEフィルタ部46は、チャネルインパルス応答推定値及び雑音電力推定値を基にMMSEフィルタ係数Wを決定する。ここで、MMSEフィルタ係数Wは、以下の式(10)に示すように、Nc*Ncの対角行列で表すことができる。   The MMSE filter unit 46 determines the MMSE filter coefficient W based on the channel impulse response estimated value and the noise power estimated value. Here, the MMSE filter coefficient W can be represented by a diagonal matrix of Nc * Nc as shown in the following equation (10).

Figure 2010178273
Figure 2010178273

さらに、MMSEフィルタ係数Wの各要素Wは、周波数方向拡散時は以下の式(11)で表すことができる。ただし、1≦m≦Ncである。 Further, each element W m of the MMSE filter coefficient W can be expressed by the following formula (11) at the time of frequency direction spreading. However, 1 ≦ m ≦ Nc.

Figure 2010178273
Figure 2010178273

なお、式(11)において、   In formula (11),

Figure 2010178273
Figure 2010178273

はコード多重時の他コードからの干渉成分である。また、式(11)において、 Is an interference component from another code at the time of code multiplexing. In the formula (11),

Figure 2010178273
Figure 2010178273

は雑音電力の推定値を示している。また、添え字のHは、ハミルトニアン(共役転置)を示している。
また、MMSEフィルタ係数Wの各要素Wは、時間方向拡散時はコード間の直交性が保たれていると仮定すると、以下の式(12)で表すことができる。
Indicates the estimated noise power. The subscript H indicates a Hamiltonian (conjugate transpose).
Further, each element W m of the MMSE filter coefficient W can be expressed by the following equation (12), assuming that the orthogonality between codes is maintained at the time direction spreading.

Figure 2010178273
Figure 2010178273

なお、MAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28で行う処理が、初回処理の場合には、図5に示す信号P11〜P16が、MMSEフィルタ係数Wを用いるMMSEフィルタ部46に入力される。
なお、図9(a)は、図5で説明した信号P11〜P16を示している。図9(b)は、図9(a)の信号P11〜P16を周波数軸で表現した、伝達関数を示している。なお、図9(b)において、横軸は周波数を示しており、縦軸は受信電力を示している。初回処理では、周波数選択性が高い、つまり、周波数軸方向の電力の変動が激しい。このような状態は、MC−CDMにおいてはコード間において、直交性が崩れ、コード間干渉が生じる。
If the processing performed by the MAP detection unit 23, the per-code MAP decoding units 24-1 to 24-4, and the replica signal creation unit 28 is initial processing, the signals P11 to P16 shown in FIG. This is input to the MMSE filter unit 46 using W.
FIG. 9A shows the signals P11 to P16 described in FIG. FIG. 9B shows a transfer function in which the signals P11 to P16 in FIG. 9A are expressed on the frequency axis. In FIG. 9B, the horizontal axis indicates the frequency, and the vertical axis indicates the received power. In the initial processing, the frequency selectivity is high, that is, the power fluctuation in the frequency axis direction is severe. In such a state, in MC-CDM, orthogonality is lost between codes, and interference between codes occurs.

次に、繰返し処理時のMMSEフィルタ部46の動作について説明する。繰返し復調時に、i番目のソフトキャンセラブロック部45−iにおいて使用されるレプリカ信号r^は、以下の式(13)のように表すことができる。 Next, the operation of the MMSE filter unit 46 during the iterative process will be described. The replica signal r ^ i used in the i-th soft canceller block unit 45-i at the time of iterative demodulation can be expressed as the following equation (13).

Figure 2010178273
Figure 2010178273

式(13)において、h^は、i番目のソフトキャンセラブロック部45−iにおいて処理を行う到来波のみを抽出した遅延プロファイルを示している。また、式(13)において、s^は、前回のMAP復号によって得られた対数尤度比λ2を基に算出されたレプリカ信号を示している。また、式(13)において、 In Expression (13), h ^ i represents a delay profile obtained by extracting only the incoming wave that is processed in the i-th soft canceller block unit 45-i. In Expression (13), s ^ represents a replica signal calculated based on the log likelihood ratio λ2 obtained by the previous MAP decoding. Moreover, in Formula (13),

Figure 2010178273
Figure 2010178273

は畳み込み演算を行うことを示している。従って、ソフトキャンセラブロック部45−iが出力する信号、つまり、図3のi番目のソフトキャンセラブロック部45−iが出力する信号R は、以下の式(14)のように表すことができる。 Indicates that a convolution operation is performed. Therefore, the signal output from the soft canceller block unit 45-i, that is, the signals R to i output from the i-th soft canceller block unit 45-i in FIG. 3 can be expressed as the following Expression (14). it can.

Figure 2010178273
Figure 2010178273

式(14)において、Δは、レプリカの不確定性による誤差信号と熱雑音成分とを表している。このとき、MMSEフィルタ部46が出力する信号Y’は、以下の式(15)で表すことができる。   In Expression (14), Δ represents an error signal and a thermal noise component due to replica uncertainty. At this time, the signal Y ′ output from the MMSE filter unit 46 can be expressed by the following equation (15).

Figure 2010178273
Figure 2010178273

ここで、レプリカ信号は精度よく生成されており、Δにはレプリカの誤差による成分は含まれず、熱雑音成分のみが含まれると仮定した場合、MMSEフィルタ係数Wの部分行列W’は、以下の式(16)のように対角行列で表すことができる。 Here, assuming that the replica signal is generated with high accuracy, and Δ does not include a component due to the error of the replica and only includes a thermal noise component, a submatrix W ′ i of the MMSE filter coefficient W is expressed as follows: (16) can be represented by a diagonal matrix.

Figure 2010178273
Figure 2010178273

MMSEフィルタ部46へ入力される信号は、後述するように周波数選択性が少なくなっており、フラットフェージングに近い状態になっている。このため、コード多重時のコード間干渉もないと仮定した場合、行列W’の各要素W’i,mは以下の式(17)で表すことができる。 As will be described later, the signal input to the MMSE filter unit 46 has a low frequency selectivity and is in a state close to flat fading. For this reason, when it is assumed that there is no inter-code interference at the time of code multiplexing, each element W ′ i, m of the matrix W ′ i can be expressed by the following equation (17).

Figure 2010178273
Figure 2010178273

式(17)において、H^i’,mは、i’番目のソフトキャンセラブロック部45−i’におけるm番目の伝搬路の伝達関数である。また、H^i’,m は、H^i’,mのハミルトニアンである。 In Expression (17), H i ′, m is a transfer function of the m-th propagation path in the i′-th soft canceller block unit 45-i ′. In addition, H ^ i ', m H is, H ^ i', is the Hamiltonian of the m.

図10(a)〜図10(g)は、本発明の第1の実施形態によるMAP検出部23、コード毎MAP復号部24−1〜24−4、レプリカ信号作成部28での処理が繰返し処理である場合について説明する図である。繰返し処理において図6〜図8に示した伝搬路を通った信号P11〜P16が、MMSEフィルタ係数を用いるMMSEフィルタ部46に入力される。なお、ここではソフトキャンセラブロック部の数Bは、3である。
MMSEフィルタ部46は、初回復調時には式(11)又は式(12)で表わされるMMSEフィルタ係数Wを用い、繰返し復調時には式(17)で表わされるMMSEフィルタ係数W’i,mを用いる。
10 (a) to 10 (g), the processes in the MAP detection unit 23, the per-code MAP decoding units 24-1 to 24-4, and the replica signal creation unit 28 according to the first embodiment of the present invention are repeated. It is a figure explaining the case where it is a process. Signals P11 to P16 that have passed through the propagation paths shown in FIGS. 6 to 8 in the iterative process are input to the MMSE filter unit 46 that uses MMSE filter coefficients. Here, the number B of soft canceller block units is three.
The MMSE filter unit 46 uses the MMSE filter coefficient W m represented by Expression (11) or Expression (12) at the time of initial demodulation, and uses the MMSE filter coefficient W ′ i, m represented by Expression (17) at the time of repeated demodulation.

なお、図9(a)と同様に図10(a)、図10(c)、図10(e)は、図6〜図8に示した信号P11〜P16を示している。図10(b)、図10(d)、図10(f)は、図10(a)、図10(c)、図10(e)の信号P11〜P16を周波数軸で表現した、伝達関数を示している。なお、図10(b)、図10(d)、図10(f)において、横軸は周波数を示しており、縦軸は受信電力を示している。繰返し処理時では、周波数選択性が低い、つまり、周波数軸方向の電力の変動が小さい。このような状態は、MC−CDMAにおいてはコード間において、直交性が保たれ、コード間干渉が生じにくいことを意味している。
このように、繰返し処理を行うことにより、ガードインターバル(GI)の長さを超える遅延が生じている到来波を取り除くと同時に、コード間干渉の影響も取り除くことができる。
As in FIG. 9A, FIGS. 10A, 10C, and 10E show the signals P11 to P16 shown in FIGS. 10 (b), 10 (d), and 10 (f) show transfer functions in which the signals P11 to P16 in FIGS. 10 (a), 10 (c), and 10 (e) are expressed on the frequency axis. Is shown. In FIG. 10B, FIG. 10D, and FIG. 10F, the horizontal axis indicates the frequency, and the vertical axis indicates the received power. At the time of repeated processing, the frequency selectivity is low, that is, the fluctuation of power in the frequency axis direction is small. Such a state means that in MC-CDMA, orthogonality is maintained between codes, and interference between codes is less likely to occur.
In this way, by performing the iterative process, it is possible to remove the incoming wave in which the delay exceeding the length of the guard interval (GI) has occurred, and at the same time, remove the influence of inter-code interference.

図11は、本発明の第1の実施形態による初回処理用伝搬路・雑音電力推定部22の構成を示す概略ブロック図である。初回処理用伝搬路・雑音電力推定部22は、伝搬路推定部61、プリアンブルレプリカ生成部62、雑音電力推定部63、ブロック分割決定部64aを備えている。
伝搬路推定部61は、受信信号に含まれるパイロットチャネル(PICH)を用いて、チャネルインパルス応答推定値を推定する。プリアンブルレプリカ生成部62は、伝搬路推定部61によって推定されたチャネルインパルス応答推定値と、既知情報であるパイロットチャネル(PICH)の信号波形とを用いて、パイロットチャネル(PICH)のレプリカ信号を作成する。雑音電力推定部63は、受信信号に含まれるパイロットチャネル(PICH)部分と、プリアンブルレプリカ生成部62が出力するパイロットチャネル(PICH)のレプリカ信号との差分を求めることによって雑音電力を推定する。
FIG. 11 is a schematic block diagram showing the configuration of the initial processing propagation path / noise power estimation unit 22 according to the first embodiment of the present invention. The initial process propagation path / noise power estimation unit 22 includes a propagation path estimation unit 61, a preamble replica generation unit 62, a noise power estimation unit 63, and a block division determination unit 64a.
The propagation path estimation unit 61 estimates a channel impulse response estimation value using a pilot channel (PICH) included in the received signal. The preamble replica generation unit 62 creates a pilot channel (PICH) replica signal using the channel impulse response estimation value estimated by the propagation path estimation unit 61 and the signal waveform of the pilot channel (PICH) that is known information. To do. The noise power estimation unit 63 estimates the noise power by obtaining the difference between the pilot channel (PICH) portion included in the received signal and the pilot channel (PICH) replica signal output by the preamble replica generation unit 62.

ブロック分割決定部64aは、MAP検出部23のソフトキャンセラブロック部45−1〜45−3が受信信号を複数のブロック(本実施形態では、ブロックB11〜B13)に分割する際のブロック長(本実施形態では、ブロック長T11〜T13)及びブロック数(本実施形態では、ブロック数は3)を決定する。ブロック分割決定部64aは、決定したブロック長を、MAP検出部23のソフトキャンセラブロック部45−1〜45−3に出力する。ブロック分割決定部64aがブロック長を決定する方法については、図12を参照して後述する。
なお、ここでは、ブロック分割決定部64aが、初回処理時におけるブロック長及びブロック数を決定する場合について説明するが、これに限定されるものではない。繰返し処理時においても、繰返し処理用伝搬路・雑音電力推定部51で、初回処理時と同様にして、ブロック長及びブロック数を決定することができる。
The block division deciding unit 64a is configured so that the soft canceller block units 45-1 to 45-3 of the MAP detecting unit 23 divide the received signal into a plurality of blocks (blocks B11 to B13 in the present embodiment). In the embodiment, the block length T11 to T13) and the number of blocks (in this embodiment, the number of blocks is 3) are determined. The block division determination unit 64a outputs the determined block length to the soft canceller block units 45-1 to 45-3 of the MAP detection unit 23. A method by which the block division determination unit 64a determines the block length will be described later with reference to FIG.
In addition, although the case where the block division determination unit 64a determines the block length and the number of blocks at the time of the initial process will be described here, the present invention is not limited to this. Even during the iterative process, the iterative process propagation path / noise power estimation unit 51 can determine the block length and the number of blocks in the same manner as in the initial process.

なお、伝搬路推定部61における伝搬路推定方法としては、RLSアルゴリズムなどを用いて最小二乗誤差規範に基づいて推定する方法や、周波数相関を用いる方法などを使用することができる。
なお、図3の繰返し処理用伝搬路・雑音電力推定部51も、初回処理用伝搬路・雑音電力推定部22と同様の構成とすることができる。よって、繰返し処理用伝搬路・雑音電力推定部51の説明は省略する。
In addition, as a propagation path estimation method in the propagation path estimation unit 61, a method of estimation based on a least square error criterion using an RLS algorithm or the like, a method of using frequency correlation, and the like can be used.
Note that the iterative processing propagation path / noise power estimation unit 51 in FIG. 3 can also have the same configuration as the initial processing propagation path / noise power estimation unit 22. Therefore, the description of the iterative processing propagation path / noise power estimation unit 51 is omitted.

図12は、本発明の第1の実施形態によるブロック分割決定部64aの処理を示すフローチャートである。
また、図13は、本発明の第1の実施形態によるブロック分割決定部64aによって分割される信号P11〜P16を示す図である。図13において、横軸は時間を示しており、縦軸は受信電力を示している。
始めに、ブロック分割決定部64aは、対象ブロック(ここでは、ブロックB11)の長さの設定を開始する(ステップS101)。
そして、ブロック分割決定部64aは、対象ブロック(ここでは、ブロックB11)の長さを、所定長ΔTだけ延長する(ステップS102)。本実施形態では、所定長ΔTとして、ガードインターバル(GI)の長さの100分の1としているが、その他の値を用いても良い。
FIG. 12 is a flowchart showing the processing of the block division determination unit 64a according to the first embodiment of the present invention.
FIG. 13 is a diagram illustrating signals P11 to P16 divided by the block division determination unit 64a according to the first embodiment of the present invention. In FIG. 13, the horizontal axis indicates time, and the vertical axis indicates received power.
First, the block division determination unit 64a starts setting the length of the target block (here, block B11) (step S101).
Then, the block division determination unit 64a extends the length of the target block (here, the block B11) by a predetermined length ΔT (step S102). In the present embodiment, the predetermined length ΔT is set to 1/100 of the length of the guard interval (GI), but other values may be used.

次に、ブロック分割決定部64aは、対象ブロック(ここでは、ブロックB11)の長さが、所定のブロック長Tth以下であるか否かについて判定する(ステップS103)。本実施形態において、所定のブロック長Tthは、ガードインターバル(GI)の長さ以下の値であることが望ましいが、これに限定するものではない。ガードインターバル(GI)の長さをTgiとした場合、所定のブロック長Tthの値としては、例えば、(0.8*Tgi)≦Tth≦Tgiの条件を満たす値を用いることができる。より好ましくは、(0.85*Tgi)≦Tth≦(0.95*Tgi)という条件を満たす値を用いると良い。本実施形態では、所定のブロック長Tthを、(0.9*Tgi)としている。なお、*は、乗算を意味する記号である。   Next, the block division determination unit 64a determines whether or not the length of the target block (here, the block B11) is equal to or less than a predetermined block length Tth (step S103). In the present embodiment, the predetermined block length Tth is desirably a value equal to or less than the length of the guard interval (GI), but is not limited thereto. When the length of the guard interval (GI) is Tgi, for example, a value satisfying the condition of (0.8 * Tgi) ≦ Tth ≦ Tgi can be used as the value of the predetermined block length Tth. More preferably, a value satisfying the condition of (0.85 * Tgi) ≦ Tth ≦ (0.95 * Tgi) is used. In the present embodiment, the predetermined block length Tth is (0.9 * Tgi). Note that * is a symbol meaning multiplication.

対象ブロック(ここでは、ブロックB11)の長さが所定のブロック長Tth以下である場合には、ブロック分割決定部64aはステップS103で「YES」と判定してステップS102に進む。
一方、対象ブロック(ここでは、ブロックB11)の長さが所定のブロック長Tth以下ではない場合には、ブロック分割決定部64aはステップS103で「NO」と判定し、ステップS104の処理を行う。つまり、ブロック分割決定部64aは、最後にブロック長をΔTだけ延長する前までの長さを対象ブロック(ここでは、ブロックB11)の長さ(ここでは、ブロック長T11)として決定する(ステップS104)。
If the length of the target block (here, block B11) is equal to or shorter than the predetermined block length Tth, the block division determination unit 64a determines “YES” in step S103, and proceeds to step S102.
On the other hand, if the length of the target block (here, block B11) is not less than or equal to the predetermined block length Tth, the block division determination unit 64a determines “NO” in step S103, and performs the process of step S104. In other words, the block division determination unit 64a determines the length before the block length is finally extended by ΔT as the length of the target block (here, the block B11) (here, the block length T11) (step S104). ).

そして、ブロック分割決定部64aは、ブロック長を決定済みのブロックに含まれていない信号が残っているか否かについて判定する(ステップS105)。ブロック長を決定済みのブロックに含まれていない信号が残っていない場合には、ブロック分割決定部64aは、ステップS105で「NO」と判定し、図12のフローチャートの処理を終了する。
一方、ブロック長を決定済みのブロック(例えば、ブロックB11)に含まれていない信号(例えば、信号P13〜P16)が残っている場合には、ブロック分割決定部64aは、ステップS105で「YES」と判定し、ステップS106の処理を行う。つまり、ブロック分割決定部64aは、次の対象ブロック(ここでは、ブロックB12)の長さ(ここでは、ブロック長T12)の設定に移行する(ステップS106)。そして、ステップS102に進む。
Then, the block division determination unit 64a determines whether or not a signal that is not included in the block whose block length has been determined remains (step S105). If there is no signal that is not included in the block whose block length has already been determined, the block division determination unit 64a determines “NO” in step S105, and ends the process of the flowchart of FIG.
On the other hand, when signals (for example, signals P13 to P16) that are not included in the block for which the block length has been determined (for example, block B11) remain, the block division determination unit 64a determines “YES” in step S105. Is determined, and the process of step S106 is performed. That is, the block division determination unit 64a shifts to setting of the length (here, block length T12) of the next target block (here, block B12) (step S106). Then, the process proceeds to step S102.

ブロック分割決定部64aが、図12のフローチャートの処理を行うことで、図13に示すように、信号P11〜P16は、信号P11及びP12を含むブロックB11と、信号P13及びP14を含むブロックB12と、信号P15及びP16を含むブロックB13とに分割される。ブロックB11〜B13のブロック長T11〜T13は、それぞれガードインターバル(GI)の長さTgi以下である。
ブロック分割決定部64aは、ブロックB11のブロック長T11を、ソフトキャンセラブロック部45−1(図3)に出力する。また、ブロック分割決定部64aは、ブロックB12のブロック長T12を、ソフトキャンセラブロック部45−2(図3)に出力する。また、ブロック分割決定部64aは、ブロックB13のブロック長T13を、ソフトキャンセラブロック部45−3(図3)に出力する。
As the block division determination unit 64a performs the processing of the flowchart of FIG. 12, as illustrated in FIG. 13, the signals P11 to P16 include the block B11 including the signals P11 and P12 and the block B12 including the signals P13 and P14. And block B13 including signals P15 and P16. Block lengths T11 to T13 of the blocks B11 to B13 are each equal to or shorter than the guard interval (GI) length Tgi.
The block division determination unit 64a outputs the block length T11 of the block B11 to the soft canceller block unit 45-1 (FIG. 3). Further, the block division determination unit 64a outputs the block length T12 of the block B12 to the soft canceller block unit 45-2 (FIG. 3). Further, the block division determination unit 64a outputs the block length T13 of the block B13 to the soft canceller block unit 45-3 (FIG. 3).

本発明の第1の実施形態の無線受信装置200a(受信装置とも称する)において、図2の受信アンテナ75(受信部とも称する)は、図1の無線送信装置100a(送信装置とも称する)が送信するガードインターバル(GI)が付加された信号を受信する。
そして、図2のレプリカ信号作成部28は、無線送信装置100a(図1)が送信した信号のレプリカであるレプリカ信号を、受信アンテナ(図2)が受信した信号に基づいて作成する。
そして、図3のソフトキャンセラブロック部45−1〜45−3(受信信号分割部とも称する)は、レプリカ信号作成部28が作成したレプリカ信号を用いて、受信アンテナ75が受信した信号をガードインターバル(GI)の長さTgi以下のブロック長(本実施形態では、ブロック長T11〜T13)の複数のブロック(本実施形態では、ブロックB11〜B13)に分割する。
In the wireless receiving device 200a (also referred to as a receiving device) according to the first embodiment of the present invention, the receiving antenna 75 (also referred to as a receiving unit) in FIG. 2 is transmitted by the wireless transmitting device 100a (also referred to as a transmitting device) in FIG. A signal to which a guard interval (GI) is added is received.
2 creates a replica signal that is a replica of the signal transmitted by the wireless transmission device 100a (FIG. 1) based on the signal received by the receiving antenna (FIG. 2).
Then, the soft canceller block units 45-1 to 45-3 (also referred to as reception signal dividing units) in FIG. 3 use the replica signal generated by the replica signal generation unit 28 to convert the signal received by the reception antenna 75 into a guard interval. The block is divided into a plurality of blocks (blocks B11 to B13 in the present embodiment) having a block length (block lengths T11 to T13 in the present embodiment) equal to or shorter than the length Tgi of (GI).

なお、ソフトキャンセラブロック部45−1〜45−3が受信信号を複数のブロックに分割する際には、そのブロックに含まれる信号もブロック内に収まるように分割する。例えば、本実施形態において、ソフトキャンセラブロック部45−1が信号P11〜P16から信号P11及びP12を含むブロックB11を分割する場合において、信号P11と信号P12との間の間隔がガードインターバル長以下になるようにするだけでは十分ではなく、信号P11と信号P12とを含む時間領域がガードインターバル長以下になるようにすることが望ましい。   When the soft canceller block units 45-1 to 45-3 divide the received signal into a plurality of blocks, the signal included in the block is also divided so as to be within the block. For example, in the present embodiment, when the soft canceller block unit 45-1 divides the block B11 including the signals P11 and P12 from the signals P11 to P16, the interval between the signal P11 and the signal P12 is equal to or less than the guard interval length. It is not sufficient to make it so that it is desirable that the time region including the signal P11 and the signal P12 be equal to or shorter than the guard interval length.

なお、ソフトキャンセラブロック部45−1〜45−3は、初回処理用チャネルインパルス応答推定値(チャネルインパルス応答推定値とも称する)と、レプリカ信号作成部28が作成したレプリカ信号とに基づいて、各時間帯(本実施形態では、ブロックB11〜B13の時間帯)の到来波(本実施形態では、信号P11〜P16)のレプリカを生成する到来波レプリカ生成部40を備える。
また、ソフトキャンセラブロック部45−1〜45−3は、受信アンテナ75が受信した受信信号P11〜P16から、到来波レプリカ生成部40が生成した各時間帯(本実施形態では、ブロックB11〜B13)の到来波のレプリカを減算する減算部42を備える。
The soft canceller block units 45-1 to 45-3 are based on channel impulse response estimated values for initial processing (also referred to as channel impulse response estimated values) and replica signals created by the replica signal creating unit 28. An incoming wave replica generation unit 40 that generates a replica of an incoming wave (in this embodiment, signals P11 to P16) in the time zone (in this embodiment, the time zone of blocks B11 to B13) is provided.
The soft canceller block units 45-1 to 45-3 are the time zones generated by the incoming wave replica generation unit 40 from the reception signals P 11 to P 16 received by the reception antenna 75 (in the present embodiment, blocks B 11 to B 13). ) Is subtracted from the incoming wave replica.

なお、ソフトキャンセラブロック部45−1〜45−3は、前回推定されたチャネルインパルス応答推定値に基づいて、受信信号(ここでは、信号P11〜P16)を分割するようにしても良い。   Note that the soft canceller block units 45-1 to 45-3 may divide the received signals (here, the signals P11 to P16) based on the channel impulse response estimated value estimated last time.

図3の繰返し処理用伝搬路・雑音電力推定部51(伝搬路推定部とも称する)は、ソフトキャンセラブロック部45−1〜45−3が分割したブロックB11〜B13毎の信号の伝搬路を推定する。
そして、図3のMMSEフィルタ部46(合成部とも称する)は、繰返し処理用伝搬路・雑音電力推定部51が伝搬路を推定したブロックB11〜B13毎の信号P11〜P16を合成する。
The iterative processing propagation path / noise power estimation unit 51 (also referred to as a propagation path estimation unit) in FIG. 3 estimates a signal propagation path for each of the blocks B11 to B13 divided by the soft canceller block units 45-1 to 45-3. To do.
Then, the MMSE filter unit 46 (also referred to as a combining unit) in FIG. 3 combines the signals P11 to P16 for each of the blocks B11 to B13 in which the iterative processing propagation path / noise power estimation unit 51 estimates the propagation path.

なお、MMSEフィルタ部46は、チャネルインパルス応答推定値に基づいて、繰返し処理用伝搬路・雑音電力推定部51が伝搬路を推定したブロック毎(本実施形態では、ブロックB11〜B13)の信号(本実施形態では、信号P11及びP12、信号P13及びP14、信号P15及びP16)を合成するようにしても良い。   Note that the MMSE filter unit 46 determines the signal (block B11 to B13 in this embodiment) for each block (in this embodiment, blocks B11 to B13) on which the iterative processing channel / noise power estimation unit 51 estimates the channel based on the channel impulse response estimation value. In the present embodiment, signals P11 and P12, signals P13 and P14, and signals P15 and P16) may be synthesized.

そして、図3の復調部50は、MMSEフィルタ部46が合成した信号P11〜P16を復調する。
そして、図2のMAP復号部26(復号部とも称する)は、復調部50が復調した信号P11〜P16を復号する。
3 demodulates the signals P11 to P16 synthesized by the MMSE filter unit 46.
2 decodes signals P11 to P16 demodulated by the demodulation unit 50. The MAP decoding unit 26 (also referred to as a decoding unit) in FIG.

なお、復調部50(図3)は、逆拡散部48(図3)が逆拡散を行った単位で、MMSEフィルタ部46が合成した信号を復調するようにしても良い。
また、MAP復号部26(図2)は、逆拡散部(図3)が逆拡散を行った単位で、復調部50が復調した信号を復号するようにしても良い。
Note that the demodulator 50 (FIG. 3) may demodulate the signal synthesized by the MMSE filter unit 46 in units of despread performed by the despreader 48 (FIG. 3).
Further, the MAP decoding unit 26 (FIG. 2) may decode the signal demodulated by the demodulating unit 50 in units obtained by despreading by the despreading unit (FIG. 3).

本発明の第1の実施形態による無線受信装置200aを用いることによって、受信信号(本実施形態では、信号P11〜P16)をガードインターバル(GI)の長さTgi以下のブロック(本実施形態では、ブロックB11〜B13)に分割することができる。これにより、無線送信装置100aから受信するパイロット信号などの信号を復調する際の演算量を減少させ、シンボル間干渉やキャリア間干渉やコード間干渉に対する耐性を高め、伝搬路推定の精度を向上させることができる。   By using the wireless reception device 200a according to the first embodiment of the present invention, a received signal (in this embodiment, signals P11 to P16) is a block (in this embodiment) having a guard interval (GI) length Tgi or less. It can be divided into blocks B11 to B13). This reduces the amount of computation when demodulating a signal such as a pilot signal received from the wireless transmission device 100a, increases resistance to inter-symbol interference, inter-carrier interference and inter-code interference, and improves propagation path estimation accuracy. be able to.

従来使用されていたブロック分割ターボ等化では、ガードインターバル(GI)の長さを超える遅延が生じた到来波を、無線受信装置が受信する際に生じるシンボル間干渉やキャリア間干渉に対して繰返し処理を行い除去することで、送信信号を復元していた。その時、パイロット信号に対しても、同様の干渉が生じることになるが、従来技術では、その干渉が生じたままのパイロット信号を用いて、伝搬路推定を行っていた。そのため、繰返し処理を行ったとしても、伝搬路推定値が同じであるため、送信信号の復元精度が低下するという問題があった。
本実施形態による無線受信装置200aを用いれば、送信信号と共にパイロット信号に対しても、ブロック分割ターボ等化による繰返し処理を行い、それらの干渉を除去することで、精度の良い伝搬路推定を行うことができる。また、それらの干渉を除去する方法として、ブロック分割ターボ等化を用いることにより、従来技術による無線受信装置に比べて、演算量を低減させることができる。
In block division turbo equalization, which has been used in the past, an incoming wave with a delay exceeding the length of the guard interval (GI) is repeated for inter-symbol interference and inter-carrier interference that occur when the wireless receiver receives the signal. The transmission signal was restored by performing processing and removing it. At that time, similar interference occurs with the pilot signal. However, in the prior art, the propagation path is estimated using the pilot signal with the interference generated. Therefore, even if the iterative process is performed, the propagation path estimation value is the same, and thus there is a problem that the restoration accuracy of the transmission signal is lowered.
By using the radio receiving apparatus 200a according to the present embodiment, it is possible to perform accurate channel estimation by performing iterative processing by block division turbo equalization on the pilot signal as well as the transmission signal and removing those interferences. be able to. Further, by using block division turbo equalization as a method for removing such interference, it is possible to reduce the amount of calculation as compared with a wireless receiver according to the prior art.

また、本発明の第1の実施形態による無線受信装置200aによれば、レプリカ信号作成部28が作成したレプリカ信号を用いて受信信号r(t)から所定の時間帯ごとに到来波レプリカ生成部が到来波を除去し、その所定の時間帯ごとに到来波を除去した信号をMMSEフィルタ部46が合成し、その合成した信号に対して復調部50が軟判定を行うようにした。これにより、到来波を除去した信号に対して高速フーリエ変換(FFT)の処理を行うことが可能となる。また、到来波を除去することにより周波数選択性を減らした信号に対して逆拡散の処理を行うことが可能となり、コード数に関係のない演算量で、コード間干渉の除去を行うことができる。   In addition, according to the wireless reception device 200a according to the first embodiment of the present invention, the incoming wave replica generation unit for each predetermined time period from the reception signal r (t) using the replica signal generated by the replica signal generation unit 28 The MMSE filter unit 46 synthesizes the signal from which the incoming wave is removed at each predetermined time zone, and the demodulator 50 makes a soft decision on the synthesized signal. Thereby, it is possible to perform fast Fourier transform (FFT) processing on the signal from which the incoming wave is removed. In addition, it is possible to perform despreading processing on a signal with reduced frequency selectivity by removing incoming waves, and it is possible to eliminate inter-code interference with a calculation amount that is not related to the number of codes. .

(第2の実施形態)
次に、本発明の第2の実施形態による無線通信システムについて説明する。第2の実施形態による無線通信システムは、無線送信装置と無線受信装置とを備えている。第2の実施形態による無線送信装置は、第1の実施形態による無線送信装置100a(図1)と同様の構成を有するので、その説明を省略する。第2の実施形態による無線受信装置は、第1の実施形態による無線受信装置200a(図2)と同様の構成を有するが、ブロック分割決定部64a(図11)の代わりに、ブロック長決定部64b(図示省略)を備える点において相違する。ブロック分割決定部64aとブロック長決定部64bとでは、処理内容が異なる。よって、以下では、ブロック長決定部64bの処理内容を、図14を参照して説明する。
(Second Embodiment)
Next, a radio communication system according to the second embodiment of the present invention will be described. The wireless communication system according to the second embodiment includes a wireless transmission device and a wireless reception device. Since the wireless transmission device according to the second embodiment has the same configuration as the wireless transmission device 100a (FIG. 1) according to the first embodiment, the description thereof is omitted. The wireless reception device according to the second embodiment has the same configuration as the wireless reception device 200a (FIG. 2) according to the first embodiment, but instead of the block division determination unit 64a (FIG. 11), a block length determination unit. The difference is that 64b (not shown) is provided. The block division determination unit 64a and the block length determination unit 64b have different processing contents. Therefore, hereinafter, the processing contents of the block length determination unit 64b will be described with reference to FIG.

図14は、本発明の第2の実施形態によるブロック長決定部64bの処理を示すフローチャートである。
また、図15は、本発明の第2の実施形態によるブロック長決定部64bによって分割される信号P21〜P26を示す図である。図15において、横軸は時間を示しており、縦軸は受信電力を示している。
始めに、ブロック長決定部64bは、対象ブロック(ここでは、ブロックB21)の長さの設定を開始する(ステップS201)。
そして、ブロック長決定部64bは、対象ブロック(ここでは、ブロックB21)の長さを、所定長ΔTだけ延長する(ステップS202)。本実施形態では、所定長ΔTとして、ガードインターバル(GI)の長さの100分の1としているが、その他の値を用いても良い。
FIG. 14 is a flowchart showing the processing of the block length determination unit 64b according to the second embodiment of the present invention.
FIG. 15 is a diagram illustrating signals P21 to P26 divided by the block length determination unit 64b according to the second embodiment of the present invention. In FIG. 15, the horizontal axis indicates time, and the vertical axis indicates received power.
First, the block length determination unit 64b starts setting the length of the target block (here, block B21) (step S201).
Then, the block length determination unit 64b extends the length of the target block (here, the block B21) by a predetermined length ΔT (step S202). In the present embodiment, the predetermined length ΔT is set to 1/100 of the length of the guard interval (GI), but other values may be used.

次に、ブロック長決定部64bは、対象ブロック(ここでは、ブロックB21)の長さが、所定のブロック長Tth以下であるか否かについて判定する(ステップS203)。本実施形態において、所定のブロック長Tthは、ガードインターバル(GI)の長さ以下の値である。ガードインターバル(GI)の長さをTgiとした場合、所定のブロック長Tthの値としては、例えば、(0.8*Tgi)≦Tth≦Tgiの条件を満たす値を用いることができる。より好ましくは、(0.85*Tgi)≦Tth≦(0.95*Tgi)という条件を満たす値を用いると良い。本実施形態では、所定のブロック長Tthを、(0.9*Tgi)としている。   Next, the block length determination unit 64b determines whether or not the length of the target block (here, the block B21) is equal to or less than a predetermined block length Tth (step S203). In the present embodiment, the predetermined block length Tth is a value equal to or smaller than the length of the guard interval (GI). When the length of the guard interval (GI) is Tgi, for example, a value satisfying the condition of (0.8 * Tgi) ≦ Tth ≦ Tgi can be used as the value of the predetermined block length Tth. More preferably, a value satisfying the condition of (0.85 * Tgi) ≦ Tth ≦ (0.95 * Tgi) is used. In the present embodiment, the predetermined block length Tth is (0.9 * Tgi).

対象ブロック(ここでは、ブロックB21)の長さが所定のブロック長Tth以下である場合には、ブロック長決定部64bはステップS203で「YES」と判定してステップS203の処理を行う。つまり、ブロック長決定部64bは、対象としているブロック(ここでは、ブロックB21)内に含まれる信号(ここでは、信号P21〜P23)の数が所定数Nth以下であるか否かについて判定する(ステップS204)。本実施形態では、所定数Nthを3としているが、その他の値を使用しても良い。
対象としているブロック内に含まれる信号の数が所定数Nth以下である場合には、ブロック長決定部64bはステップS204で「YES」と判定してステップS202に進む。
一方、対象としているブロック内に含まれる信号の数が所定数Nthよりも大きい場合には、ブロック長決定部64bはステップS204で「NO」と判定してステップS205の処理を行う。つまり、ブロック長決定部64bは、最後にブロック長をΔTだけ延長する前までの長さを対象ブロック(ここでは、ブロックB21)の長さ(ここでは、ブロック長T21)として決定する(ステップS205)。
If the length of the target block (here, block B21) is equal to or shorter than the predetermined block length Tth, the block length determination unit 64b determines “YES” in step S203 and performs the process of step S203. That is, the block length determination unit 64b determines whether or not the number of signals (here, signals P21 to P23) included in the target block (here, block B21) is equal to or less than a predetermined number Nth ( Step S204). In the present embodiment, the predetermined number Nth is 3, but other values may be used.
When the number of signals included in the target block is equal to or less than the predetermined number Nth, the block length determination unit 64b determines “YES” in step S204, and proceeds to step S202.
On the other hand, when the number of signals included in the target block is larger than the predetermined number Nth, the block length determination unit 64b determines “NO” in step S204 and performs the process of step S205. That is, the block length determination unit 64b determines the length before the block length is finally extended by ΔT as the length of the target block (here, the block B21) (here, the block length T21) (step S205). ).

そして、ブロック長決定部64bは、ブロック長を決定済みのブロックに含まれていない信号が残っているか否かについて判定する(ステップS206)。ブロック長を決定済みのブロックに含まれていない信号が残っていない場合には、ブロック長決定部64bは、ステップS206で「NO」と判定し、図14のフローチャートの処理を終了する。
一方、ブロック長を決定済みのブロック(例えば、ブロックB21)に含まれていない信号(例えば、信号P24〜P26)が残っている場合には、ブロック長決定部64bは、ステップS206で「YES」と判定し、ステップS207の処理を行う。つまり、ブロック長決定部64bは、次の対象ブロック(ここでは、ブロックB22)の長さ(ここでは、ブロック長T22)の設定に移行する(ステップS207)。そして、ステップS202に進む。
Then, the block length determination unit 64b determines whether or not a signal that is not included in the block for which the block length has been determined remains (step S206). If there is no signal that is not included in the block whose block length has already been determined, the block length determination unit 64b determines “NO” in step S206, and ends the process of the flowchart of FIG.
On the other hand, when signals (for example, signals P24 to P26) that are not included in the block for which the block length has been determined (for example, block B21) remain, the block length determination unit 64b determines “YES” in step S206. And the process of step S207 is performed. That is, the block length determination unit 64b shifts to setting of the length (here, block length T22) of the next target block (here, block B22) (step S207). Then, the process proceeds to step S202.

ブロック長決定部64bが、図14のフローチャートの処理を行うことで、図15に示すように、信号P21〜P26は、信号P21〜P23を含むブロックB21と、信号P24を含むブロックB22と、信号P25及びP26を含むブロックB23とに分割される。ブロックB21〜B23のブロック長T21〜T23は、それぞれガードインターバル(GI)の長さTgi以下である。また、各ブロックB21〜B23に含まれる信号の数は、所定数Nth以下である。
ブロック長決定部64bは、ブロックB21のブロック長T21を、ソフトキャンセラブロック部45−1(図3)に出力する。また、ブロック長決定部64bは、ブロックB22のブロック長T22を、ソフトキャンセラブロック部45−2(図3)に出力する。また、ブロック長決定部64bは、ブロックB23のブロック長T23を、ソフトキャンセラブロック部45−3(図3)に出力する。
As the block length determination unit 64b performs the processing of the flowchart of FIG. 14, as shown in FIG. 15, the signals P21 to P26 include the block B21 including the signals P21 to P23, the block B22 including the signal P24, The block is divided into blocks B23 including P25 and P26. The block lengths T21 to T23 of the blocks B21 to B23 are each equal to or shorter than the guard interval (GI) length Tgi. Further, the number of signals included in each of the blocks B21 to B23 is a predetermined number Nth or less.
The block length determination unit 64b outputs the block length T21 of the block B21 to the soft canceller block unit 45-1 (FIG. 3). Further, the block length determination unit 64b outputs the block length T22 of the block B22 to the soft canceller block unit 45-2 (FIG. 3). Further, the block length determination unit 64b outputs the block length T23 of the block B23 to the soft canceller block unit 45-3 (FIG. 3).

本発明の第2の実施形態による無線受信装置を用いれば、第1の実施形態による無線受信装置200a(図2)を用いた場合と同様の効果が得られる。
また、第2の実施形態では、各ブロックの長さがガードインターバル(GI)の長さTgi以下になるとともに、各ブロックに含まれる信号の数が所定数Nth以下となる。よって、各ブロックに多数の信号が含まれることがなくなる。このため、各ブロックに基づいて伝搬路推定などの処理を行う際の処理量を、第1の実施形態と比較して、減少させることができる。
If the wireless receiver according to the second embodiment of the present invention is used, the same effect as that obtained when the wireless receiver 200a (FIG. 2) according to the first embodiment is used can be obtained.
In the second embodiment, the length of each block is equal to or less than the guard interval (GI) length Tgi, and the number of signals included in each block is equal to or less than a predetermined number Nth. Accordingly, a large number of signals are not included in each block. For this reason, the processing amount at the time of performing processing such as propagation path estimation based on each block can be reduced as compared with the first embodiment.

(第3の実施形態)
次に、本発明の第3の実施形態による無線通信システムについて説明する。第3の実施形態による無線通信システムは、無線送信装置と無線受信装置とを備えている。第3の実施形態による無線送信装置は、第1の実施形態による無線送信装置100a(図1)と同様の構成を有するので、その説明を省略する。第3の実施形態による無線受信装置は、第1の実施形態による無線受信装置200a(図2)と同様の構成を有するが、ブロック分割決定部64a(図11)の代わりに、ブロック長決定部64c(図示省略)を備える点において相違する。ブロック分割決定部64aとブロック長決定部64cとでは、処理内容が異なる。よって、以下では、ブロック長決定部64cの処理内容を、図16を参照して説明する。
(Third embodiment)
Next, a radio communication system according to the third embodiment of the present invention is described. The wireless communication system according to the third embodiment includes a wireless transmission device and a wireless reception device. Since the wireless transmission device according to the third embodiment has the same configuration as the wireless transmission device 100a (FIG. 1) according to the first embodiment, the description thereof is omitted. The wireless reception device according to the third embodiment has the same configuration as the wireless reception device 200a (FIG. 2) according to the first embodiment, but instead of the block division determination unit 64a (FIG. 11), a block length determination unit. 64 c (not shown) is different. The block division determination unit 64a and the block length determination unit 64c have different processing contents. Therefore, hereinafter, the processing contents of the block length determination unit 64c will be described with reference to FIG.

図16は、本発明の第3の実施形態によるブロック長決定部64cの処理を示すフローチャートである。
また、図17は、本発明の第3の実施形態によるブロック長決定部64cによって分割される信号P31〜P36を示す図である。図17において、横軸は時間を示しており、縦軸は受信電力を示している。
始めに、ブロック長決定部64cは、ブロックに分割する領域(ここでは、信号P31〜P36を含む時間領域)の後ろから所定のブロック長Tgiのブロック(ここでは、ブロックB31)を設定する(ステップS301)。つまり、ブロック長決定部64cは、ブロックB31のブロック長T31をTgiに設定する。
FIG. 16 is a flowchart showing the processing of the block length determination unit 64c according to the third embodiment of the present invention.
FIG. 17 is a diagram illustrating signals P31 to P36 divided by the block length determination unit 64c according to the third embodiment of the present invention. In FIG. 17, the horizontal axis indicates time, and the vertical axis indicates received power.
First, the block length determination unit 64c sets a block (here, the block B31) having a predetermined block length Tgi from the back of the area (here, the time area including the signals P31 to P36) to be divided into blocks (Step B31). S301). That is, the block length determination unit 64c sets the block length T31 of the block B31 to Tgi.

次に、ブロック長決定部64cは、ステップS301で設定したブロック(ここでは、ブロックB31)に含まれる信号(ここでは、信号P34〜P36)の電力の合計Pthを算出する(ステップS302)。
そして、ブロック長決定部64cは、次のブロック(ここでは、ブロックB32)の長さ(ここでは、ブロック長T32)の設定に移行する(ステップS303)。
次に、ブロック長決定部64cは、前の信号(ここでは、信号P34〜P36の前の信号P33)まで、対象ブロック(ここでは、ブロックB32)のブロック長(ここでは、ブロック長T32)を延長する(ステップS304)。
Next, the block length determination unit 64c calculates the total power Pth of signals (here, signals P34 to P36) included in the block (here, block B31) set in step S301 (step S302).
Then, the block length determining unit 64c shifts to setting of the length (here, block length T32) of the next block (here, block B32) (step S303).
Next, the block length determination unit 64c determines the block length (here, the block length T32) of the target block (here, the block B32) up to the previous signal (here, the signal P33 before the signals P34 to P36). Extend (step S304).

そして、ブロック長決定部64cは、対象ブロック(ここでは、ブロックB32)に含まれている信号の電力の合計が、Pth以下であるか否かについて判定する(ステップS305)。
対象ブロックに含まれている信号の電力の合計がPth以下である場合には、ブロック長決定部64cはステップS305で「YES」と判定して、ステップS304に進む。
一方、対象ブロックに含まれている信号の電力の合計がPthよりも大きい場合には、ブロック長決定部64cはステップS305で「NO」と判定して、ステップS306の処理を行う。つまり、ブロック長決定部64cは、ステップS304で最後に対象ブロック内に取り込んだ信号(例えば、信号S31)の直前に取り込んだ信号(例えば、信号S32)までの範囲を、対象ブロック(例えば、ブロックB32)の長さ(例えば、ブロック長T32)として決定する(ステップS306)。
Then, the block length determination unit 64c determines whether or not the total power of the signals included in the target block (here, the block B32) is equal to or less than Pth (step S305).
If the total power of the signals included in the target block is equal to or less than Pth, the block length determination unit 64c determines “YES” in step S305, and proceeds to step S304.
On the other hand, when the total power of the signals included in the target block is larger than Pth, the block length determination unit 64c determines “NO” in step S305, and performs the process of step S306. That is, the block length determination unit 64c determines the range up to the signal (for example, signal S32) captured immediately before the signal (for example, signal S31) last captured in the target block in step S304, as the target block (for example, block B32) (for example, block length T32) is determined (step S306).

そして、ブロック長決定部64cは、ブロック長を決定済みのブロックに含まれていない信号が残っているか否かについて判定する(ステップS307)。ブロック長を決定済みのブロックに含まれていない信号が残っていない場合には、ブロック長決定部64cは、ステップS307で「NO」と判定し、図16のフローチャートの処理を終了する。
一方、ブロック長を決定済みのブロック(例えば、ブロックB32)に含まれていない信号(例えば、信号P31)が残っている場合には、ブロック長決定部64cは、ステップS307で「YES」と判定し、ステップS303に進む。
Then, the block length determination unit 64c determines whether or not there remains a signal that is not included in the block whose block length has been determined (step S307). If there is no signal that is not included in the block whose block length has been determined, the block length determination unit 64c determines “NO” in step S307, and ends the process of the flowchart of FIG.
On the other hand, when a signal (for example, the signal P31) not included in the block whose block length has been determined (for example, the block B32) remains, the block length determination unit 64c determines “YES” in step S307. Then, the process proceeds to step S303.

ブロック長決定部64cは、ブロックB31のブロック長T31を、ソフトキャンセラブロック部45−3(図3)に出力する。また、ブロック長決定部64cは、ブロックB32のブロック長T32を、ソフトキャンセラブロック部45−2(図3)に出力する。また、ブロック長決定部64cは、ブロックB33のブロック長T33を、ソフトキャンセラブロック部45−1(図3)に出力する。   The block length determination unit 64c outputs the block length T31 of the block B31 to the soft canceller block unit 45-3 (FIG. 3). Further, the block length determination unit 64c outputs the block length T32 of the block B32 to the soft canceller block unit 45-2 (FIG. 3). Further, the block length determination unit 64c outputs the block length T33 of the block B33 to the soft canceller block unit 45-1 (FIG. 3).

ブロック長決定部64cが、図16のフローチャートの処理を行うことで、図17に示すように、信号P31〜P36は、信号P34〜P36を含むブロックB31と、信号P32及びP33を含むブロックB32と、信号P31を含むブロックB33とに分割される。ブロックB32に含まれる信号(ここでは、信号P32及びP33)の合計電力、又は、ブロックB33に含まれる信号(ここでは、信号P31)の合計電力は、いずれもブロックB31に含まれる信号(ここでは、信号P34〜P36)の合計電力Pth以下である。時間が経過するに従って、無線送信装置から無線受信装置に到達する信号の電力が減少する傾向にある。このため、ガードインターバル(GI)の長さと同じブロック長であるブロックB31よりも、ブロックB32、B33のブロック長は短い可能性が大きい。よって、第3の実施形態においても、第1又は第2の実施形態と同様に、各ブロックの長さをガードインターバル(GI)の長さTgi以下とすることができる。また、第3の実施形態では、第1又は第2の実施形態での処理のように、対象ブロックの長さをΔTずつ増加させる処理を行う必要がないため、ブロック長決定部がブロック長を決定する処理負荷を軽減することができる。
また、本発明の第3の実施形態による無線受信装置を用いれば、第1の実施形態による無線受信装置200a(図2)を用いた場合と同様の効果が得られる。
As the block length determination unit 64c performs the processing of the flowchart of FIG. 16, as shown in FIG. 17, the signals P31 to P36 include a block B31 including the signals P34 to P36, and a block B32 including the signals P32 and P33. Are divided into blocks B33 including the signal P31. The total power of the signals included in the block B32 (here, the signals P32 and P33) or the total power of the signals included in the block B33 (here, the signal P31) is the signal included in the block B31 (here. , The signals P34 to P36) are less than or equal to the total power Pth. As time elapses, the power of the signal reaching the radio reception device from the radio transmission device tends to decrease. Therefore, the block lengths of the blocks B32 and B33 are likely to be shorter than the block B31 having the same block length as the guard interval (GI). Therefore, also in the third embodiment, the length of each block can be made equal to or shorter than the length Tgi of the guard interval (GI), as in the first or second embodiment. Further, in the third embodiment, unlike the processing in the first or second embodiment, there is no need to perform the process of increasing the length of the target block by ΔT, so the block length determination unit sets the block length. The processing load to be determined can be reduced.
Further, when the wireless reception device according to the third embodiment of the present invention is used, the same effect as that obtained when the wireless reception device 200a (FIG. 2) according to the first embodiment is used can be obtained.

(第4の実施形態)
次に、本発明の第4の実施形態による無線通信システムについて説明する。第4の実施形態による無線通信システムは、無線送信装置と無線受信装置とを備えている。第4の実施形態による無線送信装置は、第1の実施形態による無線送信装置100a(図1)と同様の構成を有するので、その説明を省略する。第4の実施形態では、誤り訂正符号が各コードに亘ってなされる。
(Fourth embodiment)
Next, a radio communication system according to the fourth embodiment of the present invention is described. The wireless communication system according to the fourth embodiment includes a wireless transmission device and a wireless reception device. Since the wireless transmission device according to the fourth embodiment has the same configuration as the wireless transmission device 100a (FIG. 1) according to the first embodiment, the description thereof is omitted. In the fourth embodiment, an error correction code is made over each code.

図18は、本発明の第4の実施形態による無線受信装置200bの構成を示す概略ブロック図である。無線受信装置200bの構成は、第1の実施形態による無線受信装置200a(図2)の構成とほぼ同じであるが、図2におけるコード毎MAP復号部24−1〜24−4に対応する部分が異なる。
図18においては、MAP検出部23は、ビット毎の対数尤度比を、P/S変換部136に出力する。P/S変換部136は、MAP検出部23から入力される対数尤度比を、パラレル信号からシリアル信号に変換し、ビットデインタリーバ部125に出力する。
ビットデインタリーバ部125は、P/S変換部136から入力される信号に対して、ビット毎にデインタリーブ処理を行い、MAP復号部126と減算部127とに出力する。
MAP復号部126は、ビットデインタリーバ部125から入力される信号に対して、MAP復号処理を行い、減算部127と無線受信装置200bの外部とに出力する。
FIG. 18 is a schematic block diagram illustrating a configuration of a wireless reception device 200b according to the fourth embodiment of the present invention. The configuration of the wireless reception device 200b is substantially the same as the configuration of the wireless reception device 200a (FIG. 2) according to the first embodiment, but the portions corresponding to the code-by-code MAP decoding units 24-1 to 24-4 in FIG. Is different.
In FIG. 18, the MAP detection unit 23 outputs the log likelihood ratio for each bit to the P / S conversion unit 136. The P / S conversion unit 136 converts the log likelihood ratio input from the MAP detection unit 23 from a parallel signal to a serial signal, and outputs the converted signal to the bit deinterleaver unit 125.
The bit deinterleaver unit 125 performs deinterleaving processing for each bit on the signal input from the P / S conversion unit 136 and outputs the result to the MAP decoding unit 126 and the subtraction unit 127.
The MAP decoding unit 126 performs a MAP decoding process on the signal input from the bit deinterleaver unit 125 and outputs the signal to the subtraction unit 127 and the outside of the wireless reception device 200b.

減算部127は、MAP復号部126に入力される信号と、MAP復号部126から出力される信号との差分λ2を算出し、レプリカ信号作成部128に出力する。
レプリカ信号作成部128は、ビットインタリーバ部130、シンボル生成部131、S/P変換部134、コード毎シンボルインタリーバ・拡散部135−1〜135−4、DTCH多重部34、PICH多重部35、スクランブリング部36、IFFT部37、GI挿入部38を備えている。また、コード毎シンボルインタリーバ・拡散部135−1〜135−4は、シンボルインタリーバ部132、周波数−時間拡散部133を備えている。
The subtraction unit 127 calculates a difference λ2 between the signal input to the MAP decoding unit 126 and the signal output from the MAP decoding unit 126, and outputs the difference λ2 to the replica signal creation unit 128.
The replica signal creation unit 128 includes a bit interleaver unit 130, a symbol generation unit 131, an S / P conversion unit 134, a symbol-by-code symbol interleaver / spreading unit 135-1 to 135-4, a DTCH multiplexing unit 34, a PICH multiplexing unit 35, and a scrambling unit. A ring unit 36, an IFFT unit 37, and a GI insertion unit 38 are provided. Each code symbol interleaver / spreading section 135-1 to 135-4 includes a symbol interleaver section 132 and a frequency-time spreading section 133.

ビットインタリーバ部130は、減算部127から入力される信号λ2を、ビット毎に入れ替え、シンボル生成部131に出力する。シンボル生成部131は、ビットインタリーバ部130から入力される信号を、信号λ2の大きさに応じてシンボル変調処理を行い、S/P変換部134に出力する。シンボル生成部131は、シンボル変調処理として、BPSK、QPSK、16QAM、64QAMなどを用いる。
S/P変換部134は、シンボル生成部131から入力される信号を、シリアル信号からパラレル信号に変換し、コード毎シンボルインタリーバ・拡散部135−1〜135−4にそれぞれ出力する。無線受信装置200bは、Cmux個のコード毎シンボルインタリーバ・拡散部を備えている。本実施形態では、Cmux=4の場合について説明する。
The bit interleaver unit 130 replaces the signal λ <b> 2 input from the subtraction unit 127 for each bit and outputs the signal to the symbol generation unit 131. The symbol generation unit 131 performs symbol modulation processing on the signal input from the bit interleaver unit 130 according to the magnitude of the signal λ <b> 2 and outputs the result to the S / P conversion unit 134. The symbol generator 131 uses BPSK, QPSK, 16QAM, 64QAM, etc. as symbol modulation processing.
The S / P conversion unit 134 converts the signal input from the symbol generation unit 131 from a serial signal to a parallel signal, and outputs the converted signal to each code symbol interleaver / spreading units 135-1 to 135-4. The radio reception apparatus 200b includes C mux symbol-by-code symbol interleaver / spreading sections. In the present embodiment, a case where C mux = 4 will be described.

コード毎シンボルインタリーバ・拡散部135−1〜135−4のシンボルインタリーバ部132は、S/P変換部134から入力される信号の順番を、シンボル毎に入れ替え、周波数−時間拡散部133に出力する。
周波数−時間拡散部133は、シンボルインタリーバ部132から入力される信号を、所定の拡散コード(チャネライゼーションコード)で拡散し、DTCH多重部34に出力する。以降の処理は、第1の実施形態と同様であるため、それらの説明を省略する。
The symbol interleaver 132 of each code symbol interleaver / spreader 135-1 to 135-4 changes the order of the signals input from the S / P converter 134 for each symbol, and outputs the result to the frequency-time spreader 133. .
The frequency-time spreading unit 133 spreads the signal input from the symbol interleaver unit 132 with a predetermined spreading code (channelization code), and outputs the spread signal to the DTCH multiplexing unit 34. Since the subsequent processing is the same as that of the first embodiment, description thereof is omitted.

本発明の第4の実施形態による無線受信装置200bを用いれば、繰返し復号を行うことにより、ガードインターバル(GI)の長さを超える遅延が生じた到来波を取り除くと同時に、コード間干渉の影響も取り除くことができる。
本実施形態を用いることにより、無線送信装置から無線受信装置200bが受信したパイロット信号を復調する際の演算量を減らすと共に、シンボル間干渉、キャリア間干渉やコード間干渉への耐性を大幅に高めることができる。これにより、無線受信装置200bにおいて、精度良く伝搬路を推定することができる。
By using the wireless reception device 200b according to the fourth embodiment of the present invention, it is possible to remove an incoming wave in which a delay exceeding the length of the guard interval (GI) is removed by performing iterative decoding, and at the same time, influence of inter-code interference. Can also be removed.
By using this embodiment, the amount of computation when demodulating a pilot signal received by the wireless reception device 200b from the wireless transmission device is reduced, and resistance to intersymbol interference, intercarrier interference, and intercode interference is greatly increased. be able to. Thereby, in the radio | wireless receiver 200b, a propagation path can be estimated with sufficient precision.

(第5の実施形態)
次に、本発明の第5の実施形態による無線通信システムについて説明する。第5の実施形態による無線通信システムは、無線送信装置と無線受信装置とを備えている。第5の実施形態による無線送信装置は、第1の実施形態による無線送信装置100a(図1)と同様の構成を有するので、その説明を省略する。
本実施形態では、拡散処理のされていないマルチキャリア信号を、無線受信装置が無線送信装置から受信する場合について説明する。このマルチキャリア信号には、例えば、周波数分割多重伝送方式や、OFDM方式が用いられる。
(Fifth embodiment)
Next, a radio communication system according to the fifth embodiment of the present invention is described. The wireless communication system according to the fifth embodiment includes a wireless transmission device and a wireless reception device. Since the wireless transmission device according to the fifth embodiment has the same configuration as the wireless transmission device 100a (FIG. 1) according to the first embodiment, the description thereof is omitted.
In this embodiment, a case will be described in which a wireless reception device receives a multicarrier signal that has not been subjected to spreading processing from a wireless transmission device. For this multicarrier signal, for example, a frequency division multiplexing transmission system or an OFDM system is used.

図19は、本発明の第5の実施形態による無線受信装置200cの構成を示す概略ブロック図である。無線受信装置200cの構成は、第4の実施形態の無線受信装置200bの構成(図18)とほぼ同じであるが、図18におけるMAP検出部23、レプリカ信号作成部128、前記レプリカ信号作成部128に含まれるコード毎シンボルインタリーバ・拡散部135−1〜135−4、シンボルインタリーバ部132、周波数−時間拡散部133、DTCH多重部34が異なる。
図19において、ビットデインタリーバ部125は、MAP検出部223から入力されるビット毎の対数尤度比λ1を、ビット毎にデインタリーブの処理を行い、MAP復号部126と減算部127とに出力する。
MAP復号部126は、ビットデインタリーバ部125から入力される信号に対して、MAP復号処理を行い、減算部127と無線受信装置200cの外部とに出力する。
FIG. 19 is a schematic block diagram showing a configuration of a wireless reception device 200c according to the fifth embodiment of the present invention. The configuration of the wireless reception device 200c is substantially the same as the configuration of the wireless reception device 200b of the fourth embodiment (FIG. 18), but the MAP detection unit 23, the replica signal generation unit 128, and the replica signal generation unit in FIG. 128, the symbol interleaver / spreading sections 135-1 to 135-4 for each code, the symbol interleaver section 132, the frequency-time spreading section 133, and the DTCH multiplexing section 34 are different.
In FIG. 19, the bit deinterleaver unit 125 performs the deinterleaving process for each bit on the log likelihood ratio λ1 for each bit input from the MAP detection unit 223, and outputs it to the MAP decoding unit 126 and the subtraction unit 127. To do.
The MAP decoding unit 126 performs a MAP decoding process on the signal input from the bit deinterleaver unit 125 and outputs the signal to the subtraction unit 127 and the outside of the wireless reception device 200c.

減算部127は、MAP復号部126に入力される信号と、MAP復号部126から出力される信号との差分λ2を算出し、レプリカ信号作成部228のビットインタリーバ部130に出力する。
ビットインタリーバ部130は、減算部127から入力される信号λ2を、ビット毎に入れ替え、シンボル生成部131に出力する。シンボル生成部131は、ビットインタリーバ部130から入力される信号を、信号λ2の大きさに応じてシンボル変調処理し、シンボルインタリーバ部232に出力する。シンボル生成部131は、BPSK、QPSK、16QAM、64QAMなどを用いて、シンボル変調処理を行う。
シンボルインタリーバ部232は、シンボル生成部131から入力される信号の順番を、シンボル毎に入れ替え、PICH多重部35に出力する。以降の処理は、第1の実施形態による無線受信装置200a(図2)と同様であるため、その説明を省略する。
The subtraction unit 127 calculates a difference λ2 between the signal input to the MAP decoding unit 126 and the signal output from the MAP decoding unit 126, and outputs the difference λ2 to the bit interleaver unit 130 of the replica signal creation unit 228.
The bit interleaver unit 130 replaces the signal λ <b> 2 input from the subtraction unit 127 for each bit and outputs the signal to the symbol generation unit 131. The symbol generation unit 131 performs symbol modulation processing on the signal input from the bit interleaver unit 130 according to the magnitude of the signal λ 2, and outputs the result to the symbol interleaver unit 232. The symbol generation unit 131 performs symbol modulation processing using BPSK, QPSK, 16QAM, 64QAM, or the like.
The symbol interleaver unit 232 changes the order of the signals input from the symbol generation unit 131 for each symbol, and outputs the result to the PICH multiplexing unit 35. Subsequent processing is the same as that of the wireless reception device 200a (FIG. 2) according to the first embodiment, and a description thereof will be omitted.

図20は、本発明の第5の実施形態による無線受信装置200cのMAP検出部223の構成を示す概略ブロック図である。MAP検出部223の構成は、第1の実施形態によるMAP検出部223(図3)とほぼ同じであるが、図3におけるコード毎対数尤度比出力部47−1〜47−4、逆拡散部48、シンボルデインタリーバ部49、復調部50が異なる。
シンボルデインタリーバ部249は、MMSEフィルタ部46から入力される信号を、シンボル毎に入れ替え、復調部250に出力する。
復調部250は、シンボルデインタリーバ部249から入力される信号を、ビット毎に入れ替え、ビットデインタリーバ部125(図19)に出力する。
FIG. 20 is a schematic block diagram illustrating a configuration of the MAP detection unit 223 of the wireless reception device 200c according to the fifth embodiment of the present invention. The configuration of the MAP detection unit 223 is substantially the same as that of the MAP detection unit 223 (FIG. 3) according to the first embodiment. However, the log likelihood ratio output units 47-1 to 47-4 in FIG. Unit 48, symbol deinterleaver unit 49, and demodulator 50 are different.
Symbol deinterleaver section 249 replaces the signal input from MMSE filter section 46 for each symbol, and outputs the result to demodulation section 250.
Demodulation section 250 replaces the signal input from symbol deinterleaver section 249 for each bit, and outputs the result to bit deinterleaver section 125 (FIG. 19).

本発明の第5の実施形態による無線受信装置200cを用いれば、マルチキャリア信号を無線送信装置から受信する場合に、繰返し復号を行うことによって、ガードインターバル(GI)の長さを超える遅延が生じた到来波を取り除くことができる。
本実施形態を用いることにより、無線送信装置から無線受信装置が受信したパイロット信号を復調する際の演算量を減らすと共に、シンボル間干渉やキャリア間干渉への耐性を大幅に高めることができる。これにより、無線受信装置200cにおいて、精度良く伝搬路を推定することができる。
When the wireless reception device 200c according to the fifth embodiment of the present invention is used, when a multicarrier signal is received from a wireless transmission device, a delay exceeding the length of the guard interval (GI) occurs due to iterative decoding. The incoming wave can be removed.
By using this embodiment, it is possible to reduce the amount of calculation when demodulating the pilot signal received by the wireless reception device from the wireless transmission device, and to greatly increase the resistance to intersymbol interference and intercarrier interference. Thereby, it is possible to accurately estimate the propagation path in the wireless reception device 200c.

なお、上述した第1の実施形態では、無線受信装置200a(図2)のソフトキャンセラブロック部45−1〜45−3(図3)がブロックB11〜B13に分割するブロック長T11〜T13を、初回処理用伝搬路・雑音電力推定部22(図2)のブロック分割決定部64a(図11)が決定する場合について説明したが、このような構成に限定されるものではない。例えば、無線受信装置200a(図2)のMAP検出部23(図3)の繰返し処理用伝搬路・雑音電力推定部51にブロック分割決定部64aを設け、繰返し処理用伝搬路・雑音電力推定部51において、各ブロックB11〜B13のブロック長T11〜T13を決定するようにしても良い。このことは、第1の実施形態以外の実施形態にも適用することができる。   In the first embodiment described above, the block lengths T11 to T13 that the soft canceller block units 45-1 to 45-3 (FIG. 3) of the wireless reception device 200a (FIG. 2) divide into blocks B11 to B13, Although the case where the block division determination unit 64a (FIG. 11) of the initial processing channel / noise power estimation unit 22 (FIG. 2) determines has been described, it is not limited to such a configuration. For example, the block division determination unit 64a is provided in the iterative processing propagation path / noise power estimation unit 51 of the MAP detection unit 23 (FIG. 3) of the wireless reception device 200a (FIG. 2), and the iterative processing propagation path / noise power estimation unit. In 51, the block lengths T11 to T13 of the blocks B11 to B13 may be determined. This can also be applied to embodiments other than the first embodiment.

また、上述した第1の実施形態では、所定のブロック長Tth以下であるかに基づいて、ブロック分割決定部64aが各ブロックB11〜B13のブロック長T11〜T13を決定する場合について説明した(図12のステップS103参照)。つまり、各ブロックに分割する際の基準となる所定のブロック長Tthが不変である場合について説明した。しかし、このような処理に限定されるものではなく、それぞれのブロック長を決定する際に、ガードインターバル長以下のブロック長であって、異なる値のブロック長を用いるようにしても良い。このことは、第1の実施形態以外の実施形態にも適用することができる。   In the first embodiment described above, a case has been described in which the block division determination unit 64a determines the block lengths T11 to T13 of the blocks B11 to B13 based on whether the block length is equal to or less than the predetermined block length Tth (see FIG. 12 step S103). That is, a case has been described in which the predetermined block length Tth, which is a reference for dividing each block, is unchanged. However, the present invention is not limited to such processing, and when determining each block length, a block length that is equal to or less than the guard interval length and that has a different value may be used. This can also be applied to embodiments other than the first embodiment.

また、上述した第1の実施形態では、信号P11〜P16を各ブロックB11〜B13に分割する際に、全てのブロックB11〜B13のブロック長T11〜T13が、ガードインターバル長以下となるように分割する場合について説明した。しかし、このような処理に限定されるものではなく、ブロックB11〜B13の少なくとも1つが、ガードインターバル長以下の長さとなるように分割するようにしても良い。このことは、第1の実施形態以外の実施形態にも適用することができる。
なお、上述した第1〜第5の実施形態は、移動通信のみならず、固定通信にも用いることができる。
In the first embodiment described above, when the signals P11 to P16 are divided into the blocks B11 to B13, the block lengths T11 to T13 of all the blocks B11 to B13 are divided so as to be equal to or less than the guard interval length. Explained when to do. However, the present invention is not limited to such processing, and at least one of the blocks B11 to B13 may be divided so as to have a length equal to or shorter than the guard interval length. This can also be applied to embodiments other than the first embodiment.
The first to fifth embodiments described above can be used not only for mobile communication but also for fixed communication.

なお、以上説明した実施形態において、第1〜第5の実施形態による無線送信装置や無線受信装置の各部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより無線送信装置や無線受信装置の制御を行っても良い。なお、ここでいう「コンピュータシステム」とは、OSや周辺機器等のハードウェアを含むものとする。   In the embodiment described above, a program for realizing the function of each unit of the wireless transmission device and the wireless reception device according to the first to fifth embodiments is recorded on a computer-readable recording medium. The wireless recording device and the wireless reception device may be controlled by causing the computer system to read and execute the program recorded on the computer. The “computer system” here includes an OS and hardware such as peripheral devices.

また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ROM、CD−ROM等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムを送信する場合の通信線のように、短時間の間、動的にプログラムを保持するもの、その場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリのように、一定時間プログラムを保持しているものも含むものとする。また上記プログラムは、前述した機能の一部を実現するためのものであっても良く、さらに前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるものであっても良い。   The “computer-readable recording medium” refers to a storage device such as a flexible medium, a magneto-optical disk, a portable medium such as a ROM and a CD-ROM, and a hard disk incorporated in a computer system. Furthermore, the “computer-readable recording medium” dynamically holds a program for a short time, like a communication line when transmitting a program via a network such as the Internet or a communication line such as a telephone line. In this case, a volatile memory in a computer system serving as a server or a client in that case is also used to hold a program for a certain period of time. The program may be a program for realizing a part of the functions described above, and may be a program capable of realizing the functions described above in combination with a program already recorded in a computer system.

以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も特許請求の範囲に含まれる。   The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and the design and the like within the scope of the present invention are also within the scope of the claims. include.

1・・・S/P変換部、2−1〜2−4・・・コード毎信号処理部、3・・・誤り訂正符号化部、4・・・ビットインタリーバ部、5・・・変調部、6・・・シンボルインタリーバ部、7・・・周波数−時間拡散部、8・・・DTCH多重部、9・・・PICH多重部、10・・・スクランブリング部、11・・・IFFT部、12・・・GI挿入部、21・・・シンボル同期部、22・・・初回処理用伝搬路・雑音電力推定部、23・・・MAP検出部、24−1〜24−4・・・コード毎MAP復号部、28・・・レプリカ信号作成部、29−1〜29−4・・・コード毎シンボル生成部、34・・・DTCH多重部、35・・・PICH多重部、36・・・スクランブリング部、37・・・IFFT部、38・・・GI挿入部、39・・・P/S変換部、40・・・到来波レプリカ生成部、42・・・減算部、43・・・GI除去部、44・・・FFT部、45−1〜45−3・・・ソフトキャンセラブロック部、46・・・MMSEフィルタ部、47−1〜47−4・・・コード毎対数尤度比出力部、51・・・繰返し処理用伝搬路・雑音電力推定部、61・・・伝搬路推定部、62・・・プリアンブルレプリカ生成部、63・・・雑音電力推定部、64a・・・ブロック分割決定部、70・・・MAC部、71・・・フィルタリング処理部、72・・・D/A変換部、73・・・周波数変化部、74・・・送信アンテナ、75・・・受信アンテナ、76・・・周波数変換部、77・・・A/D変換部、100a・・・無線送信装置、200a〜200c・・・無線受信装置 DESCRIPTION OF SYMBOLS 1 ... S / P conversion part, 2-1 to 2-4 ... Signal processing part for every code, 3 ... Error correction encoding part, 4 ... Bit interleaver part, 5 ... Modulation part , 6 ... Symbol interleaver unit, 7 ... Frequency-time spreading unit, 8 ... DTCH multiplexing unit, 9 ... PICH multiplexing unit, 10 ... Scrambling unit, 11 ... IFFT unit, DESCRIPTION OF SYMBOLS 12 ... GI insertion part, 21 ... Symbol synchronization part, 22 ... Initial process propagation path and noise power estimation part, 23 ... MAP detection part, 24-1-24-4 ... Code Each MAP decoding unit, 28... Replica signal creation unit, 29-1 to 29-4... Symbol generation unit for each code, 34... DTCH multiplexing unit, 35. Scrambling part, 37 ... IFFT part, 38 ... GI insertion part, 39 P / S conversion unit, 40 ... incoming wave replica generation unit, 42 ... subtraction unit, 43 ... GI removal unit, 44 ... FFT unit, 45-1 to 45-3 ... software Canceller block unit, 46... MMSE filter unit, 47-1 to 47-4... Log-likelihood ratio output unit for each code, 51... Iteration processing channel / noise power estimation unit, 61. Propagation path estimation unit, 62 ... Preamble replica generation unit, 63 ... Noise power estimation unit, 64a ... Block division determination unit, 70 ... MAC unit, 71 ... Filtering processing unit, 72 ... D / A conversion unit 73 73 Frequency changing unit 74 Transmission antenna 75 Reception antenna 76 Frequency conversion unit 77 A / D conversion unit 100a・ Radio transmitter, 200a-200c ... Radio receiver

Claims (14)

送信装置が送信した信号のレプリカであるレプリカ信号を、受信した信号に基づいて作成するレプリカ信号作成部と、
前記レプリカ信号作成部が作成したレプリカ信号を用いて、前記受信した信号を複数のブロックに分割する受信信号分割部と、
前記受信信号分割部が分割したブロック毎の信号の伝搬路を推定する伝搬路推定部と、
前記伝搬路推定部が伝搬路を推定した情報を用いて、ブロック毎の信号を合成する合成部と、
前記合成部が合成した信号を復調する復調部と、
前記復調部が復調した信号を復号する復号部と、
を備えることを特徴とする受信装置。
A replica signal creating unit that creates a replica signal, which is a replica of the signal transmitted by the transmission device, based on the received signal;
A received signal dividing unit that divides the received signal into a plurality of blocks using the replica signal created by the replica signal creating unit;
A propagation path estimator for estimating a propagation path of a signal for each block divided by the received signal divider;
Using the information that the propagation path estimation unit has estimated the propagation path, a combining unit that combines signals for each block;
A demodulator that demodulates the signal synthesized by the synthesizer;
A decoding unit for decoding the signal demodulated by the demodulation unit;
A receiving apparatus comprising:
前記レプリカ信号作成部は、前記復号部が復号した信号を、前記レプリカ信号として、繰返し処理を行うことを特徴とする請求項1に記載の受信装置。   The receiving apparatus according to claim 1, wherein the replica signal creation unit performs an iterative process using the signal decoded by the decoding unit as the replica signal. 前記伝搬路推定部は、チャネルインパルス応答推定値を推定し、
前記受信信号分割部は、
前記チャネルインパルス応答推定値と、前記レプリカ信号作成部が作成した前記レプリカ信号とに基づいて、各時間帯の到来波のレプリカを生成する到来波レプリカ生成部と、
前記受信した受信信号から前記到来波レプリカ生成部が生成した各時間帯の到来波のレプリカを減算する減算部と、
を備えることを特徴とする請求項1又は2に記載の受信装置。
The propagation path estimation unit estimates a channel impulse response estimation value,
The received signal dividing unit includes:
Based on the channel impulse response estimation value and the replica signal created by the replica signal creation unit, an incoming wave replica generation unit that generates a replica of the incoming wave of each time zone,
A subtracting unit that subtracts a replica of an incoming wave in each time zone generated by the incoming wave replica generation unit from the received signal;
The receiving apparatus according to claim 1, further comprising:
前記受信信号分割部は、
前記繰返し処理において、前回推定されたチャネルインパルス応答推定値に基づいて前記受信信号を分割することを特徴とする請求項3に記載の受信装置。
The received signal dividing unit includes:
The receiving apparatus according to claim 3, wherein, in the iterative process, the received signal is divided based on a channel impulse response estimated value estimated last time.
前記合成部は、
前記繰返し処理において、前記伝搬路推定部が伝搬路を直前に推定した最新の情報を用いて、ブロック毎の信号を合成することを特徴とする請求項3又は4に記載の受信装置。
The synthesis unit is
5. The receiving apparatus according to claim 3, wherein, in the repetitive processing, a signal for each block is synthesized using the latest information obtained by the propagation path estimation unit estimating the propagation path immediately before.
拡散符号によって拡散処理された信号を逆拡散処理する逆拡散部を備えることを特徴とする請求項1から5までのいずれかの項に記載の受信装置。   The receiving apparatus according to claim 1, further comprising a despreading unit that despreads a signal that has been spread by the spread code. 前記復調部は、前記逆拡散部が逆拡散を行った単位で、前記合成部が合成した信号を復調し、
前記復号部は、前記逆拡散部が逆拡散を行った単位で、前記復調部が復調した信号を復号することを特徴とする請求項6に記載の受信装置。
The demodulation unit demodulates the signal synthesized by the synthesis unit in a unit in which the despreading unit performs despreading,
The receiving apparatus according to claim 6, wherein the decoding unit decodes the signal demodulated by the demodulation unit in a unit in which the despreading unit performs despreading.
前記レプリカ信号作成部は、周波数分割多重伝送方式のレプリカ信号を作成することを特徴とする請求項1から5までのいずれかの項に記載の受信装置。   The receiving apparatus according to claim 1, wherein the replica signal creating unit creates a frequency division multiplexing transmission type replica signal. 前記受信信号分割部は、前記各ブロックに含まれる到来波の長さが所定長以下となるようにブロックに分割することを特徴とする請求項1に記載の受信装置。   The receiving apparatus according to claim 1, wherein the reception signal dividing unit divides the received signal into blocks so that the length of an incoming wave included in each block is a predetermined length or less. 前記所定長をガードインターバル長とすることを特徴とする請求項9に記載の受信装置。   The receiving apparatus according to claim 9, wherein the predetermined length is a guard interval length. 前記受信信号分割部は、前記各ブロックに含まれる到来波の数が所定数以下となるようにブロックに分割することを特徴とする請求項1に記載の受信装置。   The receiving apparatus according to claim 1, wherein the received signal dividing unit divides the received signal into blocks so that the number of incoming waves included in each block is equal to or less than a predetermined number. 前記受信信号分割部は、前記各ブロックに含まれる到来波の電力値の和が所定値以下となるようにブロックに分割することを特徴とする請求項1に記載の受信装置。   The receiving apparatus according to claim 1, wherein the reception signal dividing unit divides the received signal into blocks so that a sum of power values of incoming waves included in each block is equal to or less than a predetermined value. 前記受信信号分割部と前記伝搬路推定部とが、並列処理の動作を行うことを特徴とする請求項1に記載の受信装置。   The receiving apparatus according to claim 1, wherein the received signal dividing unit and the propagation path estimating unit perform parallel processing operations. 送信装置が送信した信号のレプリカであるレプリカ信号を、受信した信号に基づいて作成するレプリカ信号作成過程と、
前記レプリカ信号作成過程で作成したレプリカ信号を用いて、前記受信した信号を複数のブロックに分割する受信信号分割過程と、
前記受信信号分割過程で分割したブロック毎の信号の伝搬路を推定する伝搬路推定過程と、
前記伝搬路推定過程で伝搬路を推定した情報を用いて、ブロック毎の信号を合成する合成過程と、
前記合成過程で合成した信号を復調する復調過程と、
前記復調過程で復調した信号を復号する復号過程と、
を有することを特徴とする受信方法。
A replica signal creation process for creating a replica signal, which is a replica of the signal transmitted by the transmission device, based on the received signal;
Using the replica signal created in the replica signal creating process, the received signal dividing process of dividing the received signal into a plurality of blocks;
A propagation path estimation process for estimating a propagation path of a signal for each block divided in the reception signal division process;
A synthesis process for synthesizing signals for each block using the information obtained by estimating the propagation path in the propagation path estimation process;
A demodulation process for demodulating the signal synthesized in the synthesis process;
A decoding process for decoding the signal demodulated in the demodulation process;
A receiving method comprising:
JP2009021462A 2009-02-02 2009-02-02 Receiving apparatus and receiving method Pending JP2010178273A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009021462A JP2010178273A (en) 2009-02-02 2009-02-02 Receiving apparatus and receiving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009021462A JP2010178273A (en) 2009-02-02 2009-02-02 Receiving apparatus and receiving method

Publications (1)

Publication Number Publication Date
JP2010178273A true JP2010178273A (en) 2010-08-12

Family

ID=42708741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009021462A Pending JP2010178273A (en) 2009-02-02 2009-02-02 Receiving apparatus and receiving method

Country Status (1)

Country Link
JP (1) JP2010178273A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211359A (en) * 2014-04-28 2015-11-24 三菱電機株式会社 Receiving device
JP2016181738A (en) * 2015-03-23 2016-10-13 パナソニック株式会社 Turbo equalizer and radio reception device
US9906389B2 (en) 2014-06-30 2018-02-27 Nec Corporation Receiver, receiving method, and non-transitory computer readable medium

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069530A (en) * 2001-08-24 2003-03-07 Mitsubishi Electric Corp Multicarrier cdma receiver
JP2005198223A (en) * 2004-01-07 2005-07-21 Satoshi Suyama Multi-user detection receiver for packet transmission in multi-carrier
JP2006325063A (en) * 2005-05-20 2006-11-30 Fujitsu Ltd Ofdm receiving method and receiving device
JP2007201523A (en) * 2006-01-23 2007-08-09 Nec Corp Received signal equalizer and method
WO2007136056A1 (en) * 2006-05-22 2007-11-29 Sharp Kabushiki Kaisha Receiver and receiving method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069530A (en) * 2001-08-24 2003-03-07 Mitsubishi Electric Corp Multicarrier cdma receiver
JP2005198223A (en) * 2004-01-07 2005-07-21 Satoshi Suyama Multi-user detection receiver for packet transmission in multi-carrier
JP2006325063A (en) * 2005-05-20 2006-11-30 Fujitsu Ltd Ofdm receiving method and receiving device
JP2007201523A (en) * 2006-01-23 2007-08-09 Nec Corp Received signal equalizer and method
WO2007136056A1 (en) * 2006-05-22 2007-11-29 Sharp Kabushiki Kaisha Receiver and receiving method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015211359A (en) * 2014-04-28 2015-11-24 三菱電機株式会社 Receiving device
US9906389B2 (en) 2014-06-30 2018-02-27 Nec Corporation Receiver, receiving method, and non-transitory computer readable medium
JP2016181738A (en) * 2015-03-23 2016-10-13 パナソニック株式会社 Turbo equalizer and radio reception device

Similar Documents

Publication Publication Date Title
JP4963703B2 (en) Receiver, receiving method and integrated circuit
CA2814258C (en) Pilot transmission and channel estimation for a communication system utilizing frequency division multiplexing
JP3735628B2 (en) Multi-carrier CDMA transmission system, transmitter and receiver used in this system, and multi-carrier CDMA transmission method
WO2011111583A1 (en) Receiving device, receiving method, receiving program, and processor
JP2005198223A (en) Multi-user detection receiver for packet transmission in multi-carrier
JP2010288140A (en) Receiving apparatus and receiving method
JP2005531197A5 (en)
JP2005531197A (en) MT-CDMA using spreading code with interference-free window
JP5030311B2 (en) Receiver, receiving method and integrated circuit
WO2011052429A1 (en) Receiving device, receiving method, communication system, and communication method
KR100816032B1 (en) Method of data transmission with iterative multi-user detection, and aparatus using the same
JP4963723B2 (en) Receiver, receiving method and integrated circuit
JP4968968B2 (en) Receiver and receiving method
JP5030312B2 (en) Receiver, receiving method and integrated circuit
JP2009049491A (en) Receiving apparatus, receiving method, and program
JP2010178273A (en) Receiving apparatus and receiving method
JPWO2006006238A1 (en) Multi-carrier receiving method and multi-carrier receiving apparatus
JP2009267450A (en) Receiving device and receiving method
JP5371722B2 (en) Receiving device, receiving method, and receiving program
WO2008029704A1 (en) Transmission device, reception device, communication system, and communication method
Salman Block-Iterative Frequency-Domain Equalizations for SC-IDMA Systems
Lee et al. The novel two-dimensional ICI cancellation scheme for a PB/MC-CDMA system in a frequency selective fading channel
CN101421957A (en) Receiver and receiving method for RF signals

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120809

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121211