JP2010177520A - 電子回路モジュールおよびその製造方法 - Google Patents

電子回路モジュールおよびその製造方法 Download PDF

Info

Publication number
JP2010177520A
JP2010177520A JP2009019773A JP2009019773A JP2010177520A JP 2010177520 A JP2010177520 A JP 2010177520A JP 2009019773 A JP2009019773 A JP 2009019773A JP 2009019773 A JP2009019773 A JP 2009019773A JP 2010177520 A JP2010177520 A JP 2010177520A
Authority
JP
Japan
Prior art keywords
insulating resin
circuit module
electronic circuit
metal foil
electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009019773A
Other languages
English (en)
Inventor
Akiya Kimura
晃也 木村
Taizo Tomioka
泰造 冨岡
Takahiro Aizawa
隆博 相澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009019773A priority Critical patent/JP2010177520A/ja
Priority to US12/695,536 priority patent/US20100195291A1/en
Publication of JP2010177520A publication Critical patent/JP2010177520A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0022—Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024—Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10522—Adjacent components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】シールド構造を工夫した電子回路モジュールを提供する。
【解決手段】基板上に載置された電子部品及び電子部品間が熱硬化性の絶縁性樹脂で充填され、絶縁性樹脂上が金属箔で電子部品の形状および高さに沿うように被覆されており、かつ、金属箔の外縁が基板に配設された接地電極に導電性材料で電気的に接続されていることを特徴とする電子回路モジュール。
【選択図】図１

Description

本発明は、電子回路モジュールに関し、特にシールド構造を工夫した電子回路モジュールに関する。
携帯電話等の電子機器は、近年ますます高機能化および小型化される傾向にある。電子機器に内蔵される電子部品が搭載された電子回路モジュールには、動作の高速化および小型・薄形化が求められている。電子回路モジュールの高速動作においては、電子部品から発せられた電磁ノイズによる動作不良を防ぐためのシールドが重要である。
一般的な電子回路モジュールのシールド方法としては、ノイズ発生源であるＣＰＵなどを金属ケースで覆う手法が提案されている。図６に金属ケースを用いたシールド構造とその組立工程を示す。これは、基板２の一面上に、シールドを施す領域の外縁部に沿って接地電極パッド１２と電子部品を載置するためのパッド１４を形成し、これら接地電極パッド１２およびパッド１４上にはんだペースト１３を供給するものである(図６（ａ）参照）。この状態で、電子部品１５と金属フレーム１６をはんだペースト１３上にマウントして、全体を加熱することではんだ付けを行い(図６（ｂ）参照）、金属フレーム１６と金属天板１８を爪で勘合させて、電子回路モジュールをシールドするものである(図６（ｃ）参照）。
しかしながら、金属ケースで覆うシールド構造では、電子回路モジュールの薄型化を図るには、以下に述べる問題がある。金属天板は形状保持のために、少なくとも凡そ０．２ｍｍの厚さが必要であり、さらなる薄型化は難しい。次に、金属天板の高さは最も背の高い電子部品に合わせて設定されるので、金属天板と電子部品との間には無駄なスペースが発生し、電子機器内の空間を有効に活用できない。また、金属フレームと金属天板を爪で勘合させる構造のため、勘合箇所での接触状態が確実でない場合には、シールド特性が変化してしまう。モジュールに搭載する電子部品の小型化がさらに進んだ場合、電子部品を固定するために必要なはんだ量と、金属フレームを固定するために必要なはんだ量との差が大きくなり、一様なはんだ供給のプロセスでは対応することが難しくなる。
そこで、金属ケースの代わりに、電磁シールド用のフィルムで、シールドする手法が提案されている。これは、図７に示すように、電子部品２０に厚さ５０〜１００μｍの絶縁性樹脂２１をスプレーコーティングし、さらにその上に厚さ５０〜１００μｍの導電層２２をスプレーコーティングし、開口２３において接地電極２４に接続するものであり(例えば、特許文献１参照。）、あるいは、図８に示すように、導電層２５とすでに硬化した絶縁層２６から構成される厚さ５０μｍのシールド用フィルム２７で、基板２８に搭載された電子部品２９を覆い、熱圧着装置３０を用いてフィルムの外縁を熱圧着することにより接地電極に接続するものである(例えば、特許文献２参照。）。
特開平１１−１５０３９１号公報 特開２００３−２０９３９０号公報
しかしながら、上述したような構成のシールド構造の電子回路モジュールでは、以下に述べるような技術的課題がある。
絶縁性樹脂をスプレーコーティングする例では、配線基板に搭載されている電子部品によって凹凸が生じるが、例えばＢＧＡと０４０２チップ抵抗では高さの差が０．８ｍｍ程度になる。このため、例えば５０〜１００μｍの厚さに成膜することは困難である。膜厚を厚くすると成膜は容易となるが、材料費が高くなってしまう。また、導電性塗料として、例えば銀粒子含有の導電性接着剤を採用すると、低抵抗率タイプの接着剤でも、体積抵抗率が４．５×１０-5〜５．０×１０-4Ω・ｃｍ程度と高く、 例えば銅（１．７×１０-6Ω・ｃｍ）と比較すると厚い膜が必要となる。
シールド用フィルムでシールドする例では、シールド用フィルムの周縁部の全周を熱圧着するため、熱圧着時のバックアップのための領域を基板に設ける必要があり、電子回路モジュールが大きくなってしまう。また、外部からの衝撃から保護するためにアンダーフィルなど電子部品の接合部補強が別途必要となり、工程数が多くなるという問題がある。
そこで、本発明は、上記問題に鑑みてなされたもので、体積抵抗率が低く、低背化したシールド構造の電子回路モジュール及びその製造方法を提供するものである。
本発明の一態様によれば、基板上に載置された電子部品及び電子部品間が熱硬化性の絶縁性樹脂で充填され、前記絶縁性樹脂上が金属箔で前記電子部品の形状および高さに沿うように被覆されており、かつ、前記金属箔の外縁が前記基板に配設された接地電極に導電性材料で電気的に接続されていることを特徴とする電子回路モジュールが提供される。
また、本発明の別の一態様によれば、基板上に電子部品を取り付け、軟化点の範囲内にあって半硬化状態の絶縁性樹脂と金属箔を積層して成るシートの、前記絶縁性樹脂層を前記電子部品に当接させてから、前記シートの金属箔が前記電子部品の形状及び高さに沿うように加圧して前記絶縁性樹脂層を流動させる工程と、前記シートを前記絶縁性樹脂の硬化点以上に加熱する工程と、を具備することを特徴とする電子回路モジュールの製造方法が提供される。
本発明によれば、体積抵抗率が低く、低背化したシールド構造の電子回路モジュールが得られる。
本発明の実施形態に係る電子回路モジュールの略断面図である。 電子回路モジュールのシールド構造部分を示す平面図である。 第１の実施形態に係る電子回路モジュールの製造方法を工程順に示したものである。 第２の実施形態に係る電子回路モジュールの略断面図である。 第２の実施形態に係る電子回路モジュールの製造方法を工程順に示したものである。 従来のシールド構造を採用した電子回路モジュールの断面図である。 従来のシールド構造を採用した電子回路モジュールの断面図である。 従来のシールド構造を採用した電子回路モジュールの断面図である。
以下、本発明の一実施の形態について、図面を参照して説明する。尚、各図において同一箇所については同一の符号を付すとともに、重複した説明は省略する。図1は、本発明の実施形態に係る電子回路モジュールの略断面図である。図１に示すように、電子回路モジュール１００において、基板２上には、電子部品３であるＢＧＡ３aとチップ部品３bが所定の位置に載置して取り付けられている。ＢＧＡ３aとチップ部品３bの周囲は、それらの上面も含めて絶縁性樹脂４で充填されている。絶縁性樹脂４としては、例えば熱硬化性のエポキシ系樹脂が好適である。半硬化状態である軟化点の範囲内では流動性が良好であり、ＢＧＡ３aとチップ部品３bの間に流れていくので、電子部品３の保持のためのアンダーフィルが不要になるからである。また、加熱による硬化後は、電子部品３の保持が堅固なものとなる。絶縁性樹脂４の外側、すなわち絶縁性樹脂４が基板２と接している側の反対側は金属箔５で被覆されている。したがって、金属箔５は基板２上に載置された電子部品３等の高さや形状に沿うようにして、絶縁性樹脂４の外側を覆っている。
本実施形態では、ＢＧＡ３aとチップ部品３bの間も含めて電子部品３の周囲が絶縁性樹脂４で充填されているので、金属フレームのように形状を維持するための板厚を要せず、極薄い金属箔５でシールド性能を確保することができる。金属箔５は、シールド性能があること、破れにくいこと、電子回路モジュール１００の低背化が図られること等から、例えば厚さ５μｍ乃至２０μｍの銅箔が好適である。さらに、金属箔５を銅箔で形成する場合、圧延銅箔が好適である。電解銅箔では、作業中のアウトガスの発生の虞があるが、圧延銅箔ではその虞がないからである。
本実施形態において、金属箔５は圧延銅箔に限られることはない。圧延銅箔の体積抵抗率と近い体積抵抗率の金属であれば、例えば、ベリリウム、アルミニウム、クロム、鉄、コバルト、ニッケル、亜鉛、ニオブ、モリブデン、テクネチウム、ルテニウム、ロジウム、パラジウム、銀、カドミウム、インジウム、スズ、レニウム、オスミウム、イリジウム、白金、金、タリウム、トリウム、プロトアクチニウムのいずれか、あるいはその金属を含む合金を素材とする箔であってもよい。
絶縁性樹脂４と金属箔５は略全面で密着しているのが望ましい。極薄い箔厚で十分にシールド効果を確保するためであり、またモジュール全体の低背化のためである。
金属箔５の外縁は導電性接着剤６によって基板２の接地電極パッド７に電気的に接続されている。導電性材料は、導電性接着剤６の代わりに、例えば錫-銀-銅等のはんだ材料でもよい。また、金属箔５の少なくとも導電性材料と接続する領域に、金、白金、パラジウム、銀、あるいはこれら金属を含む合金を成膜してもよい。
図２は、基板２上に電子部品３を載置し、絶縁性樹脂４および金属箔５で被覆する前の平面図を示している。シールドを施す領域の外縁部に沿って接地電極パッド７が配設されている。接地電極パッド７は、例えば厚さ１８μｍの銅箔から成り、表面にはニッケル／金めっきがそれぞれ厚さ３μｍ、０．１μｍ施されており、幅は１．０ｍｍが好適である。電子回路モジュールの小型化のためである。
次に、上記したシールド構造の電子回路モジュール１００の製造方法について説明する。
図３は、本実施形態に係るシールド構造の電子回路モジュールの製造方法を工程順に示したものである。まず、配線基板２上に表面実装技術により電子部品３を搭載する(図３（ａ）参照）。次に、シールドシート１０を用意する(図３（ｂ）参照）。このシールドシート１０は、軟化点の範囲内では半硬化状の樹脂シートと金属箔を予め貼り合わせたものである。例えば、シールドシート１０は、厚さ１００μｍの絶縁性樹脂４と厚さ１０μｍの金属箔から成るシールド層５を貼り合わせて構成する。絶縁性樹脂４は、熱硬化するまでは流動性が良好なエポキシ系熱硬化性樹脂である。シールド層５は圧延銅箔で構成する。
シールドシート１０は、接地電極パッド７の略外側までを覆う大きさに合わせて切断加工する。そのシールドシート１０を電子部品３の上面から供給し、約１ＭＰａの圧力で貼り付けて電子部品３を被覆する(図３（ｃ）参照）。軟化する温度範囲に加熱することにより絶縁性樹脂４は軟化し、そして加圧により絶縁性樹脂４は流動し、電子部品３の周囲にも充填されていく。次いで、導電性接着剤６を図中に示すようにシールド層５と接地電極パッド7を接続するように塗布する。次に、シールドシート１０の絶縁性樹脂４と導電性接着剤６とを１５０℃で１０分間加熱する(図３（ｄ）参照）。尚、加熱の際、基板２も併せて加熱してもよい。加熱により、絶縁性樹脂４は硬化していき、電子部品３の基板２上での保持は堅固となり、金属箔から成るシールド層５と接地電極パッド７は電気的に接続され、シールド構造が形成される。
例えば、導電層として体積抵抗率４．５×１０-5Ω・ｃｍの導電性接着剤を用いた場合に、銅箔１０μｍと同じ電気抵抗を得るには約２７０μｍの厚さが必要であり、約２６０μｍの低背化を実現することができた。
以上述べたように、本実施形態に係る電子回路モジュールでは、従来と比較して低背化可能であり、絶縁性樹脂の充填とシールド形成を一括して行うことができ、生産性を高めることができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図４は、第２の実施形態に係る電子回路モジュールの略断面図である。図４に示すように、電子回路モジュール２００において、基板２上には、電子部品であるＢＧＡ３aとチップ部品３bが所定の位置に載置して取り付けられている。ＢＧＡ３aとチップ部品３bの周囲は、それぞれ第１の絶縁性樹脂４で充填されている。第１の絶縁性樹脂４としては、例えば熱硬化性のエポキシ系樹脂が好適である。軟化点の範囲内では、言わば半硬化状であって流動性が良好であり、ＢＧＡ３aとチップ部品３bの間に流れていくので、電子部品３の保持のためのアンダーフィルが不要になるからである。また、加熱による硬化後は、電子部品３の保持が堅固なものとなる。第１の絶縁性樹脂４の上面全体には、第２の絶縁性樹脂１が被覆されている。したがって、第２の絶縁性樹脂１は基板２上に載置された電子部品３等の高さや形状に沿うようにして、第１の絶縁性樹脂４の外側を覆っている。第２の絶縁性樹脂１としては、例えばポリイミド系絶縁性樹脂が好適である。可撓性に富み、柔軟に変形可能であることによる。第２の絶縁性樹脂１の厚さとしては、約５０μｍが好適である。
第２の絶縁性樹脂１の外側の全面は金属箔５で被覆されている。したがって、金属箔５は基板２上に載置された電子部品３等の高さや形状に沿うようにして、第２の絶縁性樹脂１の外側を覆っている。このため、充填の際に、柔らかい第１の絶縁性樹脂４が流動しすぎても、電子部品３と金属箔５との間には第２の絶縁性樹脂１が介在しているので、電子部品３と金属箔５とが直ちに接触して、短絡する虞をなくすことができる。
本実施形態では、ＢＧＡ３aとチップ部品３bの上面及びそれらの間も含めて電子部品３の周囲が第１の絶縁性樹脂４で充填され、さらに第１の絶縁性樹脂４の上面が第２の絶縁性樹脂１で被覆されているので、金属フレームのように形状を維持するための板厚を要せず、極薄い金属箔５でシールド性能を確保することができる。金属箔５は、シールド性能があること、破れにくいこと、電子回路モジュール２００の低背化が図られること等から、例えば厚さ５μｍ乃至２０μｍの圧延銅箔が好適である。
金属箔５の外縁は導電性接着剤６によって基板２の接地電極パッド７に電気的に接続されている。接地電極パッド７は、例えば厚さ１８μｍの銅箔から成り、表面にはニッケル／金めっきがそれぞれ厚さ３μｍ、０．１μｍ施されており、幅は１．０ｍｍが好適である。電子回路モジュールの小型化のためである。
次に、上記したシールド構造の電子回路モジュール２００の製造方法について説明する。
図５は、本実施形態に係るシールド構造の電子回路モジュールの製造方法を工程順に示したものである。まず、配線基板２上に表面実装技術により電子部品３を搭載する(図５（ａ）参照）。次に、シールドシート１１を用意する(図５（ｂ）参照）。このシールドシート１１は、第１の絶縁性樹脂から成るシート、第２の絶縁性樹脂から成るシート及び金属箔を予め貼り合わせたものである。例えば、シールドシート１１は、厚さ５０μｍの第1の絶縁性樹脂シート４と厚さ５０μｍの第２の絶縁性樹脂シート１と厚さ１０μｍの金属箔から成るシールド層５を貼り合わせて構成する。第1の絶縁性樹脂シート４は、熱硬化するまでは流動性が良好なエポキシ系熱硬化性樹脂である。第２の絶縁性樹脂シート１は、柔軟性のあるポリイミド系絶縁性樹脂である。金属箔から成るシールド層５は圧延銅箔で構成する。
シールドシート１１は、接地電極パッド７の略外側までを覆う大きさに合わせて切断加工する。そのシールドシート１１を電子部品３の上面から供給し、約１ＭＰａの圧力で貼り付けて電子部品３を被覆する(図５（ｃ）参照）。加圧により、第１の絶縁性樹脂シート４は軟化して変形し、電子部品３の周囲に充填されていく。シールドシート貼り付け時には、ＢＧＡ３ａとチップ部品３ｂ間を充填するために、シールドシート１１を被せて貼り付ける領域を約８０℃に加熱し、半硬化状態の第１の絶縁性樹脂シート４を溶融させる。加熱時には、第１の絶縁性樹脂シート４の粘度は２．０×１０４ Ｐａ・ｓとなる。第１の絶縁性樹脂シート４は粘度が低いため電子部品３を覆いかつ電子部品間を充填する。第２の絶縁性樹脂シート１は圧延銅箔５と略全面で密着されているため、チップ部品３ｂの部品電極１２と圧延銅箔５との接触を防止する。
次いで、導電性接着剤６を金属箔から成るシールド層５と接地電極パッド7を接続するように塗布する。
次に、シールドシート１１の第１の絶縁性樹脂シート４と導電性接着剤６とを１５０℃で１０分間加熱する(図５（ｄ）参照）。尚、加熱の際、基板２も併せて加熱してもよい。加熱により、第１の絶縁性樹脂シート４は硬化していき、電子部品３の基板２上での保持は堅固となり、シールド層（圧延銅箔）５と接地電極パッド７は電気的に接続され、シールド構造が形成される。
例えば、導電層として体積抵抗率４．５×１０-5Ω・ｃｍの導電性接着剤を用いた場合に、銅箔１０μｍと同じ電気抵抗を得るには約２７０μｍの厚さが必要であり、約２６０μｍの低背化を実現することができた。
本実施形態によれば、従来と比較して低背化可能であり、金属箔と電子部品電極との短絡を回避し、かつ、樹脂充填とシールド形成を一括して行うことができ、生産性を高めることができる。
なお、本発明は上記の実施形態のそのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記の実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
１…第２の絶縁性樹脂層、２…基板、３…電子部品、４…絶縁性樹脂、５…金属箔、
６…導電性接着剤、７…接地電極パッド、１０、１１…シールドシート、
１００，２００・・・電子回路モジュール。

Claims (6)

  1. 基板上に載置された電子部品及び電子部品間が熱硬化性の絶縁性樹脂で充填され、前記絶縁性樹脂上が金属箔で前記電子部品の形状および高さに沿うように被覆されており、かつ、前記金属箔の外縁が前記基板に配設された接地電極に導電性材料で電気的に接続されていることを特徴とする電子回路モジュール。
  2. 前記金属箔は、圧延銅箔であることを特徴とする請求項1に記載の電子回路モジュール。
  3. 前記圧延銅箔は、厚さが５μｍ乃至２０μｍであることを特徴とする請求項２に記載の電子回路モジュール。
  4. 前記絶縁性樹脂は、熱硬化性エポキシ系樹脂から成る第１の絶縁性樹脂層と、ポリイミド系樹脂から成る第２の絶縁性樹脂層とで構成され、前記第２の絶縁性樹脂層上が前記金属箔で密着して被覆されて成ることを特徴とする請求項1乃至３のいずれか１項に記載の電子回路モジュール。
  5. 基板上に電子部品を取り付け、
    軟化点の範囲内にあって半硬化状態の絶縁性樹脂と金属箔を積層して成るシートの、前記絶縁性樹脂層を前記電子部品に当接させてから、前記シートの金属箔が前記電子部品の形状及び高さに沿うように加圧して前記絶縁性樹脂層を流動させる工程と、
    前記シートを前記絶縁性樹脂の硬化点以上に加熱する工程と、
    を具備することを特徴とする電子回路モジュールの製造方法。
  6. 前記絶縁性樹脂は熱硬化性エポキシ系樹脂から成り、前記金属箔と前記絶縁性樹脂との間に第２のポリイミド系樹脂から成る第２の絶縁性樹脂層が介装されていることを特徴とする請求項５に記載の電子回路モジュールの製造方法。
JP2009019773A 2009-01-30 2009-01-30 電子回路モジュールおよびその製造方法 Pending JP2010177520A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009019773A JP2010177520A (ja) 2009-01-30 2009-01-30 電子回路モジュールおよびその製造方法
US12/695,536 US20100195291A1 (en) 2009-01-30 2010-01-28 Electronic circuit module and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009019773A JP2010177520A (ja) 2009-01-30 2009-01-30 電子回路モジュールおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2010177520A true JP2010177520A (ja) 2010-08-12

Family

ID=42397545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009019773A Pending JP2010177520A (ja) 2009-01-30 2009-01-30 電子回路モジュールおよびその製造方法

Country Status (2)

Country Link
US (1) US20100195291A1 (ja)
JP (1) JP2010177520A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186371A (ja) * 2011-03-07 2012-09-27 Taiyo Yuden Co Ltd 電子回路装置の製造方法
JP2016092275A (ja) * 2014-11-07 2016-05-23 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
JP2017045931A (ja) * 2015-08-28 2017-03-02 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
WO2021251219A1 (ja) * 2020-06-11 2021-12-16 株式会社村田製作所 モジュール
CN114242654A (zh) * 2022-02-23 2022-03-25 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法
JP2022119735A (ja) * 2021-02-04 2022-08-17 株式会社村田製作所 内部遮蔽を有する電子部品

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011088256A1 (de) * 2011-12-12 2013-06-13 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie Anordnung mit einer solchen
US8867231B2 (en) * 2012-01-13 2014-10-21 Tyco Electronics Corporation Electronic module packages and assemblies for electrical systems
JP6528850B2 (ja) * 2015-09-11 2019-06-12 株式会社村田製作所 高周波モジュール
US10349565B2 (en) * 2016-09-06 2019-07-09 Apple Inc. Electronic assembly architectures using multi-cable assemblies
JP6705509B2 (ja) * 2016-10-25 2020-06-03 株式会社村田製作所 回路モジュール
CN117158117A (zh) * 2021-08-30 2023-12-01 苏宪强 可屏蔽及散热的电路板构造及其制造方法
US20230345687A1 (en) * 2022-04-26 2023-10-26 Microsoft Technology Licensing, Llc Conformal electromagnetic interference shielding film

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139799A (ja) * 1990-09-29 1992-05-13 Nippon Mektron Ltd シールド型可撓性回路基板及びその製造法
JPH11238993A (ja) * 1998-02-20 1999-08-31 Sony Corp 部品実装プリント基板及び部品実装プリント基板の実装方法
JP2002334954A (ja) * 2001-05-08 2002-11-22 Tdk Corp 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2005276873A (ja) * 2004-03-23 2005-10-06 Tatsuta System Electronics Kk プリント配線板用シールドフィルム及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5285619A (en) * 1992-10-06 1994-02-15 Williams International Corporation Self tooling, molded electronics packaging
US20010033478A1 (en) * 2000-04-21 2001-10-25 Shielding For Electronics, Inc. EMI and RFI shielding for printed circuit boards
US6900383B2 (en) * 2001-03-19 2005-05-31 Hewlett-Packard Development Company, L.P. Board-level EMI shield that adheres to and conforms with printed circuit board component and board surfaces
JP4096605B2 (ja) * 2002-04-23 2008-06-04 日本電気株式会社 半導体装置および半導体装置のシールド形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04139799A (ja) * 1990-09-29 1992-05-13 Nippon Mektron Ltd シールド型可撓性回路基板及びその製造法
JPH11238993A (ja) * 1998-02-20 1999-08-31 Sony Corp 部品実装プリント基板及び部品実装プリント基板の実装方法
JP2002334954A (ja) * 2001-05-08 2002-11-22 Tdk Corp 電子装置およびその製造方法ならびに電子部品保護用キャップおよびその製造方法
JP2003273571A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 素子間干渉電波シールド型高周波モジュール
JP2005276873A (ja) * 2004-03-23 2005-10-06 Tatsuta System Electronics Kk プリント配線板用シールドフィルム及びその製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186371A (ja) * 2011-03-07 2012-09-27 Taiyo Yuden Co Ltd 電子回路装置の製造方法
JP2016092275A (ja) * 2014-11-07 2016-05-23 信越化学工業株式会社 電磁波シールド性支持基材付封止材及び封止後半導体素子搭載基板、封止後半導体素子形成ウエハ並びに半導体装置
US9865518B2 (en) 2014-11-07 2018-01-09 Shin-Etsu Chemical Co., Ltd. Electromagnetic wave shielding support base-attached encapsulant, encapsulated substrate having semicondutor devices mounted thereon, encapsulated wafer having semiconductor devices formed thereon, and semiconductor apparatus
JP2017045931A (ja) * 2015-08-28 2017-03-02 東洋インキＳｃホールディングス株式会社 電子部品モジュールの製造方法
WO2021251219A1 (ja) * 2020-06-11 2021-12-16 株式会社村田製作所 モジュール
JP2022119735A (ja) * 2021-02-04 2022-08-17 株式会社村田製作所 内部遮蔽を有する電子部品
JP7283589B2 (ja) 2021-02-04 2023-05-30 株式会社村田製作所 内部遮蔽を有する電子部品
CN114242654A (zh) * 2022-02-23 2022-03-25 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法
CN114242654B (zh) * 2022-02-23 2022-05-13 威海嘉瑞光电科技股份有限公司 一种无引线磁性封装结构及其制造方法

Also Published As

Publication number Publication date
US20100195291A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
JP2010177520A (ja) 電子回路モジュールおよびその製造方法
JP5077448B2 (ja) 半導体チップ内蔵配線基板及びその製造方法
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
US20100027225A1 (en) Component-embedded module and manufacturing method thereof
US20130140692A1 (en) Wiring substrate, manufacturing method of wiring substrate, and semiconductor package including wiring substrate
US20110241203A1 (en) Semiconductor module, method for manufacturing semiconductor module, and portable apparatus
CN102215639A (zh) 半导体芯片内置配线基板及其制造方法
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP4203031B2 (ja) 積層型電子部品の製造方法
JP6136152B2 (ja) モジュール部品の製造方法
JP5691573B2 (ja) モジュール部品の製造方法
US7608477B2 (en) Process for substrate incorporating component
JP2012074497A (ja) 回路基板
JP2008159682A (ja) 多層プリント配線板およびその製造方法
JP2014146650A (ja) 配線基板およびその製造方法
US10398026B2 (en) Laminated substrate and method of manufacturing laminated substrate
JP2009135391A (ja) 電子装置およびその製造方法
JP2016082156A (ja) 電子モジュール、電子モジュールの製造方法
JP2012182350A (ja) モジュール部品及びモジュール部品の製造方法
JP5992676B2 (ja) 配線基板の製造方法
JP5176500B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP6009844B2 (ja) 中継基板及びその製造方法
US10531558B2 (en) Electronic module having electromagnetic shielding structure and manufacturing method thereof
CN102612273A (zh) 电子元件安装用配线基板及其制造方法和具有电子元件的配线基板的制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130402