JP2010164729A - レチクル、半導体装置及びその製造方法 - Google Patents

レチクル、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010164729A
JP2010164729A JP2009006329A JP2009006329A JP2010164729A JP 2010164729 A JP2010164729 A JP 2010164729A JP 2009006329 A JP2009006329 A JP 2009006329A JP 2009006329 A JP2009006329 A JP 2009006329A JP 2010164729 A JP2010164729 A JP 2010164729A
Authority
JP
Japan
Prior art keywords
scribe line
region
quadrangular
reticle
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2009006329A
Other languages
English (en)
Inventor
Fumiaki Ushiyama
文明 牛山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009006329A priority Critical patent/JP2010164729A/ja
Publication of JP2010164729A publication Critical patent/JP2010164729A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】スクライブラインに大きな島状パターンが形成されることを抑制できるレチクル
を提供する。
【解決手段】本発明の一態様に係るレチクル8は、基板上に形成され、製品チップパター
ンが形成された四角形の領域112と、前記基板上に形成され、前記四角形の領域112
に接して配置され、前記四角形の隣接する2辺の周囲に配置された第1のスクライブライ
ン113と、前記基板上に形成され、前記四角形の隣接する2辺以外の2辺それぞれに平
行に配置された第2及び第3のスクライブライン1,2と、前記基板上に形成され、前記
四角形の領域112及び前記第1及び第2及び第3のスクライブライン113,1,2を
囲むように配置された遮光体14と、を具備することを特徴とする。
【選択図】図1

Description

本発明は、レチクル、半導体装置及びその製造方法等に関し、特にスクライブラインに
大きな島状パターンが形成されることを抑制できるレチクル、半導体装置及びその製造方
法等に関する。
図5は、縮小投影露光装置(ステッパー)の構成を模式的に示す概略図である。
水銀ランプ101から発した照明光は、楕円鏡102で反射され、照明光学系へ向かい
、シャッター103の開閉により、露光時間が制限される。干渉フィルター104によっ
て、必要な波長の照明光のみが選択される。フライアイレンズ105により、照明光の強
度が均一化される。レチクルブラインド106によって、レチクル108上のパターンが
開口、又は遮光される。コンデンサレンズ107により、照明光がレチクル108上に照
射される。また、レチクルブラインド像が、レチクル108上に結像される。レチクル1
08上のパターンは、縮小投影レンズ109を介して、ステージ111上に保持されたウ
エハー基板110上へ縮小投影される。
図6(a),(b)は、従来のレチクルを用いて、縮小投影露光装置(ステッパー)に
より、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図である
図6(a)に示すように、レチクル108上には製品チップパターンが形成された四角
形の領域112が配置され、その四角形の領域112に接して、下側、及び、右側に第1
のスクライブライン113が配置されている。更に、その周囲に遮光帯114が配置され
ており、上、下、左、右のレチクルブラインド115〜118それぞれの端面は、この遮
光帯114上に位置決めされ、第1のスクライブライン113を含む四角形の領域112
のみを開口し、その周囲を遮光する。
図6(b)は、図6(a)のレチクル108を用いて、ウエハー基板110上に第1の
スクライブライン113aを含む製品チップパターンが形成された四角形の領域112を
繰り返し配列した状態を示す図である。レチクル108上において、第1のスクライブラ
イン113が四角形の領域112の下側、及び、右側のみに配置されているため、図6(
b)に示すウエハー基板110において、最も上に配列された四角形の領域112の上側
及び最も左に配列された四角形の領域112の左側にはスクライブラインが形成されない
領域119が発生する。
最も上に配列された四角形の領域112の上側のスクライブラインが形成されない領域
119の近傍のウエハー基板110にはウエハー印字領域120が配置されており、この
ウエハー印字領域120にはウエハーを識別する文字等が印字されている。
図7(a),(b)は、図6の場合と同様に、従来のレチクルを用いて、縮小投影露光
装置(ステッパー)により、ウエハー基板上に製品チップパターンを繰り返し配列する方
法を説明する図である。
図7(a)に示すように、レチクル108上には製品チップパターンが形成された四角
形の領域112が配置され、その周囲に四角形の領域112と接してスクライブライン1
13bが全周に配置されている。また、レチクルブラインドは図示されていないが、図6
(a)の場合と同様に、スクライブライン113bの外周に配置された遮光帯114上に
位置決めされ、スクライブライン113bを含む四角形の領域112のみを開口し、その
周囲を遮光する。
このレチクル108を用いて、ウエハー基板110上にスクライブライン113cを含
む四角形の領域112を繰り返し配列する場合、上下、及び、左右のスクライブライン1
13bは、同じ位置に重なりあって転写される。図7(a)に示すように、下側、及び、
右側のスクライブライン113b上にアライメントマークX、Yのパターンを配置する場
合、反対側に位置する上側、及び、左側のスクライブライン113bがパターン形成され
ていない状態(以下、「白抜き」という。)であると、上下、及び、左右のスクライブラ
イン113bが重なり合った際に、アライメントマーク部が二重露光となり、アライメン
トマークX、Yが消滅してしまう。これを避けるために、上側、及び、左側のスクライブ
ライン113bには、下側、及び、右側のスクライブライン113b上に配置されたアラ
イメントマークと対応する位置に遮光帯パターン121を形成する必要がある。
図7(b)は、図7(a)のレチクルを用いて、ウエハー基板110上にスクライブラ
イン113cを含む製品チップパターンが形成された四角形の領域112を繰り返し配列
した状態を示す図である。上下、及び、左右のスクライブライン113bが重なり合って
形成されるスクライブライン113c上にはアライメントマークX、Yが形成されるが、
図6(b)で示したスクライブラインが形成されない領域119に相当する領域は、上下
、及び、左右のスクライブラインの重なり合いがなく、上下、及び、左右のみのスクライ
ブラインの転写となるため、アライメントマークが形成される部分に遮光帯パターン12
1が大きな島状のパターンとなって形成される。
図8は、図6、図7の場合と同様に、従来のレチクルを用いて、縮小投影露光装置(ス
テッパー)により、ウエハー基板上に製品チップを繰り返し配列する方法を説明する図で
ある。
図8(a)に示すように、レチクル108上には製品チップパターンが形成された四角
形の領域112が配置され、その周囲に四角形の領域112と接してスクライブライン1
13bが全周に配置されている。また、レチクルブラインドは図示されていないが、図6
(a)の場合と同様に、スクライブライン113bの外周に配置された遮光帯114上に
位置決めされ、スクライブライン113bを含む四角形の領域112のみを開口し、その
周囲を遮光する。
このレチクル108を用いて、ウエハー基板110上にスクライブライン113aを含
む四角形の領域112を繰り返し配列する場合、図7の場合とは異なり、上下、及び、左
右のスクライブラインは、同じ位置に重なり合って転写されることはない。従って、図7
(a)に示すように、上側、及び、左側のスクライブライン113bには、下側、及び、
右側のスクライブライン113b上に配置されたアライメントマークX、Yと対応する位
置に遮光帯パターンを形成する必要がない。
図8(b)は、図8(a)のレチクル108を用いて、ウエハー基板110上にスクラ
イブライン113aを含む製品チップパターンが形成された四角形の領域112を繰り返
し配列した状態を示す図である。上下、及び、左右のスクライブライン113bが重なり
合って形成されないため、図6(b)で示したスクライブラインが形成されない領域11
9に相当する領域には、白抜きのスクライブラインが形成される。また、製品チップ間の
境界に位置するスクライブライン113aには、アライメントマークX、Yが形成され、
そのスクライブライン幅は、アライメントマーク幅の2倍程度に太くなる。
なお、上述した技術と関連する技術が例えば特許文献1に記載されている。
ところで、ウエハー基板110上に形成された製品チップは、最終的にはスクライブラ
イン113a,113cに沿って切断され、一つ一つの製品チップに分けられるが、製品
チップを切断する際に、スクライブライン113a,113cが白抜きであることが望ま
しい。スクライブライン113a,113c上に配置されたアライメントマークなどのモ
ニター類は小さな島状パターンの集合体であるため、あまり問題にはならないが、大きな
島状のパターンが存在すると切断時の障害となる。特に、アルミなどの金属膜からなる大
きな島状パターンが存在すると、切断に使用する回転刃の磨耗によって刃寿命が短くなる
ばかりでなく、切断の際に金属膜がバリとなって製品チップの動作異常を招くことがある
図6に示す従来技術の場合、図6(b)の領域119に沿ってスクライブラインが形成
されないため、この全領域にわたって金属膜が島状パターンとなって存在することになり
、回転刃の寿命、及び、製品チップの動作異常の観点から大きな支障となる。この対策と
して、図6(b)のスクライブラインが形成されない領域119に沿ってダミーの製品チ
ップパターンを露光し、強制的にスクライブラインを形成する方法が考えられるが、ウエ
ハー印字領域120に重ねてダミーの製品チップパターンを露光する必要があり、ウエハ
ー印字を識別できないという新たな問題が発生する。
図7に示す従来技術の場合、図6(b)のスクライブラインが形成されない領域119
にもスクライブラインが形成される。しかし、図7(a)のレチクル108にはアライメ
ントマークX、Yのモニター類と二重露光を避けるために配置された遮光帯パターン12
1があるため、図7(b)のウエハー基板110における前記領域119に形成されるス
クライブラインに金属膜が大きな島状パターン121となって存在することになる。図6
の従来技術に比べれば、島状パターンの占有面積が大分小さくなるが、完全な改善策には
ならない。また、アライメントマークX、Yなどのモニター類と二重露光を避けるために
遮光帯パターン121を配置する必要があるため、設計段階において、スクライブライン
上にモニター類を配置する際のCAD作業が複雑になる。
図8に示す従来技術の場合、図6(b)のスクライブラインが形成されない領域119
にもスクライブラインが形成され、図7の従来技術のように、遮光帯パターン121のよ
うな大きな島状パターンも存在しない。しかし、製品チップ間の境界に位置するスクライ
ブライン113aの幅が、アライメントマークX、Yなどのモニター幅の2倍程度に太く
なるため、スクライブライン113aの占有率が増え、ウエハー基板110上に配列でき
る製品チップの数が減ってしまう。特に、製品チップのサイズが小さいほどスクライブラ
イン113aの占有率が増えるため、非常に深刻な問題となる。
特開2002−23344号公報
本発明は上述したことを考慮してなされたものであり、本発明に係る態様は、スクライ
ブラインに大きな島状パターンが形成されることを抑制できるレチクル、半導体装置及び
その製造方法等である。
上記課題を解決するため、本発明の一態様に係るレチクルは、基板上に形成され、製品
チップパターンが形成された四角形の領域と、
前記基板上に形成され、前記四角形の領域に接して配置され、前記四角形の隣接する2
辺の周囲に配置された第1のスクライブラインと、
前記基板上に形成され、前記四角形の隣接する2辺以外の2辺それぞれに平行に配置さ
れた第2及び第3のスクライブラインと、
前記基板上に形成され、前記四角形の領域及び前記第1及び第2及び第3のスクライブ
ラインを囲むように配置された遮光体と、
を具備することを特徴とする。
本発明の一態様に係る半導体装置の製造方法は、上述したレチクルを用いて、ウエハー
基板上に形成されたレジスト膜を露光する工程を有する半導体装置の製造方法であって、
前記四角形の領域及び前記第1のスクライブラインからなる四角形状領域を開口し、且
つ前記第2及び第3のスクライブラインを遮光したレチクルをマスクとして前記レジスト
膜を複数回露光することにより、前記四角形状領域をマトリックス状に且つ互いに接する
ように前記レジスト膜に転写する工程と、
前記第2のスクライブラインを開口し、且つ前記四角形状領域及び前記第3のスクライ
ブラインを遮光したレチクルをマスクとして前記レジスト膜を複数回露光することにより
、前記工程で転写された前記四角形状領域における前記第1のスクライブラインが形成さ
れていない1辺に接する前記第2のスクライブラインを前記レジスト膜に転写する工程と

前記第3のスクライブラインを開口し、且つ前記四角形状領域及び前記第2のスクライ
ブラインを遮光したレチクルをマスクとして前記レジスト膜を複数回露光することにより
、前記工程で転写された前記四角形状領域における前記第1のスクライブラインが形成さ
れていない他の1辺に接する前記第3のスクライブラインを前記レジスト膜に転写する工
程と、
を具備することを特徴とする。
本発明の一態様に係る半導体装置は、ウエハー基板上に転写された転写パターンを有す
る半導体装置において、
前記ウエハー基板上にマトリックス状に且つ互いに接するように配置された四角形状領
域であって、製品チップパターンが転写された四角形の領域と、前記四角形の領域に接し
て配置され、前記四角形の隣接する2辺の周囲に配置された第1のスクライブラインとか
らなる四角形状領域と、
前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
ンが配置されていない1辺に接して配置された第2のスクライブラインと、
前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
ンが配置されていない他の1辺に接して配置された第3のスクライブラインと、
を具備することを特徴とする。
本発明の一態様に係るレチクルは、基板上に形成され、製品チップパターンが形成され
た四角形の領域と、
前記基板上に形成され、前記四角形の領域に接して配置され、前記四角形の隣接する2
辺の周囲に配置された第1のスクライブラインと、
前記基板上に形成され、前記四角形の隣接する2辺以外の1辺に平行に且つ前記四角形
の領域と離れて配置された第2のスクライブラインと、
前記基板上に形成され、前記四角形の領域及び前記第2のスクライブラインを囲むよう
に配置された遮光体と、
を具備することを特徴とする。
本発明の一態様に係る半導体装置の製造方法は、上記のレチクルを用いて、ウエハー基
板上に形成されたレジスト膜を露光する工程を有する半導体装置の製造方法であって、
前記四角形の領域及び前記第1のスクライブラインからなる四角形状領域を開口し、且
つ前記第2のスクライブラインを遮光したレチクルをマスクとして前記レジスト膜を複数
回露光することにより、前記四角形状領域をマトリックス状に且つ互いに接するように前
記レジスト膜に転写するとともに、前記転写された前記四角形状領域における前記第1の
スクライブラインが配置されていない1辺に接するダミーとしての前記四角形状領域を前
記レジスト膜に転写する工程と、
前記第2のスクライブラインを開口し、且つ前記四角形状領域を遮光したレチクルをマ
スクとして前記レジスト膜を複数回露光することにより、前記工程で転写された前記四角
形状領域における前記第1のスクライブラインが配置されていない1辺に接する前記第2
のスクライブラインを前記レジスト膜に転写する工程と、
を具備することを特徴とする。
本発明の一態様に係る半導体装置は、ウエハー基板上に転写された転写パターンを有す
る半導体装置において、
前記ウエハー基板上にマトリックス状に且つ互いに接するように配置された四角形状領
域であって、製品チップパターンが転写された四角形の領域と、前記四角形の領域に接し
て配置され、前記四角形の隣接する2辺の周囲に配置された第1のスクライブラインとか
らなる四角形状領域と、
前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
ンが配置されていない1辺に接して配置されたダミーとしての前記四角形状領域と、
前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
ンが配置されていない1辺に接して配置された第2のスクライブラインと、
を具備することを特徴とする。
本発明の一態様に係るレチクルは、基板上に形成され、製品チップパターンが形成され
た複数個の四角形の領域と、
前記基板上に形成され、前記四角形の領域の相互間に配置された第1のスクライブライ
ンと、
前記第1のスクライブラインに配置されたモニター類のパターンと、
前記基板上に形成され、前記複数個の四角形の領域に接して配置され、前記複数個の四
角形の領域の外側を囲むように配置された第2のスクライブラインと、
前記基板上に形成され、前記第2のスクライブラインを囲むように配置された遮光体と

を具備し、
前記第2のスクライブラインにはモニター類のパターンが形成されていないことを特徴
とする。
本発明の一態様に係る半導体装置の製造方法は、上記のレチクルを用いて、ウエハー基
板上に形成されたレジスト膜を露光する工程を有する半導体装置の製造方法であって、
前記レチクルをマスクとして前記レジスト膜を複数回露光することにより、前記複数個
の四角形の領域、前記第1及び第2のスクライブラインからなる四角形状領域をマトリッ
クス状に且つ前記第2のスクライブラインが互いに重なり合うように前記レジスト膜に転
写する工程を具備することを特徴とする。
本発明の一態様に係る半導体装置は、ウエハー基板上に転写された転写パターンを有す
る半導体装置において、
前記ウエハー基板上にマトリックス状に且つ互いに重なり合うように配置された四角形
状領域であって、製品チップパターンが形成された複数個の四角形の領域と、前記四角形
の領域の相互間に配置された第1のスクライブラインと、前記複数個の四角形の領域に接
して配置され、前記複数個の四角形の領域の外側を囲むように配置された第2のスクライ
ブラインとからなる四角形状領域を有し、
前記第2のスクライブラインは互いに重なり合うように配置されていることを特徴とす
る。
以下、図面を参照して本発明の実施形態について説明する。
図1(a),(b)及び図2(c),(d)は、本発明の第1の実施形態によるレチクル
を用いて、縮小投影露光装置(ステッパー)により、ウエハー基板上に製品チップパター
ンを繰り返し配列する方法を説明する図である。
図1(a),(b)及び図2(c)に示すように、レチクル8は露光光を透過する基板
を有している。この基板上には製品チップパターンが形成された四角形の領域112が配
置され、その四角形の領域112に接して、下側、及び、右側に第1のスクライブライン
113が配置されている。また、四角形の領域112から離れて、遮光帯14を介して、
上側、及び、左側には第2及び第3のスクライブライン1,2が配置され、更に、これら
の周囲を遮光帯14が囲っている。第1及び第2及び第3のスクライブライン113,1
,2は、白抜きであっても良いが、アライメントマークなどのモニター類のパターンが形
成されていても良い。
図2(d)は、図1(a),(b)及び図2(c)に示されるレチクル8を用いて、ウ
エハー基板110上にスクライブライン113aを含む製品チップパターンが形成された
四角形の領域112を繰り返し配列した状態を示す図である。
まず、図2(d)において、製品チップパターンが形成された四角形の領域112と、
それに接する下側、及び、右側の第1のスクライブライン113aは、レチクルブライン
ド115〜118を図1(a)に示すように設定して露光、配列される。
詳細には、図1(a)に示すように、上、下、左、右のレチクルブラインド115〜1
18は、四角形の領域112と、それに接する下側、及び、右側の第1のスクライブライ
ン113を囲む遮光帯14上に位置決めされ、第1のスクライブライン113を含む四角
形の領域112のみを開口し、第2及び第3のスクライブライン1,2を含む周辺は完全
に遮光される。そして、レチクルブラインド115〜118が設定された後、ウエハー基
板110上の指定された位置へ順次移動して、四角形の領域112と、それに接する第1
のスクライブライン113aが露光、配列される。なお、露光されるウエハー基板110
の表面にはレジスト膜(図示せず)が形成されている。
次に、図2(d)において、最も上に配列された四角形の領域112の上側に位置する
第2のスクライブライン1Aは、レチクルブラインド115〜118を図1(b)のよう
に設定して露光、配置される。
詳細には、図1(b)に示すように、上下左右のレチクルブラインド115〜118は
、第2のスクライブライン1Aを囲む遮光帯14上に位置決めされ、第2のスクライブラ
イン1Aのみを開口し、四角形の領域112と、それに接する第1のスクライブライン1
13、及び、第3のスクライブライン2を含む他の領域は完全に遮光される。そして、レ
チクルブラインド115〜118が設定された後、ウエハー基板110上の指定された位
置へ順次移動して、第2のスクライブライン1Aが露光、配置される。
最後に、図2(d)において、最も左に配列された四角形の領域112の左側に位置す
る第3のスクライブライン2Bは、レチクルブラインド115〜118を図2(c)のよ
うに設定して露光、配置される。詳細には、図2(c)に示すように、上下左右のレチク
ルブラインド115〜118は、第3のスクライブライン2Bを囲む遮光帯14上に位置
決めされ、第3のスクライブライン2Bのみを開口し、四角形の領域112と、それに接
する第1のスクライブライン113、及び、第2のスクライブライン1を含む他の領域は
完全に遮光される。そして、レチクルブラインド115〜118が設定された後、ウエハ
ー基板110上の指定された位置へ順次移動して、第3のスクライブライン2Bが露光、
配置される。
以上の露光、配列の手順によって、図6(b)で示したスクライブラインが形成されな
い領域119には、第2及び第3のスクライブライン1A,2Bが形成される。そして、
レジスト膜を現像することにより、ウエハー基板110上にはレジストパターンが形成さ
れる。次いで、このレジストパターンをマスクとして被エッチング膜(例えばAl合金膜
などの導電膜又は絶縁膜)をエッチングすることにより、レチクルのパターンが被エッチ
ング膜に転写され、ウエハー基板110上には転写パターンが形成される。
上記第1の実施形態によれば、ウエハー基板110上の製品チップがスクライブライン
に沿って切断され、一つ一つの製品チップに分けられる際に、予めウエハー基板110上
の最外周に配置されるスクライブラインを白抜きとするか又は大きな島状パターンの存在
しないものとすることによって、Al合金膜などの金属膜からなる大きな島状パターンが
排除され、製品チップをスクライブラインに沿ってスムーズに切断することができる。こ
のため、切断に使用する回転刃の寿命を損なうことがなくなり、また、切断時の金属バリ
によって製品チップの動作異常を引き起こすことを防止できる。
また、本実施形態では、従来技術のようにスクライブライン上のアライメントマークな
どのモニター類が二重露光によって消滅することがないため、従来技術のようにこれを回
避するための遮光体を配置する必要がない。このため、設計段階において、スクライブラ
イン上にモニター類を配置する際のCAD作業が容易になる。
また、本実施形態では、製品チップ間の境界に位置するスクライブラインの幅が、アラ
イメントマークなどのモニター幅の2倍程度に太くなることがないため、ウエハー基板上
のスクライブラインの占有率が増えることがなく、配列できる製品チップの数は減らない
なお、図2(d)に示すように、第2及び第3のスクライブライン1A,2Bが、自ら
、及び、互いに重なり合う部分は二重露光となる構造であるが、図1(a),(b)及び
図2(c)に示す第2及び第3のスクライブライン1,2の長さを調節して重なり合いを
回避してもよい。この他に、第2及び第3のスクライブライン1,2の重なり合う部分の
片方を遮光帯として二重露光を回避する方法や、露光、配置する位置をずらして重なり合
いを回避する方法などが考えられる。何れにしても、スクライブライン上に大きな島状の
パターンが形成されなければよく、重なり合う部分にモニター類を配置しなければ、二重
露光となる構造でも問題はない。
また、アライメントマークなどのモニター類は、図1(a),(b)及び図2(c)に
おいて、四角形の領域112に接する下側、及び、右側の第1のスクライブライン113
上に配置し、第2及び第3のスクライブライン1,2は白抜きの構造とするのが望ましい
が、ウエハー基板110のスクライブラインを切断する際に支障とならないモニター類の
パターンを第2及び第3のスクライブライン1,2に配置してもよい。また、第2及び第
3のスクライブライン1,2の露光、配置は、半導体装置製造のすべての露光工程で実施
されるべきであるが、アルミなどの金属膜からなるパターンを形成する工程のみで実施し
てもよい。
図3(a)〜(c)は、本発明の第2の実施形態によるレチクルを用いて、縮小投影露
光装置(ステッパー)により、ウエハー基板上に製品チップパターンを繰り返し配列する
方法を説明する図である。
図3(a),(b)に示すように、レチクル8は露光光を透過する基板を有している。
この基板上には製品チップパターンが形成された四角形の領域112が配置され、その四
角形の領域112に接して、下側、及び、右側に第1のスクライブライン113が配置さ
れている。また、四角形の領域112から離れて、遮光帯14を介して、上側には第2の
スクライブライン1が配置され、更に、これらの周囲を遮光帯14が囲っている。第1及
び第2のスクライブライン113,1は、白抜きであっても良いが、アライメントマーク
などのモニター類のパターンが形成されていても良い。
図3(c)は、図3(a),(b)に示されるレチクル8を用いて、ウエハー基板11
0上にスクライブライン113aを含む製品チップパターンが形成された四角形の領域1
12を繰り返し配列した状態を示す図である。
まず、図3(c)において、製品チップパターンが形成された四角形の領域112と、
それに接する下側、及び、右側の第1のスクライブライン113aは、レチクルブライン
ド115〜118を図3(a)のように設定して露光、配列される。
詳細には、図3(a)に示すように、上、下、左、右のレチクルブラインド115〜1
18は、四角形の領域112と、それに接する下側、及び、右側の第1のスクライブライ
ン113を囲む遮光帯14上に位置決めされ、第1のスクライブライン113を含む四角
形の領域112のみを開口し、第1のスクライブライン1を含む周辺は完全に遮光される
。そして、レチクルブラインド115〜118が設定された後、ウエハー基板110上の
指定された位置へ順次移動して、四角形の領域112と、それに接する第1のスクライブ
ライン113aが露光、配列される。この時、図6(b)のスクライブラインが形成され
ない領域119に沿ってダミーとしての四角形の領域112aも同時に露光、配列される
が、ウエハー印字部120と重なる領域には配置しない。なお、露光されるウエハー基板
110の表面にはレジスト膜(図示せず)が形成されている。
次に、図3(c)において、最も上に配列された四角形の領域112の上側に位置し且
つウエハー印字120と重なるためにダミーとしての四角形の領域112aを配列できな
い領域に位置する第2のスクライブライン1Aは、レチクルブラインド115〜118を
図3(b)のように設定して露光、配置される。
詳細には、図3(b)に示すように、上、下、左、右のレチクルブラインド115〜1
18は、第2のスクライブライン1を囲む遮光帯14上に位置決めされ、第2のスクライ
ブライン1のみを開口し、四角形の領域112と、それに接する第1のスクライブライン
113を含む他の領域は完全に遮光される。そして、レチクルブラインド115〜118
が設定された後、ウエハー基板110上の指定された位置へ順次移動して、第2のスクラ
イブライン1が露光、配置される。
以上の露光、配列の手順によって、図6(b)で示したスクライブラインが形成されな
い領域119には、第1及び第2のスクライブライン113a,1Aが形成される。そし
て、レジスト膜を現像することにより、ウエハー基板110上にはレジストパターンが形
成される。次いで、このレジストパターンをマスクとして被エッチング膜(例えばAl合
金膜などの導電膜又は絶縁膜)をエッチングすることにより、レチクルのパターンが被エ
ッチング膜に転写され、ウエハー基板110上には転写パターンが形成される。
上記第2の実施形態においても第1の実施形態と同様の効果を得ることができる。
また、ウエハー印字部に重ねてダミーの製品チップを配列して強制的にスクライブライ
ンを形成する必要がないため、ウエハー印字部の視認性を損なうことがない。
また、本実施形態では、図6(b)に示されるスクライブラインが形成されない領域1
19において、ウエハー印字部以外の領域は、ダミーの製品チップを配列することによっ
てスクライブラインを形成し、ウエハー印字部の領域のみをレチクルブラインドの設定を
変えてスクライブラインを形成している。このため、前記領域119のすべての領域につ
いてレチクルブラインドの設定を変更してスクライブラインを形成する第1の実施形態に
比べて、レチクルブラインドの変更回数を1回削減できる。
なお、図3(c)に示すように、第2のスクライブライン1Aが、自ら、及び、他のス
クライブライン113aと重なり合う部分は二重露光となる構造であるが、第2のスクラ
イブライン1Aの長さを調節して重なり合いを回避してもよい。この他に、第2のスクラ
イブライン1の重なり合う部分の片方を遮光帯として二重露光を回避する方法や、露光、
配置する位置をずらして重なり合いを回避する方法などが考えられる。何れにしても、ス
クライブライン上に大きな島状のパターンが形成されなければ良く、重なり合う部分にモ
ニター類を配置しなければ、二重露光となる構造でも問題はない。
また、アライメントマークなどのモニター類は、図3(a),(b)において、四角形
の領域112に接する下側、及び、右側の第1のスクライブライン113上に配置し、第
2のスクライブライン1は白抜きの構造となるのが望ましいが、ウエハー基板110のス
クライブラインを切断する際に支障とならないモニター類のパターンを第2のスクライブ
ライン1に配置してもよい。また、第2のスクライブライン1の露光、配置は、半導体装
置製造のすべての露光工程で実施されるべきであるが、アルミなどの金属膜からなるパタ
ーンを形成する工程のみで実施してもよい。
図4(a),(b)は、本発明の第3の実施形態によるレチクルを用いて、縮小投影露
光装置(ステッパー)により、ウエハー基板上に製品チップパターンを繰り返し配列する
方法を説明する図である。
図4(a)に示すように、レチクル8は露光光を透過する基板を有している。この基板
上には製品チップパターンが形成された四角形の領域12が4領域配置され、各四角形の
領域12間の境界に第1のスクライブラインが十字に配置されている。また、前記4領域
の周囲には、これと接して第2のスクライブライン13が全周に配置されており、更に、
その周囲は遮光帯14で囲まれている。
レチクルブラインドは図示されていないが、前記4領域の外周に配置された遮光帯14
上に位置決めされ、第2のスクライブライン13を含む前記4領域のみを開口し、その周
囲を遮光する。このレチクル8を用いて、ウエハー基板110上に第2のスクライブライ
ン13を含む前記4領域を繰り返し配列する場合、前記4領域の外周に配置された上下、
及び、左右の第2のスクライブライン13aは、同じ位置に重なり合って転写される。
図4(a)において、アライメントマークX、Yなどのモニター類は、各四角形の領域
12間の境界にある第1のスクライブライン上に配置し、前記4領域の外周にある上下、
及び、左右の第2のスクライブライン13上には、アライメントマークなどのモニター類
を一切配置せず、完全な白抜きの構造とする。
図4(b)は、図4(a)のレチクル8を用いて、ウエハー基板110上にスクライブ
ライン13aを含む製品チップパターンを繰り返し配列した状態を示す図である。
各四角形の領域12間の境界にある第1のスクライブライン上には、アライメントマー
クX、Yなどのモニター類が配置され、4個の四角形の領域12の外周にある上下、及び
、左右の第2のスクライブライン13が重なり合って形成されるスクライブライン13a
上にはモニター類が一切なく、白抜きの構造となる。また、図6(b)で示したスクライ
ブラインが形成されない領域119は、上下、及び、左右のスクライブラインの重なり合
いがないが、モニター類のない白抜き構造のスクライブラインが形成される。
本実施形態では、製品チップが4チップの構成について説明したが、レチクル8上に2
チップ以上の製品チップが配置されていればよい。製品チップ間の境界、及び、外周にス
クライブラインを配置し、製品チップ間の境界にあるスクライブライン上のみにアライメ
ントマークなどのモニター類を配置し、製品チップの外周にあるスクライブライン上には
モニター類を一切配置せず、白抜きの構造にすればよい。製品チップの外周にある第2の
スクライブライン13は、上下、及び、左右が重なり合って二重露光となるが、モニター
類がない白抜き構造であるため、何ら問題はない。
上記第3の実施形態においても第1の実施形態と同様の効果を得ることができる。
また、本実施形態では、レチクル上に製品チップを複数個配列し、製品チップ間の境界
にある第1のスクライブライン上のみにアライメントマークなどのモニター類を配置し、
製品チップの外周にある第2のスクライブライン13上にはモニター類を一切配置せず、
白抜きの構造としている。このため、図6(b)に示すスクライブラインが形成されない
領域119にスクライブラインを形成する際にも、第1及び第2の実施形態のようにレチ
クルブラインドの設定を変更する必要がない。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない
範囲内で種々変更して実施することが可能である。
(a),(b)は第1の実施形態によるレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図。 (c),(d)は第1の実施形態によるレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図。 (a)〜(c)は第2の実施形態によるレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図。 (a),(b)は第3の実施形態によるレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図。 縮小投影露光装置の構成を模式的に示す概略図。 (a),(b)は従来のレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図。 (a),(b)は従来のレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップパターンを繰り返し配列する方法を説明する図。 (a),(b)は従来のレチクルを用いて、縮小投影露光装置により、ウエハー基板上に製品チップを繰り返し配列する方法を説明する図。
1,1A,13,13a…第2のスクライブライン、2,2B…第3のスクライブライ
ン、8…レチクル、14…遮光体、110…ウエハー基板、12,112…製品チップパ
ターンが形成された四角形の領域、112a…ダミーとしての四角形の領域、113,1
13a…第1のスクライブライン、115〜118…上下左右のレチクルブラインド、1
20…ウエハー印字部、X,Y…アライメントマーク

Claims (9)

  1. 基板上に形成され、製品チップパターンが形成された四角形の領域と、
    前記基板上に形成され、前記四角形の領域に接して配置され、前記四角形の隣接する2
    辺の周囲に配置された第1のスクライブラインと、
    前記基板上に形成され、前記四角形の隣接する2辺以外の2辺それぞれに平行に配置さ
    れた第2及び第3のスクライブラインと、
    前記基板上に形成され、前記四角形の領域及び前記第1及び第2及び第3のスクライブ
    ラインを囲むように配置された遮光体と、
    を具備することを特徴とするレチクル。
  2. 請求項1に記載のレチクルを用いて、ウエハー基板上に形成されたレジスト膜を露光す
    る工程を有する半導体装置の製造方法であって、
    前記四角形の領域及び前記第1のスクライブラインからなる四角形状領域を開口し、且
    つ前記第2及び第3のスクライブラインを遮光したレチクルをマスクとして前記レジスト
    膜を複数回露光することにより、前記四角形状領域をマトリックス状に且つ互いに接する
    ように前記レジスト膜に転写する工程と、
    前記第2のスクライブラインを開口し、且つ前記四角形状領域及び前記第3のスクライ
    ブラインを遮光したレチクルをマスクとして前記レジスト膜を複数回露光することにより
    、前記工程で転写された前記四角形状領域における前記第1のスクライブラインが形成さ
    れていない1辺に接する前記第2のスクライブラインを前記レジスト膜に転写する工程と

    前記第3のスクライブラインを開口し、且つ前記四角形状領域及び前記第2のスクライ
    ブラインを遮光したレチクルをマスクとして前記レジスト膜を複数回露光することにより
    、前記工程で転写された前記四角形状領域における前記第1のスクライブラインが形成さ
    れていない他の1辺に接する前記第3のスクライブラインを前記レジスト膜に転写する工
    程と、
    を具備することを特徴とする半導体装置の製造方法。
  3. ウエハー基板上に転写された転写パターンを有する半導体装置において、
    前記ウエハー基板上にマトリックス状に且つ互いに接するように配置された四角形状領
    域であって、製品チップパターンが転写された四角形の領域と、前記四角形の領域に接し
    て配置され、前記四角形の隣接する2辺の周囲に配置された第1のスクライブラインとか
    らなる四角形状領域と、
    前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
    ンが配置されていない1辺に接して配置された第2のスクライブラインと、
    前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
    ンが配置されていない他の1辺に接して配置された第3のスクライブラインと、
    を具備することを特徴とする半導体装置。
  4. 基板上に形成され、製品チップパターンが形成された四角形の領域と、
    前記基板上に形成され、前記四角形の領域に接して配置され、前記四角形の隣接する2
    辺の周囲に配置された第1のスクライブラインと、
    前記基板上に形成され、前記四角形の隣接する2辺以外の1辺に平行に且つ前記四角形
    の領域と離れて配置された第2のスクライブラインと、
    前記基板上に形成され、前記四角形の領域及び前記第2のスクライブラインを囲むよう
    に配置された遮光体と、
    を具備することを特徴とするレチクル。
  5. 請求項4に記載のレチクルを用いて、ウエハー基板上に形成されたレジスト膜を露光す
    る工程を有する半導体装置の製造方法であって、
    前記四角形の領域及び前記第1のスクライブラインからなる四角形状領域を開口し、且
    つ前記第2のスクライブラインを遮光したレチクルをマスクとして前記レジスト膜を複数
    回露光することにより、前記四角形状領域をマトリックス状に且つ互いに接するように前
    記レジスト膜に転写するとともに、前記転写された前記四角形状領域における前記第1の
    スクライブラインが配置されていない1辺に接するダミーとしての前記四角形状領域を前
    記レジスト膜に転写する工程と、
    前記第2のスクライブラインを開口し、且つ前記四角形状領域を遮光したレチクルをマ
    スクとして前記レジスト膜を複数回露光することにより、前記工程で転写された前記四角
    形状領域における前記第1のスクライブラインが配置されていない1辺に接する前記第2
    のスクライブラインを前記レジスト膜に転写する工程と、
    を具備することを特徴とする半導体装置の製造方法。
  6. ウエハー基板上に転写された転写パターンを有する半導体装置において、
    前記ウエハー基板上にマトリックス状に且つ互いに接するように配置された四角形状領
    域であって、製品チップパターンが転写された四角形の領域と、前記四角形の領域に接し
    て配置され、前記四角形の隣接する2辺の周囲に配置された第1のスクライブラインとか
    らなる四角形状領域と、
    前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
    ンが配置されていない1辺に接して配置されたダミーとしての前記四角形状領域と、
    前記ウエハー基板上に形成され、前記四角形状領域における前記第1のスクライブライ
    ンが配置されていない1辺に接して配置された第2のスクライブラインと、
    を具備することを特徴とする半導体装置。
  7. 基板上に形成され、製品チップパターンが形成された複数個の四角形の領域と、
    前記基板上に形成され、前記四角形の領域の相互間に配置された第1のスクライブライ
    ンと、
    前記第1のスクライブラインに配置されたモニター類のパターンと、
    前記基板上に形成され、前記複数個の四角形の領域に接して配置され、前記複数個の四
    角形の領域の外側を囲むように配置された第2のスクライブラインと、
    前記基板上に形成され、前記第2のスクライブラインを囲むように配置された遮光体と

    を具備し、
    前記第2のスクライブラインにはモニター類のパターンが形成されていないことを特徴
    とするレチクル。
  8. 請求項7に記載のレチクルを用いて、ウエハー基板上に形成されたレジスト膜を露光す
    る工程を有する半導体装置の製造方法であって、
    前記レチクルをマスクとして前記レジスト膜を複数回露光することにより、前記複数個
    の四角形の領域、前記第1及び第2のスクライブラインからなる四角形状領域をマトリッ
    クス状に且つ前記第2のスクライブラインが互いに重なり合うように前記レジスト膜に転
    写する工程を具備することを特徴とする半導体装置の製造方法。
  9. ウエハー基板上に転写された転写パターンを有する半導体装置において、
    前記ウエハー基板上にマトリックス状に且つ互いに重なり合うように配置された四角形
    状領域であって、製品チップパターンが形成された複数個の四角形の領域と、前記四角形
    の領域の相互間に配置された第1のスクライブラインと、前記複数個の四角形の領域に接
    して配置され、前記複数個の四角形の領域の外側を囲むように配置された第2のスクライ
    ブラインとからなる四角形状領域を有し、
    前記第2のスクライブラインは互いに重なり合うように配置されていることを特徴とす
    る半導体装置。
JP2009006329A 2009-01-15 2009-01-15 レチクル、半導体装置及びその製造方法 Withdrawn JP2010164729A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009006329A JP2010164729A (ja) 2009-01-15 2009-01-15 レチクル、半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009006329A JP2010164729A (ja) 2009-01-15 2009-01-15 レチクル、半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010164729A true JP2010164729A (ja) 2010-07-29

Family

ID=42580950

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009006329A Withdrawn JP2010164729A (ja) 2009-01-15 2009-01-15 レチクル、半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010164729A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011232700A (ja) * 2010-04-30 2011-11-17 Fujitsu Semiconductor Ltd レチクル、半導体装置の製造方法、及び半導体ウエハ

Similar Documents

Publication Publication Date Title
JP4299420B2 (ja) 逐次露光方法
US20120040276A1 (en) Method of forming and using photolithography mask having a scattering bar structure
JP2009031561A (ja) 投影露光装置及び分割露光方法
JP2002341513A (ja) 露光用マスク及びそれを用いた半導体装置の製造方法
TWI402918B (zh) 光罩及薄膜電晶體基板之製造方法
JP3126649B2 (ja) 位相シフトマスクを製造する方法
TWI581055B (zh) 形成光罩的方法
KR100305552B1 (ko) 반도체장치의제조방법
JP2002323746A (ja) 位相シフトマスク及び、それを用いたホールパターン形成方法
JP2010164729A (ja) レチクル、半導体装置及びその製造方法
JP2006100791A (ja) ウェハ及びレチクル並びにそのウェハとレチクルを用いた露光方法
JP4640941B2 (ja) 露光方法
JP2002229181A (ja) 位相シフトマスクおよびそれを用いたパターン形成方法
CN102998895A (zh) 光学邻近修正掩膜
TWI281215B (en) Multiple photolithographic exposures with different non-clear patterns
JP4226316B2 (ja) 半導体装置の製造方法
KR100801738B1 (ko) 포토마스크 및 그 형성방법
TW201932976A (zh) 用於拼接式微影製程的光罩、半色調光罩及其製作方法
JP2006047564A (ja) フォトマスク及びその製造方法
KR101882220B1 (ko) 블랙 보더 영향을 억제하는 리소그래피 방법
TW200300961A (en) Multiple photolithographic exposures with different clear patterns
JP2003322952A (ja) 高透過率型ハーフトーン位相シフトマスクおよび半導体装置の製造方法
JPH0812416B2 (ja) マスク
KR20060086611A (ko) 반도체 소자의 미세 패턴 형성 방법
US6195084B1 (en) Mouse buttons designed for improved availability

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20120403