JP2010161635A - Signal-processing apparatus - Google Patents
Signal-processing apparatus Download PDFInfo
- Publication number
- JP2010161635A JP2010161635A JP2009002547A JP2009002547A JP2010161635A JP 2010161635 A JP2010161635 A JP 2010161635A JP 2009002547 A JP2009002547 A JP 2009002547A JP 2009002547 A JP2009002547 A JP 2009002547A JP 2010161635 A JP2010161635 A JP 2010161635A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- signal
- analog
- input
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明は、外部入力されるアナログ信号をデジタル信号に変換して所定の信号処理を行う信号処理装置に関する。 The present invention relates to a signal processing apparatus that converts an externally input analog signal into a digital signal and performs predetermined signal processing.
従来から信号処理装置の一形態として、化学プラント等のプロセス制御において、各種のフィールド機器から送信されるアナログ信号を受け取り、それらアナログ信号をデジタル信号に変換して所定の信号処理を行うことでプロセス値(温度、圧力、流量等)を解析するアナログ入力モジュールが知られている。一般的に、このアナログ入力モジュールは、複数のアナログ入力端子を介して入力されるアナログ信号をデジタル信号に変換する多チャンネルAFE(アナログフロントエンド)と、絶縁素子(例えばデジタルフォトカプラ等)を介してAFEから入力されるデジタル信号を基に所定の信号処理を行うことでプロセス値を解析する演算器(デジタルバックエンド)とで構成されている。 Conventionally, as a form of a signal processing device, in a process control of a chemical plant or the like, a process is performed by receiving analog signals transmitted from various field devices, converting the analog signals into digital signals, and performing predetermined signal processing. Analog input modules that analyze values (temperature, pressure, flow rate, etc.) are known. In general, this analog input module includes a multi-channel AFE (analog front end) that converts an analog signal input through a plurality of analog input terminals into a digital signal, and an insulating element (eg, a digital photocoupler). And an arithmetic unit (digital back end) that analyzes a process value by performing predetermined signal processing based on a digital signal input from the AFE.
このようなアナログ入力モジュールとフィールド機器との間で制御情報を通信するために、上記のアナログ信号とは異なる周波数帯域でデジタル信号が付加されたハイブリッド信号を用いる場合がある。この場合、フィールド機器から出力されるアナログ信号には、ハイブリッド信号の周波数成分(例えば950〜2500Hz)と商用電源の周波数成分(50または60Hz)がノイズとして重畳するため、アナログ入力モジュール側でこれら特定周波数成分を除去する必要がある。 In order to communicate control information between such an analog input module and a field device, a hybrid signal to which a digital signal is added in a frequency band different from the above analog signal may be used. In this case, the frequency component of the hybrid signal (for example, 950 to 2500 Hz) and the frequency component of the commercial power supply (50 or 60 Hz) are superimposed on the analog signal output from the field device as noise. It is necessary to remove frequency components.
図10は、従来におけるアナログ入力モジュールの第1構成例である。この図10に示すように、第1構成例におけるアナログ入力モジュール100は、n個のチャンネルCH1〜CHnを有する多チャンネルAFE110と演算器120とから構成されている。AFE110において、各チャンネルの内部構成は同一であるため、以下ではチャンネルCH1を代表的に用いて説明する。
FIG. 10 shows a first configuration example of a conventional analog input module. As shown in FIG. 10, the
チャンネルCH1において、アナログ入力端子111に入力されたアナログ信号は、アナログLPF(Low Pass Filter)112を介してA/D変換器113に入力される。このアナログLPF112によって、アナログ信号に重畳するハイブリッド信号の周波数成分が除去(厳密には減衰)される。A/D変換器113は、アナログ信号をデジタル信号に変換し、絶縁素子114を介して演算器120に出力する。演算器120は、デジタル信号を基に所定の信号処理を行うことで、チャンネルCH1の入力電圧値または電流値(つまりプロセス値)を解析する。また、この演算器120が、絶縁素子115を介してA/D変換器113に制御信号を送り、規定周期でA/D変換器113を制御することで、アナログ信号に重畳する商用電源の周波数成分を除去している。
In the
図11は、従来におけるアナログ入力モジュールの第2構成例である。この図11に示すように、第2構成例におけるアナログ入力モジュール200は、n個のチャンネルCH1〜CHnを有する多チャンネルAFE210と演算器220とから構成されている。AFE210において、各チャンネルの内部構成は同一であるため、以下ではチャンネルCH1を代表的に用いて説明する。
FIG. 11 is a second configuration example of a conventional analog input module. As shown in FIG. 11, the
チャンネルCH1において、アナログ入力端子211に入力されたアナログ信号は、アナログLPF(Low Pass Filter)212を介してΔΣ(デルタシグマ)変調器213に入力される。ΔΣ変調器213は、アナログ信号をΔΣ変調することで1ビット信号に変換して論理回路214に出力する。論理回路214は、ΔΣ変調器213から入力される1ビット信号の移動平均化(間引き)を行う移動平均フィルタ214aと、移動平均フィルタ214aの出力デジタル信号の特定周波数成分(ハイブリッド信号と商用電源の周波数成分)を除去する特定周波数除去フィルタ214bと、特定周波数除去フィルタ214bの出力デジタル信号をシリアル化し、絶縁素子215を介して演算器220に出力するシリアル通信器214cとから構成されている。演算器220は、デジタル信号を基に所定の信号処理を行うことで、チャンネルCH1のプロセス値を解析する。なお、AFE210の論理回路214と演算器220は、非同期で動作している。
In the
上述したアナログ入力モジュール100の構成では、商用電源の周波数成分を除去するために、演算器120からA/D変換器113へ制御信号を送る必要があり、1チャンネル当たりの絶縁素子数が多くなるという問題点と、ハイブリッド信号の周波数成分の除去をアナログLPF112で行っているため、高精度のノイズ除去を実現できないという問題点がある。これに対して、アナログ入力モジュール200の構成では、1チャンネル当たりの絶縁素子数を1つにすることができ、また、デジタルフィルタである特定周波数除去フィルタ214bを用いるため、高精度なノイズ除去を実現できる。
In the configuration of the
しかしながら、アナログ入力モジュール200の構成によっても、以下のような問題点がある。
(1)ハイブリッド信号と商用電源の両方の周波数成分を除去可能な特定周波数除去フィルタ214bを実現するには、計算が複雑な高次数のデジタルフィルタが必要となり、その回路規模が極めて大きくなる。そのような回路規模の大きいデジタルフィルタを各チャンネル毎に設けることになるため、コストの増大を招く。
(2)AFE210の論理回路214と演算器220は非同期で動作するため、デジタル信号の通信周期が短くなり、通信に高いパフォーマンスが必要となり、スイッチング特性の良い(スイッチング速度が速い)高価な絶縁素子が必要となる。図11の例では、通信周期119(μs)で16.2ビットのデジタル信号を送信する必要がある。
However, the configuration of the
(1) In order to realize the specific
(2) Since the logic circuit 214 and the
本発明は、上述した事情に鑑みてなされたものであり、複数の入力アナログ信号に対応する複数の入力部を備える構成を採用した場合に、フィルタを用いて特定周波数成分を除去するに当たって、コスト削減を図ることが可能な信号処理装置を提供することを目的とする。 The present invention has been made in view of the above-described circumstances, and in the case of adopting a configuration including a plurality of input units corresponding to a plurality of input analog signals, the cost is required to remove a specific frequency component using a filter. It is an object of the present invention to provide a signal processing device that can be reduced.
上記課題を解決するために、本発明の信号処理装置は、複数の入力アナログ信号に対応する複数の入力部で前記入力アナログ信号をデジタル信号に各々変換し、前記デジタル信号を演算部に受け渡して所定の信号処理を行う信号処理装置において、前記入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備えることを特徴とする。 In order to solve the above problems, the signal processing apparatus of the present invention converts the input analog signal into a digital signal by a plurality of input units corresponding to the plurality of input analog signals, and delivers the digital signal to the arithmetic unit. In the signal processing apparatus that performs predetermined signal processing, the input unit and the calculation unit each include a filter that jointly attenuates a specific frequency component by a predetermined amount.
また、本発明の信号処理装置において、前記演算部のフィルタは、各入力部から送られるデジタル信号の特定周波数成分を時分割で減衰させる機能を有することを特徴とする。
また、本発明の信号処理装置において、前記フィルタは、デジタルフィルタであることを特徴とする。
また、本発明の信号処理装置において、各入力部のフィルタの次数は、前記演算部のフィルタの次数より低く設定されていることを特徴とする。
In the signal processing device of the present invention, the filter of the arithmetic unit has a function of attenuating a specific frequency component of a digital signal transmitted from each input unit in a time division manner.
In the signal processing device of the present invention, the filter is a digital filter.
In the signal processing device of the present invention, the order of the filter of each input unit is set lower than the order of the filter of the arithmetic unit.
また、本発明の信号処理装置において、前記入力部の各々には、アナログ入力端子と、前記アナログ入力端子を介して入力されるアナログ信号の高周波成分を減衰させるためのアナログローパスフィルタと、前記アナログローパスフィルタから出力されるアナログ信号をデルタシグマ変調することでビット圧縮信号に変換するデルタシグマ変調器と、前記ビット圧縮信号の間引きフィルタとして機能を有する移動平均フィルタと、前記移動平均フィルタから出力されるデジタル信号の特定周波数成分を減衰させる機能と間引きフィルタとしての機能を兼ね備えるデジタルフィルタと、前記デジタルフィルタから出力されるデジタル信号をシリアルデータ化し、絶縁素子を介して前記演算部に出力するシリアル通信器とが設けられていることを特徴とする。 In the signal processing device of the present invention, each of the input units includes an analog input terminal, an analog low-pass filter for attenuating a high-frequency component of the analog signal input via the analog input terminal, and the analog A delta-sigma modulator that converts the analog signal output from the low-pass filter into a bit-compressed signal by performing delta-sigma modulation, a moving average filter that functions as a decimation filter for the bit-compressed signal, and an output from the moving average filter A digital filter having a function of attenuating a specific frequency component of the digital signal and a function as a thinning filter, and serial communication that converts the digital signal output from the digital filter into serial data and outputs the serial data to the arithmetic unit via an insulating element That there is a vessel And butterflies.
また、本発明の信号処理装置において、前記特定周波数成分とは、前記入力アナログ信号に重畳するハイブリッド信号及び商用電源の周波数成分であり、前記各入力部のフィルタは、前記ハイブリッド信号の周波数成分を減衰させるように構成されており、前記演算部のフィルタは、前記ハイブリッド信号及び前記商用電源の周波数成分を減衰させるように構成されていることを特徴とする。 Further, in the signal processing device of the present invention, the specific frequency component is a frequency component of a hybrid signal and a commercial power source superimposed on the input analog signal, and the filter of each input unit converts the frequency component of the hybrid signal. It is comprised so that it may attenuate, The filter of the said calculating part is comprised so that the frequency component of the said hybrid signal and the said commercial power supply may be attenuated.
本発明によれば、信号処理装置における入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備えるため、各入力部に設けるフィルタの回路規模を小さくすることができ、その結果、フィルタを用いて特定周波数成分を除去するに当たって、コスト削減を図ることが可能な信号処理装置を実現することができる。 According to the present invention, the input unit and the calculation unit in the signal processing apparatus each include a filter that attenuates the specific frequency component by a predetermined amount together, so that the circuit scale of the filter provided in each input unit can be reduced. As a result, it is possible to realize a signal processing device capable of reducing costs when removing a specific frequency component using a filter.
以下、図面を参照して、本発明の一実施形態について説明する。なお、以下では、本発明に係る信号処理装置として、化学プラント等で用いられ、各種のフィールド機器から送信されるアナログ信号を入力とし、それらアナログ信号をデジタル信号に変換して所定の信号処理を行うアナログ入力モジュールを例示して説明する。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings. In the following, as a signal processing apparatus according to the present invention, an analog signal used in a chemical plant or the like and transmitted from various field devices is input, and the analog signal is converted into a digital signal to perform predetermined signal processing. An analog input module to be performed will be described as an example.
図1は、本実施形態のアナログ入力モジュール1の構成ブロック図である。この図1に示すように、本実施形態のアナログ入力モジュール1は、n個のチャンネルCH1〜CHn(入力部)を有する多チャンネルアナログフロントエンド(以下、AFEと略す)2と、デジタルバックエンドとして機能する演算器3(演算部)とから構成されている。
FIG. 1 is a configuration block diagram of an
AFE2において、各チャンネルCH1〜CHnの内部構成は同一である。つまり、チャンネルCH1には、アナログ入力端子21C1、アナログLPF(Low Pass Filter)22C1、ΔΣ(デルタシグマ)変調器23C1、論理回路24C1及び絶縁素子25C1が設けられている。また、チャンネルCH2には、アナログ入力端子21C2、アナログLPF22C2、ΔΣ変調器23C2、論理回路24C2及び絶縁素子25C2が設けられている。以下、同様に、チャンネルCHnには、アナログ入力端子21Cn、アナログLPF22Cn、ΔΣ変調器23Cn、論理回路24Cn及び絶縁素子25Cnが設けられている。このように、AFE2において、各チャンネルの内部構成は同一であるため、以下ではチャンネルCH1を代表的に用いて説明する。 In AFE2, the internal configurations of the channels CH1 to CHn are the same. That is, the channel CH1 is provided with an analog input terminal 21 C1 , an analog LPF (Low Pass Filter) 22 C1 , a ΔΣ (delta sigma) modulator 23 C1 , a logic circuit 24 C1, and an insulating element 25 C1 . The channel CH2 is provided with an analog input terminal 21 C2 , an analog LPF 22 C2 , a ΔΣ modulator 23 C2 , a logic circuit 24 C2, and an insulating element 25 C2 . Similarly, the channel CHn is provided with an analog input terminal 21 Cn , an analog LPF 22 Cn , a ΔΣ modulator 23 Cn , a logic circuit 24 Cn, and an insulating element 25 Cn . Thus, in AFE2, since the internal configuration of each channel is the same, description will be given below using channel CH1 as a representative.
アナログ入力端子21C1は、化学プラント等に設置されたフィールド機器から送信されるアナログ信号を受信するための外部入力端子である。以下では、このアナログ信号に、ハイブリッド信号の周波数成分(例えば950〜2500Hz)と商用電源の周波数成分(50または60Hz)がノイズとして重畳しているものとして説明する。 The analog input terminal 21 C1 is an external input terminal for receiving an analog signal transmitted from a field device installed in a chemical plant or the like. In the following description, it is assumed that the frequency component (for example, 950 to 2500 Hz) of the hybrid signal and the frequency component (50 or 60 Hz) of the commercial power supply are superimposed on the analog signal as noise.
アナログLPF22C1は、アナログ入力端子21C1を介して入力されたアナログ信号の高周波成分を減衰するためのフィルタである。図2に、アナログLPF22C1の周波数特性(入力周波数に対するゲイン)を示す。この図2は、アナログLPF22C1を、R=47kΩ、C=47nFのRC回路によって構成した場合の周波数特性図である。つまり、アナログLPF22C1の遮断周波数fcは、fc=1/(2π・R・C)≒72Hzである。 The analog LPF 22 C1 is a filter for attenuating a high frequency component of an analog signal input via the analog input terminal 21 C1 . FIG. 2 shows the frequency characteristics (gain with respect to input frequency) of the analog LPF 22 C1 . FIG. 2 is a frequency characteristic diagram when the analog LPF 22 C1 is configured by an RC circuit of R = 47 kΩ and C = 47 nF. In other words, the cutoff frequency fc of the analog LPF 22 C1 is fc = 1 / (2π · R · C) ≈72 Hz.
ΔΣ変調器23C1は、アナログLPF22C1から出力されるアナログ信号をΔΣ変調することで1ビット信号に変換して論理回路24C1に出力する。ここで、ΔΣ変調とは、既に公知の技術であるため詳細な説明は省略するが、入力アナログ信号の振幅に比例した密度のパルス列を生成する技術である。つまり、入力アナログ信号の振幅が小さいときにはパルスの発生頻度が少なく、「0」の多いデータ列となり、逆に振幅が大きいときにはパルスの発生頻度が高くなり、「1」の多いデータ列となる。本実施形態では、サンプリング周波数fsを1.2kHzとし、ΔΣ変調器23C1において、サンプリング周波数fsの833倍のオーバーサンプリングを行うものと想定する。つまり、ΔΣ変調器23C1から出力される1ビット信号の周波数は約1MHz、ビットレートは1bit/1μsである。 The ΔΣ modulator 23 C1 performs ΔΣ modulation on the analog signal output from the analog LPF 22 C1, thereby converting the analog signal into a 1-bit signal and outputting the 1-bit signal to the logic circuit 24 C1 . Here, ΔΣ modulation is a technique for generating a pulse train having a density proportional to the amplitude of an input analog signal, although detailed description thereof is omitted because it is a known technique. That is, when the amplitude of the input analog signal is small, the frequency of occurrence of the pulse is small and the data string has a large number of “0”. Conversely, when the amplitude is large, the frequency of the pulse is high and the data string has a large number of “1”. In the present embodiment, it is assumed that the sampling frequency fs is 1.2 kHz, and the ΔΣ modulator 23 C1 performs oversampling that is 833 times the sampling frequency fs. That is, the frequency of the 1-bit signal output from the ΔΣ modulator 23 C1 is about 1 MHz, and the bit rate is 1 bit / 1 μs.
論理回路24C1は、移動平均フィルタ24a、高周波フィルタ兼間引きフィルタ24b及びシリアル通信器24cから構成されている。移動平均フィルタ24aは、ΔΣ変調器23C1から出力される高ビットレートの1ビット信号(ビット圧縮信号)の間引きフィルタとして機能する。つまり、移動平均フィルタ24aは、ΔΣ変調器23C1から出力される1ビット信号の移動平均化を行うことにより、1ビット信号を低ビットレートのデジタル信号に変換する。本実施形態では、移動平均フィルタ24aのタップ段数を119(間引き率119と同義)と想定し、ビットレート=1bit/1μsの1ビット信号が6.2bit/119μsのデジタル信号に変換されるものとする。
The logic circuit 24 C1 includes a moving
高周波フィルタ兼間引きフィルタ24bは、移動平均フィルタ24aから出力されるデジタル信号の特定周波数成分(ハイブリッド信号の周波数成分)を減衰させるフィルタとしての機能と、より低ビットレートのデジタル信号に変換する間引きフィルタとしての機能を兼ね備えている。本実施形態では、高周波フィルタ兼間引きフィルタ24bを次数13、間引き率7のFIRフィルタによって構成する。つまり、高周波フィルタ兼間引きフィルタ24bによって、ビットレート=6.2bit/119μsのデジタル信号は10.6bit/833μsのデジタル信号に変換される(この時点でサンプリング周波数fsに戻るように間引かれる)。また、図3に、高周波フィルタ兼間引きフィルタ24bの周波数特性を示す。この図3に示すように、950Hzと2500Hzの周波数成分が大きく減衰し、その間の周波数成分も20dB以上減衰することがわかる。
The high frequency filter /
シリアル通信器24cは、高周波フィルタ兼間引きフィルタ24bから出力される低ビットレートのデジタル信号(10.6bit/833μs)を、シリアルデータ化して絶縁素子25C1に出力する。つまり、シリアル通信器24cの通信周期は、サンプリング周期(1/fs)と同じ833μsとなる。絶縁素子25C1は、例えばデジタルフォトカプラであり、シリアル通信器24cから入力されるデジタル信号を一旦、光信号に変換した後、デジタル信号に再変換して演算器3(詳細には演算器3のシリアル通信器31C1)に出力する。このような絶縁素子25C1によって、システム側である演算器3と、フロント側(フィールド側)であるAFE2とが電気的に絶縁される。
演算器3は、AFE2から入力されるデジタル信号を基に所定の信号処理を行うことで、フィールド機器によって検出されたプロセス値(温度、圧力、流量等)を解析するものであり、各チャンネルCH1〜CHnに対応して設けられたn個のシリアル通信器31C1〜31Cnと、特定周波数除去フィルタ32とから構成されている。
The arithmetic unit 3 analyzes a process value (temperature, pressure, flow rate, etc.) detected by the field device by performing predetermined signal processing based on the digital signal input from the AFE 2, and each channel CH1. To n serial communication devices 31 C1 to 31 Cn provided corresponding to CHn and a specific
シリアル通信器31C1は、チャンネルCH1の絶縁素子25C1を介してAFE2(詳細には論理回路24C1のシリアル通信器24c)から送信されたデジタル信号(シリアルデータ)を受信し、このデジタル信号をパラレルデータ化して特定周波数除去フィルタ32に出力する。また、シリアル通信器31C2は、チャンネルCH2の絶縁素子25C2を介して受信したデジタル信号をパラレルデータ化して特定周波数除去フィルタ32に出力する。以下、同様に、シリアル通信器31Cnは、チャンネルCHnの絶縁素子25Cnを介して受信したデジタル信号をパラレルデータ化して特定周波数除去フィルタ32に出力する。
Serial communication device 31 C1 via the insulating element 25 C1 channel CH1 AFE 2 (specifically a
特定周波数除去フィルタ32は、各シリアル通信器31C1〜31Cnから入力される各チャンネルのデジタル信号の特定周波数成分(ハイブリッド信号及び商用電源の周波数成分)を減衰させる処理を時分割で行うためのデジタルフィルタである。本実施形態では、特定周波数除去フィルタ32をサンプリング周波数fs=1.2kHzで動作する次数49のFIRフィルタによって構成する。図4は、特定周波数除去フィルタ32の周波数特性である。この図4に示すように、特定周波数除去フィルタ32は、高周波フィルタ兼間引きフィルタ24bで十分に減衰しきれていない950〜2500Hzの間の周波数成分をより減衰するような特性となっている。また、この特定周波数除去フィルタ32は、商用電源の周波数成分である50Hz、60Hzでノッチが生じるような特性となっている(後述する図6参照)。
The specific
このような特定周波数除去フィルタ32は、論理回路、つまりハードウェアによって構成しても良いし、ソフトウェアによって構成しても良い。特定周波数除去フィルタ32をハードウェアで構成する場合には、各チャンネルのデジタル信号のフィルタリング処理を時分割で行うために、各デジタル信号の入力段に遅延回路等を設ければ良い。また、ソフトウェアで構成する場合には、ソフトウェアが格納されたメモリと、そのメモリからソフトウェアを読み出してフィルタリング処理を実行するCPU(Central Processing Unit)とで特定周波数除去フィルタ32を構成し、ソフトウェアによる信号処理によって、各チャンネルのデジタル信号のフィルタリング処理を時分割で行うようにすれば良い。
Such a specific
このような特定周波数除去フィルタ32によって特定周波数成分が除去された各チャンネルのデジタル信号(ビットレートは16.2bit/833μs)は、不図示の信号処理部に出力されて、プロセス値の解析が行われる。なお、特定周波数除去フィルタ32をソフトウェアによって構成する場合には、フィルタリング処理とプロセス値の解析処理とを同じCPUで行うような構成としても良い。
The digital signal (bit rate: 16.2 bits / 833 μs) of each channel from which the specific frequency component has been removed by the specific
次に、上記のように構成された本実施形態のアナログ入力モジュール1の動作について説明する。
まず、AFE2において、チャンネルCH1のアナログ入力端子21C1を介して入力されたアナログ信号は、図2に示すような周波数特性を有するアナログLPF22C1によって高周波成分が減衰された後、ΔΣ変調器23C1に出力される。このΔΣ変調器23C1によって、入力アナログ信号は1bit/1μsの高ビットレートを有する1ビット信号に変換される。
Next, the operation of the
First, the AFE 2, the analog signal inputted through the analog input terminal 21 C1 of the channel CH1 after the high frequency components are attenuated by the analog LPF 22 C1 having a frequency characteristic as shown in FIG. 2, .DELTA..SIGMA modulator 23 C1 Is output. The ΔΣ modulator 23 C1 converts the input analog signal into a 1-bit signal having a high bit rate of 1 bit / 1 μs.
この1ビット信号は、間引きフィルタとして機能する移動平均フィルタ24aによって、低ビットレートのデジタル信号(6.2bit/119μs)に変換され、さらに、図3に示すような周波数特性を有する高周波フィルタ兼間引きフィルタ24bによって、ハイブリッド信号の周波数成分が減衰されると共に、より低いビットレートのデジタル信号(10.6bit/833μs:サンプリング周波数と同一周波数)に変換される。
This 1-bit signal is converted into a low bit rate digital signal (6.2 bits / 119 μs) by the moving
そして、高周波フィルタ兼間引きフィルタ24bによって、ハイブリッド信号の周波数成分が減衰されたデジタル信号は、シリアル通信器24cによってシリアルデータ化され、絶縁素子25C1を介して演算器3のシリアル通信器31C1に送信される(通信周期は833μs)。以上のような動作がAFE2の各チャンネル毎に行われることにより、各チャンネルCH1〜CHnに入力されたアナログ信号はデジタル信号に変換されて演算器3にそれぞれ送信される。
Then, by the high frequency filter and
これら各チャンネルCH1〜CHnのデジタル信号は、演算器3側の各シリアル通信器31C1〜31Cnを介して、図4に示す周波数特性を有する特定周波数除去フィルタ32に入力される。そして、この特定周波数除去フィルタ32は、各チャンネルCH1〜CHnのデジタル信号のハイブリッド信号及び商用電源の周波数成分を減衰する処理を時分割で行う。つまり、各チャンネルCH1〜CHnのデジタル信号の通信周期が長い(833μs)ことを利用して、各デジタル信号のフィルタリング処理を時分割で行うことにより、1つの特定周波数除去フィルタ32を各チャンネル間で共有することができる(演算器3側では1つのデジタルフィルタを用意すれば良い)。
The digital signals of these channels CH1 to CHn are input to the specific
図5は、アナログLPF22C1の周波数特性と、高周波フィルタ兼間引きフィルタ24bの周波数特性と、特定周波数除去フィルタ32の周波数特性とを加算して得られる周波数特性図である。図6は、図5の周波数軸における45〜65Hzの範囲を拡大表示したものである。図7は、図5の周波数軸における950〜2500Hzの範囲を拡大表示したものである。
FIG. 5 is a frequency characteristic diagram obtained by adding the frequency characteristic of the analog LPF 22 C1, the frequency characteristic of the high frequency filter and thinning
これらの図5〜図7に示すように、本実施形態のアナログ入力モジュール1の全体では、商用電源の周波数成分50Hz及び60Hzに対して100dBの減衰を達成しており、また、ハイブリッド信号の周波数成分950〜2500Hzに対しても100dBの減衰を達成しており、十分なノイズ除去性能を有していることがわかる。
As shown in FIGS. 5 to 7, the entire
以上のように、本実施形態のアナログ入力モジュール1によれば、入力アナログ信号にノイズとして重畳する特定周波数成分を除去するためのデジタルフィルタの機能をAFE2側と演算器3側との両方に分担させることにより、演算器3側では、次数の高い大規模なデジタルフィルタ(特定周波数除去フィルタ32)を1つ用意し、AFE2側では、各チャンネル毎に、次数の低い小規模なデジタルフィルタ(高周波フィルタ兼間引きフィルタ24b)を用意すれば良いので、大幅にコストを削減することが可能となる。
As described above, according to the
また、AFE2側のデジタルフィルタ(高周波フィルタ兼間引きフィルタ24b)によって、デジタル信号の特定周波数成分(ハイブリッド信号の周波数成分)を減衰させるだけでなく、間引きを行ってデータ量を減らして、サンプリング周波数fsと同等の周波数を有する低ビットレートのデジタル信号に変換することにより、AFE2から演算器3へのデジタル信号の通信周期を長くすることができるため、スイッチング速度の速い高価な絶縁素子が不要となり、安価な絶縁素子を使用することができる。さらに、AFE2側の論理回路24C1〜24Cnの回路規模は小さく、低速度であることから、従来と比較して低周波数のクロックを使用することができる。
The AFE2 side digital filter (high frequency filter /
なお、本発明は、上記実施形態に限定されず、以下のような変形例が考えられる。
(1)演算器3の特定周波数除去フィルタ32に、次数や乗算係数の変更・調整機能を加えることにより、間引き率とノイズ除去精度とのトレードオフを取ることができる。つまり、特定周波数除去フィルタ32のフィルタ次数や乗算係数を調整することにより、高精度のノイズ除去や高速応答のフィルタリング処理を実現できる。また、本実施形態では、ハイブリッド信号及び商用電源の周波数成分をノイズとして除去する場合を想定して説明したが、上記調整機能により、ハイブリッド信号及び商用電源以外の周波数帯域のノイズを除去することも可能である。
In addition, this invention is not limited to the said embodiment, The following modifications can be considered.
(1) By adding a function of changing or adjusting the order or multiplication coefficient to the specific
(2)上記実施形態では、演算器3の特定周波数除去フィルタ32に、各チャンネルのデジタル信号の特定周波数成分を減衰する処理を時分割で行う機能を持たせた場合を想定して説明したが、例えば、各チャンネルCH1〜CHnのシリアル通信器24cに、互いに異なるタイミング、例えば、図8に示すように、1/n周期ずらしてデジタル信号を演算器3に送信する機能を設けることにより、特定周波数除去フィルタ32に時分割処理機能を設けることなく、演算器3側で特定周波数成分を減衰する処理を時分割で行うことができる。
(2) In the above embodiment, the specific
(3)デジタル通信のメリットを活かして、通常の入力アナログ信号に応じたデジタル信号に加えて、診断情報や温度情報などのインテリジェント情報のデータ送信を行うような構成を採用しても良い。例えば、図9は、論理回路24C1に診断機能24dを設けた場合の構成を例示したものである。
(3) Utilizing the merit of digital communication, a configuration may be adopted in which intelligent information such as diagnostic information and temperature information is transmitted in addition to a digital signal corresponding to a normal input analog signal. For example, Figure 9 is an illustration of a structure of a case of providing a
(4)上記実施形態では、AFE2側のデジタルフィルタ(高周波フィルタ兼間引きフィルタ24b)の次数を13、演算器3側のデジタルフィルタ(特定周波数除去フィルタ32)の次数を49とした場合を例示したが、これに限らず、少なくとも演算器3側のデジタルフィルタよりAFE2側のデジタルフィルタの次数を低く設定することで、AFE2側のデジタルフィルタの回路規模を小さくでき、コスト削減の効果が増す。具体的な次数の割り振りは、アナログ入力モジュール1に要求されるコストや性能などに応じて適宜変更すれば良い。
(4) The above embodiment exemplifies a case where the order of the digital filter on the AFE 2 side (high frequency filter and thinning
(5)上記実施形態では、AFE2側のA/D変換方式としてΔΣ変調方式を採用した場合を例示して説明したが、その他の方式のA/D変換器を使用する場合であっても、デジタル信号の特定周波数成分を除去するためのデジタルフィルタを設ける必要がある場合には、本発明を適用することができる。 (5) In the above-described embodiment, the case where the ΔΣ modulation method is employed as the A / D conversion method on the AFE 2 side is described as an example, but even when an A / D converter of another method is used, The present invention can be applied when it is necessary to provide a digital filter for removing a specific frequency component of a digital signal.
1…アナログ入力モジュール(信号処理装置)、2…多チャンネルアナログフロントエンド(AFE)、3…演算器、21C1〜21Cn…アナログ入力端子、22C1〜22Cn…アナログLPF(Low Pass Filter)、23C1〜23Cn…ΔΣ(デルタシグマ)変調器、24C1〜24Cn…論理回路、25C1〜25Cn…絶縁素子、24a…移動平均フィルタ、24b…高周波フィルタ兼間引きフィルタ、24c…シリアル通信器、31C1〜31Cn…シリアル通信器、32…特定周波数除去フィルタ 1 ... Analog Input Module (signal processing device), 2 ... multichannel analog front end (AFE), 3 ... calculator, 21 C1 through 21 Cn ... analog input terminal, 22 C1 through 22 Cn ... analog LPF (Low Pass Filter) , 23 C1 to 23 Cn .DELTA..SIGMA. (Delta sigma) modulator, 24 C1 to 24 Cn ... Logic circuit, 25 C1 to 25 Cn .about.insulating element, 24a... Moving average filter, 24b. Communication device, 31 C1 to 31 Cn ... Serial communication device, 32 ... Specific frequency elimination filter
Claims (6)
前記入力部及び演算部は、特定周波数成分を共同して所定量だけ減衰させるフィルタを各々備えることを特徴とする信号処理装置。 In the signal processing apparatus that converts the input analog signal into a digital signal at each of a plurality of input units corresponding to a plurality of input analog signals, delivers the digital signal to a calculation unit, and performs predetermined signal processing,
The signal processing apparatus according to claim 1, wherein the input unit and the calculation unit each include a filter that jointly attenuates a specific frequency component by a predetermined amount.
アナログ入力端子と、
前記アナログ入力端子を介して入力されるアナログ信号の高周波成分を減衰させるためのアナログローパスフィルタと、
前記アナログローパスフィルタから出力されるアナログ信号をデルタシグマ変調することでビット圧縮信号に変換するデルタシグマ変調器と、
前記ビット圧縮信号の間引きフィルタとして機能を有する移動平均フィルタと、
前記移動平均フィルタから出力されるデジタル信号の特定周波数成分を減衰させる機能と間引きフィルタとしての機能を兼ね備えるデジタルフィルタと、
前記デジタルフィルタから出力されるデジタル信号をシリアルデータ化し、絶縁素子を介して前記演算部に出力するシリアル通信器と
が設けられていることを特徴とする請求項3または4に記載の信号処理装置。 Each of the input units includes
An analog input terminal;
An analog low-pass filter for attenuating a high-frequency component of an analog signal input via the analog input terminal;
A delta-sigma modulator that converts the analog signal output from the analog low-pass filter into a bit-compressed signal by performing delta-sigma modulation;
A moving average filter having a function as a thinning filter of the bit-compressed signal;
A digital filter having both a function of attenuating a specific frequency component of a digital signal output from the moving average filter and a function of a thinning filter;
5. The signal processing device according to claim 3, further comprising: a serial communication device configured to convert the digital signal output from the digital filter into serial data and output the serial signal to the arithmetic unit via an insulating element. .
前記各入力部のフィルタは、前記ハイブリッド信号の周波数成分を減衰させるように構成されており、
前記演算部のフィルタは、前記ハイブリッド信号及び前記商用電源の周波数成分を減衰させるように構成されていることを特徴とする請求項1〜5のいずれか一項に記載の信号処理装置。 The specific frequency component is a frequency component of a hybrid signal and a commercial power source to be superimposed on the input analog signal,
The filter of each input unit is configured to attenuate the frequency component of the hybrid signal,
The signal processing apparatus according to claim 1, wherein the filter of the arithmetic unit is configured to attenuate the frequency components of the hybrid signal and the commercial power source.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002547A JP5182105B2 (en) | 2009-01-08 | 2009-01-08 | Signal processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009002547A JP5182105B2 (en) | 2009-01-08 | 2009-01-08 | Signal processing device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010161635A true JP2010161635A (en) | 2010-07-22 |
JP5182105B2 JP5182105B2 (en) | 2013-04-10 |
Family
ID=42578459
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009002547A Active JP5182105B2 (en) | 2009-01-08 | 2009-01-08 | Signal processing device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5182105B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130583A (en) * | 2014-01-07 | 2015-07-16 | ローム株式会社 | Ad conversion circuit |
WO2023032471A1 (en) * | 2021-09-06 | 2023-03-09 | 旭化成エレクトロニクス株式会社 | Signal processing system, signal processing method, and signal processing program |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177218A (en) * | 1987-01-19 | 1988-07-21 | Hitachi Ltd | Input circuit for digital operation and signal processing equipment |
JPH0360527A (en) * | 1989-07-28 | 1991-03-15 | Yokogawa Electric Corp | Deltasigma a/d converter for multiple channel input system |
JPH05218876A (en) * | 1992-02-07 | 1993-08-27 | Hitachi Ltd | Method and device for digital signal processing |
JP2000115578A (en) * | 1998-10-07 | 2000-04-21 | Canon Inc | Signal processing unit and camcorder |
JP2004072640A (en) * | 2002-08-09 | 2004-03-04 | Hitachi Kokusai Electric Inc | A/d conversion device |
-
2009
- 2009-01-08 JP JP2009002547A patent/JP5182105B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63177218A (en) * | 1987-01-19 | 1988-07-21 | Hitachi Ltd | Input circuit for digital operation and signal processing equipment |
JPH0360527A (en) * | 1989-07-28 | 1991-03-15 | Yokogawa Electric Corp | Deltasigma a/d converter for multiple channel input system |
JPH05218876A (en) * | 1992-02-07 | 1993-08-27 | Hitachi Ltd | Method and device for digital signal processing |
JP2000115578A (en) * | 1998-10-07 | 2000-04-21 | Canon Inc | Signal processing unit and camcorder |
JP2004072640A (en) * | 2002-08-09 | 2004-03-04 | Hitachi Kokusai Electric Inc | A/d conversion device |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015130583A (en) * | 2014-01-07 | 2015-07-16 | ローム株式会社 | Ad conversion circuit |
WO2023032471A1 (en) * | 2021-09-06 | 2023-03-09 | 旭化成エレクトロニクス株式会社 | Signal processing system, signal processing method, and signal processing program |
Also Published As
Publication number | Publication date |
---|---|
JP5182105B2 (en) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Galton et al. | Delta-sigma modulator based A/D conversion without oversampling | |
JP2019165460A (en) | Adaptive digital quantization noise cancellation filter for mash adc | |
JP6909289B2 (en) | Time delays, devices and methods in digitally oversampled sensor systems | |
WO2005011181A2 (en) | Device and method for signal processing | |
KR0162112B1 (en) | 1-bit d/a conversion circuit | |
US9035811B2 (en) | Analog digital data conversion method, analog digital data converter, and analog digital conversion chip | |
KR20130142952A (en) | System and method for chopping oversampled data converters | |
US8217820B2 (en) | Using multi-level pulse width modulated signal for real time noise cancellation | |
US9639203B2 (en) | Touch control detection system, delta-sigma modulator and modulating method thereof | |
JP5182105B2 (en) | Signal processing device | |
EP3890191A1 (en) | Filter apparatus and control method | |
Maymon et al. | Quantization and compensation in sampled interleaved multichannel systems | |
CN117526957A (en) | Analog-to-digital converter with optimal quantization bit number | |
JP2010074901A (en) | Power system protection control device | |
CN114253896B (en) | For I2Clock generation method and system for S audio bus | |
WO2018230112A1 (en) | Δς modulator, transmitter, semiconductor integrated circuit, distortion compensation method, system, and computer program | |
CN106896264B (en) | Noise floor reducing device and method for electric energy meter | |
EP1133062A2 (en) | Delta sigma d/a converter | |
JP3131429U (en) | Sigma Delta circuit | |
CN100502234C (en) | Device and method for digital pulsewidth modulation | |
JP2008187315A (en) | DeltaSigma MODULATOR, ITS CONTROL METHOD, AND DIGITAL AUDIO PROCESSING CIRCUIT AND ELECTRONIC APPARATUS EMPLOYING THEM | |
KR100712488B1 (en) | Analog-digital converter for converting multi-channel input signal | |
JP2002152043A (en) | Sigma delta form analog/digital converter | |
US20140029632A1 (en) | Systems and Methods for Programmatically Filtering Frequency Signals | |
US20230179180A1 (en) | Digital filter circuit and electronic device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182105 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |