JP2010157674A - 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 - Google Patents

薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 Download PDF

Info

Publication number
JP2010157674A
JP2010157674A JP2009085265A JP2009085265A JP2010157674A JP 2010157674 A JP2010157674 A JP 2010157674A JP 2009085265 A JP2009085265 A JP 2009085265A JP 2009085265 A JP2009085265 A JP 2009085265A JP 2010157674 A JP2010157674 A JP 2010157674A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
metal catalyst
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009085265A
Other languages
English (en)
Other versions
JP5274341B2 (ja
Inventor
Byoung-Keon Park
炳建 朴
Dong-Hyun Lee
東▲ヒュン▼ 李
Kil-Won Lee
吉遠 李
Tae-Hoon Yang
泰勳 梁
Jin-Wook Seo
晉旭 徐
Ki-Yong Lee
基龍 李
Shishu An
志洙 安
Maxim Lisachenko
マキシム・リサチェンコ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2010157674A publication Critical patent/JP2010157674A/ja
Application granted granted Critical
Publication of JP5274341B2 publication Critical patent/JP5274341B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置を提供する。
【解決手段】基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第１半導体層及び第２半導体層と、前記第１半導体層及び第２半導体層と絶縁されるゲート電極と、前記第１半導体層及び第２半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第２半導体層と一部が接続するソース／ドレインである電極とを含み、前記第１半導体層は前記第２半導体層の下部に位置し、前記第１半導体層の面積は第２半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法に関する。また、前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法に関する。
【選択図】図２Ｂ

Description

本発明は、多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置（ｆａｂｒｉｃａｔｉｎｇ ｍｅｔｈｏｄ ｏｆ ｐｏｌｙ ｓｉｌｉｃｏｎ， ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ， ｆａｂｒｉｃａｔｉｎｇ ｍｅｔｈｏｄ ｏｆ ｔｈｅ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ， ａｎｄ ｏｒｇａｎｉｃ ｌｉｇｈｔｉｎｇ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ ｃｏｍｐｒｉｓｉｎｇ ｔｈｅ ｓａｍｅ）に関し、より詳しくは、金属触媒を用いて結晶化される半導体層の金属触媒の濃度を調節して電気的特性が優れる薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に関する。
一般に、多結晶シリコン層は、高い電界効果移動度と高速動作回路への適用が可能であり、ＣＭＯＳ回路構成が可能であるという長所を有し、薄膜トランジスタ用半導体層の用途によく用いられる。このような多結晶シリコン層を用いた薄膜トランジスタは、主にアクティブマトリクス液晶ディスプレイ装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に用いられる。
前記非晶質シリコンを多結晶シリコンに結晶化する方法には、固相結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザ結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（ＭＩＣ，Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（ＭＩＬＣ，Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがある。そこで、固相結晶化法は、非晶質シリコン層を、薄膜トランジスタを用いるディスプレイ素子基板を形成する物質であるガラスの変形温度である約７００℃以下で数時間〜数十時間にかけてアニーリングする方法であり、エキシマレーザ結晶化法は、エキシマレーザを、非晶質シリコン層に走査して最短時間の間に局所的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法は、ニッケル、パラジウム、金、アルミニウムなどの金属を、非晶質シリコン層に接触させるか、または注入して前記金属によって非晶質シリコン層が多結晶シリコン層に相変化を誘導する現象を利用する方法であり、金属誘導側面結晶化法は、金属とシリコンとが反応して生成したシリサイドが側面に継続的に伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
しかし、前記の固相結晶化法は、工程時間が長く高温で長時間熱処理することになるので、基板が変形しやすいという短所を有し、エキシマレーザ結晶化法は、高価なレーザ装置が必要であるとともに、多結晶化した表面に突起（ｐｒｏｔｒｕｓｉｏｎ）が発生するため、半導体層とゲート絶縁膜との界面特性が悪くなるという短所がある。
現在において、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化方法よりも低い温度で早期時間内に結晶化することのできる長所を有しているため、多く研究されている。金属を利用した結晶化方法は、金属誘導結晶化（ＭＩＣ）方法、金属誘導側面結晶化（ＭＩＬＣ）方法及びＳＧＳ結晶化方法などがある。
薄膜トランジスタの特性を決定する主要素の１つが漏洩電流であって、特に、前記の金属触媒を用いて結晶化した半導体層では、前記金属触媒がチャンネル領域に残留して漏洩電流が増加される。したがって、チャンネル領域での残留金属触媒の濃度を制御しないと、薄膜トランジスタの漏洩電流が増加して電気的特性が低下するという問題がある。
大韓民国出願第２００６−００５８７７４号明細書
本発明は、上記の従来技術の問題点を解決するためのものであって、金属触媒を用いて結晶化した半導体層を用いる薄膜トランジスタにおいて、前記半導体層に残留する残留金属触媒を最小化し、特性が向上された薄膜トランジスタとその製造方法及び前記薄膜トランジスタを含む有機電界発光表示装置とその製造方法を提供することに目的がある。
本発明は薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第１半導体層及び第２半導体層と、前記第１半導体層及び第２半導体層と絶縁されるゲート電極と、前記第１半導体層及び第２半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第２半導体層と一部が接続するソース／ドレインである電極とを含み、前記第２半導体層は前記第１半導体層の下部に位置し、前記第１半導体層の面積は第２半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第１半導体層と、前記第１半導体層上に位置する第２半導体層と、前記第１半導体層及び第２半導体層と絶縁されているゲート電極と、前記第１半導体層及び第２半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第２半導体層と一部が接続するソース／ドレイン電極と、前記ソース／ドレイン電極上に位置する絶縁膜と、前記絶縁膜上に位置して前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜層及び第２電極とを含み、前記第２半導体層は前記第１半導体層の下部に位置し、前記第１半導体層の面積は第２半導体層の面積よりも小さいことを特徴とする有機電界発光表示装置を提供する。
本発明によれば、金属触媒を用いて結晶化した半導体層を含む薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することによって、従来の金属触媒を用いて結晶化した半導体層よりも結晶粒が大きくて残留金属が少ない優れた半導体層を形成する方法を提供することができ、スレッショルド電圧、Ｉｏｆｆ特性が向上された薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することができ、特性が向上された素子を生産することができる。
本発明に係る多結晶シリコン層の製造方法を示す図である。 本発明に係る多結晶シリコン層の製造方法を示す図である。 本発明に係る多結晶シリコン層の製造方法を示す図である。 本発明に係る多結晶シリコン層の製造方法を示す図である。 本発明に係る多結晶シリコン層の製造方法を示す図である。 本発明に係る多結晶シリコン層の製造方法を示す図である。 本発明に係る第１金属触媒結晶化領域を示す写真である。 本発明に係る第２金属触媒結晶化領域を示す写真である。 本発明に係るトップゲート薄膜トランジスタを示す図である。 本発明に係るトップゲート薄膜トランジスタを示す図である。 本発明に係るトップゲート薄膜トランジスタを示す図である。 本発明に係るボトムゲート薄膜トランジスタを示す図である。 本発明に係るボトムゲート薄膜トランジスタを示す図である。 本発明に係るボトムゲート薄膜トランジスタを示す図である。 本発明に係るボトムゲート薄膜トランジスタを示す図である。 本発明に係る有機電界発光表示装置を示す図である。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範囲内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと理解される。
図１Ａ及び図１Ｅは、本発明の第１実施例に係る結晶化工程の断面図である。
図１Ａに示すように、ガラスまたはプラスチックの基板１００上にバッファ層１１０を形成する。前記バッファ層１１０は、化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて断層またはその積層構造で形成される。このとき、前記バッファ層１１０は、前記基板１００から発生する水分や不純物の拡散を防止する、または結晶化時に熱伝達速度を調節することによって、非晶質シリコン層の結晶化が好ましく行えるような役割をする。
続いて、前記バッファ層１１０上に、第１非晶質シリコン層１２０を形成する。このとき、前記非晶質シリコン層１２０は化学気相蒸着法または物理気相蒸着法を利用することができる。また、前記第１非晶質シリコン層１２０を形成する際、または、形成した後に脱水素処理して水素の濃度を低くする工程を行うことができる。
次に、前記第１非晶質シリコン層１２０を多結晶シリコン層に結晶化する。本発明では、ＭＩＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法、ＭＩＬＣ（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）法またはＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）法などのような金属触媒を利用した結晶化方法を用いて前記第１非晶質シリコン層を多結晶シリコン層に結晶化する。このとき、結晶化された多結晶シリコン層領域を第１金属触媒結晶化領域として定義する。
以下、本発明では、前記結晶化法の中で好ましい実施形態であるＳＧＳ結晶化法について説明する。
前記ＳＧＳ法は、非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節して結晶粒の大きさを数μｍないし数百μｍまで調節できる結晶化方法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施例として、前記非晶質シリコン層上に拡散層を形成し、前記拡散層上に金属触媒層を形成した後に熱処理して金属触媒を拡散することができ、工程によっては拡散層を形成しないで金属触媒層を低濃度で形成するなどで、拡散する金属触媒の濃度を低濃度に調節することもできる。図１Ｂは、前記第１非晶質シリコン層上に拡散層と金属触媒層を形成する工程の断面図である。
図１Ｂに示すように、前記第１非晶質シリコン１２０上に拡散層１３０が形成される。このとき、前記拡散層１３０は、後工程から形成される金属触媒が熱処理工程を介して拡散できるシリコン窒化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜との複層を用いることができる。前記拡散層１３０は、化学気相蒸着法または物理気相蒸着法などのような方法で形成される。このとき、前記拡散層１３０の厚さは１〜２０００Åで形成される。前記拡散層１３０の厚さが１Å未満である場合は、前記拡散層１３０が拡散される金属触媒の量を阻止することが困難で、２０００Åを超える場合は前記非晶質シリコン層１２０に拡散される金属触媒の量が少なくて多結晶シリコン層に結晶化することが困難となる。
続いて、前記拡散層１３０上に金属触媒を蒸着して金属触媒層１４０を形成する。このとき、前記金属触媒は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つを用いることができるが、好ましくは、ニッケル（Ｎｉ）を用いる。このとき、前記金属触媒層１４０は、前記拡散層１３０上に１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度に形成されるが、前記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度よりも少なく形成した場合は結晶化の核であるシードの量が少なく前記第１非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化することが困難であって、前記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度よりも多く形成された場合は第１非晶質シリコン層に拡散する金属触媒の量が多くて多結晶シリコン層の結晶粒が小さくなり、また、残留する金属触媒量が多くなって、前記多結晶シリコン層をパターニングして形成する半導体層の特性が低下されることになる。
図１Ｃは、前記基板を熱処理して金属触媒を、拡散層を介して拡散させ、第１非晶質シリコン層の界面に移動させる工程の断面図である。
図１Ｃに示すように、前記バッファ層１１０、第１非晶質シリコン層１２０、拡散層１３０及び金属触媒層１４０が形成された前記基板１００を熱処理１５０し、前記金属触媒層１４０の金属触媒のうちの一部を前記第１非晶質シリコン層１２０の表面に移動させる。すなわち、前記熱処理１５０により前記拡散層１３０を通過して拡散する金属触媒１４０ａ、１４０ｂのうち、微量の金属触媒１４０ｂだけが前記第１非晶質シリコン層１２０の表面に拡散し、殆どの金属触媒１４０ａは前記非晶質シリコン層１２０に到達しないか、または前記拡散層１３０を通過することができない。
したがって、前記拡散層１３０の拡散阻止能力により前記第１非晶質シリコン層１２０の表面に到達する金属触媒量が決定されるが、前記拡散層１３０の拡散阻止能力は前記拡散層１３０の厚さと密接な関係がある。すなわち、前記拡散層１３０の厚さが厚いほど拡散する量は小さいので結晶粒の大きさは大きくなり、厚さが薄いほど拡散する量は多くなるので結晶粒の大きさは小さくなる。
このとき、前記熱処理１５０の工程は、２００〜９００℃、好ましくは３５０〜５００℃の温度範囲で数秒ないし数時間の間行って前記金属触媒を拡散することになるが、この温度及び時間で行った場合には過度な熱処理工程による基板の変形などを防止することができ、製造コストや収率の観点から好ましい。前記熱処理１５０工程は、炉（ｆｕｒｎａｃｅ）工程、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）工程、ＵＶ工程またはレーザ（Ｌａｓｅｒ）工程のうちいずれか１つの工程を用いることができる。
図１Ｄは、拡散する金属触媒により第１非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
図１Ｄに示すように、前記拡散層１３０を通過して前記第１非晶質シリコン層１２０の表面に拡散する金属触媒１４０ｂにより前記第１非晶質シリコン層１２０が第１金属触媒結晶化領域１６０Ａに結晶化される。すなわち、前記拡散する金属触媒１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化核であるシードを形成し、非晶質シリコン層が多結晶シリコン層に結晶化されて第１金属触媒結晶化領域を形成し、第１金属触媒結晶化領域を第１ＳＧＳ結晶化領域として定義する。
一方、図１Ｄでは、前記拡散層１３０と金属触媒層１４０とを除去せず、前記熱処理１５０工程を行ったが、金属触媒を前記第１非晶質シリコン層１２０上に拡散させて結晶化核である金属シリサイドを形成した後、前記拡散層１３０と金属触媒層１４０とを除去して熱処理することによって多結晶シリコン層を形成させてもよい。
図１Ｅに示すように、第１ＳＧＳ結晶化領域である第１金属触媒結晶化領域１６０Ａをパターニングして島状に形成した後、基板１００全面に第２晶質シリコン層を形成した後、前記第１金属触媒結晶化領域１６０Ａを形成する場合と同じく熱処理１５０’して第２金属触媒結晶化領域１７０Ａに結晶化する。
このような熱処理によって前記第２非晶質シリコン層は結晶化されて、第２金属触媒結晶化領域１７０Ａを活性化することで、前記第２金属触媒結晶化領域１７０Ａは前記第１金属触媒結晶化領域１６０Ａに残留している残留金属触媒により結晶化されたもので、残留金属触媒量は第２金属触媒結晶化領域１７０Ａの量が第１金属触媒結晶化領域１６０Ａの量よりも少ない。前記第２金属触媒結晶化領域１７０Ａは第２ＳＧＳ結晶化領域に定義し、前記第２ＳＧＳ結晶化領域は前記第１ＳＧＳ結晶化領域からの残留金属触媒が拡散されて結晶化された領域である。
また、前記第２ＳＧＳ結晶化領域である第２金属触媒結晶化領域１７０Ａの結晶粒は、第１ＳＧＳ結晶化領域である第１金属触媒結晶化領域１６０Ａの結晶粒大きさの３〜４倍程度の大きさを有する特徴がある。そして、前記結晶化領域の表面をエッチングして観察すると、第１金属触媒結晶化領域１６０Ａの表面にはシードが存在する一方、第２金属触媒結晶化領域１７０Ａには下部にシードが形成して上部に成長するためシードが表面から見えなく結晶粒境界が不鮮明で不明確である。したがって、第２金属触媒結晶化領域は第１金属触媒結晶化領域よりも結晶粒境界が少なく含まれ、また、少なく含まれるため電荷移動に対するベリアが少なく含まれるので電気的特性が優れる。
図１Ｇは前記第１金属触媒結晶化領域１６０Ａの表面を撮影した写真であり、図１Ｈは前記第２金属触媒結晶化領域１７０Ａの表面を撮影した写真である。
図１Ｇ及び図１Ｈに示すように、図１Ｇは前記第１金属触媒結晶化領域の表面であって、前述したように、結晶粒内のシードを目で確認することができ、グレインバウンダリ（ｇｒａｉｎ ｂｏｕｎｄａｒｙ）が明確である。しかし、第１金属触媒結晶化領域内の残留金属触媒により結晶化された第２金属触媒結晶化領域を詳細に観察すると、結晶粒の境界が明確でなくてグレインバウンダリが不鮮明であり、シードも存在しない。前記第２金属触媒結晶化領域は、下部の第１金属触媒結晶化領域と第２金属触媒結晶化領域とが付き合っている部分にシードが存在し、その部分から結晶が成長するためシリコン層を複数回エッチングすることによって第２金属触媒結晶化領域の下部にシードが存在することを分かる。そして、前記第２金属触媒結晶化領域は、第１金属触媒結晶化領域の残留金属触媒により結晶化されるので、第２金属触媒結晶化領域の残留金属触媒量が第１金属触媒結晶化領域の残留金属触媒量よりも少ない。
よって、上記の相違点から第１ＳＧＳ結晶化領域である第１金属触媒結晶化領域と第２ＳＧＳ結晶化領域である第２金属触媒結晶化領域とを判別することができる。
図２Ａないし図２Ｃでは、本発明の第１実施例に係る多結晶シリコン層の製造方法を用いてトップゲート薄膜トランジスタを製造する工程を示す断面図である。
図２Ａに示すように、図１Ｇの前記第１金属触媒結晶化領域１６０Ａ及び第２金属触媒結晶化領域１７０Ａを含む基板１００を用意する。このとき、前記第１金属触媒結晶化領域１６０Ａは島状にパターニングされた後に第２金属触媒結晶化領域１７０Ａを結晶化し、前記パターニングされた第１金属触媒結晶化領域は第１半導体層１６０に定義される。
前記第２金属触媒結晶化領域１７０Ａをパターニングして第２半導体層１７０として形成する。このとき、第２半導体層１７０は第１半導体層よりも面積が広くパターニングし、好ましくは第１半導体層１６０が前記第２半導体層１７０のチャンネル領域下部に位置し、第２半導体層１７０のチャンネル領域の面積と同一であるか、または小さく形成される。その理由は、第１半導体層１６０が第２半導体層１７０よりも面積が小さい場合が、第１半導体層１６０が第２半導体層１７０の面積と同一である場合よりも第１半導体層１６０内部に残留する金属触媒が第２半導体層１７０によく拡散されて結晶化に最も効果的であるためである。また、第１半導体層１６０が第２半導体層１７０のチャンネル領域の下部に対応するように形成した場合が、第２半導体層１７０のチャンネル領域の結晶化がより効果的であるからである。
前記第１半導体層１６０上部の第２半導体層１７０の表面は、触媒金属と直接接続しないので、表面をきれいに均一な状態に維持することができ、第１半導体層から触媒金属が均一に拡散するため結晶性も優れており、結晶化後の触媒金属は、第２半導体層１７０として構成した領域のみに移動するので、金属汚染による漏洩電流も改善することができる。このとき、前記第１半導体層１６０は第１ＳＧＳ結晶化領域であって、前記第２半導体層１７０は第２ＳＧＳ結晶化領域である。
図２Ｂに示すように、前記第１半導体層１６０及び第２半導体層１７０を含む基板１００全面にわたってゲート絶縁膜１８０を形成する。前記ゲート絶縁膜１８０は、シリコン酸化膜、シリコン窒化膜またはその二重層とすることができる。
続いて、前記ゲート絶縁膜１８０上に、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層やクロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層をゲート電極用金属層（図示せず）として形成し、フォトエッチング工程により前記ゲート電極用金属層をエッチングして前記第１半導体層１７０のチャンネル領域に対応する部分にゲート電極１８５を形成する。
そして、前記ゲート電極１８５を含む基板１００全面にわたって層間絶縁膜１９０を形成する。ここで、前記層間絶縁膜１９０は、シリコン窒化膜、シリコン酸化膜またはその多重層とすることができる。
続いて、図２Ｃに示すように、前記層間絶縁膜１９０及び前記ゲート絶縁膜１８０をエッチングして前記第２半導体層１７０のソース／ドレイン領域を露出するコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域と接続するソース／ドレイン電極２００ａ、２００ｂを形成する。ここで、前記ソース／ドレイン電極２００ａ、２００ｂは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）のうちから選択されるいずれか１つで形成することができる。これによって、前記半導体層１７０、前記ゲート電極１８５及び前記ソース／ドレイン電極２００ａ、２００ｂを含む薄膜トランジスタが完成される。
表１は、本発明の実施例に係る第２ＳＧＳ結晶化領域と従来の第１ＳＧＳ結晶化領域に形成した半導体層との特性を比較したものである。
実施例は、上述したように、半導体層を、金属触媒を用いて第１金属触媒結晶化領域を形成し、前記第１金属触媒結晶化領域上に残留する金属触媒で２次的な結晶化を行って形成する第２金属触媒結晶化領域を形成し、半導体層として形成した第２ＳＧＳ結晶化領域で構成された半導体層である。そして比較例は、一般の金属触媒により第１金属触媒結晶化領域を形成した後にそれを半導体層として形成した第１ＳＧＳ結晶化領域で構成された半導体層である。
表１に示すように、第１金属触媒結晶化領域からのシード拡散により結晶化された第２ＳＧＳ結晶化領域の第２金属触媒結晶化領域で構成された半導体層は、第１ＳＧＳ結晶化領域の第１金属触媒結晶化領域で構成された半導体層よりもスレッショルド電圧が低く、かつ電子移動度が良好で、かつＳファクタも小さい。さらに、第２ＳＧＳ結晶化領域を有する実施例の第２金属触媒結晶化領域の場合、優れたオフ電流特性を有する。
図３Ａないし図３Ｃは、本発明の第１実施例に係る多結晶シリコン層の製造方法を用いて形成したボトムゲート薄膜トランジスタを製造する工程の断面図である。以下、特に言及した場合を除いては、前記実施例の説明を参照されたい。
図３Ａに示すように、基板３００上にバッファ層３１０を形成する。前記バッファ層３１０上にゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極３２０を形成する。続いて、前記ゲート電極３２０を形成した前記基板３００上にゲート絶縁膜３３０を形成する。
その後、前記ゲート絶縁膜３３０上に第１非晶質シリコン層を形成し、図１の実施例のように金属触媒を用いて前記非晶質シリコン層を結晶化して第１ＳＧＳ結晶化領域の第１金属触媒結晶化領域３４０Ａを形成する。
続いて、図３Ｂに示すように、前記第１金属触媒結晶化領域３４０Ａをパターニングして前記ゲート電極３２０に対応するようにパターニングして第１半導体層３４０を形成する。前記第１半導体層３４０上に第２非晶質シリコン層を形成した後、第２非晶質シリコン層を第１実施例と同一方法で第１金属触媒結晶化領域内の残留金属触媒の拡散による第２金属触媒結晶化領域３５０Ａを形成する。
続いて、図３Ｃに示すように、前記第２金属触媒結晶化領域１７０Ａをパターニングして第２半導体層３５０を形成する。このとき、第２半導体層３５０は第１半導体層よりも面積が広くパターニングされ、第１半導体層３４０は第１実施例と同じく前記第２半導体層１７０のチャンネル領域下部に位置し、第２半導体層１７０のチャンネル領域の面積と同じであるか、または小さく形成する。前記第１半導体層３４０は第１ＳＧＳ結晶化領域であり、第２半導体層３５０は第２ＳＧＳ結晶化領域である。
続いて、図３Ｄに示すように、前記基板３００上にソース／ドレイン導電膜を形成してパターニングし、ソース／ドレイン電極３６０、３６１を形成する。ここで、前記ソース／ドレイン電極３６０、３６１は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）のうちから選択されるいずれか１つで形成することができる。これにより、前記第１半導体層３４０、第２半導体層３５０、前記ゲート電極３２０及び前記ソース／ドレイン電極３６０、３６１を含むボトムゲート薄膜トランジスタが完成される。
図４は、本発明の第１実施例を用いて形成したトップゲート薄膜トランジスタを含む有機電界発光表示装置の断面図である。
図４に示すように、前記本発明の図２Ｃの実施例に係る薄膜トランジスタを含む前記基板１００全面に絶縁膜２１０を形成する。前記絶縁膜２１０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはＳＯＧのうちから選択されるいずれか１つまたは有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾサイクロブテン系樹脂（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ）またはアクリレート（ａｃｒｙｌａｔｅ）のうちから選択されるいずれか１つで形成することができる。また前記無機膜と前記有機膜の積層構造に形成されることもできる。
前記絶縁膜２１０をエッチングして前記ソースまたはドレイン電極２００ａ、２００ｂを露出するビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極２００ａ、２００ｂのうちいずれか１つと接続する第１電極２２０を形成する。前記第１電極２２０はアノードまたはカソードに形成することができる。前記第１電極２２０がアノードの場合、前記アノードはＩＴＯ、ＩＺＯまたはＩＴＺＯのうちいずれか１つからなる透明導電膜で形成することができ、カソードの場合に前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはその合金を用いて形成することができる。
続いて、前記第１電極２２０上に、前記第１電極２２０の表面一部を露出する開口部を有する画素定義膜２３０を形成し、前記露出した第１電極２２０上に発光層を含む有機膜層２４０を形成する。前記有機膜層２４０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数の層をさらに含むことができる。続いて、前記有機膜層２４０上に第２電極２５０を形成する。これにより、本発明の一実施例に係る有機電界発光表示装置が完成される。
よって、本発明は、本発明の実施例に係る多結晶シリコン製造方法を用いる薄膜トランジスタ及び有機電界発光表示装置の半導体層は、従来のＳＧＳ法による半導体層よりも特性が向上された優れた素子であって、ディスプレイ用として最も効果的である。
１００ 基板
１１０ バッファ層
１２０ 第１非晶質シリコン層
１３０ 拡散層
１４０ 金属触媒層
１４０ａ、１４０ｂ 金属触媒
１５０、１５０’ 熱処理
１６０Ａ 第１金属触媒結晶化領域
１７０Ａ 第２金属触媒結晶化領域

Claims (24)

  1. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する第１半導体層及び第２半導体層と、
    前記第１半導体層及び第２半導体層と絶縁されるゲート電極と、
    前記第１半導体層及び第２半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
    前記ゲート電極と絶縁され、前記第２半導体層と一部が接続するソース／ドレイン電極をと、を含み、
    前記第１半導体層は前記第２半導体層の下部に位置し、前記第１半導体層の面積は第２半導体層の面積よりも小さいことを特徴とする薄膜トランジスタ。
  2. 前記第１半導体層及び第２半導体層は、金属触媒による多結晶シリコン層であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記第１半導体層は第１ＳＧＳ結晶化領域であり、前記第２半導体層は第２ＳＧＳ結晶化領域であることを特徴とする請求項１に記載の薄膜トランジスタ。
  4. 前記第１半導体層は、前記第２半導体層のチャンネル領域の下部に位置することを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記第２半導体層の結晶粒の大きさは、前記第１半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
  6. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する第１半導体層及び第２半導体層と、
    前記基板全面にわたって位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置する第１半導体層及び第２半導体層と、
    前記第２半導体層と一部が接続するソース／ドレイン電極と、を含み、
    前記第１半導体層上部に第２半導体層が位置することを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置するゲート電極と、
    前記ゲート電極を含む基板全面にわたって位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、前記ゲート電極に対応されるように位置する第１半導体層及び第２半導体層と、
    前記第２半導体層と一部が接続するソース／ドレイン電極と、を含み、
    前記第１半導体層上部に第２半導体層が位置することを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 基板を用意する工程と、
    前記基板上に位置するバッファ層を形成する工程と、
    前記バッファ層上に第１半導体層を形成する工程と、
    前記第１半導体層上に第２半導体層を形成する工程と、
    前記基板全面にわたってゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極と絶縁され、前記第２半導体層と一部が接続するソース／ドレイン電極を形成する工程と、を含み、
    前記第１半導体層及び第２半導体層は金属触媒に結晶化された多結晶シリコン層であり、前記第２半導体層は前記第１半導体層内の金属触媒で結晶化することを含み、前記第１半導体層の面積は前記第２半導体層の面積よりも小さく形成することを特徴とする薄膜トランジスタの製造方法。
  9. 前記バッファ層上に第１半導体層を形成する工程と、前記第１半導体層上に第２半導体層を形成する工程とは、
    前記バッファ層上に第１非晶質シリコン層を形成する工程と、
    前記第１非晶質シリコン層上に金属触媒層を形成する工程と、
    前記基板を熱処理して前記第１非晶質シリコン層を第１金属触媒結晶化領域に結晶化する工程と、
    前記金属触媒層を除去する工程と、
    前記第１金属触媒結晶化領域をパターニングして第１半導体層で形成する工程と、
    前記第１半導体層上に第２非晶質シリコン層を形成する工程と、
    前記第２非晶質シリコン層を熱処理して第２金属触媒結晶化領域に形成する工程と、
    前記第２金属触媒結晶化領域をパターニングして第２半導体層に形成する工程と、
    を含むことを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記第１非晶質シリコン層と前記金属触媒層との間には、拡散層をさらに含めた後に結晶化を行うことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  11. 前記熱処理は、３５０〜５００℃で行うことを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  12. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つから形成することを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
  13. 基板を用意する工程と、
    前記基板上に位置するバッファ層を形成する工程と、
    前記バッファ層上にゲート電極を形成する工程と、
    前記基板全面にわたってゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に前記ゲート電極と対応するように第１半導体層を形成する工程と、
    前記第１半導体層上に第２半導体層を形成する工程と、
    前記第２半導体層の一部を開口し、前記第２半導体層と接続するソース／ドレイン電極を形成する工程と、を含み、
    前記第１半導体層及び第２半導体層は金属触媒に結晶化した多結晶シリコン層であり、前記第２半導体層は前記第１半導体層内の金属触媒で結晶化することを含み、前記第１半導体層の面積は前記第２半導体層の面積よりも小さく形成することを特徴とする薄膜トランジスタの製造方法。
  14. 前記ゲート絶縁膜上に前記ゲート電極と対応するように第１半導体層を形成する工程と、前記第２半導体層を形成する工程とは、
    前記ゲート絶縁膜上に第１非晶質シリコン層を形成する工程と、
    前記第１非晶質シリコン層上に金属触媒層を形成する工程と、
    前記基板を熱処理して前記第１非晶質シリコン層を第１金属触媒結晶化領域に結晶化する工程と、
    前記第１金属触媒結晶化領域をパターニングして第１半導体層に形成する工程と、
    前記第１半導体層上に第２非晶質シリコン層を形成する工程と、
    前記第２非晶質シリコン層を熱処理して第２金属触媒結晶化領域に形成する工程と、
    前記第２金属触媒結晶化領域をパターニングして第２半導体層に形成する工程と、含むことを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  15. 前記第１非晶質シリコン層と前記金属触媒層との間には、拡散層をさらに含めた後に結晶化を行うことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
  16. 前記熱処理は、３５０〜５００℃で行うことを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
  17. 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つから形成することを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
  18. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する第１半導体層と、
    前記第１半導体層上に位置する第２半導体層と、
    前記第１半導体層及び第２半導体層と絶縁されるゲート電極と、
    前記第１半導体層及び第２半導体層と前記ゲート電極とを絶縁させるゲート絶縁膜と、
    前記ゲート電極と絶縁され、前記第２半導体層と一部が接続するソース／ドレイン電極と、
    前記ソース／ドレイン電極上に位置する絶縁膜と、
    前記絶縁膜上に位置して前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜層及び第２電極と、を含み、
    前記第１半導体層は前記第２半導体層の下部に位置し、前記第１半導体層の面積は第２半導体層の面積よりも小さいことを特徴とする有機電界発光表示装置。
  19. 前記第１半導体層及び第２半導体層は、金属触媒による多結晶シリコン層であることを特徴とする請求項１８に記載の有機電界発光表示装置。
  20. 前記第１半導体層は第１ＳＧＳ結晶化領域であり、前記第２半導体層は第２ＳＧＳ結晶化領域であることを特徴とする請求項１８に記載の有機電界発光表示装置。
  21. 前記第１半導体層は、前記第２半導体層のチャンネル領域の下部に位置することを特徴とする請求項１８に記載の有機電界発光表示装置。
  22. 前記第２半導体層の結晶粒の大きさは、前記第１半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項１８に記載の有機電界発光表示装置。
  23. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する第１半導体層及び第２半導体層と、
    前記基板全面にわたって位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置する第１半導体層及び第２半導体層と、
    前記第２半導体層と一部が接続するソース／ドレイン電極と、を含み、
    前記第１半導体層上部に第２半導体層が位置することをさらに含むことを特徴とする請求項１８に記載の有機電界発光表示装置。
  24. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置するゲート電極と、
    前記ゲート電極を含む基板全面にわたって位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、前記ゲート電極に対応するように位置する第１半導体層及び第２半導体層と、
    前記第２半導体層と一部が接続するソース／ドレイン電極と、を含み、
    前記第１半導体層上部に第２半導体層が位置することをさらに含むことを特徴とする請求項１８に記載の有機電界発光表示装置。
JP2009085265A 2008-12-30 2009-03-31 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 Active JP5274341B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2008-0137239 2008-12-30
KR1020080137239A KR101049806B1 (ko) 2008-12-30 2008-12-30 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
JP2010157674A true JP2010157674A (ja) 2010-07-15
JP5274341B2 JP5274341B2 (ja) 2013-08-28

Family

ID=41820757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009085265A Active JP5274341B2 (ja) 2008-12-30 2009-03-31 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Country Status (5)

Country Link
US (1) US8278716B2 (ja)
EP (1) EP2204845A1 (ja)
JP (1) JP5274341B2 (ja)
KR (1) KR101049806B1 (ja)
CN (1) CN101771086B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154765A (ja) * 2013-02-12 2014-08-25 Nagoya Univ 半導体結晶、その製造方法、及び多層膜構造体

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
JPH10106951A (ja) * 1996-09-27 1998-04-24 Sharp Corp 半導体薄膜、半導体装置および半導体薄膜の製造方法
JPH11204435A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001127301A (ja) * 1999-10-27 2001-05-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3160172B2 (ja) * 1994-12-27 2001-04-23 シャープ株式会社 半導体素子の製造方法および表示装置用基板の製造方法
JP3675886B2 (ja) * 1995-03-17 2005-07-27 株式会社半導体エネルギー研究所 薄膜半導体デバイスの作製方法
US6909114B1 (en) * 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611762B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100742382B1 (ko) 2006-06-28 2007-07-24 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864884B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10106951A (ja) * 1996-09-27 1998-04-24 Sharp Corp 半導体薄膜、半導体装置および半導体薄膜の製造方法
JPH1050609A (ja) * 1997-03-31 1998-02-20 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法
JPH11204435A (ja) * 1998-01-12 1999-07-30 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2001127301A (ja) * 1999-10-27 2001-05-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014154765A (ja) * 2013-02-12 2014-08-25 Nagoya Univ 半導体結晶、その製造方法、及び多層膜構造体

Also Published As

Publication number Publication date
CN101771086A (zh) 2010-07-07
KR20100078860A (ko) 2010-07-08
KR101049806B1 (ko) 2011-07-15
EP2204845A1 (en) 2010-07-07
CN101771086B (zh) 2012-07-18
US20100163856A1 (en) 2010-07-01
US8278716B2 (en) 2012-10-02
JP5274341B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5399298B2 (ja) 有機電界発光表示装置及びその製造方法
JP5091017B2 (ja) 薄膜トランジスタの製造方法
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR101015849B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20080111693A (ko) 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101049802B1 (ko) 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR101049808B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
JP6081689B2 (ja) 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
TWI531072B (zh) 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130514

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5274341

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250