JP2010145772A - 表示装置および電子機器 - Google Patents
表示装置および電子機器 Download PDFInfo
- Publication number
- JP2010145772A JP2010145772A JP2008323364A JP2008323364A JP2010145772A JP 2010145772 A JP2010145772 A JP 2010145772A JP 2008323364 A JP2008323364 A JP 2008323364A JP 2008323364 A JP2008323364 A JP 2008323364A JP 2010145772 A JP2010145772 A JP 2010145772A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pixel
- display
- alignment mark
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003086 colorant Substances 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims description 16
- 238000010521 absorption reaction Methods 0.000 claims description 8
- 230000002950 deficient Effects 0.000 abstract description 10
- 239000003990 capacitor Substances 0.000 description 23
- 239000000758 substrate Substances 0.000 description 21
- 230000007547 defect Effects 0.000 description 17
- 238000003860 storage Methods 0.000 description 16
- 238000005401 electroluminescence Methods 0.000 description 15
- 239000011521 glass Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 10
- 238000007689 inspection Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
【課題】不良画素のリペア時の位置同定を正確に行うことができる画素レイアウトを提案する。
【解決手段】本発明は、複数の画素部30によって構成される表示領域10と、表示領域10の各画素部30に設けられるスイッチング素子と、表示領域10の各画素部30についてスイッチング素子と導通する配線の途中の位置に対応して設けられるアライメントマークとを有する表示装置1および電子機器である。ここで、アライメントマークは、配線と電気的に導通していたり、配線と一体に設けられているものでもある。さらに、アライメントマークの形状が画素部30の各色ごとに異なるよう設けられているものでもある。
【選択図】図1
【解決手段】本発明は、複数の画素部30によって構成される表示領域10と、表示領域10の各画素部30に設けられるスイッチング素子と、表示領域10の各画素部30についてスイッチング素子と導通する配線の途中の位置に対応して設けられるアライメントマークとを有する表示装置1および電子機器である。ここで、アライメントマークは、配線と電気的に導通していたり、配線と一体に設けられているものでもある。さらに、アライメントマークの形状が画素部30の各色ごとに異なるよう設けられているものでもある。
【選択図】図1
Description
本発明は、表示装置および電子機器に関する。詳しくは、画素に設けられたスイッチング素子の不良除去を行う際に適した表示装置および電子機器に関する。
有機EL(electro-luminescence)等の表示装置の画素回路には、画素を駆動するスイッチング素子が設けられている。この表示装置の画素回路において高精細化を図るにあたり、異物等による配線ショートが原因で歩留りを低下させる原因となっている。
図5は、画素回路の一例を示す回路図である。この画素回路は、書き込み用と駆動用の2つのトランジスタと、画素信号を蓄積する1つのコンデンサとを有する、いわゆる2tr+1C画素の等価回路である。
このような画素回路において、以下に具体的な不良の原因を説明する。
(1)書き込みトランジスタのソース・ドレイン間の同層ショートによってEL素子に電流が流れてしまい、完全な黒階調が表現できない半滅点欠陥。
(2)駆動トランジスタのソース・ドレイン間の同層ショートによって電源からEL素子に直接電流が流れてしまう輝点欠陥。
(3)蓄積容量部を形成する第一の金属層と第二の金属層が異物等で層間ショートしてしまう滅点欠陥。
(4)EL素子のアノード電極とカソード電極のショートによる滅点欠陥。
(1)書き込みトランジスタのソース・ドレイン間の同層ショートによってEL素子に電流が流れてしまい、完全な黒階調が表現できない半滅点欠陥。
(2)駆動トランジスタのソース・ドレイン間の同層ショートによって電源からEL素子に直接電流が流れてしまう輝点欠陥。
(3)蓄積容量部を形成する第一の金属層と第二の金属層が異物等で層間ショートしてしまう滅点欠陥。
(4)EL素子のアノード電極とカソード電極のショートによる滅点欠陥。
上記のような欠陥のうち、滅点欠陥は数が少なければ目立つ事はないが、輝点欠陥は常時、発光するため、リペアにより滅点化する必要がある。
ここで、リペアの方法として、工程の途中でショートテスト等の電気的検査や光学的な異物検査を行い、不良の原因箇所を特定してレーザ光を照射し物理的に破壊する方法がある(例えば、特許文献1参照。)。リペアする際には、基板に設けられたアライメントマークで位置合わせを行い、電気検査、光学検査に基づき不良位置にレーザ光を照射する。これにより、不良画素のトランジスタと導通する配線が切断され、この画素を滅点にすることができる。
しかし、基板に設けられたアライメントマークによって位置合わせを行うことから、微細な画素における不良位置の同定が不十分となり、本来必要のない箇所にレーザ光を照射してしまうといった問題が発生している。
本発明は、不良画素のリペア時の位置同定を正確に行うことができる画素レイアウトを提案する。
本発明は、複数の画素によって構成される表示部と、表示部の各画素に設けられるスイッチング素子と、表示部の各画素についてスイッチング素子と導通する配線の途中の位置に対応して設けられるアライメントマークとを有する表示装置および電子機器である。
このような本発明では、各画素のスイッチング素子と導通する配線の途中の位置に対応してアライメントマークが設けられている。このため、アライメントマークを基準に位置合わせを行うことで、特定の画素内のスイッチング素子と導通する配線の位置を確実に定めることができるようになる。
ここで、アライメントマークの位置の配線の部分が他の部分に対して細く設けられているものであったり、アライメントマークが配線と異なる層であって配線の材料より熱吸収性の高い材料で設けられているものでもある。
また、アライメントマークが配線と電気的に導通していたり、配線と一体に設けられているものでもある。さらに、アライメントマークの形状が画素の各色ごとに異なるよう設けられているものでもある。
本発明により、リペア該当箇所の位置の同定を正確に行うことが可能となり、迅速かつ確実なリペアによる製品歩留まりの向上を図ることが可能となる。
以下、本発明を実施するための最良の形態(以下、「実施形態」とする。)について説明する。なお、説明は以下の順序で行う。
1.表示装置の概要(全体構成、画素部の構成、断面構造)
2.動作検査(スイッチング素子の不良検査)
3.リペア(スイッチング素子の配線切断)
4.配線のアライメントマーク(第1〜第5の例)
5.適用例(電子機器、表示撮像装置の例)
1.表示装置の概要(全体構成、画素部の構成、断面構造)
2.動作検査(スイッチング素子の不良検査)
3.リペア(スイッチング素子の配線切断)
4.配線のアライメントマーク(第1〜第5の例)
5.適用例(電子機器、表示撮像装置の例)
<1.表示装置の概要>
[全体構成]
図1は、本実施形態に係る表示装置の概要を説明する模式平面図である。すなわち、表示装置1は、例えばガラス基板等の支持基板の略中央に設けられる表示領域10、表示領域10の周辺に配置される電源供給部20、信号線入力部21、走査信号入力部24、電源制御信号入力部25を備えている。
[全体構成]
図1は、本実施形態に係る表示装置の概要を説明する模式平面図である。すなわち、表示装置1は、例えばガラス基板等の支持基板の略中央に設けられる表示領域10、表示領域10の周辺に配置される電源供給部20、信号線入力部21、走査信号入力部24、電源制御信号入力部25を備えている。
表示領域10は、複数の画素部30が縦横マトリクス状に配置されており、カラー画像を表示する表示装置では、例えばR(赤)、G(緑)、B(青)に対応した画素部30の組みによって表示画素が構成されている。
各画素部30には、駆動トランジスタを備える駆動部31aが設けられている。駆動部31aの駆動トランジスタは基板上に形成された薄膜トランジスタ(TFT:Thin Film Transistor)から成り、画素部30に設けられる駆動対象を電圧印加によって駆動する。
画素部30の駆動対象が有機EL(Electro Luminescence)発光層の場合には、各色に対応した有機EL発光層に与える電界を駆動トランジスタによって制御し、画素部30の駆動対象が液晶層の場合には、液晶に与える電界を駆動トランジスタによって制御する。
駆動トランジスタには電源制御線22や走査線23が接続されており、走査信号入力部24によって表示領域10の駆動トランジスタを順次駆動することによって画像表示を行うことになる。
すなわち、走査線23によって選択された水平画素列に電源制御線22から電源電圧が供給され、信号線入力部21から信号線26を介して垂直画素列方向に入力された画素信号に応じて該当画素の表示が行われる。そして、走査線23による水平画素列の選択および信号線26からの画素信号の入力を同期させることで、表示領域10を駆動し、画像の表示を行うことになる。
駆動基板1を製造するには、支持基板上に半導体層、絶縁膜層等の各層をCVD(Chemical Vapor Deposition)等の成膜工程によって形成し、不純物注入工程、フォトリソグラフィ工程等によって駆動素子の形成、配線パターニングを行う。
[画素部の構成]
図2は、画素部の構成例を説明する模式平面図である。画素部30は、表示領域に複数配置されており、走査線23、電源制御線22および信号線21によって仕切られた領域となっている。画素部30の上には有機EL発光層や液晶等の駆動対象が配置されるが、ここでは図示を省略している。
図2は、画素部の構成例を説明する模式平面図である。画素部30は、表示領域に複数配置されており、走査線23、電源制御線22および信号線21によって仕切られた領域となっている。画素部30の上には有機EL発光層や液晶等の駆動対象が配置されるが、ここでは図示を省略している。
画素部30は、書き込みトランジスタ32と、蓄積容量33と、駆動トランジスタ31とを備えている。書き込みトランジスタ32は、走査線23がゲート電極に接続され、ドレイン電極が信号線21に接続され、ソース電極が駆動トランジスタ31のゲート電極および蓄積容量33の一方側の電極に接続されている。
書き込みトランジスタ32は、走査線23のON信号によってON状態となり、信号線21から送られる画素信号を蓄積容量33に蓄積する。これにより、駆動トランジスタ31がON状態となり、電源電圧が駆動対象に与えられることになる。
蓄積容量33は、一方側の電極(容量用電極33a)が書き込みトランジスタ32のソースに接続され、他方側の電極(容量用電極33b)が駆動トランジスタ31のソース電極に接続されている。蓄積容量33は、一定期間画素信号を蓄積し、画素の状態を保持する役目を果たす。
また、駆動トランジスタ31のソース電極は、コンタクトホールを介して上層のアノード電極51と導通している。アノード電極51の内側領域には開口が設けられ、ここから駆動に応じた変調光が出射される。
図3は、カラーの表示装置に対応した画素部のレイアウトを説明する模式平面図である。カラーの表示装置では、R(赤)、G(緑)、B(青)の各色に対応した3つの画素部30が順にレイアウトされており、これによって1画素を構成している。
[断面構造]
図4は、画素部の駆動トランジスタの構成例を説明する模式断面図であり、図3に示すa−a’線で切断した断面図となっている。すなわち、ガラス基板40の内に第1の金属層であるゲート電極Trgが形成され、その上にゲート絶縁膜41を介して半導体層42が形成されている。
図4は、画素部の駆動トランジスタの構成例を説明する模式断面図であり、図3に示すa−a’線で切断した断面図となっている。すなわち、ガラス基板40の内に第1の金属層であるゲート電極Trgが形成され、その上にゲート絶縁膜41を介して半導体層42が形成されている。
半導体層42は、非晶質シリコンがレーザ光照射によってアニールされ結晶化されたものである。半導体層42の上にはエッチングストッパー43を介して左右にn+層が形成されている。このn+層を介して第2の金属層であるソース電極Trsおよびドレイン電極Trdが形成されている。
駆動トランジスタ31の上にはパッシベーション膜44が形成され、その上に形成される絶縁平坦化膜45を介してアノード電極51が形成されている。駆動トランジスタ31のソース電極Trs、アノード電極51および間の絶縁平坦化膜45によって蓄積容量33が構成される。
また、アノード電極51の上には開口を構成する開口部規定絶縁膜46が形成され、アノード電極51上の開口内に有機EL層が形成される。さらに、有機EL層の上にカソード電極52が前面に形成される。
<2.動作検査>
本実施形態の表示装置では、上記のような構造から成る画素部がガラス基板40上に多数形成されている。したがって、画素部の駆動側まで形成された段階、すなわち、図4に示すガラス基板40からパッシベーション膜44まで形成された段階で各スイッチング素子である駆動トランジスタ31や書き込みトランジスタ32の動作検査を行っている。そして、動作検査の結果、不良がある場合には不良の状態に応じたリペアを実施する。
本実施形態の表示装置では、上記のような構造から成る画素部がガラス基板40上に多数形成されている。したがって、画素部の駆動側まで形成された段階、すなわち、図4に示すガラス基板40からパッシベーション膜44まで形成された段階で各スイッチング素子である駆動トランジスタ31や書き込みトランジスタ32の動作検査を行っている。そして、動作検査の結果、不良がある場合には不良の状態に応じたリペアを実施する。
図5は、不良個所と不良状態との関係を説明する図である。この図は、先に説明した画素部の回路図となっている。この画素部の回路は、書き込みトランジスタ32および駆動トランジスタ31の2つのトランジスタと、画素信号を蓄積する1つのコンデンサとを有する、いわゆる2tr+1C画素の等価回路である。
このような画素部の回路において、書き込みトランジスタ32のソース・ドレイン間の同層ショートが発生すると、有機EL層に電流が流れてしまい、完全な黒階調が表現できない半滅点の欠陥が発生する。
また、駆動トランジスタ31のソース・ドレイン間の同層ショートによって電源から有機EL層に直接電流が流れてしまい、輝点欠陥が発生する。また、蓄積容量33を形成する第1の金属層と第2の金属層とが異物等で層間ショートしてしまうと、滅点欠陥が発生する。また、有機EL層のアノード電極とカソード電極のショートによって、滅点欠陥が発生する。
<3.リペア>
上記のような欠陥のうち、滅点欠陥は数が少なければ目立つ事はないが、輝点欠陥は常時発光するため、リペアにより滅点化する必要がある。
上記のような欠陥のうち、滅点欠陥は数が少なければ目立つ事はないが、輝点欠陥は常時発光するため、リペアにより滅点化する必要がある。
図6は、滅点化する際のリペア箇所を説明する模式平面図である。図6に示す画素部30について滅点化するリペアが必要となった場合、スイッチング素子である書き込みトランジスタ32と導通する配線や駆動トランジスタ31と導通する配線を切断する。
具体的には、図6の×印で示す配線にレーザ光を照射し、配線を切断することによってスイッチング素子を介した有機EL層への電圧の印加を阻止し、その画素部30を滅点化することになる。
このようなリペアを行うにあたり、リペアによって切断すべき配線の位置を正確に同定する必要がある。リペアの位置を同定するには、先ず、図7に示すように、ガラス基板40に形成されたアライメントマークを用いてガラス基板40の位置合わせを行う。すなわち、リペア装置のステージ上にガラス基板40を載置し、ガラス基板40のアライメントマークMの映像を取り込んで画像処理し、これを基準にガラス基板40の位置を正確に合わせる。
その後、予め検査によって特定されたリペアが必要な画素部の位置(XY座標)に基づきステージを移動させる。そして、画素部のリペアが必要な配線にレーザ光をスポットで照射し、配線を切断することになる。
ここで、ガラス基板40に設けられたアライメントマークMを基準として特定の画素部の中のリペアが必要な配線の位置を同定するのは非常に困難である。配線の位置が正確に同定されなければ、誤った位置にレーザ光を照射してしまうことになり、リペアの不良を起こす原因となる。これは、画素部の微細化が進むと、より顕著に表れる問題である。
そこで、本実施形態では、予めスイッチング素子と導通する配線の途中の位置に対応して、ガラス基板40のアライメントマークMとは異なるアライメントマークを設けておくことにより、リペアの際の位置同定を確実に行うようにしている。
<4.配線のアライメントマーク>
[第1の例]
図8は、本実施形態に係る表示装置の画素部のレイアウト例を示す模式平面図である。画素部30は、書き込みトランジスタ32と、蓄積容量33と、駆動トランジスタ31とを備えている。書き込みトランジスタ32は、走査線23がゲート電極に接続され、ドレイン電極が信号線21に接続され、ソース電極が駆動トランジスタ31のゲート電極および蓄積容量33の一方側の電極に接続されている。
[第1の例]
図8は、本実施形態に係る表示装置の画素部のレイアウト例を示す模式平面図である。画素部30は、書き込みトランジスタ32と、蓄積容量33と、駆動トランジスタ31とを備えている。書き込みトランジスタ32は、走査線23がゲート電極に接続され、ドレイン電極が信号線21に接続され、ソース電極が駆動トランジスタ31のゲート電極および蓄積容量33の一方側の電極に接続されている。
書き込みトランジスタ32は、走査線23のON信号によってON状態となり、信号線21から送られる画素信号を蓄積容量33に蓄積する。これにより、駆動トランジスタ31がON状態となり、電源電圧が駆動対象に与えられることになる。
蓄積容量33は、一方側の電極(容量用電極33a)が書き込みトランジスタ32のソースに接続され、他方側の電極(容量用電極33b)が駆動トランジスタ31のソース電極に接続されている。蓄積容量33は、一定期間画素信号を蓄積し、画素の状態を保持する役目を果たす。
また、駆動トランジスタ31のソース電極は、コンタクトホールを介して上層のアノード電極51と導通している。アノード電極51の内側領域に開口が設けられ、ここから駆動に応じた変調光が出射される。
このような構成から成る画素部30において、本実施形態では、スイッチング素子である駆動トランジスタ31と導通する配線の途中の位置に対応してアライメントマークAM1が設けられている。また、スイッチング素子である書き込みトランジスタ32と導通する配線の途中の位置に対応してアライメントマークAM2が設けられている。
アライメントマークAM1は、駆動トランジスタ31のドレイン電極と電源制御線22との間に設けられる配線の途中の位置に対応して設けられている。また、アライメントマークAM2は、書き込みトランジスタ32のソース電極と蓄積容量33の一方の電極33aとの間に設けられる配線の途中の位置に対応して設けられている。
図8に示す例では、いずれのアライメントマークAM1、AM2も第2の金属層である配線の一部に突起を設けた形態となっている。すなわち、通常では一様な幅となっている配線の一部に、異なる幅の部分(図8に示す例では幅広の部分)を設けることで配線と一体となるアライメントマークAM1、AM2としている。
配線と一体となるアライメントマークAM1、AM2は、配線と同一工程で設けることができる。このようなアライメントマークAM1、AM2を設けることで、リペア装置によるレーザ光照射の対象となる画素部30へステージを移動した後、アライメントマークAM1、AM2の画像を取り込んで、正確な照射位置を特定する。
リペアの例として、書き込みトランジスタ32のソース・ドレイン電極(第2の金属層)の同層間でショートが発生した際には、アライメントマークAM2において配線位置を同定し、図中×印部分にレーザ光を照射する。これにより、書き込みトランジスタ32のソース電極と駆動トランジスタ31のゲート電極(第1の金属層)とを分離でき、画素を滅点化できることになる。
また、駆動トランジスタ31のソース・ドレイン電極(第2の金属層)の同層間でショートが発生した際には、アライメントマークAM1において配線位置を同定し、図中×印部分にレーザ光を照射する。これにより、電源制御線(第2の金属層)22と駆動トランジスタ31とを分離でき、画素を滅点化できることになる。
図8に示すアライメントマークAM1、AM2の形状は矩形であるが、レーザ光を照射する位置を同定するため、画像処理によって他の配線等と区別できる形状であればどのようなものであってもよい。例えば、図9(a)に示す丸型、図9(b)に示す三角型、図9(c)に示すクロス型など、種々の形状が考えられる。
また、リペアの際に切断する配線の位置は、アライメントマークAM1、AM2を基準とした近傍の位置であっても、アライメントマークAM1、AM2自体にレーザ光を照射してそこを切断してもよい。
[第2の例]
図10は、本実施形態に係る表示装置の画素部のレイアウト、第2の例を示す模式平面図である。画素部30の構成として、駆動トランジスタ31、書き込みトランジスタ32、蓄積容量33、信号線21、電源制御線22、走査線23を備える点、図8に示す例と同様である。
図10は、本実施形態に係る表示装置の画素部のレイアウト、第2の例を示す模式平面図である。画素部30の構成として、駆動トランジスタ31、書き込みトランジスタ32、蓄積容量33、信号線21、電源制御線22、走査線23を備える点、図8に示す例と同様である。
図10に示す例では、スイッチング素子である駆動トランジスタ31と導通する配線の途中の位置に対応してアライメントマークAM1および書き込みトランジスタ32と導通する配線の途中の位置に対応してアライメントマークAM2が開口となっている。すなわち、配線の内側に設けられた開口によってアライメントマークAM1、AM2が構成されたものである。
アライメントマークAM1、AM2は、開口を設けた分、当該箇所の信号線の線幅を太くすることで、信号線の抵抗増加を防止している。図8に示すレイアウトの場合と同様、リペアの際にはアライメントマークAM1、AM2で配線位置を同定し、図中×印部分にレーザ光を照射し、当該箇所を分離することで画素を滅点化する。
[第3の例]
図11は、本実施形態に係る表示装置に適用されるアライメントマークの他の例を説明する模式図で、(a)は平面図、(b)は断面図である。このアライメントマークAMは、スイッチング素子と導通する配線の途中の位置に対応して、配線とは異なる層に設けられたものである。
図11は、本実施形態に係る表示装置に適用されるアライメントマークの他の例を説明する模式図で、(a)は平面図、(b)は断面図である。このアライメントマークAMは、スイッチング素子と導通する配線の途中の位置に対応して、配線とは異なる層に設けられたものである。
アライメントマークAMは、例えば第1の金属層として設けられていたり、第1の金属層とは別の工程、材料で設けられていてもよい。配線と別な層に設けられるアライメントマークAMであっても、配線の幅より広くなるよう設けることで、平面視の画像を取り込んだ際にアライメントマークAMを認識でき、これを基準に配線の切断位置を正確に同定できることになる。
また、アライメントマークAMは、配線とスルーホールを介して電気的に導通していてもよい。これにより、配線の抵抗値の調整が成される。また、アライメントマークAMの材料として、配線の材料より熱吸収性の高いものを用いてもよい。例えば、配線がアルミニウムの場合、アライメントマークAMとしてアモルファスシリコンやモリブデンを用いる。
配線より熱吸収性の高い材料を用いると、リペアの際、アライメントマークAMの位置を基準に配線位置を同定し、アライメントマークAMの上の配線にレーザ光を照射した際、レーザ光の熱エネルギーを効率良く配線に伝えることがでるようになる。つまり、レーザ光の熱エネルギーが配線を介して逃げてしまうことを防止し、効果的に配線の切断を行うことができることになる。
なお、配線の下側に熱吸収性の高い材料を設ける構成は、図10に示す配線の途中に開口を設けたアライメントマークAM1、AM2であっても適用可能である。この場合、アライメントマークAM1、AM2となる配線の下側に配線と同様な幅の熱吸収性の高い材料を配置し、配線と導通させるようにすればよい。これにより、上記と同様、レーザ光の熱エネルギーを配線に効果的に伝え、効率良く配線の切断を行うことができるようになる。
[第4の例]
図12は、本実施形態に係る表示装置に適用されるアライメントマークの他の例を説明する模式図で、(a)は平面図、(b)はレーザ光のスポットを説明する平面図である。このアライメントマークAMは、スイッチング素子と導通する配線の途中の位置に対応して、配線とは異なる層に設けられたものである。また、アライメントマークAMの位置に対応する配線の幅が部分的に細くなっている。
図12は、本実施形態に係る表示装置に適用されるアライメントマークの他の例を説明する模式図で、(a)は平面図、(b)はレーザ光のスポットを説明する平面図である。このアライメントマークAMは、スイッチング素子と導通する配線の途中の位置に対応して、配線とは異なる層に設けられたものである。また、アライメントマークAMの位置に対応する配線の幅が部分的に細くなっている。
このアライメントマークAMは、配線とスルーホールを介して電気的に導通しているが、配線の抵抗値を調整するため、その部分の配線の幅を部分的に細くしている。つまり、配線とアライメントマークAMとが導通することで、導通しない場合に比べて配線の抵抗値が低くなる。したがって、アライメントマークAMと重なる部分の配線を細くして、配線の抵抗値を調整している。
また、アライメントマークAMの材料として、配線の材料より熱吸収性の高いものを用いている。例えば、配線がアルミニウムの場合、アライメントマークAMとしてアモルファスシリコンやモリブデンを用いる。
本実施形態では、アライメントマークAMの位置に対応する配線の幅が部分的に細くなっているため、図12(b)に示すように、リペアの際のレーザ光のスポット内に配線が確実に収まることになる。
通常、レーザ光のスポット径は約5μmである。これに対し、配線の幅は約6μmであるが、部分的に細くなっている部分は5μmより細いため、ここにレーザ光を照射すれば配線幅の全てにレーザ光が照射され、短時間で確実に配線を切断できる。特に、アライメントマークAMの材料として配線の材料より熱吸収性の高いものを用いることで、レーザ光の熱エネルギーを効率良く配線に伝え、確実な切断を行うことができる。
[第5の例]
図13は、本実施形態に係る表示装置に適用されるアライメントマークの他の例を説明する模式平面図である。図13では、カラーの表示装置に対応した画素部のレイアウトを示しており、R(赤)、G(緑)、B(青)の各色に対応した3つの画素部30が順にレイアウトされたものとなっている。
図13は、本実施形態に係る表示装置に適用されるアライメントマークの他の例を説明する模式平面図である。図13では、カラーの表示装置に対応した画素部のレイアウトを示しており、R(赤)、G(緑)、B(青)の各色に対応した3つの画素部30が順にレイアウトされたものとなっている。
本実施形態では、R(赤)、G(緑)、B(青)の各色に対応した3つの画素部30において、各色ごとアライメントマークの形状が異なるよう設けられている。すなわち、画素部30においては、スイッチング素子である駆動トランジスタ31と導通する配線の途中の位置に対応してアライメントマークAM1が設けられている。また、また、スイッチング素子である書き込みトランジスタ32と導通する配線の途中の位置に対応してアライメントマークAM2が設けられている。
このアライメントマークAM1、AM2の形状が、R(赤)、G(緑)、B(青)の各色に対応した画素部30ごとに異なっている。例えば、R(赤)に対応した画素部30では、矩形のアライメントマークAM1、AM2が設けられている。また、G(緑)に対応した画素部30では、丸型のアライメントマークAM1、AM2が設けられている。また、B(青)に対応した画素部30では、三角型のアライメントマークAM1、AM2が設けられている。各色ごとのアライメントマークAM1、AM2の形状は一例であり、上記に限定されるものではない。
このように、各色の画素部30ごと、アライメントマークAM1、AM2の形状が異なっていることで、リペアの際、アライメントマークAM1、AM2の画像を取り込み、画像認識して、どの色に対応した画素部30のリペアであるか確認することが可能となる。
また、上記のように、各色の画素部30ごとにアライメントマークAM1、AM2の形状を変える場合のほか、駆動トランジスタ31と書き込みトランジスタ32とでアライメントマークAM1、AM2の形状を変えるようにしてもよい。これによって、リペアの際に、アライメントマークAM1、AM2の画像を取り込んで画像認識することで、駆動トランジスタ31および書き込みトランジスタ32のいずれと導通する配線に対応したアライメントマークAM1、AM2であるかを確認することが可能となる。
また、上記のような各色の画素部30ごとにアライメントマークAM1、AM2の形状を変えることに加え、駆動トランジスタ31と書き込みトランジスタ32とでもアライメントマークAM1、AM2の形状を変えるようにしてもよい。つまり、色がR(赤)、G(緑)、B(青)の3色であり、トランジスタの種類が2種類である場合、合計6種類の形状を用いる。これにより、どの色に対応した画素部30であって、どの種類のトランジスタに対応したアライメントマークであるかを確認することが可能となる。
<5.適用例>
[電子機器]
次に、本実施形態に係る表示装置を用いた電子機器への適用例について説明する。
[電子機器]
次に、本実施形態に係る表示装置を用いた電子機器への適用例について説明する。
本実施形態に係る表示装置は、図14に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上2002に、発光領域、薄膜トランジスタ、受光素子等からなる画素をマトリックス状に集積形成した画素アレイ部2002aを設ける、この画素アレイ部(画素マトリックス部)2002aを囲むように接着剤2021を配し、ガラス等の対向基板2006を貼り付けて表示モジュールとする。この透明な対向基板2006には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部2002aへの信号等を入出力するためのコネクタとして例えばFPC(フレキシブルプリントサーキット)2023を設けてもよい。
以上説明した本実施形態に係る表示装置は、図15〜図19に示す様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置、ビデオカメラなど、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。以下に、本実施形態が適用される電子機器の一例について説明する。
図15は、本実施形態が適用されるテレビを示す斜視図である。本適用例に係るテレビは、フロントパネル102やフィルターガラス103等から構成される映像表示画面部101を含み、その映像表示画面部101として本実施形態に係る表示装置を用いることにより作成される。
図16は、本実施形態が適用されるデジタルカメラを示す斜視図であり、(A)は表側から見た斜視図、(B)は裏側から見た斜視図である。本適用例に係るデジタルカメラは、フラッシュ用の発光部111、表示部112、メニュースイッチ113、シャッターボタン114等を含み、その表示部112として本実施形態に係る表示装置を用いることにより作製される。
図17は、本実施形態が適用されるノート型パーソナルコンピュータを示す斜視図である。本適用例に係るノート型パーソナルコンピュータは、本体121に、文字等を入力するとき操作されるキーボード122、画像を表示する表示部123等を含み、その表示部123として本実施形態に係る表示装置を用いることにより作製される。
図18は、本実施形態が適用されるビデオカメラを示す斜視図である。本適用例に係るビデオカメラは、本体部131、前方を向いた側面に被写体撮影用のレンズ132、撮影時のスタート/ストップスイッチ133、表示部134等を含み、その表示部134として本実施形態に係る表示装置を用いることにより作製される。
図19は、本実施形態が適用される携帯端末装置、例えば携帯電話機を示す図であり、(A)は開いた状態での正面図、(B)はその側面図、(C)は閉じた状態での正面図、(D)は左側面図、(E)は右側面図、(F)は上面図、(G)は下面図である。本適用例に係る携帯電話機は、上側筐体141、下側筐体142、連結部(ここではヒンジ部)143、ディスプレイ144、サブディスプレイ145、ピクチャーライト146、カメラ147等を含み、そのディスプレイ144やサブディスプレイ145として本実施形態に係る表示装置を用いることにより作製される。
[表示撮像装置]
本実施形態に係る表示装置は、以下のような表示撮像装置に適用可能である。また、この表示撮像装置は、先に説明した各種電子機器に適用可能である。図20には、表示撮像装置の全体構成を表すものである。この表示撮像装置は、I/Oディスプレイパネル2000と、バックライト1500と、表示ドライブ回路1200と、受光ドライブ回路1300と、画像処理部1400と、アプリケーションプログラム実行部1100とを備えている。
本実施形態に係る表示装置は、以下のような表示撮像装置に適用可能である。また、この表示撮像装置は、先に説明した各種電子機器に適用可能である。図20には、表示撮像装置の全体構成を表すものである。この表示撮像装置は、I/Oディスプレイパネル2000と、バックライト1500と、表示ドライブ回路1200と、受光ドライブ回路1300と、画像処理部1400と、アプリケーションプログラム実行部1100とを備えている。
I/Oディスプレイパネル2000は、複数の画素が全面に渡ってマトリクス状に配置された表示素子(液晶表示素子等)からなり、線順次動作をしながら表示データに基づく所定の図形や文字などの画像を表示する機能(表示機能)を有すると共に、後述するようにこのI/Oディスプレイ2000に接触または近接する物体を撮像する機能(撮像機能)を有するものである。また、バックライト1500は、例えば複数の発光ダイオードが配置されてなるI/Oディスプレイパネル2000の光源であり、後述するようにI/Oディスプレイ2000の動作タイミングに同期した所定のタイミングで、高速にオン・オフ動作を行うようになっている。
表示ドライブ回路1200は、I/Oディスプレイパネル2000において表示データに基づく画像が表示されるように(表示動作を行うように)、このI/Oディスプレイパネル2000の駆動を行う(線順次動作の駆動を行う)回路である。
受光ドライブ回路1300は、I/Oディスプレイパネル2000において受光データが得られるように(物体を撮像するように)、このI/Oディスプレイパネル2000の駆動を行う(線順次動作の駆動を行う)回路である。なお、各画素での受光データは、例えばフレーム単位でフレームメモリ1300Aに蓄積され、撮像画像として画像処理部14へ出力されるようになっている。
画像処理部1400は、受光ドライブ回路1300から出力される撮像画像に基づいて所定の画像処理(演算処理)を行い、I/Oディスプレイ2000に接触または近接する物体に関する情報(位置座標データ、物体の形状や大きさに関するデータなど)を検出し、取得するものである。なお、この検知する処理の詳細については後述する。
アプリケーションプログラム実行部1100は、画像処理部1400による検知結果に基づいて所定のアプリケーションソフトに応じた処理を実行するものであり、例えば検知した物体の位置座標を表示データに含むようにし、I/Oディスプレイパネル2000上に表示させるものなどが挙げられる。なお、このアプリケーションプログラム実行部1100で生成される表示データは表示ドライブ回路1200へ供給されるようになっている。
次に、図21を参照してI/Oディスプレイパネル2000の詳細構成例について説明する。このI/Oディスプレイパネル2000は、表示エリア(センサエリア)2100と、表示用Hドライバ2200と、表示用Vドライバ2300と、センサ読み出し用Hドライバ2500と、センサ用Vドライバ2400とを有している。
表示エリア(センサエリア)2100は、有機電界発光素子からの光を変調して表示光を出射すると共にこのエリアに接触または近接する物体を撮像する領域であり、発光素子(表示素子)と後述する受光素子(撮像素子)とがそれぞれマトリクス状に配置されている。
表示用Hドライバ2200は、表示ドライブ回路1200から供給される表示駆動用の表示信号および制御クロックに基づいて、表示用Vドライバ2300と共に表示エリア2100内の各画素を駆動するものである。
センサ読み出し用Hドライバ2500は、センサ用Vドライバ2400と共にセンサエリア2100内の各画素の受光素子を線順次駆動し、受光信号を取得するものである。
次に、図22を参照して、表示エリア2100内の各画素とセンサ読み出し用Hドライバ2500との接続関係について説明する。この表示エリア2100では、赤(R)用の画素3100と、緑(G)用の画素3200と、青(B)用の画素3300とが並んで配置されている。
各画素の受光センサ3100c,3200c,3300cに接続されたコンデンサに蓄積された電荷は、それぞれのバッファアンプ3100f,3200f,3300fで増幅され、読み出しスイッチ3100g,3200g,3300gがオンになるタイミングで、信号出力用電極を介してセンサ読み出し用Hドライバ2500へ供給される。なお、各信号出力用電極には定電流源4100a,4100b,4100cがそれぞれ接続され、センサ読み出し用Hドライバ2500で感度良く受光量に対応した信号が検出されるようになっている。
1…表示装置、21…信号線、22…電源制御線、23…走査線、30…画素部、31…駆動トランジスタ、32…書き込みトランジスタ、33…蓄積容量、51…アノード電極
Claims (8)
- 複数の画素によって構成される表示部と、
前記表示部の各画素に設けられるスイッチング素子と、
前記表示部の各画素について前記スイッチング素子と導通する配線の途中の位置に対応して設けられるアライメントマークと
を有する表示装置。 - 前記アライメントマークの位置の配線の部分が他の部分に対して細く設けられている
請求項1記載の表示装置。 - 前記アライメントマークは、前記配線と異なる層であって前記配線の材料より熱吸収性の高い材料で設けられている
請求項1または2記載の表示装置。 - 前記アライメントマークは、前記配線と電気的に導通している
請求項1から3のうちいずれか1項に記載の表示装置。 - 前記画素が複数の色に対応しており、各色ごと前記アライメントマークの形状が異なるよう設けられている
請求項1から4のうちいずれか1項に記載の表示装置。 - 前記アライメントマークは、前記配線と一体に設けられている
請求項1または2記載の表示装置。 - 前記アライメントマークは、前記配線の内側に設けられた開口によって構成されている
請求項1記載の表示装置。 - 本体筐体に設けられる表示装置として、
複数の画素によって構成される表示部と、
前記表示部の各画素に設けられるスイッチング素子と、
前記表示部の各画素について前記スイッチング素子と導通する配線の途中の位置に対応して設けられるアライメントマークと
を有する電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323364A JP2010145772A (ja) | 2008-12-19 | 2008-12-19 | 表示装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008323364A JP2010145772A (ja) | 2008-12-19 | 2008-12-19 | 表示装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010145772A true JP2010145772A (ja) | 2010-07-01 |
Family
ID=42566269
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008323364A Pending JP2010145772A (ja) | 2008-12-19 | 2008-12-19 | 表示装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010145772A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012127780A1 (ja) * | 2011-03-24 | 2012-09-27 | パナソニック株式会社 | フレキシブル半導体装置及びその製造方法 |
WO2012127779A1 (ja) * | 2011-03-24 | 2012-09-27 | パナソニック株式会社 | フレキシブル半導体装置及びその製造方法 |
WO2014163118A1 (ja) * | 2013-04-05 | 2014-10-09 | 堺ディスプレイプロダクト株式会社 | アクティブマトリクス回路、アクティブマトリクス回路の製造方法、及び画像表示装置 |
WO2015071989A1 (ja) * | 2013-11-14 | 2015-05-21 | 堺ディスプレイプロダクト株式会社 | 回路基板及び表示装置 |
JP2020003777A (ja) * | 2018-06-22 | 2020-01-09 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 電子装置 |
WO2021161379A1 (ja) * | 2020-02-10 | 2021-08-19 | 堺ディスプレイプロダクト株式会社 | 表示パネルおよび表示装置の製造方法 |
CN114815425A (zh) * | 2022-05-07 | 2022-07-29 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
-
2008
- 2008-12-19 JP JP2008323364A patent/JP2010145772A/ja active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5842180B2 (ja) * | 2011-03-24 | 2016-01-13 | パナソニックIpマネジメント株式会社 | フレキシブル半導体装置及びその製造方法 |
WO2012127779A1 (ja) * | 2011-03-24 | 2012-09-27 | パナソニック株式会社 | フレキシブル半導体装置及びその製造方法 |
CN102812540A (zh) * | 2011-03-24 | 2012-12-05 | 松下电器产业株式会社 | 挠性半导体装置及其制造方法、使用该挠性半导体装置的图像显示装置及其制造方法 |
US8847229B2 (en) | 2011-03-24 | 2014-09-30 | Panasonic Corporation | Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device |
WO2012127780A1 (ja) * | 2011-03-24 | 2012-09-27 | パナソニック株式会社 | フレキシブル半導体装置及びその製造方法 |
US8993387B2 (en) | 2011-03-24 | 2015-03-31 | Panasonic Intellectual Property Management Co., Ltd. | Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device |
JP5906396B2 (ja) * | 2011-03-24 | 2016-04-20 | パナソニックIpマネジメント株式会社 | フレキシブル半導体装置及びその製造方法 |
WO2014163118A1 (ja) * | 2013-04-05 | 2014-10-09 | 堺ディスプレイプロダクト株式会社 | アクティブマトリクス回路、アクティブマトリクス回路の製造方法、及び画像表示装置 |
US9740068B2 (en) | 2013-04-05 | 2017-08-22 | Sakai Display Products Corporation | Active matrix circuit, method of manufacturing active matrix circuit and image display apparatus |
WO2015071989A1 (ja) * | 2013-11-14 | 2015-05-21 | 堺ディスプレイプロダクト株式会社 | 回路基板及び表示装置 |
US10031388B2 (en) | 2013-11-14 | 2018-07-24 | Sakai Display Products Corporation | Circuit board and display apparatus |
JP2020003777A (ja) * | 2018-06-22 | 2020-01-09 | 三星ディスプレイ株式會社Samsung Display Co.,Ltd. | 電子装置 |
JP7343288B2 (ja) | 2018-06-22 | 2023-09-12 | 三星ディスプレイ株式會社 | 電子装置 |
US11825725B2 (en) | 2018-06-22 | 2023-11-21 | Samsung Display Co., Ltd. | Display panel including vernier mark for aligning conductive adhesive member, electronic apparatus including the same, and method of manufacturing the electronic apparatus |
WO2021161379A1 (ja) * | 2020-02-10 | 2021-08-19 | 堺ディスプレイプロダクト株式会社 | 表示パネルおよび表示装置の製造方法 |
CN114815425A (zh) * | 2022-05-07 | 2022-07-29 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
CN114815425B (zh) * | 2022-05-07 | 2023-11-28 | Tcl华星光电技术有限公司 | 显示面板及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6111455B2 (ja) | 表示パネル、表示装置および電子機器 | |
JP5310372B2 (ja) | 表示装置、輝度劣化補正方法および電子機器 | |
JP4345743B2 (ja) | 電気光学装置 | |
US7507590B2 (en) | Method of manufacturing array substrate and method of manufacturing organic EL display device | |
JP2010145772A (ja) | 表示装置および電子機器 | |
JP2009064607A (ja) | 有機発光表示装置のリペア方法 | |
JP2006013444A (ja) | 薄膜トランジスタアレイ基板とこれを用いた表示装置およびその製造方法 | |
JP2003233330A (ja) | 電気光学装置及び電子機器 | |
JP6248310B2 (ja) | 表示パネルの製造方法 | |
JP2006309161A (ja) | 電気光学装置及び電子機器 | |
JP2007139967A (ja) | 電流駆動型装置及び表示装置 | |
KR100630982B1 (ko) | 표시 패널의 제조 방법 및 표시 패널 | |
KR20140126703A (ko) | El 표시 장치 및 그 제조 방법 | |
KR102568932B1 (ko) | 전계 발광 표시장치 | |
JP2003178871A (ja) | 有機エレクトロルミネッセンスディスプレイの製造方法及びその装置 | |
US20190288053A1 (en) | Flat panel display | |
JP4702395B2 (ja) | 表示装置および電子機器 | |
JP2010145875A (ja) | 液晶表示装置及びその製造方法 | |
JP2008203636A (ja) | アレイ基板の製造方法、表示装置の製造方法、アレイ基板及び表示装置 | |
JP2007047576A (ja) | アクティブマトリクス型表示装置とその画素部 | |
JP6750651B2 (ja) | 発光装置、および電子機器 | |
JP2009302273A (ja) | 半導体装置、半導体装置の製造方法および表示装置ならびに電子機器 | |
JP2010145712A (ja) | マトリックス型表示装置及びマトリックス型表示装置の検査方法 | |
JP6500443B2 (ja) | 半導体装置、半導体装置の製造方法、電気光学装置、及び電子機器 | |
JP2007052286A (ja) | 半導体素子、液晶表示装置およびそれらの修復方法 |