JP2010141164A - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP2010141164A JP2010141164A JP2008316629A JP2008316629A JP2010141164A JP 2010141164 A JP2010141164 A JP 2010141164A JP 2008316629 A JP2008316629 A JP 2008316629A JP 2008316629 A JP2008316629 A JP 2008316629A JP 2010141164 A JP2010141164 A JP 2010141164A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- barrier metal
- copper
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
【解決手段】平坦な一面側が銅のエッチング液でエッチングされない金属から成るバリアメタル層10bによって形成されている支持板10を用い、支持板10のバリアメタル層10b上に形成した表面が平坦な第1絶縁層12aに、バリアメタル層10bの表面が底面に露出するヴィア穴を形成した後、バリアメタル層10bを給電層とする電解銅めっきによってヴィア穴に銅を充填してヴィア16aを形成し、次いで、第1絶縁層12aの平坦な表面に隣接する配線パターン26aと永久レジスト層18によって絶縁された配線パターン26aをダマシン法によって形成した後、永久レジスト層18の表面及び配線パターン26aが露出した平坦面上に、所望数の配線パターンを絶縁層を介して積層し、支持板10及びバリアメタル層10bを剥離する。
【選択図】図2
Description
図11に示す多層配線基板の製造方法では、複数の配線パターンが多層に積層された積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成している。
先ず、図11(a)に示す様に、複数の配線パターンが多層に積層された積層基板100の一面側に開口する複数のヴィア穴102,102・・を形成する。このヴィア穴102,102・・の底面には、所定層に形成されたパッドが露出する。かかるヴィア穴102,102・・の各内壁面を含む積層基板100の一面側全面に、めっきシード層104を形成する。このシード層104上には、レジスト樹脂層106,106・・によってパターニングが施されている。
次いで、図11(b)に示す様に、めっきシード層104を給電層とする電解めっきを施して、ヴィア穴102,102・・の各内壁面を含む積層基板100の一面側全面にめっき金属を析出して、ヴィア穴102,102・・を充填し且つレジスト樹脂層106,106・・を覆うめっき金属層108を形成する。
その後、図11(c)に示す様に、めっき金属層108を研磨して、レジスト樹脂層106,106・・の表面を露出し、配線パターン110,110とヴィア112,112・・・を形成する。
更に、図11(d)に示す様に、レジスト樹脂層106,106・・を剥離した後、露出しためっきシード層104をエッチングして除去することによって、積層基板100の一面側にヴィア112,112・・に接続された配線パターン110,110・・が形成された多層配線基板を得ることができる。
しかし、図11に示す配線基板の製造方法では、積層基板100を形成した後、ダマシン法によってヴィア112,112・・及び配線パターン110,110・・を形成している。このため、積層基板100内に微細な配線パターン及びヴィアをダマシン法で形成できない。
そこで、本発明の課題は、複数の配線パターンを多層に積層した積層基板の一面側に、ヴィア及び配線パターンをダマシン法によって形成する従来の多層配線基板の製造方法の課題を解消し、複数の配線パターンを多層に積層する際に、ヴィアと配線パターンとをダマシン法で形成できる多層配線基板の製造方法を提供する。
すなわち、本発明は、複数の銅から成る配線パターンが絶縁層を介して多層に積層された多層配線基板を製造する際に、少なくとも平坦な一面側が銅のエッチング液でエッチングされない金属から成るバリアメタル層によって形成されている支持板を用い、前記支持板のバリアメタル層上に形成した表面が平坦な第1絶縁層に、前記バリアメタル層の表面が底面に露出するヴィア穴を形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記ヴィア穴に銅を充填してヴィアを形成し、次いで、前記第1絶縁層に、隣接する配線パターンと第1絶縁層又は永久レジスト層によって絶縁された複数の配線パターンをダマシン法によって形成した後、前記永久レジスト層又は第1絶縁層の表面及び配線パターンが露出した平坦面上に、所望数の配線パターンを絶縁層を介して積層し、前記支持板及びバリアメタル層を剥離することを特徴とする多層配線基板の製造方法にある。
また、第1絶縁層上の永久レジスト層の表面が露出した平坦面上に、第2絶縁層を介して配線パターンを積層する際に、前記平坦面に形成した第2絶縁層に、前記第1絶縁層を貫通するヴィアに接続されたパッドの表面が露出するヴィア穴を形成した後、給電層のバリアメタル層からヴィア及び前記パッドを経由して給電する電解銅めっきを施し、前記ヴィア穴に銅を充填してヴィアを形成した後、前記第2絶縁層に、隣接する配線パターンと永久レジスト層によって絶縁された複数の配線パターンをダマシン法で形成することによって、第1絶縁層上に積層された第2絶縁層上にダマシン法により配線パターンを形成できる。
更に、支持板として、両面側にバリアメタル層が形成されている支持板を用い、前記支持板の両面側の各々に、複数の銅から成る配線パターンを絶縁層を介して多層に積層することが好ましい。
この点、本発明では、支持板の平坦な一面側に形成した第1絶縁層の平坦な表面に、ダマシン法によって配線パターンを形成している。このため、第1絶縁層の表面に形成した配線パターンは、隣接する配線パターンと確実に絶縁でき、得られた多層配線基板の信頼性を向上できる。
また、従来のダマシン法によって多層配線基板を製造する際には、ヴィア穴及び配線パターンを形成する配線パターン用凹溝を電解銅めっきによって銅で充填して成る銅層を研磨する。
ところで、通常、ヴィア穴は配線パターン用凹溝よりも深いため、ヴィア穴に銅を充填できる電解銅めっき時間は、配線パターン用凹溝に銅を充填できる電解銅めっき時間よりも長くなる。このため、配線パターン用凹溝上には、必要以上に厚い銅層が形成される。
この様に、必要以上に厚く形成された銅層を研磨して、配線パターンの表面を露出することは、研磨時間を長くして、多層配線基板の製造コストを高くする。
この点、本発明では、第1絶縁層に形成したヴィア穴を電解銅めっきによって銅で充填した後、第1絶縁層の表面にダマシン法によって配線パターンを形成する。このため、第1絶縁層の表面に形成した配線パターン用凹溝のみに、電解銅めっきによって充分な銅を充填できればよく、必要以上に厚い銅層を形成することは要しない。
従って、銅層の研磨時間を短縮でき、多層配線基板の製造コストの低減を図ることができる。
かかる支持板10の両面側には、絶縁樹脂から成る第1絶縁層12a,12aが形成されている。この第1絶縁層12a,12aの表面は、支持板10の平坦面に倣って平坦面に形成されている。かかる第1絶縁層12aは、エポキシ樹脂やポリイミド樹脂等の樹脂を塗布、或いはこれらの樹脂から成るフィルムを貼着することによって形成できる。
更に、第1絶縁層12a,12aの各々には、支持板10のバリアメタル層10bの表面が底面に露出するヴィア穴14,14・・が形成されている。かかるヴィア穴14,14・・は、レーザ等によって容易に形成できる。
かかるヴィア穴14,14・・の各々には、図1(b)に示す様に、バリアメタル層10b,10bを給電層とする電解銅めっきによって、銅を充填してヴィア16aを形成する。この電解銅めっきは、ヴィア16aの端面が第1絶縁層12aの表面と略一致したとき停止する。
先ず、図1(c)に示す様に、ヴィア16a,16a・・の端面を含む第1絶縁層12a,12aの表面に、形成するパッド及び配線パターンに倣った凹溝22,22・・を永久レジスト層18,18・・によって形成するパターンニングを施す。このパターニングは、ヴィア16a,16a・・の端面を含む第1絶縁層12a,12aの全表面を覆う感光性レジトから成るレジスト層を形成した後、レジスト層を所望のパターンにパターンニングすることによって行うことができる。パターニング後に残存するレジスト層は永久レジスト層18である。
かかる永久レジスト層18,18・・を含むパターンニング面の各々には、図1(d)に示す様に、めっきシード層としての薄金属層20を形成する。薄金属層20,20は、無電解銅めっき或いはスパッタ等によって形成できる。
その後、銅層24に研磨を施して、図2(b)に示す様に、永久レジスト層18,18・・を露出することよって、永久レジスト層18,18・・及び配線パターン26a,26a・・の各々は、第1絶縁層12a,12aの各平坦面に形成されているため、隣接する配線パターン26aとの間を永久レジスト層18によって確実に絶縁できる。また、ヴィア16aに接続するパッド26bと隣接する配線パターン26aとの間も、永久レジスト層18によって確実に絶縁できる。
尚、この研磨としては、機械的研磨、化学的機械的研磨(CMP)を採用できる。
かかる第2絶縁層12b,12bにも、図2(c)に示す様に、レーザ等によってパッド26b,26bが底面に露出するヴィア穴28,28・・を形成する。
更に、給電層のバリアメタル層10b,10bからヴィア16a及びパッド26bを経由して給電する電解銅めっきを施すことによって、図2(d)に示す様に、ヴィア穴28,28・・に銅を充填してヴィア16b,16b・・を形成する。この電解銅めっきは、ヴィア16aの端面が第1絶縁層12aの表面と略一致したとき停止する。形成されたヴィア16bは、ヴィア16aに接続されたパッド26bに立設されている。
この場合も、先ず、図3(a)に示す様に、ヴィア16b,16b・・の端面を含む第2絶縁層12b,12bの表面に、形成するパッド及び配線パターンに倣った凹溝22,22・・を永久レジスト層18,18・・によって形成するパターンニングを施す。
かかる永久レジスト層18,18・・を含むパターンニング面の各々には、図3(b)に示す様に、めっきシード層としての薄金属層29を形成する。
更に、給電層のバリアメタル層10b,10bからヴィア16a、パッド26b、ヴィア16b及び薄金属層29を経由して給電する電解銅めっきを施して、凹溝22,22・・を銅で充填しつつ、図2(a)に示すような、永久レジスト層18,18・・を覆う銅層24を形成した後、銅層24に研磨を施す。
かかる研磨によって、図3(c)に示す様に、永久レジスト層18,18・・を露出することによって、第2絶縁層12b,12b上に形成された永久レジスト層18,18・・及び配線パターン30a,30a・・の各々は、第2絶縁層12b,12bの各平坦面に形成されている。このため、隣接する配線パターン30aとの間を永久レジスト層18によって確実に絶縁できる。また、ヴィア16bに接続するパッド30bと隣接する配線パターン30aとの間も、永久レジスト層18によって確実に絶縁できる。
その後、図4(b)に示す様に、支持板10の本体部10aをエッチングによって除去し、二個の多層配線基板40,40に分離する。
更に、多層配線基板40,40の各々に付着しているバリアメタル層10bをエッチングによって除去することによって、図4(c)に示す多層配線基板40を得ることができる。
得られた多層配線基板40は、図4(c)に示す様に、支持板10のバリアメタル層10bに密着して形成された第1絶縁層12aのヴィア16a,16a・・の端面が露出した露出面は、多層配線基板40の他方の面よりも平坦面に形成でき、半導体素子50の搭載面とすることが好ましい。
また、多層配線基板40の他方の面である、第2絶縁層12bに形成したパッド30b,30b・・の各パッド面は、外部接続端子52の装着面とすることが好ましい。このパッド30b,30b・・は、ダマシン法によって形成しており、ファインなパッド30bを形成できる。このため、外部接続端子52の高密度化にも対応できる。
また、図1〜図4に示す製造方法では、第1絶縁層12a及び第2絶縁層12bの各々を貫通するヴィア16a,16bが積層されて形成されているが、図6(a)に示す様に、第1絶縁層12aのみを貫通するヴィア16a1を形成してもよい。このヴィア16a1は、他のヴィア16a,16aを形成すると同時に形成できる。
或いは、図6(b)に示す様に、第2絶縁層12bのみを貫通するヴィア16b1を形成できる。このヴィア16b1は、第1絶縁層12aを貫通するヴィア16aと配線パターン26aを介して電気的に接続されているものである。ヴィア16b1を形成するヴィア穴を電解銅めっきによって銅を充填する際に、給電層のバリアメタル層10b、ヴィア16a、配線パターン26aを介して、ヴィア穴の底面に露出するパッド26bに給電するためである。
第1絶縁層12a上にダマシン法によって形成した配線パターン26a及びパッド26bの表面は面一であり平坦面である。このため、かかる第1絶縁層12a上に形成した第2絶縁層12b上に形成するヴィア及び配線パターンは、公知のアディティブ法やセミアディティブ法によって形成しても、第1絶線層12a及び第2絶縁層の各層上に形成するヴィア及び配線パターンを公知のアディティブ法やセミアディティブ法によって形成した場合に比較して、平坦面に形成できるからである。
また、図1〜図7に示す製造方法では、第1絶縁層12a上に配線パターン26a,26a・・を形成していたが、図8に示す様に、第1絶縁層12aに配線パターン26a,26a・・を形成してもよい。
かかる凹溝54,54・・の内壁面を含む第1絶縁層12a,12aの全表面に、無電解銅めっき或いはスパッタ等によってめっきシード層としての薄金属層56を形成した後、バリアメタル層10b,10bを給電層とする電解銅めっきを、薄金属層56,56によって覆われた第1絶縁層12a,12aの全面に亘って施す。かかる電解銅めっきでは、給電層のバリアメタル層10b、10bの各々からヴィア16aを経由して第1絶縁層12a,12aの全面を覆う薄金属層56,56に給電し、図8(c)に示す様に、凹溝54,54・・を銅で充填しつつ、薄金属層56,56を覆う銅層58,58を形成する。
次いで、銅層58,58に研磨を施して、図8(d)に示す様に、第1絶縁層12a,12aの表面を露出することよって、配線パターン26a,26a・・の各々は、隣接する配線パターン26aとの間を第1絶縁層12aによって確実に絶縁できる。また、ヴィア16aと隣接する配線パターン26aとの間も、第1絶縁層12aによって確実に絶縁できる。
その後、図8(a)〜図8(d)に示す方法によって、或いは図2(c)〜図3(c)に示す方法によって、第1絶縁層12a,12a上に形成した第2絶縁層12b,12b上に配線パターン30a,30a・・を形成してもよい。
尚、この研磨としては、機械的研磨、化学的機械的研磨(CMP)を採用できる。
これに対し、例えば、図9(a)に示す如く、平坦な一面側を覆うバリアメタル層81上にパッド82,28が形成され、絶縁層80の表面とパッド82,82との間に段差が形成されている基板80を用いた場合、基板80の一面側に形成した絶縁層上にダマシン法によって配線パターンやパッド形成することは困難である。
つまり、図9(b)に示す様に、基板80の一面側に形成したパッド82,82を被覆する樹脂製の絶縁層84を絶縁層80の一面側に形成したとき、凹部86が形成される。パッド82,82上に形成される絶縁層84の厚さと、絶縁層80の表面上に形成される絶縁層84の厚さが異なり、絶縁層84の樹脂が硬化等する際に、絶縁層80の表面上に形成された絶縁層84の収縮が大きくなるためである。
この様に、凹部86が形成された絶縁層84に形成した、底面にバリアメタル層81の表面が露出するヴィア穴に、バリアメタル層81を給電層とする電解銅めっきによって銅を充填して、図9(c)に示す様に、ヴィア88,88・・を形成する。
更に、ヴィア88,88・・の表面を含む絶縁層84の表面に、図9(d)に示す様に、永久レジスト層90,90・・によってパターニングを施した後、永久レジスト層90,90・・の表面を含む絶縁層84の一面側全面にめっき用シード層92を形成する。
かかる銅層94に研磨を施して、図10(b)に示す様に、レジスト層90,90・・の表面を露出し、隣接する配線パターン等と絶縁されたパッド96,96・・を形成したとき、絶縁層84の凹部86内に形成されたレジスト層90a,90a・・の表面を露出することができない。
このため、凹部86内でレジスト層92a,92a・・によってパターニングされた配線パターン98a,98a・・は、隣接する配線パターンと絶縁されずショートすることになる。
この点、図1〜図8に示す配線基板では、平坦面にダマシン法によって配線パターンやパッド形成しているため、隣接する配線パターンとの間を永久レジスト層又は第1絶縁層によって確実に絶縁でき、且つヴィアに接続するパッドと隣接する配線パターンとの間も、永久レジスト層又は第1絶縁層によって確実に絶縁できる。
10a 本体部
10b バリアメタル層
12a 第1絶縁層
12b 第2絶縁層
14,28 ヴィア穴
16a,16b ヴィア
16a1,16b1 ヴィア
20,29,56 薄金属層
22,54 凹溝
24,58 銅層
26a,30a 配線パターン
26b,30b パッド
32 ソルダレスト層
40 多層配線基板
50 半導体素子
52 外部接続端子
Claims (4)
- 複数の銅から成る配線パターンが絶縁層を介して多層に積層された多層配線基板を製造する際に、
少なくとも平坦な一面側が銅のエッチング液でエッチングされない金属から成るバリアメタル層によって形成されている支持板を用い、前記支持板のバリアメタル層上に形成した表面が平坦な第1絶縁層に、前記バリアメタル層の表面が底面に露出するヴィア穴を形成した後、前記バリアメタル層を給電層とする電解銅めっきによって前記ヴィア穴に銅を充填してヴィアを形成し、
次いで、前記第1絶縁層に、隣接する配線パターンと第1絶縁層又は永久レジスト層によって絶縁された複数の配線パターンをダマシン法によって形成した後、
前記永久レジスト層又は第1絶縁層の表面及び配線パターンが露出した平坦面上に、所望数の配線パターンを絶縁層を介して積層し、前記支持板及びバリアメタル層を剥離することを特徴とする多層配線基板の製造方法。 - 第1絶縁層に配線パターンを形成する際に、ヴィアの表面を含む第1絶縁層の全面を覆う永久レジスト層に、前記ヴィアの表面及び配線パターンを形成する部分が凹溝の底面に露出するようにパターニングを施し、
次いで、給電層のバリアメタル層から前記ヴィアを経由して前記パターニングを施したパターニング面の全面を覆う薄金属層に給電する電解銅めっきを施して、前記凹溝を銅で充填しつつ、残存する永久レジスト層を覆う銅層を形成した後、
前記銅層に研磨を施して形成した平坦面に、残存する永久レジスト層の表面を露出する請求項1記載の多層配線基板の製造方法。 - 第1絶縁層上の永久レジスト層の表面が露出した平坦面上に、第2絶縁層を介して配線パターンを積層する際に、
前記平坦面に形成した第2絶縁層に、前記第1絶縁層を貫通するヴィアに接続されたパッドの表面が露出するヴィア穴を形成した後、給電層のバリアメタル層からヴィア及び前記パッドを経由して給電する電解銅めっきを施し、前記ヴィア穴に銅を充填してヴィアを形成した後、
前記第2絶縁層に、隣接する配線パターンと永久レジスト層によって絶縁された複数の配線パターンをダマシン法によって形成する請求項1又は請求項2記載の多層配線基板の製造方法。 - 支持板として、両面側にバリアメタル層が形成されている支持板を用い、前記支持板の両面側の各々に、複数の銅から成る配線パターンを絶縁層を介して多層に積層する請求項1〜3のいずれか一項記載の多層配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316629A JP5188947B2 (ja) | 2008-12-12 | 2008-12-12 | 多層配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316629A JP5188947B2 (ja) | 2008-12-12 | 2008-12-12 | 多層配線基板の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010141164A true JP2010141164A (ja) | 2010-06-24 |
JP2010141164A5 JP2010141164A5 (ja) | 2011-12-15 |
JP5188947B2 JP5188947B2 (ja) | 2013-04-24 |
Family
ID=42351028
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316629A Active JP5188947B2 (ja) | 2008-12-12 | 2008-12-12 | 多層配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5188947B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103826390A (zh) * | 2014-02-24 | 2014-05-28 | 广州兴森快捷电路科技有限公司 | 厚铜印制线路板及其制作方法 |
KR101416042B1 (ko) | 2012-08-31 | 2014-07-08 | 주식회사 심텍 | 인쇄회로기판 및 이의 제조 방법 |
JP2017038055A (ja) * | 2015-08-14 | 2017-02-16 | 恆勁科技股分有限公司Phoenix Pioneer Technology Co.,Ltd. | パッケージ基板及びその製造方法 |
KR20210158287A (ko) * | 2020-06-23 | 2021-12-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 두꺼운 rdl과 얇은 rdl이 교대로 적층된 패키지 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238970A (ja) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | 多層プリント基板および多層プリント基板の製造方法 |
JP2002111174A (ja) * | 2000-09-27 | 2002-04-12 | Nitto Denko Corp | 配線回路基板の製造方法 |
JP2003031925A (ja) * | 2001-05-23 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | 同一平面回路フィーチャを有する構造およびその製法 |
JP2007266443A (ja) * | 2006-03-29 | 2007-10-11 | Shinko Electric Ind Co Ltd | 配線基板の製造方法、及び半導体装置の製造方法 |
JP2007300147A (ja) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP2007335539A (ja) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | 両面配線基板の製造方法 |
-
2008
- 2008-12-12 JP JP2008316629A patent/JP5188947B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238970A (ja) * | 1998-02-19 | 1999-08-31 | Mitsubishi Electric Corp | 多層プリント基板および多層プリント基板の製造方法 |
JP2002111174A (ja) * | 2000-09-27 | 2002-04-12 | Nitto Denko Corp | 配線回路基板の製造方法 |
JP2003031925A (ja) * | 2001-05-23 | 2003-01-31 | Internatl Business Mach Corp <Ibm> | 同一平面回路フィーチャを有する構造およびその製法 |
JP2007266443A (ja) * | 2006-03-29 | 2007-10-11 | Shinko Electric Ind Co Ltd | 配線基板の製造方法、及び半導体装置の製造方法 |
JP2007335539A (ja) * | 2006-06-13 | 2007-12-27 | Hitachi Cable Ltd | 両面配線基板の製造方法 |
JP2007300147A (ja) * | 2007-08-21 | 2007-11-15 | Shinko Electric Ind Co Ltd | 配線基板の製造方法及び電子部品実装構造体の製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101416042B1 (ko) | 2012-08-31 | 2014-07-08 | 주식회사 심텍 | 인쇄회로기판 및 이의 제조 방법 |
CN103826390A (zh) * | 2014-02-24 | 2014-05-28 | 广州兴森快捷电路科技有限公司 | 厚铜印制线路板及其制作方法 |
JP2017038055A (ja) * | 2015-08-14 | 2017-02-16 | 恆勁科技股分有限公司Phoenix Pioneer Technology Co.,Ltd. | パッケージ基板及びその製造方法 |
KR20210158287A (ko) * | 2020-06-23 | 2021-12-30 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 두꺼운 rdl과 얇은 rdl이 교대로 적층된 패키지 |
US11508665B2 (en) | 2020-06-23 | 2022-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Packages with thick RDLs and thin RDLs stacked alternatingly |
KR102470488B1 (ko) * | 2020-06-23 | 2022-11-23 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 두꺼운 rdl과 얇은 rdl이 교대로 적층된 패키지 |
Also Published As
Publication number | Publication date |
---|---|
JP5188947B2 (ja) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893016B2 (en) | Multilayer wiring board having wiring structure for mounting multiple electronic components and method for manufacturing the same | |
US7363706B2 (en) | Method of manufacturing a multilayer printed wiring board | |
JP2003031925A (ja) | 同一平面回路フィーチャを有する構造およびその製法 | |
JP2008283140A (ja) | 配線基板の製造方法及び配線基板 | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
JPH0779078A (ja) | 多層配線基板及びその製造方法 | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP2009260204A (ja) | プリント基板およびその製造方法 | |
JP5908003B2 (ja) | 印刷回路基板及び印刷回路基板の製造方法 | |
JP2006339186A (ja) | 配線基板およびその製造方法 | |
JP5188947B2 (ja) | 多層配線基板の製造方法 | |
JP2006041029A (ja) | 配線基板及びその製造方法ならびに電子装置 | |
JP2010141164A5 (ja) | ||
KR100726238B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JP2005191100A (ja) | 半導体基板及びその製造方法 | |
JP2000323841A (ja) | 多層回路基板とその製造方法 | |
JP2009289869A5 (ja) | ||
KR100945080B1 (ko) | 인쇄회로기판 제조방법 | |
JP2003264368A (ja) | 多層電気配線回路基板及びその製造方法 | |
JP2008124124A (ja) | コア基板の製造方法及び配線基板の製造方法 | |
TWI505759B (zh) | 印刷電路板及其製造方法 | |
JP2010262954A (ja) | 配線基板の製造方法 | |
JP4580752B2 (ja) | 半導体装置の製造方法 | |
KR100813441B1 (ko) | 회로 선폭 및 피치를 미세화한 다층 인쇄 회로 기판 제조방법 | |
JP2018037476A (ja) | 印刷配線板の製造方法および印刷配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111101 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130123 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5188947 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |