JP2010129514A

JP2010129514A - 半導体集積回路用ソケット

Info

Publication number: JP2010129514A
Application number: JP2008306293A
Authority: JP
Inventors: Toshiki Fukumoto; 利樹福元
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2008-12-01
Filing date: 2008-12-01
Publication date: 2010-06-10
Also published as: US20100072609A1

Abstract

【課題】半導体集積回路の解析が容易に行える半導体集積回路用ソケットを提供すること。
【解決手段】本発明にかかる半導体集積回路用ソケットは、パッケージ１を搭載する半導体集積回路用ソケットである。半導体集積回路用ソケットは、パッケージ１の表面及び裏面を覆い、パッケージ１の表面及び裏面のうち、いずれか一方の面上に窓穴３が設けられたソケット本体４を有する。そして、半導体集積回路用ソケットは、パッケージ１のパッケージボール１１に対応して設けられた下部ソケットピン８と、パッケージ１を裏返しにして搭載させた際のパッケージ１のパッケージボール１１に対応して設けられた上部ソケットピン７とを有する。また、対応する下部ソケットピン８と上部ソケットピン７とは、配線１２によって電気的に接続される。
【選択図】図１

Description

本発明は、半導体集積回路用ソケットに関する。

ベアチップやパッケージ化されたチップ等の半導体集積回路は、半導体集積回路用ソケットを用いて、電気的検査が行われる。半導体集積回路用ソケットについては、例えば特許文献１に開示されている。特許文献１に開示された半導体集積回路用ソケットは、実装される半導体集積回路を天地逆向きに装着するための空間が設けられたソケット本体を有する。そして、ソケット本体の内側上部に、ピン挿入孔が設けられている。このソケット本体内において、ピン挿入孔に半導体集積回路のピンを挿入することにより、半導体集積回路用ソケットに半導体集積回路を実装する。また、ソケット本体の上部中央には窓穴が設けられている。この窓穴を通して、チップ面に針を立てながら、ＩＣテスタにて動作状態を観測したり、電子ビームを利用した故障解析が可能となる。
特開昭６２−１１０２８２号公報

特許文献１に記載された半導体集積回路用ソケットには、ソケット本体の内側上部のみに半導体集積回路とコンタクトするピンがある。すなわち、ソケット本体の内側上部及び下部にピンがあるのではなく、いずれか一方にしかピンがない。このため、チップの表面及び裏面のうち一方の面しか解析できず、チップを裏返した場合には解析が行えなかった。また、半導体集積回路用ソケット側に外部モニタ用の端子がなかったため、オシロスコープ等で半導体集積回路のピン近傍の電気的特性観察ができなかった。

本発明にかかる半導体集積回路用ソケットは、半導体集積回路を搭載する半導体集積回路用ソケットであって、前記半導体集積回路の表面及び裏面を覆い、前記半導体集積回路の表面及び裏面のうち、いずれか一方の面上に窓穴が設けられたソケット本体と、前記半導体集積回路の外部端子に対応して設けられた第１端子と、前記半導体集積回路を裏返しにして搭載させた際の前記半導体集積回路の外部端子に対応して設けられた第２端子と、対応する前記第１端子と前記第２端子とを電気的に接続する配線とを有するものである。これにより、半導体集積回路用ソケットを替えることなく、半導体集積回路の表面及び裏面を解析できる。そして、半導体集積回路の解析が容易に行える。

本発明によれば、半導体集積回路の解析が容易に行える半導体集積回路用ソケットを提供することができる。

実施の形態．
本実施の形態にかかる半導体集積回路用ソケットについて説明する。半導体集積回路用ソケットとは、ベアチップやパッケージ化されたチップ等の半導体集積回路の電気的検査を行うために用いられる。チップとは、ＬＳＩ（Large Scale Integration）等のＩＣ（Integrated Circuit）のことである。以降、半導体集積回路用ソケットをＬＳＩソケットと称する。図１は、パッケージが搭載されたＬＳＩソケットの構成を示す断面図である。

ＬＳＩソケットは、搭載されるパッケージ１の表面及び裏面を覆い、パッケージ１の表面及び裏面のうち、いずれか一方の面上に窓穴３が設けられたソケット本体４を有する。具体的には、ソケット本体４は、枠状に形成され、パッケージ１を搭載するための中空を有する。また、本実施の形態では、窓穴３以外の部分において、ソケット本体４は、パッケージ１の全体を覆うように設けられる。すなわち、窓穴３部分のみにおいて、パッケージ１が露出する。

窓穴３は、ソケット本体４の内側から外側まで貫通する開口である。本実施の形態では、窓穴３は、ソケット本体４の上部中央に設けられる。すなわち、パッケージ１の表面上に、窓穴３が設けられる。より詳細には、パッケージ１内のチップ２の表面上に、窓穴３が設けられる。窓穴３によって、ＬＳＩソケット上側からチップ２表面に直接針立てを行ったり、電子ビームを観察することができる。また、窓穴３は、パッケージ１側から外側に向けて徐々に広くなる。すなわち、窓穴３は、ソケット本体４の内側から外側に向けて、開口が広くなっている。これにより、ソケット本体４の中空内のチップ２が観察しやすくなる。また、窓穴３は、チップ２の平面寸法以上の大きさとなっている。例えば、ソケット本体４内側の窓穴３の大きさは、チップ２の平面寸法と略同一となっている。

ソケット本体４には、パッケージ１の外部端子（パッケージボール１１）に対応して設けられた第１端子としての下部ソケットピン８が設けられる。具体的には、パッケージボール１１と同数の下部ソケットピン８が、それぞれのパッケージボール１１と対応する位置に設けられる。本実施の形態では、ソケット本体４の内側下部に、複数の下部ソケットピン８が配列される。図１においては、４つの下部ソケットピン８が配列される。複数の下部ソケットピン８は、ソケット本体４の内側下部に設けられた複数の下部ピン挿入穴６にそれぞれ挿入される。

また、ソケット本体４には、パッケージ１を裏返しにして搭載させた際のパッケージボール１１に対応して設けられた第２端子としての上部ソケットピン７が設けられる。すなわち、上部ソケットピン７は下部ソケットピン８と同数設けられる。そして、上部ソケットピン７は、下部ソケットピン８と上面視で略一致する位置に設けられる。具体的には、ソケット本体４の内側上部に、複数の上部ソケットピン７が配列される。図１においては、上部ソケットピン７が、窓穴３の両側に２つずつ、計４つ配列される。複数の上部ソケットピン７は、ソケット本体４の内側上部に設けられた複数の上部ピン挿入穴５にそれぞれ挿入される。

また、ソケット本体４の裏面には、テストボード用ソケットピン９が設けられる。テストボード用ソケットピン９は、半導体検査装置（ＩＣテスタ）に載せるテストボード基板に接続される。テストボード用ソケットピン９は、上部ソケットピン７及び下部ソケットピン８と同数設けられる。また、テストボード用ソケットピン９は、上部ソケットピン７及び下部ソケットピン８と上面視でほぼ一致する位置に設けられる。

ソケット本体４の外側には、外部モニタ用ピン１０が設けられる。外部モニタ用ピン１０は、他の測定器の接続部と接続される。外部モニタ用ピン１０は、上部ソケットピン７、下部ソケットピン８、及びテストボード用ソケットピン９と同数設けられる。図１においては、外部モニタ用ピン１０が対向する側面に２つずつ、計４つ設けられている。

また、対応する、上部ソケットピン７、下部ソケットピン８、テストボード用ソケットピン９、及び外部モニタ用ピン１０はソケット本体４の内部に設けられた配線１２によって電気的に接続されている。配線１２によって、上部ソケットピン７と下部ソケットピン８をパッケージボール１１の配置に合わせてつなげる。具体的には、同一のパッケージボール１１に接続される上部ソケットピン７と下部ソケットピン８とが配線１２によって電気的に接続される。本実施の形態では、上面視にて左右対称に位置する上部ソケットピン７と下部ソケットピン８が配線１２によって電気的に接続される。例えば、図１において、最も右側の上部ソケットピン７と最も左側の下部ソケットピン８が配線１２によって電気的に接続される。ＬＳＩソケットは、以上のように構成される。

ＬＳＩソケットには、上記のように、チップ２を有するパッケージ１が搭載される。パッケージ１としては、例えば、ＢＧＡ（Ball Grid Array）タイプのものを用いることができる。ＢＧＡとは、パッケージ１裏面に、格子状にパッケージボール１１が配置されたパッケージ１である。パッケージ１の上面は開封されている。すなわち、パッケージ１内のチップ２表面が露出している。

そして、パッケージボール１１をソケット本体４の内側下面に向けて載せる。これにより、パッケージボール１１は、下部ソケットピン８にそれぞれ接続される。そして、テストボード用ソケットピン９を、ＩＣテスタに載せるテストボード基板に接続する。これにより、テストボード基板を介して、パッケージ１とＩＣテスタとが電気的に接続される。そして、窓穴３を通して、チップ２表面に針を立てながら、ＩＣテスタにて動作状態を観測したり、電子ビームを利用した故障解析が可能となる。

ところで、近年、ＬＳＩメタル配線の多層化に伴い、チップ２上面からの解析は困難になり、チップ２裏面からの解析が一般的になっている。図１においては、チップ２表面から解析する場合について説明したが、本実施の形態にかかるＬＳＩソケットによればチップ２裏面からも解析することができる。図２は、パッケージ１を裏返しにして搭載させたＬＳＩソケットの構成を示す断面図である。なお、ＬＳＩソケットの構成は、図１に示されたＬＳＩソケットと同一である。

図２において、パッケージ１の下面（パッケージボール１１面）は開封されている。すなわち、パッケージ１内のチップ２裏面が露出している。そして、パッケージボール１１をソケット本体４の内側上面に向けて載せる。これにより、パッケージボール１１は、上部ソケットピン７にそれぞれ接続される。そして、テストボード用ソケットピン９を、ＩＣテスタに載せるテストボード基板に接続する。これにより、テストボード基板を介して、パッケージ１とＩＣテスタとが電気的に接続される。そして、窓穴３を通して、チップ２裏面に針を立てながら、ＩＣテスタにて動作状態を観測したり、電子ビームを利用した故障解析が可能となる。

このように、本実施の形態にかかるＬＳＩソケットは、パッケージボール１１に対応して設けられた下部ソケットピン８と、パッケージ１を裏返にして搭載させた際のパッケージボール１１に対応して設けられた上部ソケットピン７を有する。そして、対応する上部ソケットピン７及び下部ソケットピン８が配線１２によって電気的に接続されることにより、ＬＳＩソケットを交換することなく、チップ２の表面及び裏面の両面の解析ができる。すなわち、チップ２のそれぞれ面を解析するために、２種類のＬＳＩソケットを作成する必要はない。このため、チップ２等の半導体集積回路の解析が容易に行える。また、コストを抑えることができる。

図１、２において、テストボード基板を介してチップ２の電気的特性を解析したが、オシロスコープ等の他の測定器を直接接続して解析することもできる。図３は、他の測定器により解析している状態を示すＬＳＩソケットの断面図である。なお、ＬＳＩソケットの構成は、図１に示されたＬＳＩソケットと同一である。また、図１と同様、パッケージ１は、チップ２表面を窓穴３側に向けて搭載されている。

図３に示されるように、他の測定器の接続部１３と、外部モニタ用ピン１０を接続する。すなわち、上記のようにテストボード基板等を介することなく、他の測定器の接続部１３と外部モニタ用ピン１０を直接接続する。また、対応する上部ソケットピン７と下部ソケットピン８を接続する配線１２によって、外部モニタ用ピン１０も接続される。すなわち、外部モニタ用ピン１０は、それぞれ、対応する上部ソケットピン７と下部ソケットピン８に電気的に接続される。これにより、他の測定器とパッケージボール１１とが電気的に接続される。そして、他の測定器によって、パッケージボール１１ごとに電気的特性を解析することができる。また、上記のようにこれらを直接接続することにより、テストボード基板の影響を受けず、電気的特性を解析することができる。そして、電気的特性を正確に解析することができる。

このように、本実施の形態にかかるＬＳＩソケットによれば、パッケージボール１１近傍の電気特性観察が可能となる。また、図２に示されるようにパッケージ１を裏返しにして搭載させた場合も同様に電気的特性を解析することが可能である。このため、半導体集積回路の解析が容易に行える。

なお、本実施の形態では、パッケージ１としてＢＧＡタイプのものを用いたが、これに限られない。また、本実施の形態では、ＢＧＡのパッケージボール１１に合わせて、ソケット本体４の内側において上部及び下部にソケットピンを設けたが、これに限られない。ソケット本体４に搭載される半導体集積回路の外部端子の配置、及び半導体集積回路を裏返した場合の外部端子の配置に合わせて、ソケットピンを設ければよい。例えば、ソケット本体４の内側において側面にソケットピンを設けてもよい。

以上説明したように、本発明は、半導体デバイスに対して電気的検査を行う場合に有用である。また、上記の説明は、本発明の実施形態を説明するものであり、本発明は上記の実施の形態に限定されるものではない。また、上記の実施の形態を組み合わせることも可能である。そして、本発明の要旨の範囲内において、種々の変形、変更が可能である。

実施の形態にかかるパッケージが搭載されたＬＳＩソケットの構成を示す断面図である。実施の形態にかかるパッケージを裏返しにして搭載させたＬＳＩソケットの構成を示す断面図である。実施の形態にかかる他の測定器により解析している状態を示すＬＳＩソケットの断面図である。

符号の説明

１パッケージ、２チップ、３窓穴、４ソケット本体、５上部ピン挿入穴、
６下部ピン挿入穴、７上部ソケットピン、８下部ソケットピン、
９テストボード用ソケットピン、１０外部モニタ用ピン、１１パッケージボール、
１２配線、１３接続部

Claims

半導体集積回路を搭載する半導体集積回路用ソケットであって、
前記半導体集積回路の表面及び裏面を覆い、前記半導体集積回路の表面及び裏面のうち、いずれか一方の面上に窓穴が設けられたソケット本体と、
前記半導体集積回路の外部端子に対応して設けられた第１端子と、
前記半導体集積回路を裏返しにして搭載させた際の前記半導体集積回路の外部端子に対応して設けられた第２端子と、
対応する前記第１端子と前記第２端子とを電気的に接続する配線とを有する半導体集積回路用ソケット。
前記ソケット本体の外側に設けられ、測定器と接続される外部モニタ用端子をさらに有し、
前記配線は、前記外部モニタ用端子を対応する前記第１端子と前記第２端子に電気的に接続する請求項１に記載の半導体集積回路用ソケット。
前記窓穴は、前記半導体集積回路側から外側に向けて徐々に広くなる請求項１又は２に記載の半導体集積回路用ソケット。