JP2010129514A - 半導体集積回路用ソケット - Google Patents
半導体集積回路用ソケット Download PDFInfo
- Publication number
- JP2010129514A JP2010129514A JP2008306293A JP2008306293A JP2010129514A JP 2010129514 A JP2010129514 A JP 2010129514A JP 2008306293 A JP2008306293 A JP 2008306293A JP 2008306293 A JP2008306293 A JP 2008306293A JP 2010129514 A JP2010129514 A JP 2010129514A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- integrated circuit
- semiconductor integrated
- package
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0483—Sockets for un-leaded IC's having matrix type contact fields, e.g. BGA or PGA devices; Sockets for unpackaged, naked chips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/305—Contactless testing using electron beams
- G01R31/307—Contactless testing using electron beams of integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Connecting Device With Holders (AREA)
Abstract
【課題】半導体集積回路の解析が容易に行える半導体集積回路用ソケットを提供すること。
【解決手段】本発明にかかる半導体集積回路用ソケットは、パッケージ1を搭載する半導体集積回路用ソケットである。半導体集積回路用ソケットは、パッケージ1の表面及び裏面を覆い、パッケージ1の表面及び裏面のうち、いずれか一方の面上に窓穴3が設けられたソケット本体4を有する。そして、半導体集積回路用ソケットは、パッケージ1のパッケージボール11に対応して設けられた下部ソケットピン8と、パッケージ1を裏返しにして搭載させた際のパッケージ1のパッケージボール11に対応して設けられた上部ソケットピン7とを有する。また、対応する下部ソケットピン8と上部ソケットピン7とは、配線12によって電気的に接続される。
【選択図】図1
【解決手段】本発明にかかる半導体集積回路用ソケットは、パッケージ1を搭載する半導体集積回路用ソケットである。半導体集積回路用ソケットは、パッケージ1の表面及び裏面を覆い、パッケージ1の表面及び裏面のうち、いずれか一方の面上に窓穴3が設けられたソケット本体4を有する。そして、半導体集積回路用ソケットは、パッケージ1のパッケージボール11に対応して設けられた下部ソケットピン8と、パッケージ1を裏返しにして搭載させた際のパッケージ1のパッケージボール11に対応して設けられた上部ソケットピン7とを有する。また、対応する下部ソケットピン8と上部ソケットピン7とは、配線12によって電気的に接続される。
【選択図】図1
Description
本発明は、半導体集積回路用ソケットに関する。
ベアチップやパッケージ化されたチップ等の半導体集積回路は、半導体集積回路用ソケットを用いて、電気的検査が行われる。半導体集積回路用ソケットについては、例えば特許文献1に開示されている。特許文献1に開示された半導体集積回路用ソケットは、実装される半導体集積回路を天地逆向きに装着するための空間が設けられたソケット本体を有する。そして、ソケット本体の内側上部に、ピン挿入孔が設けられている。このソケット本体内において、ピン挿入孔に半導体集積回路のピンを挿入することにより、半導体集積回路用ソケットに半導体集積回路を実装する。また、ソケット本体の上部中央には窓穴が設けられている。この窓穴を通して、チップ面に針を立てながら、ICテスタにて動作状態を観測したり、電子ビームを利用した故障解析が可能となる。
特開昭62−110282号公報
特許文献1に記載された半導体集積回路用ソケットには、ソケット本体の内側上部のみに半導体集積回路とコンタクトするピンがある。すなわち、ソケット本体の内側上部及び下部にピンがあるのではなく、いずれか一方にしかピンがない。このため、チップの表面及び裏面のうち一方の面しか解析できず、チップを裏返した場合には解析が行えなかった。また、半導体集積回路用ソケット側に外部モニタ用の端子がなかったため、オシロスコープ等で半導体集積回路のピン近傍の電気的特性観察ができなかった。
本発明にかかる半導体集積回路用ソケットは、半導体集積回路を搭載する半導体集積回路用ソケットであって、前記半導体集積回路の表面及び裏面を覆い、前記半導体集積回路の表面及び裏面のうち、いずれか一方の面上に窓穴が設けられたソケット本体と、前記半導体集積回路の外部端子に対応して設けられた第1端子と、前記半導体集積回路を裏返しにして搭載させた際の前記半導体集積回路の外部端子に対応して設けられた第2端子と、対応する前記第1端子と前記第2端子とを電気的に接続する配線とを有するものである。これにより、半導体集積回路用ソケットを替えることなく、半導体集積回路の表面及び裏面を解析できる。そして、半導体集積回路の解析が容易に行える。
本発明によれば、半導体集積回路の解析が容易に行える半導体集積回路用ソケットを提供することができる。
実施の形態.
本実施の形態にかかる半導体集積回路用ソケットについて説明する。半導体集積回路用ソケットとは、ベアチップやパッケージ化されたチップ等の半導体集積回路の電気的検査を行うために用いられる。チップとは、LSI(Large Scale Integration)等のIC(Integrated Circuit)のことである。以降、半導体集積回路用ソケットをLSIソケットと称する。図1は、パッケージが搭載されたLSIソケットの構成を示す断面図である。
本実施の形態にかかる半導体集積回路用ソケットについて説明する。半導体集積回路用ソケットとは、ベアチップやパッケージ化されたチップ等の半導体集積回路の電気的検査を行うために用いられる。チップとは、LSI(Large Scale Integration)等のIC(Integrated Circuit)のことである。以降、半導体集積回路用ソケットをLSIソケットと称する。図1は、パッケージが搭載されたLSIソケットの構成を示す断面図である。
LSIソケットは、搭載されるパッケージ1の表面及び裏面を覆い、パッケージ1の表面及び裏面のうち、いずれか一方の面上に窓穴3が設けられたソケット本体4を有する。具体的には、ソケット本体4は、枠状に形成され、パッケージ1を搭載するための中空を有する。また、本実施の形態では、窓穴3以外の部分において、ソケット本体4は、パッケージ1の全体を覆うように設けられる。すなわち、窓穴3部分のみにおいて、パッケージ1が露出する。
窓穴3は、ソケット本体4の内側から外側まで貫通する開口である。本実施の形態では、窓穴3は、ソケット本体4の上部中央に設けられる。すなわち、パッケージ1の表面上に、窓穴3が設けられる。より詳細には、パッケージ1内のチップ2の表面上に、窓穴3が設けられる。窓穴3によって、LSIソケット上側からチップ2表面に直接針立てを行ったり、電子ビームを観察することができる。また、窓穴3は、パッケージ1側から外側に向けて徐々に広くなる。すなわち、窓穴3は、ソケット本体4の内側から外側に向けて、開口が広くなっている。これにより、ソケット本体4の中空内のチップ2が観察しやすくなる。また、窓穴3は、チップ2の平面寸法以上の大きさとなっている。例えば、ソケット本体4内側の窓穴3の大きさは、チップ2の平面寸法と略同一となっている。
ソケット本体4には、パッケージ1の外部端子(パッケージボール11)に対応して設けられた第1端子としての下部ソケットピン8が設けられる。具体的には、パッケージボール11と同数の下部ソケットピン8が、それぞれのパッケージボール11と対応する位置に設けられる。本実施の形態では、ソケット本体4の内側下部に、複数の下部ソケットピン8が配列される。図1においては、4つの下部ソケットピン8が配列される。複数の下部ソケットピン8は、ソケット本体4の内側下部に設けられた複数の下部ピン挿入穴6にそれぞれ挿入される。
また、ソケット本体4には、パッケージ1を裏返しにして搭載させた際のパッケージボール11に対応して設けられた第2端子としての上部ソケットピン7が設けられる。すなわち、上部ソケットピン7は下部ソケットピン8と同数設けられる。そして、上部ソケットピン7は、下部ソケットピン8と上面視で略一致する位置に設けられる。具体的には、ソケット本体4の内側上部に、複数の上部ソケットピン7が配列される。図1においては、上部ソケットピン7が、窓穴3の両側に2つずつ、計4つ配列される。複数の上部ソケットピン7は、ソケット本体4の内側上部に設けられた複数の上部ピン挿入穴5にそれぞれ挿入される。
また、ソケット本体4の裏面には、テストボード用ソケットピン9が設けられる。テストボード用ソケットピン9は、半導体検査装置(ICテスタ)に載せるテストボード基板に接続される。テストボード用ソケットピン9は、上部ソケットピン7及び下部ソケットピン8と同数設けられる。また、テストボード用ソケットピン9は、上部ソケットピン7及び下部ソケットピン8と上面視でほぼ一致する位置に設けられる。
ソケット本体4の外側には、外部モニタ用ピン10が設けられる。外部モニタ用ピン10は、他の測定器の接続部と接続される。外部モニタ用ピン10は、上部ソケットピン7、下部ソケットピン8、及びテストボード用ソケットピン9と同数設けられる。図1においては、外部モニタ用ピン10が対向する側面に2つずつ、計4つ設けられている。
また、対応する、上部ソケットピン7、下部ソケットピン8、テストボード用ソケットピン9、及び外部モニタ用ピン10はソケット本体4の内部に設けられた配線12によって電気的に接続されている。配線12によって、上部ソケットピン7と下部ソケットピン8をパッケージボール11の配置に合わせてつなげる。具体的には、同一のパッケージボール11に接続される上部ソケットピン7と下部ソケットピン8とが配線12によって電気的に接続される。本実施の形態では、上面視にて左右対称に位置する上部ソケットピン7と下部ソケットピン8が配線12によって電気的に接続される。例えば、図1において、最も右側の上部ソケットピン7と最も左側の下部ソケットピン8が配線12によって電気的に接続される。LSIソケットは、以上のように構成される。
LSIソケットには、上記のように、チップ2を有するパッケージ1が搭載される。パッケージ1としては、例えば、BGA(Ball Grid Array)タイプのものを用いることができる。BGAとは、パッケージ1裏面に、格子状にパッケージボール11が配置されたパッケージ1である。パッケージ1の上面は開封されている。すなわち、パッケージ1内のチップ2表面が露出している。
そして、パッケージボール11をソケット本体4の内側下面に向けて載せる。これにより、パッケージボール11は、下部ソケットピン8にそれぞれ接続される。そして、テストボード用ソケットピン9を、ICテスタに載せるテストボード基板に接続する。これにより、テストボード基板を介して、パッケージ1とICテスタとが電気的に接続される。そして、窓穴3を通して、チップ2表面に針を立てながら、ICテスタにて動作状態を観測したり、電子ビームを利用した故障解析が可能となる。
ところで、近年、LSIメタル配線の多層化に伴い、チップ2上面からの解析は困難になり、チップ2裏面からの解析が一般的になっている。図1においては、チップ2表面から解析する場合について説明したが、本実施の形態にかかるLSIソケットによればチップ2裏面からも解析することができる。図2は、パッケージ1を裏返しにして搭載させたLSIソケットの構成を示す断面図である。なお、LSIソケットの構成は、図1に示されたLSIソケットと同一である。
図2において、パッケージ1の下面(パッケージボール11面)は開封されている。すなわち、パッケージ1内のチップ2裏面が露出している。そして、パッケージボール11をソケット本体4の内側上面に向けて載せる。これにより、パッケージボール11は、上部ソケットピン7にそれぞれ接続される。そして、テストボード用ソケットピン9を、ICテスタに載せるテストボード基板に接続する。これにより、テストボード基板を介して、パッケージ1とICテスタとが電気的に接続される。そして、窓穴3を通して、チップ2裏面に針を立てながら、ICテスタにて動作状態を観測したり、電子ビームを利用した故障解析が可能となる。
このように、本実施の形態にかかるLSIソケットは、パッケージボール11に対応して設けられた下部ソケットピン8と、パッケージ1を裏返にして搭載させた際のパッケージボール11に対応して設けられた上部ソケットピン7を有する。そして、対応する上部ソケットピン7及び下部ソケットピン8が配線12によって電気的に接続されることにより、LSIソケットを交換することなく、チップ2の表面及び裏面の両面の解析ができる。すなわち、チップ2のそれぞれ面を解析するために、2種類のLSIソケットを作成する必要はない。このため、チップ2等の半導体集積回路の解析が容易に行える。また、コストを抑えることができる。
図1、2において、テストボード基板を介してチップ2の電気的特性を解析したが、オシロスコープ等の他の測定器を直接接続して解析することもできる。図3は、他の測定器により解析している状態を示すLSIソケットの断面図である。なお、LSIソケットの構成は、図1に示されたLSIソケットと同一である。また、図1と同様、パッケージ1は、チップ2表面を窓穴3側に向けて搭載されている。
図3に示されるように、他の測定器の接続部13と、外部モニタ用ピン10を接続する。すなわち、上記のようにテストボード基板等を介することなく、他の測定器の接続部13と外部モニタ用ピン10を直接接続する。また、対応する上部ソケットピン7と下部ソケットピン8を接続する配線12によって、外部モニタ用ピン10も接続される。すなわち、外部モニタ用ピン10は、それぞれ、対応する上部ソケットピン7と下部ソケットピン8に電気的に接続される。これにより、他の測定器とパッケージボール11とが電気的に接続される。そして、他の測定器によって、パッケージボール11ごとに電気的特性を解析することができる。また、上記のようにこれらを直接接続することにより、テストボード基板の影響を受けず、電気的特性を解析することができる。そして、電気的特性を正確に解析することができる。
このように、本実施の形態にかかるLSIソケットによれば、パッケージボール11近傍の電気特性観察が可能となる。また、図2に示されるようにパッケージ1を裏返しにして搭載させた場合も同様に電気的特性を解析することが可能である。このため、半導体集積回路の解析が容易に行える。
なお、本実施の形態では、パッケージ1としてBGAタイプのものを用いたが、これに限られない。また、本実施の形態では、BGAのパッケージボール11に合わせて、ソケット本体4の内側において上部及び下部にソケットピンを設けたが、これに限られない。ソケット本体4に搭載される半導体集積回路の外部端子の配置、及び半導体集積回路を裏返した場合の外部端子の配置に合わせて、ソケットピンを設ければよい。例えば、ソケット本体4の内側において側面にソケットピンを設けてもよい。
以上説明したように、本発明は、半導体デバイスに対して電気的検査を行う場合に有用である。また、上記の説明は、本発明の実施形態を説明するものであり、本発明は上記の実施の形態に限定されるものではない。また、上記の実施の形態を組み合わせることも可能である。そして、本発明の要旨の範囲内において、種々の変形、変更が可能である。
1 パッケージ、2 チップ、3 窓穴、4 ソケット本体、5 上部ピン挿入穴、
6 下部ピン挿入穴、7 上部ソケットピン、8 下部ソケットピン、
9 テストボード用ソケットピン、10 外部モニタ用ピン、11 パッケージボール、
12 配線、13 接続部
6 下部ピン挿入穴、7 上部ソケットピン、8 下部ソケットピン、
9 テストボード用ソケットピン、10 外部モニタ用ピン、11 パッケージボール、
12 配線、13 接続部
Claims (3)
- 半導体集積回路を搭載する半導体集積回路用ソケットであって、
前記半導体集積回路の表面及び裏面を覆い、前記半導体集積回路の表面及び裏面のうち、いずれか一方の面上に窓穴が設けられたソケット本体と、
前記半導体集積回路の外部端子に対応して設けられた第1端子と、
前記半導体集積回路を裏返しにして搭載させた際の前記半導体集積回路の外部端子に対応して設けられた第2端子と、
対応する前記第1端子と前記第2端子とを電気的に接続する配線とを有する半導体集積回路用ソケット。 - 前記ソケット本体の外側に設けられ、測定器と接続される外部モニタ用端子をさらに有し、
前記配線は、前記外部モニタ用端子を対応する前記第1端子と前記第2端子に電気的に接続する請求項1に記載の半導体集積回路用ソケット。 - 前記窓穴は、前記半導体集積回路側から外側に向けて徐々に広くなる請求項1又は2に記載の半導体集積回路用ソケット。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306293A JP2010129514A (ja) | 2008-12-01 | 2008-12-01 | 半導体集積回路用ソケット |
US12/591,595 US20100072609A1 (en) | 2008-01-12 | 2009-11-24 | Socket for semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008306293A JP2010129514A (ja) | 2008-12-01 | 2008-12-01 | 半導体集積回路用ソケット |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010129514A true JP2010129514A (ja) | 2010-06-10 |
Family
ID=42036795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008306293A Pending JP2010129514A (ja) | 2008-01-12 | 2008-12-01 | 半導体集積回路用ソケット |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100072609A1 (ja) |
JP (1) | JP2010129514A (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1172534A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | テスト端子付き半導体装置およびicソケット |
JP2001116795A (ja) * | 1999-10-18 | 2001-04-27 | Mitsubishi Electric Corp | テスト用ソケット、およびテスト用ソケットに用いる接続シート |
US6914445B2 (en) * | 2002-09-06 | 2005-07-05 | Wei-Fang Fan | Modular socket for testing an integrated circuit |
DE102004007696B4 (de) * | 2004-02-16 | 2009-01-02 | Infineon Technologies Ag | Testvorrichtung zum Prüfen eines Halbleiterbauteils mit Kontaktflächen auf seiner Oberseite und seiner Unterseite und Verfahren zum Prüfen des Halbleiterbauteils |
US7385408B1 (en) * | 2005-07-12 | 2008-06-10 | Amkor Technology, Inc. | Apparatus and method for testing integrated circuit devices having contacts on multiple surfaces |
US7262615B2 (en) * | 2005-10-31 | 2007-08-28 | Freescale Semiconductor, Inc. | Method and apparatus for testing a semiconductor structure having top-side and bottom-side connections |
JP4767147B2 (ja) * | 2005-11-16 | 2011-09-07 | パナソニック株式会社 | 検査装置および検査方法 |
US20070126445A1 (en) * | 2005-11-30 | 2007-06-07 | Micron Technology, Inc. | Integrated circuit package testing devices and methods of making and using same |
JP2008070146A (ja) * | 2006-09-12 | 2008-03-27 | Yokowo Co Ltd | 検査用ソケット |
-
2008
- 2008-12-01 JP JP2008306293A patent/JP2010129514A/ja active Pending
-
2009
- 2009-11-24 US US12/591,595 patent/US20100072609A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20100072609A1 (en) | 2010-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5914541B2 (ja) | プローブカード | |
JP4911495B2 (ja) | 半導体集積回路用ソケット | |
US11029331B2 (en) | Universal test mechanism for semiconductor device | |
JP2008111722A (ja) | 熱放散機能を備えたicソケット | |
JP2008134170A (ja) | 電気的接続装置 | |
TWI519800B (zh) | 測試裝置 | |
KR101340842B1 (ko) | 반도체(ic)용 테스트 유닛 | |
JP2010129514A (ja) | 半導体集積回路用ソケット | |
JP2020017713A (ja) | 中間接続部材、および検査装置 | |
US20070126456A1 (en) | Test socket | |
JP2008235434A (ja) | 半導体パッケージ | |
KR102243839B1 (ko) | 중간 접속 부재, 및 검사 장치 | |
KR100609918B1 (ko) | 전자부품이 장착된 기판의 검사유닛 | |
JP2008268124A (ja) | テストヘッド | |
KR101273550B1 (ko) | 전기적 검사를 위한 공용 소켓 | |
JP2007078456A (ja) | Icソケット及びこれを用いたicテスタ | |
KR101853002B1 (ko) | 반도체 패키지 테스트 소켓 | |
KR100844486B1 (ko) | 반도체 칩 테스트 소켓 | |
JP2011180019A (ja) | 半導体測定装置および半導体測定装置用ピッチ変換治具 | |
JP2005241505A (ja) | 半導体テスト用ソケットおよび半導体テスト装置 | |
KR100816757B1 (ko) | 반도체 소자 패키지 실장용 인쇄 회로 기판 및 이를 이용한반도체 소자 패키지 검사 및 제조 방법 | |
JP3417382B2 (ja) | 半導体装置 | |
JP2009052910A (ja) | 半導体検査治具、これを備えた半導体検査装置及び半導体検査方法 | |
JP2006250901A (ja) | 半導体装置の検査方法および半導体装置の検査装置 | |
KR100868452B1 (ko) | 유니버셜 패키지 테스트 보드 어셈블리 |