JP2010103452A - Wiring board, package for housing semiconductor element and semiconductor device - Google Patents

Wiring board, package for housing semiconductor element and semiconductor device Download PDF

Info

Publication number
JP2010103452A
JP2010103452A JP2008326971A JP2008326971A JP2010103452A JP 2010103452 A JP2010103452 A JP 2010103452A JP 2008326971 A JP2008326971 A JP 2008326971A JP 2008326971 A JP2008326971 A JP 2008326971A JP 2010103452 A JP2010103452 A JP 2010103452A
Authority
JP
Japan
Prior art keywords
conductor
signal line
bias
wiring board
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008326971A
Other languages
Japanese (ja)
Inventor
Michinobu Iino
道信 飯野
Junko Yoshihara
純子 吉原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008326971A priority Critical patent/JP2010103452A/en
Publication of JP2010103452A publication Critical patent/JP2010103452A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Waveguides (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring board having excellent termination characteristics even in high frequency bands of ≥20 GHz, and enabling a mounted semiconductor element to normally operate. <P>SOLUTION: The wiring board 8 is equipped with: a dielectric substrate 1; a signal line conductor 2 arranged on one main surface of the dielectric substrate 1; grounding conductors 3 arranged with a space on both sides of the signal line conductor 2; a resistor 4 for connecting one end of the signal line conductor 2 to the grounding conductors 3; a bias terminal electrode 5 arranged so as to be insulated from the grounding conductors 3 on the one main surface of the dielectric substrate 1; a bias conductor 6 arranged on the other main surface of the dielectric substrate 1, and having one end connected to one end of the signal line conductor 2 and the other end connected to the bias terminal electrode 5 respectively via a through hole 6c; and a radio wave absorber 7 connected to the bias conductor 6 along a length direction. Electromagnetic coupling between the signal line conductor 2 and the bias conductor 6 is not strong, and even if electromagnetic coupling occurs, the radio wave absorber 7 attenuates to reduce reflection to the signal line conductor 2, which provides the wiring board with the excellent termination characteristics. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、終端抵抗により高周波信号を終端する機能を有する配線基板を用いた半導体素子収納用パッケージに関し、特に20ＧＨｚ以上の高周波帯域で使用される半導体素子収納用パッケージおよび半導体装置に関するものである。   The present invention relates to a package for housing a semiconductor element using a wiring board having a function of terminating a high frequency signal by a terminating resistor, and more particularly to a package for housing a semiconductor element and a semiconductor device used in a high frequency band of 20 GHz or more.

従来、高周波信号を用いる半導体素子を収納する半導体素子収納用パッケージには、高周波信号成分を含む終端用信号を電気エネルギーから熱エネルギーに変換し、終端用信号の反射によるノイズを抑制するために、終端抵抗を有する配線基板が搭載されたものがある。このような半導体素子収納用パッケージは、例えば、図10（ａ）に上面図で、図10（ｂ）に断面図で示すように、半導体素子112を搭載する搭載部109ａを有する金属製の基体109上に搭載部109ａを取り囲むような金属製の枠体110が接合されており、信号端子114がガラス等の封止材115により枠体110に設けられた固定孔110ａに固定されている。信号端子114は搭載部109ａに搭載された中継基板116に電気的に接続され、半導体素子112の搭載部109ａを間に設けて終端抵抗を有する配線基板108が搭載される。   Conventionally, in a package for housing a semiconductor element that contains a semiconductor element that uses a high-frequency signal, in order to convert a termination signal including a high-frequency signal component from electrical energy to thermal energy, and to suppress noise due to reflection of the termination signal, There is one on which a wiring board having a termination resistor is mounted. Such a package for housing a semiconductor element is, for example, a metal substrate having a mounting portion 109a on which a semiconductor element 112 is mounted, as shown in a top view in FIG. 10A and a cross-sectional view in FIG. A metal frame 110 surrounding the mounting portion 109a is joined on 109, and a signal terminal 114 is fixed to a fixing hole 110a provided in the frame 110 by a sealing material 115 such as glass. The signal terminal 114 is electrically connected to the relay substrate 116 mounted on the mounting portion 109a, and the wiring substrate 108 having a termination resistor is mounted with the mounting portion 109a of the semiconductor element 112 interposed therebetween.

そして、半導体素子112を搭載部109ａに搭載して、中継基板116と半導体素子112とをボンディングワイヤ117等により電気的に接続し、半導体素子112と配線基板108の信号線路導体102とを同様にボンディングワイヤ117により電気的に接続し、枠体110の上面に蓋体113を接合して封止することにより半導体装置となる。このときの配線基板108は、例えば、図11（ａ）に上面図で、図11（ｂ）に図11（ａ）のＡ−Ａ線における断面図で、また図11（ｃ）に下面図で示すように、誘電体基板101の上面に信号線路導体102とこれを取り囲むように同一面接地導体103が形成され、信号線路導体102の先端と同一面接地導体103との間に高抵抗部、すなわち終端抵抗104が設けられている。配線基板108の下面には接地導体103ａが形成されており、同一面接地導体103と接地導体103ａとは誘電体基板101の側面に形成された導体により接続されている（例えば、特許文献１を参照。）。   Then, the semiconductor element 112 is mounted on the mounting portion 109a, the relay substrate 116 and the semiconductor element 112 are electrically connected by the bonding wire 117 or the like, and the semiconductor element 112 and the signal line conductor 102 of the wiring board 108 are similarly connected. A semiconductor device is obtained by electrically connecting with bonding wires 117 and bonding and sealing lid 113 to the upper surface of frame 110. The wiring board 108 at this time is, for example, a top view in FIG. 11 (a), a cross-sectional view taken along line AA in FIG. 11 (a), and a bottom view in FIG. 11 (c). As shown, the signal line conductor 102 is formed on the upper surface of the dielectric substrate 101 so as to surround the signal line conductor 102, and the high resistance portion is formed between the tip of the signal line conductor 102 and the same plane ground conductor 103. That is, a termination resistor 104 is provided. A ground conductor 103a is formed on the lower surface of the wiring board 108, and the same-surface ground conductor 103 and the ground conductor 103a are connected by a conductor formed on the side surface of the dielectric substrate 101 (for example, see Patent Document 1). reference.).

近年、このような半導体装置の配線基板にバイアス端子電極を設けて半導体素子に配線基板の信号線路導体を介してバイアス電圧を供給することにより、半導体素子にバイアス専用の端子や導体を設けないことで半導体素子を小型化したり、バイアス供給用の回路基板を搭載しないことで半導体装置を小型化したりすることが行なわれるようになっている。配線基板に形成されるバイアス端子電極は、バイアス端子に接続して外部からバイアス電圧の供給を受けるのが容易となるように、信号線路導体および接地導体が形成された上面に形成される。
特開2002−319645号公報 In recent years, a bias terminal electrode is provided on a wiring board of such a semiconductor device, and a bias voltage is supplied to the semiconductor element via a signal line conductor of the wiring board, whereby a dedicated terminal or conductor for bias is not provided on the semiconductor element. Thus, it is possible to reduce the size of a semiconductor device or to reduce the size of a semiconductor device by not mounting a circuit board for supplying bias. The bias terminal electrode formed on the wiring board is formed on the upper surface on which the signal line conductor and the ground conductor are formed so that it is easy to connect to the bias terminal and receive supply of a bias voltage from the outside.
JP 2002-319645

しかしながら、信号線路導体102とバイアス端子電極とを接続するバイアス導体をそれらと同じ誘電体基板101の上面に形成すると、同一面にある接地導体103をバイアス導体が分断することとなり、信号線路導体102のインピーダンス整合が乱れて特性が劣化してしまうこととなる。そのため、誘電体基板101の下面に接地導体103ａがある従来の配線基板では、誘電体基板101を多層化して誘電体基板101の内部にバイアス導体を設けることとなる。   However, if the bias conductor connecting the signal line conductor 102 and the bias terminal electrode is formed on the same upper surface of the dielectric substrate 101, the bias conductor divides the ground conductor 103 on the same surface, and the signal line conductor 102 Therefore, the impedance matching is disturbed and the characteristics are deteriorated. Therefore, in the conventional wiring board having the ground conductor 103a on the lower surface of the dielectric substrate 101, the dielectric substrate 101 is multilayered and the bias conductor is provided inside the dielectric substrate 101.

誘電体基板101の内部にバイアス導体を設けると、信号線路導体102は同一面接地導体103だけでなく接地導体103ａとも電磁結合するものであるので、バイアス導体が信号線路導体102と上面視して重なる部分や、重ならなくても距離が近い部分においては、信号線路導体102とバイアス導体とが電磁結合してしまい、信号線路導体102に不要な反射等が発生して信号線路導体102のインピーダンスが変化することにより伝送特性が低下し、配線基板108の終端特性が不十分となり、半導体素子112を正常に動作させることができなくなるという問題点があった。   If a bias conductor is provided inside the dielectric substrate 101, the signal line conductor 102 is electromagnetically coupled not only to the same-surface ground conductor 103 but also to the ground conductor 103a. The signal line conductor 102 and the bias conductor are electromagnetically coupled in an overlapping part or a part where the distance is short even if they do not overlap, and unnecessary reflection or the like occurs in the signal line conductor 102, resulting in an impedance of the signal line conductor 102. As a result of the change, the transmission characteristics deteriorate, the termination characteristics of the wiring board 108 become insufficient, and the semiconductor element 112 cannot be operated normally.

本発明は上記問題点に鑑み完成されたものであり、その目的は、20ＧＨｚ以上の高周波帯においても良好な終端特性を有し、半導体素子を正常に動作させることができる配線基板、およびそれを用いた高周波用半導体素子収納用パッケージならびに半導体装置を提供することにある。   The present invention has been completed in view of the above problems, and its object is to provide a wiring board that has good termination characteristics even in a high frequency band of 20 GHz or more and can operate a semiconductor element normally. It is an object of the present invention to provide a high-frequency semiconductor element storage package and a semiconductor device that are used.

本発明の配線基板は、誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された接地導体と、前記信号線路導体の一端と前記接地導体とを接続する第１の抵抗体と、前記誘電体基板の一方主面上に前記接地導体と絶縁されて配置されたバイアス端子電極と、前記誘電体基板の他方主面上に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されたバイアス導体と、該バイアス導体に長さ方向に沿って接続された電波吸収体とを具備することを特徴とするものである。   The wiring board of the present invention includes a dielectric substrate, a signal line conductor disposed on one main surface of the dielectric substrate, a ground conductor disposed on both sides of the signal line conductor, and the signal A first resistor for connecting one end of a line conductor and the ground conductor; a bias terminal electrode disposed on one main surface of the dielectric substrate, insulated from the ground conductor; and the other of the dielectric substrate A bias conductor disposed on the main surface, one end connected to the one end of the signal line conductor and the other end connected to the bias terminal electrode through a through conductor, and the bias conductor along the length direction And a radio wave absorber connected to each other.

また、本発明の配線基板は、上記構成において、前記バイアス導体の前記電波吸収体に接続していない部分の長さが、前記信号線路導体により伝送する信号の波長の１／４未満であることを特徴とするものである。   In the wiring board of the present invention, the length of the portion of the bias conductor that is not connected to the radio wave absorber is less than ¼ of the wavelength of the signal transmitted by the signal line conductor in the above configuration. It is characterized by.

また、本発明の配線基板は、上記各構成において、前記電波吸収体は前記誘電体基板と前記バイアス導体との間に配置されていることを特徴とするものである。   The wiring board of the present invention is characterized in that, in each of the above configurations, the radio wave absorber is disposed between the dielectric substrate and the bias conductor.

本発明の半導体素子収納用パッケージは、上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された上記構成のいずれかの本発明の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とするものである。   The package for housing a semiconductor element according to the present invention includes a base having a mounting portion for mounting the wiring board and the semiconductor element on an upper surface, a frame surrounding the mounting portion bonded to the upper surface of the base, and mounted on the mounting portion. The wiring board according to the present invention having any one of the above-described structures, and a bias terminal electrically connected to the bias terminal electrode of the wiring board are provided.

また、本発明の半導体素子収納用パッケージは、上記構成において、前記基体が金属から成るとともに前記搭載部に凹部を有し、上記構成のいずれかの本発明の配線基板が、前記バイアス導体が前記凹部内で前記基体と電気的に絶縁されるように前記凹部をまたいで搭載されていることを特徴とするものである。   In the semiconductor element storage package of the present invention, in the above configuration, the base is made of metal and the mounting portion has a recess, and the wiring board of the present invention having the above configuration is configured such that the bias conductor is the It is mounted across the recess so as to be electrically insulated from the base in the recess.

また、本発明の半導体素子収納用パッケージは、上記構成において、前記基体が金属から成るとともに前記搭載部に上面から下面にかけて貫通する貫通孔を有し、上記構成のいずれかの本発明の配線基板が、前記バイアス導体が前記貫通孔内で前記基体と電気的に絶縁されて前記貫通孔を塞ぐように搭載されていることを特徴とするものである。   The package for housing a semiconductor element of the present invention has the above-described configuration, wherein the base is made of metal and has a through-hole penetrating from the upper surface to the lower surface in the mounting portion. However, the bias conductor is mounted so as to be electrically insulated from the base body in the through hole so as to close the through hole.

また、本発明の半導体素子収納用パッケージは、上記構成において、前記基体が金属から成るとともに、上記構成のいずれかの本発明の配線基板が、前記バイアス導体がスペーサを介して前記基体と電気的に絶縁されて前記搭載部に搭載されていることを特徴とするものである。   In the semiconductor element storage package of the present invention, in the above configuration, the base is made of metal, and the wiring board of the present invention having the above configuration is electrically connected to the base via the bias conductor via a spacer. It is insulated and is mounted on the mounting portion.

本発明の半導体装置は、上記構成の本発明の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とするものである。   The semiconductor device of the present invention includes a semiconductor element storage package of the present invention configured as described above, a semiconductor element mounted on the mounting portion and electrically connected to the signal line conductor and the ground conductor, and the frame body. And a lid joined to the upper surface.

本発明の配線基板によれば、誘電体基板と、誘電体基板の一方主面上に配置された信号線路導体と、信号線路導体の両側に間隔を設けて配置された接地導体と、信号線路導体の一端と接地導体とを接続する第１の抵抗体と、誘電体基板の一方主面上に接地導体と絶縁されて配置されたバイアス端子電極と、誘電体基板の他方主面上に配置された、一端が信号線路導体の前記一端に、および他端がバイアス端子電極にそれぞれ貫通導体を介して接続されたバイアス導体と、バイアス導体に接続された電波吸収体とを具備することから、バイアス導体は信号線路導体と信号線路導体が電磁結合する接地導体との間に位置していないので信号線路導体とバイアス導体との電磁結合が小さくなるとともに、電磁結合によりバイアス導体に発生した不要な電気信号は、バイアス導体に接続された電波吸収体に吸収されて熱エネルギーに変わり減衰するので、不要な電気信号が信号線路導体に反射することを減少させることができる。それによって、20ＧＨｚ以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができる配線基板となる。   According to the wiring board of the present invention, a dielectric substrate, a signal line conductor disposed on one main surface of the dielectric substrate, a ground conductor disposed on both sides of the signal line conductor, and a signal line A first resistor that connects one end of the conductor and the ground conductor, a bias terminal electrode disposed on one main surface of the dielectric substrate, insulated from the ground conductor, and disposed on the other main surface of the dielectric substrate Since the one end is connected to the one end of the signal line conductor, and the other end is connected to the bias terminal electrode via a through conductor, and a radio wave absorber connected to the bias conductor, Since the bias conductor is not located between the signal line conductor and the ground conductor to which the signal line conductor is electromagnetically coupled, the electromagnetic coupling between the signal line conductor and the bias conductor is reduced, and the bias conductor is not generated due to the electromagnetic coupling. Electrical signal, so is absorbed by the electromagnetic absorber is connected to the bias conductor to vary damping to thermal energy can be reduced that an unnecessary electric signal is reflected to the signal line conductor. As a result, the transmission characteristic is improved even for a high-frequency signal of 20 GHz or higher, and the wiring board can be obtained with good termination characteristics.

また、本発明の配線基板によれば、上記構成において、バイアス導体の電波吸収体に接続していない部分の長さが、信号線路導体により伝送する信号の波長の１／４未満であるときには、バイアス導体の電波吸収体に接続していない導体部が信号線路導体と容量結合したとしても、不要な電気信号はバイアス導体内で減衰するので、不要な信号が信号線路導体に反射することがない。それによって、より良好な終端特性を得ることができるようになる。   According to the wiring board of the present invention, in the above configuration, when the length of the portion of the bias conductor not connected to the radio wave absorber is less than ¼ of the wavelength of the signal transmitted by the signal line conductor, Even if the conductor portion of the bias conductor that is not connected to the radio wave absorber is capacitively coupled to the signal line conductor, unnecessary electric signals are attenuated in the bias conductor, so that unnecessary signals are not reflected on the signal line conductor. . As a result, better termination characteristics can be obtained.

また、本発明の配線基板によれば、上記各構成において、電波吸収体が誘電体基板とバイアス導体との間に配置されているときには、信号線路導体からの電磁波がバイアス導体に伝わる前に電波吸収体で吸収されてしまうために、バイアス導体に不要な電気信号が発生し難くなり、不要な電気信号が信号線路導体に反射することをより減少させることができる。   According to the wiring board of the present invention, in each of the above configurations, when the radio wave absorber is disposed between the dielectric substrate and the bias conductor, the electromagnetic wave from the signal line conductor is transmitted before the electromagnetic wave is transmitted to the bias conductor. Since it is absorbed by the absorber, an unnecessary electric signal is hardly generated in the bias conductor, and reflection of the unnecessary electric signal on the signal line conductor can be further reduced.

本発明の半導体素子収納用パッケージによれば、上面に配線基板および半導体素子を搭載する搭載部を有する基体と、基体の上面に接合された搭載部を取り囲む枠体と、搭載部に搭載された上記構成のいずれかの本発明の配線基板と、配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することから、半導体素子に配線基板の信号線路導体を介してバイアス電圧を供給することができるとともに、本発明の配線基板により良好な終端特性が得られるので、高周波においても半導体素子が安定に動作する半導体装置を提供することができる。   According to the package for housing a semiconductor element of the present invention, a base having a mounting portion for mounting the wiring board and the semiconductor element on the upper surface, a frame surrounding the mounting portion joined to the upper surface of the base, and mounted on the mounting portion Since the wiring board of the present invention having any one of the above structures and a bias terminal electrically connected to the bias terminal electrode of the wiring board are provided, the bias voltage is applied to the semiconductor element via the signal line conductor of the wiring board. In addition, since a good termination characteristic can be obtained by the wiring board of the present invention, it is possible to provide a semiconductor device in which a semiconductor element operates stably even at a high frequency.

また、本発明の半導体素子収納用パッケージによれば、上記構成において、基体が金属から成るとともに前記搭載部に凹部を有し、上記構成のいずれかの本発明の配線基板が、バイアス導体が凹部内で基体と電気的に絶縁されるように凹部をまたいで搭載されているときには、半導体素子を金属から成る基体に搭載することで半導体素子に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、配線基板の信号線路導体と接地導体として機能する金属から成る基体の上面（凹部の底面）との間に比誘電率の小さな空気層が形成されるので、信号線路導体は基体と電磁結合し難くなり、信号線路導体と同一面に形成された接地導体との電磁結合がほとんどとなる。それにより、信号線路導体と基体との間に位置するバイアス導体と信号線路導体との電磁結合も小さくなるので、配線基板を金属から成る基体に搭載することで信号線路導体に不要な反射が発生してインピーダンスが変化することが抑えられ、20ＧＨｚ以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができ、搭載する半導体素子を高周波でも正常に動作させることができるようになる。   Further, according to the package for housing a semiconductor element of the present invention, in the above configuration, the base is made of metal and the mounting portion has a recess, and the wiring board of any of the above configurations has the bias conductor in the recess. When the semiconductor element is mounted across the recess so as to be electrically insulated from the base body, the heat generated in the semiconductor element can be released well by mounting the semiconductor element on the base body made of metal. An air layer having a low relative dielectric constant can be formed between the signal line conductor of the wiring board and the upper surface (the bottom surface of the recess) made of a metal that functions as a ground conductor, while shielding external noise. Therefore, it becomes difficult for the signal line conductor to be electromagnetically coupled to the base body, and the electromagnetic coupling to the ground conductor formed on the same plane as the signal line conductor becomes almost. As a result, the electromagnetic coupling between the bias conductor and the signal line conductor located between the signal line conductor and the base is also reduced, and unnecessary reflection occurs in the signal line conductor by mounting the wiring board on the base made of metal. As a result, it is possible to suppress a change in impedance, improve a transmission characteristic even in a high-frequency signal of 20 GHz or higher, obtain a good termination characteristic, and operate a mounted semiconductor element normally even at a high frequency. .

また、本発明の半導体素子収納用パッケージによれば、上記構成において、基体が金属から成るとともに搭載部に上面から下面にかけて貫通する貫通孔を有し、上記構成のいずれかの本発明の配線基板は、バイアス導体が貫通孔内で基体と電気的に絶縁されて貫通孔を塞ぐように搭載されているときには、半導体素子を金属から成る基体に搭載することで半導体素子に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、配線基板の信号線路導体と接地導体として機能する金属から成る基体の上面とが対向しないので、信号線路導体と基体との電磁結合がほぼなくなり、信号線路導体と同一面に形成された接地導体との電磁結合だけとなる。それによって、信号線路導体と基体との間に位置するバイアス導体と信号線路導体との電磁結合も小さくなるので、配線基板を金属から成る基体に搭載することで信号線路導体に不要な反射が発生してインピーダンスが変化することが抑えられ、20ＧＨｚ以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができ、搭載する半導体素子をより高周波でも正常に動作させることができるようになる。   According to the package for housing a semiconductor element of the present invention, in the above configuration, the substrate is made of metal and the mounting portion has a through-hole penetrating from the upper surface to the lower surface. When the bias conductor is mounted in the through hole so as to be electrically insulated from the base so as to close the through hole, the semiconductor element is mounted on the base made of metal to improve the heat generated in the semiconductor element. In addition to being able to shield the noise from the outside, the signal line conductor of the wiring board and the upper surface of the base made of a metal that functions as a grounding conductor do not face each other. The electromagnetic coupling is almost eliminated, and only the electromagnetic coupling with the ground conductor formed on the same plane as the signal line conductor is provided. As a result, the electromagnetic coupling between the bias conductor and the signal line conductor located between the signal line conductor and the base is also reduced, and unnecessary reflection occurs in the signal line conductor by mounting the wiring board on the base made of metal. As a result, the impedance can be prevented from changing, the transmission characteristics can be improved even with a high frequency signal of 20 GHz or higher, and good termination characteristics can be obtained, and the mounted semiconductor element can be operated normally even at higher frequencies. Become.

また、本発明の半導体素子収納用パッケージによれば、上記構成において、基体が金属から成るとともに、上記構成のいずれかの本発明の配線基板が、バイアス導体がスペーサを介して基体と電気的に絶縁されて搭載部に搭載されているときには、半導体素子を金属から成る基体に搭載することで半導体素子に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、配線基板の信号線路導体と接地導体として機能する基体の上面との間に比誘電率の小さな空気層が形成されるので、信号線路導体は基体と電磁結合し難くなり、信号線路導体と同一面に形成された接地導体との電磁結合がほとんどとなる。それにより、信号線路導体と基体との間に位置するバイアス導体と信号線路導体との電磁結合も小さくなるので、配線基板を金属から成る基体に搭載することで信号線路導体に不要な反射が発生してインピーダンスが変化することが抑えられ、20ＧＨｚ以上の高周波信号においても伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子を高周波でも正常に動作させることができるようになる。   According to the package for housing a semiconductor element of the present invention, in the above configuration, the substrate is made of metal, and the wiring substrate of the present invention having any of the above configurations is electrically connected to the substrate via the spacer via the spacer. When the semiconductor device is insulated and mounted on the mounting part, the heat generated in the semiconductor element can be released well by mounting the semiconductor element on the base made of metal, and noise from the outside can be shielded. In addition, since an air layer with a small relative dielectric constant is formed between the signal line conductor of the wiring board and the upper surface of the base that functions as a grounding conductor, the signal line conductor is difficult to be electromagnetically coupled to the base. The electromagnetic coupling with the ground conductor formed on the same surface is almost all. As a result, the electromagnetic coupling between the bias conductor and the signal line conductor located between the signal line conductor and the base is also reduced, and unnecessary reflection occurs in the signal line conductor by mounting the wiring board on the base made of metal. As a result, it is possible to suppress a change in impedance, improve a transmission characteristic even in a high-frequency signal of 20 GHz or more and obtain a good termination characteristic, and to allow a mounted semiconductor element to operate normally even at a high frequency. Become.

本発明の半導体装置によれば、上記構成の本発明の半導体素子収納用パッケージと、搭載部に搭載されて信号線路導体および接地導体に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備することから、本発明の配線基板により良好な終端特性が得られるので高周波においても半導体素子が安定に動作する半導体装置となる。   According to the semiconductor device of the present invention, the semiconductor element storage package of the present invention configured as described above, the semiconductor element mounted on the mounting portion and electrically connected to the signal line conductor and the ground conductor, and the upper surface of the frame body Since the bonded lid is provided, good termination characteristics can be obtained by the wiring board of the present invention, so that the semiconductor device can operate stably even at high frequencies.

本発明の配線基板および半導体素子収納用パッケージならびに半導体装置について添付の図面を参照しつつ詳細に説明する。   A wiring board, a semiconductor element storage package, and a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

図１（ａ）は本発明の配線基板の実施の形態の一例を示す上面図であり、図１（ｂ）は図１（ａ）のＡ−Ａ線における断面図であり、図１（ｃ）は下面図である。図２（ａ）は本発明の配線基板の実施の形態の他の例を示す上面図であり、図２（ｂ）は図２（ａ）のＡ−Ａ線における断面図であり、図２（ｃ）は下面図である。図３〜図５は、図２と同様に、それぞれ（ａ）は本発明の半導体装置の実施の形態の一例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は下面図である。図１〜図５において、１は誘電体基板、２は信号線路導体、３は接地導体、４は抵抗体、５はバイアス端子電極、６はバイアス導体、６ｃは貫通導体、７は電波吸収体、８は配線基板である。   FIG. 1A is a top view showing an example of an embodiment of a wiring board according to the present invention, and FIG. 1B is a cross-sectional view taken along the line AA in FIG. ) Is a bottom view. 2A is a top view showing another example of the embodiment of the wiring board according to the present invention, and FIG. 2B is a cross-sectional view taken along the line AA in FIG. (C) is a bottom view. 3 to 5 are each a top view showing an example of an embodiment of the semiconductor device of the present invention, and FIG. 3B is a cross-sectional view taken along line AA of FIG. It is a figure and (c) is a bottom view. 1 to 5, 1 is a dielectric substrate, 2 is a signal line conductor, 3 is a ground conductor, 4 is a resistor, 5 is a bias terminal electrode, 6 is a bias conductor, 6c is a through conductor, and 7 is a radio wave absorber. , 8 is a wiring board.

本発明の配線基板８は、図１〜図５に示す例のように、誘電体基板１と、誘電体基板１の一方主面上に配置された信号線路導体２と、信号線路導体２の両側に間隔を設けて配置された接地導体３と、信号線路導体２の一端と接地導体３とを接続する抵抗体４と、誘電体基板１の一方主面上に接地導体３と絶縁されて配置されたバイアス端子電極５と、誘電体基板１の他方主面上に配置された、一端が信号線路導体２の一端に、および他端がバイアス端子電極５にそれぞれ貫通導体６ｃを介して接続されたバイアス導体６と、バイアス導体６に長さ方向に沿って接続された電波吸収体７とを具備することを特徴とするものである。このような構成としたことから、バイアス導体６は信号線路導体２と信号線路導体２が電磁結合する接地導体３との間に位置していないので信号線路導体２とバイアス導体６との電磁結合が小さくなるとともに、電磁結合によりバイアス導体６に発生した不要な電気信号は、バイアス導体６に接続された電波吸収体７に吸収されて熱エネルギーに変わり減衰するので、不要な電気信号が信号線路導体２に反射することを減少させることができる。それによって、20ＧＨｚ以上の高周波信号においても伝達特性が向上し良好な終端特性を得ることができる配線基板８となる。   The wiring board 8 of the present invention includes a dielectric substrate 1, a signal line conductor 2 disposed on one main surface of the dielectric substrate 1, and a signal line conductor 2, as in the examples shown in FIGS. The grounding conductor 3 disposed at intervals on both sides, the resistor 4 that connects one end of the signal line conductor 2 and the grounding conductor 3, and the grounding conductor 3 is insulated on one main surface of the dielectric substrate 1. The arranged bias terminal electrode 5 is connected to one end of the signal line conductor 2 and the other end is connected to the bias terminal electrode 5 via the through conductor 6c, which is arranged on the other main surface of the dielectric substrate 1. And a radio wave absorber 7 connected to the bias conductor 6 along the length direction. Since the bias conductor 6 is not positioned between the signal line conductor 2 and the ground conductor 3 to which the signal line conductor 2 is electromagnetically coupled, the electromagnetic coupling between the signal line conductor 2 and the bias conductor 6 is achieved. Since the unnecessary electric signal generated in the bias conductor 6 due to electromagnetic coupling is absorbed by the radio wave absorber 7 connected to the bias conductor 6 and attenuates instead of heat energy, the unnecessary electric signal is Reflection on the conductor 2 can be reduced. As a result, the transmission characteristics are improved even with a high-frequency signal of 20 GHz or higher, and the wiring board 8 can obtain good termination characteristics.

また、本発明の配線基板８は、上記構成において、バイアス導体６の電波吸収体に接続していない部分の長さ（図２にＬで示す。）が、信号線路導体２により伝送する信号の波長の１／４未満であることが好ましい。このような構成としたときには、バイアス導体６の電波吸収体に接続していない部分６ｂが信号線路導体２と容量結合したとしても不要な電気信号はバイアス導体６内で減衰するため、不要な電気信号が信号線路導体２に反射することがない。それによって、より良好な終端特性を得ることができるようになる。   In the wiring board 8 of the present invention, the length of the portion of the bias conductor 6 that is not connected to the radio wave absorber (indicated by L in FIG. 2) in the above configuration is the signal transmitted by the signal line conductor 2. It is preferably less than ¼ of the wavelength. In such a configuration, even if the portion 6 b of the bias conductor 6 that is not connected to the radio wave absorber is capacitively coupled to the signal line conductor 2, an unnecessary electric signal is attenuated in the bias conductor 6. The signal is not reflected on the signal line conductor 2. As a result, better termination characteristics can be obtained.

また、本発明の配線基板は、上記各構成において、図３および図４に示す例のように、電波吸収体７が誘電体基板１とバイアス導体６との間に配置されていることが好ましい。このような構成としたときには、信号線路導体２からの電磁波がバイアス導体６に伝わる前に電波吸収体７で吸収されてしまうために、バイアス導体６に不要な電気信号が発生し難くなり、不要な電気信号が信号線路導体２に反射することをより減少させることができる。   Further, in the wiring board of the present invention, in each of the above configurations, the radio wave absorber 7 is preferably disposed between the dielectric substrate 1 and the bias conductor 6 as in the examples shown in FIGS. 3 and 4. . In such a configuration, since the electromagnetic wave from the signal line conductor 2 is absorbed by the radio wave absorber 7 before being transmitted to the bias conductor 6, an unnecessary electrical signal is hardly generated in the bias conductor 6, and is unnecessary. It is possible to further reduce the reflection of a simple electrical signal on the signal line conductor 2.

配線基板８は、酸化アルミニウム（アルミナ：Ａｌ２Ｏ３）質焼結体，窒化アルミニウム（ＡｌＮ）質焼結体等のセラミックスから成る誘電体基板１上に信号線路導体２，接地導体３，バイアス導体６等が形成されたものである。 The wiring board 8 is composed of a signal line conductor 2, a ground conductor 3, a bias on a dielectric substrate 1 made of ceramics such as an aluminum oxide (alumina: Al 2 O 3 ) sintered body and an aluminum nitride (AlN) sintered body. A conductor 6 or the like is formed.

図１〜図５では配線基板８の信号線路導体２が平行に２本配置された例を示しているが、信号線路導体２の数は、使用される素子やモジュールに合わせることによって決まるものであるので、信号線路導体２の数が１本である場合や、２本より多い場合もある。   1 to 5 show an example in which two signal line conductors 2 of the wiring board 8 are arranged in parallel. However, the number of signal line conductors 2 is determined according to the elements and modules used. Therefore, the number of signal line conductors 2 may be one or more than two.

図１（ａ）、図２（ａ）に示す例では、配線基板８を上面から透視すると、バイアス導体６と信号線路導体２とが平行に重なっている。信号線路導体２とバイアス導体６との電磁結合をより小さくするためには、図３（ａ）に示す例のようにバイアス導体６の形状を変えて信号線路導体２からずらし、信号線路導体２との重なりを小さくするのが好ましい。また、図４（ａ）に示す例では、信号線路導体２を端部付近で屈曲させることで、信号線路導体２とバイアス導体６との重なりを小さくして電磁結合がより小さくなるようにしている。さらに、配線基板８の大きさ等による制限はあるが、図５（ａ）に示す例のように、信号線路導体２とバイアス導体６とが各々の接続部以外では重ならないようにすると電磁結合が最も小さくなるので最も好ましい。   In the example shown in FIGS. 1A and 2A, when the wiring board 8 is seen through from above, the bias conductor 6 and the signal line conductor 2 overlap in parallel. In order to make the electromagnetic coupling between the signal line conductor 2 and the bias conductor 6 smaller, the shape of the bias conductor 6 is changed and shifted from the signal line conductor 2 as in the example shown in FIG. Is preferably reduced. Further, in the example shown in FIG. 4A, the signal line conductor 2 is bent near the end so that the overlap between the signal line conductor 2 and the bias conductor 6 is reduced so that the electromagnetic coupling is further reduced. Yes. Further, although there is a limitation due to the size of the wiring board 8 and the like, if the signal line conductor 2 and the bias conductor 6 do not overlap except at their connection portions as in the example shown in FIG. Is most preferable because it is the smallest.

なお、バイアス導体６は、図１（ｃ）、図３（ｃ）、図４（ｃ）に示す例では、バイアス導体６の全てが電波吸収体７に接続しているが、図２（ｃ）、図５（ｃ）に示す例のように、その一部が電波吸収体７に接続していれば上記のような効果が得られる。なお、ここで電波吸収体７とバイアス導体６が接続しているというのは、電磁気的に接続していることを意味しており、必ずしも物理的に接触している必要はない。具体的には、電波吸収体７とバイアス導体６との間の距離が、信号線路導体２により伝送する波長以下で近接していれば電磁的に接続しているとみなすことができる。より好ましくは電波吸収体７とバイアス導体６との間の距離が、信号線路導体２に伝送する信号の波長の１／４以下であれば、バイアス導体６に発生した不要な電気信号は電波吸収体７に良好に吸収される。なお、電波吸収体７がバイアス導体６に物理的に接触している場合が、不要な電気信号が最も良好に吸収されるので好ましい。バイアス導体６の電波吸収体７に接続していない部分の長さは、上述したように、信号線路導体２により伝送する信号の波長の１／４未満であるのが好ましいが、バイアス導体６と電波吸収体７とが接続している部分の接続長さは、信号線路導体２により伝送する波長の１／２以上あると効果的に電波を吸収することができるので好ましい。このようなことから、電波吸収体７は、バイアス導体６に長さ方向に沿って接続されるものである。   In the example shown in FIGS. 1C, 3C, and 4C, the bias conductor 6 is all connected to the radio wave absorber 7 in the examples shown in FIGS. ), As in the example shown in FIG. 5C, the effect as described above can be obtained if a part thereof is connected to the radio wave absorber 7. Here, the fact that the radio wave absorber 7 and the bias conductor 6 are connected means that they are electromagnetically connected and do not necessarily need to be in physical contact. Specifically, if the distance between the radio wave absorber 7 and the bias conductor 6 is close to the wavelength transmitted by the signal line conductor 2, it can be regarded as electromagnetically connected. More preferably, if the distance between the radio wave absorber 7 and the bias conductor 6 is ¼ or less of the wavelength of the signal transmitted to the signal line conductor 2, an unnecessary electric signal generated on the bias conductor 6 is absorbed by the radio wave. It is well absorbed by the body 7. Note that it is preferable that the radio wave absorber 7 is in physical contact with the bias conductor 6 because unnecessary electric signals are best absorbed. The length of the portion of the bias conductor 6 not connected to the radio wave absorber 7 is preferably less than ¼ of the wavelength of the signal transmitted by the signal line conductor 2 as described above. The connection length of the portion connected to the radio wave absorber 7 is preferably ½ or more of the wavelength transmitted by the signal line conductor 2 because radio waves can be effectively absorbed. For this reason, the radio wave absorber 7 is connected to the bias conductor 6 along the length direction.

また、電波吸収体７が、図３（ｂ）、図４（ｂ）に示す例のように誘電体基板１とバイアス導体６との間に配置されている場合は、バイアス導体６の一主面のみで電波吸収体７と接続されているが、図２（ｂ）、図３（ｂ）、図５（ｂ）に示す例のように、誘電体基板１の他方主面とバイアス導体６を覆うように配置されている場合は、バイアス導体６は一主面と側面とで電波吸収体７と接続される。また、図３（ｂ）、図４（ｂ）に示す例のように誘電体基板１とバイアス導体６との間に電波吸収体７を配置したものの上に、さらに図２（ｂ）、図３（ｂ）、図５（ｂ）に示す例のように、バイアス導体６を覆うように電波吸収体７を配置して、バイアス導体６を電波吸収体７中に埋め込んでもよい。電波吸収体７は、バイアス導体６に長さ方向に沿って接続されていればよいので、バイアス導体６の側面だけで電波吸収体７と接続されていてもかまわない。   Further, when the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6 as in the example shown in FIGS. Although it is connected to the radio wave absorber 7 only on the surface, the other main surface of the dielectric substrate 1 and the bias conductor 6 as in the examples shown in FIGS. 2 (b), 3 (b), and 5 (b). When the bias conductor 6 is disposed so as to cover the electromagnetic wave absorber 7, the bias conductor 6 is connected to the radio wave absorber 7 at one main surface and side surfaces. 3B and FIG. 4B, a radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6 as in the examples shown in FIG. 3B and FIG. As shown in the example shown in FIG. 3B and FIG. 5B, the radio wave absorber 7 may be disposed so as to cover the bias conductor 6 and the bias conductor 6 may be embedded in the radio wave absorber 7. Since the radio wave absorber 7 only needs to be connected to the bias conductor 6 along the length direction, the radio wave absorber 7 may be connected to the radio wave absorber 7 only on the side surface of the bias conductor 6.

また、図２に示す例おいては、バイアス導体６の電波吸収体７に接続していない部分は、バイアス導体６の両端部に配置しているが、それ以外の部分に配置してもかまわない。また、図５（ｃ）に示す例のように、信号線路導体２とバイアス導体６とが接近している部分、すなわちバイアス導体６の信号線路導体２と結合しやすい部分だけに電波吸収体７を配置してもよい。バイアス導体６の、配線基板８を上面から透視して信号線路導体２と重なる部分または信号線路導体２と近い部分に電波吸収体７を配置するのが好ましいが、この部分に電波吸収体７に接続していない部分を配置する場合は、特に、上述したように、その長さを信号線路導体２により伝送する信号の波長の１／４未満とするのが好ましい。   In the example shown in FIG. 2, the portion of the bias conductor 6 that is not connected to the radio wave absorber 7 is disposed at both ends of the bias conductor 6, but may be disposed at other portions. Absent. Further, as in the example illustrated in FIG. 5C, the radio wave absorber 7 is provided only in a portion where the signal line conductor 2 and the bias conductor 6 are close to each other, that is, a portion where the bias conductor 6 is easily coupled to the signal line conductor 2. May be arranged. The radio wave absorber 7 is preferably disposed in a portion of the bias conductor 6 that is seen through the wiring board 8 from the upper surface and overlaps the signal line conductor 2 or a portion close to the signal line conductor 2. In the case of disposing a portion that is not connected, it is particularly preferable that the length is less than ¼ of the wavelength of the signal transmitted by the signal line conductor 2 as described above.

また、図１（ｃ）および図３（ｃ）に示す例のように誘電体基板１の他方主面の全面に電波吸収体７を配置するのではなく、バイアス導体６が形成された領域のみに電波吸収体７を配置してもよい。この場合は、図２（ｃ）に示す例のように複数のバイアス導体６・６に接続するように１つの電波吸収体７を配置してもよいし、図４（ｃ）に示す例のように、複数のバイアス導体６・６のそれぞれに接続され、互いに接続されていない複数の電波吸収体７・７を配置してもよい。図４（ｃ）に示す例のようにすると、電波吸収体７を介して複数のバイアス導体６が短絡することがないので、絶縁性の電波吸収体７だけでなく、導電性の電波吸収体７を用いることができる。一般的に、10GＨzを超える高周波においては、磁性特性の強い電波吸収体７より、誘電特性の強いもしくは導電特性の強い電波吸収体７のほうがより効果的であり、導電性の電波吸収体７を用いることができるので好ましい。図４（ｃ）のようにバイアス導体６の周囲にだけ電波吸収体７を形成する場合、Ｗで示す電波吸収体７の幅は、バイアス導体６より広く、信号線路導体２により伝送する信号（電波）の電波吸収体７中での波長の１／２より広ければよい。誘電率が26の物質中での40ＧＨｚの電波の波長は約２ｍｍとなるので、この場合の電波吸収体７の幅Ｗは１ｍｍ以上あればよい。   Further, the radio wave absorber 7 is not disposed on the entire surface of the other main surface of the dielectric substrate 1 as in the examples shown in FIGS. 1C and 3C, but only the region where the bias conductor 6 is formed. The radio wave absorber 7 may be disposed on the surface. In this case, one radio wave absorber 7 may be arranged so as to be connected to the plurality of bias conductors 6 and 6 as in the example shown in FIG. 2C, or in the example shown in FIG. In this way, a plurality of radio wave absorbers 7 and 7 that are connected to each of the plurality of bias conductors 6 and 6 and not connected to each other may be arranged. In the example shown in FIG. 4C, since the plurality of bias conductors 6 are not short-circuited via the radio wave absorber 7, not only the insulating radio wave absorber 7 but also the electroconductive radio wave absorber. 7 can be used. In general, at a high frequency exceeding 10 GHz, the radio wave absorber 7 having a strong dielectric property or a strong conductive property is more effective than the radio wave absorber 7 having a strong magnetic property. Since it can be used, it is preferable. When the radio wave absorber 7 is formed only around the bias conductor 6 as shown in FIG. 4C, the width of the radio wave absorber 7 indicated by W is wider than that of the bias conductor 6, and the signal transmitted by the signal line conductor 2 ( It is sufficient that it is wider than ½ of the wavelength in the radio wave absorber 7. Since the wavelength of a 40 GHz radio wave in a substance having a dielectric constant of 26 is about 2 mm, the width W of the radio wave absorber 7 in this case may be 1 mm or more.

誘電体基板１は、例えば、誘電体基板１がアルミナ（Ａｌ２Ｏ３）質セラミックスから成る場合であれば、以下のようにして作製される。まず、アルミナ（Ａｌ２Ｏ３），酸化珪素（ＳｉＯ２），酸化カルシウム（ＣａＯ），酸化マグネシウム（ＭｇＯ）等の原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法等でシート状となすことによってセラミックグリーンシートを得る。しかる後、このセラミックグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形するとともに必要に応じて複数枚積層して生成形体を作製し、これを還元雰囲気中で約1600℃の温度で焼成することにより製作される。なお、生成形体は、Ａｌ２Ｏ３，ＳｉＯ２，ＣａＯ，ＭｇＯ等の原料粉末（必要に応じて有機バインダを加えて顆粒状とする。）を金型に充填してプレス成型することによって、所定の形状のものを作製してもよい。 For example, when the dielectric substrate 1 is made of an alumina (Al 2 O 3 ) ceramic, the dielectric substrate 1 is manufactured as follows. First, an appropriate organic binder, plasticizer, dispersant, solvent, etc. are added to and mixed with raw material powders such as alumina (Al 2 O 3 ), silicon oxide (SiO 2 ), calcium oxide (CaO), and magnesium oxide (MgO). To make a mud. A ceramic green sheet is obtained by making this into a sheet by a conventionally known doctor blade method or the like. Thereafter, the ceramic green sheet is formed into a predetermined shape by performing an appropriate punching process, and a plurality of pieces are laminated as necessary to produce a formed shape, and this is formed in a reducing atmosphere at a temperature of about 1600 ° C. Manufactured by firing. The generated shape is filled with a raw material powder (such as Al 2 O 3 , SiO 2 , CaO, MgO, etc., and granulated by adding an organic binder if necessary), and press-molded. You may produce the thing of a defined shape.

信号線路導体２，接地導体３，バイアス端子電極５，バイアス導体６は、誘電体基板１となるセラミックグリーンシートまたは焼成後の誘電体基板１に金属ペーストをスクリーン印刷法等の塗布手段により印刷塗布して焼成することによって形成することができる。貫通導体６ｃは、グリーンシートに貫通孔を形成して貫通孔に金属ペーストを充填しておくことにより、あるいは誘電体基板１に形成した貫通孔に金属ペーストを充填して焼成することにより形成することができる。特に、貫通導体６ｃの上に薄膜形成法で信号線路導体２等の配線を形成する場合は、貫通導体６ｃの誘電体基板１の表面から露出する表面には、ニッケル（Ｎｉ）や金（Ａｕ）等の表面保護層を形成することが好ましい。金属ペーストは、タングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）等の高融点金属粉末に適当な有機バインダや溶剤を添加混合して作製する。   The signal line conductor 2, the ground conductor 3, the bias terminal electrode 5, and the bias conductor 6 are printed and applied to the ceramic green sheet to be the dielectric substrate 1 or the fired dielectric substrate 1 by a coating means such as a screen printing method. Then, it can be formed by firing. The through conductor 6c is formed by forming a through hole in the green sheet and filling the through hole with a metal paste, or by filling the through hole formed in the dielectric substrate 1 with a metal paste and firing it. be able to. In particular, when wiring such as the signal line conductor 2 is formed on the through conductor 6c by a thin film forming method, nickel (Ni) or gold (Au) is formed on the surface of the through conductor 6c exposed from the surface of the dielectric substrate 1. It is preferable to form a surface protective layer such as The metal paste is prepared by adding and mixing an appropriate organic binder or solvent to a refractory metal powder such as tungsten (W), molybdenum (Mo), manganese (Mn) or the like.

なお、配線基板８の信号線路導体２，接地導体３，バイアス端子電極５，バイアス導体６は、真空蒸着法等の薄膜形成法を用いて誘電体基板１の表面に形成してもよい。この場合、窒化タンタル（Ｔａ２Ｎ），ニッケル−クロム（Ｎｉ−Ｃｒ）合金，チタン（Ｔｉ）等から成る密着金属層の上に、ニッケル（Ｎｉ），ニッケル−クロム（Ｎｉ−Ｃｒ）合金，パラジウム（Ｐｄ），白金（Ｐｔ）等から成る拡散防止層を介して、銅（Ｃｕ），金（Ａｕ），ニッケル（Ｎｉ）等の電気抵抗の小さい金属から成る主導体層を形成する。 Note that the signal line conductor 2, the ground conductor 3, the bias terminal electrode 5, and the bias conductor 6 of the wiring substrate 8 may be formed on the surface of the dielectric substrate 1 using a thin film forming method such as a vacuum evaporation method. In this case, tantalum nitride (Ta 2 N), nickel - chromium (Ni-Cr) alloy, on the adhesion metal layer made of titanium (Ti) or the like, nickel (Ni), nickel - chromium (Ni-Cr) alloy, A main conductor layer made of a metal having a low electric resistance, such as copper (Cu), gold (Au), nickel (Ni) or the like, is formed through a diffusion prevention layer made of palladium (Pd), platinum (Pt) or the like.

抵抗体４の終端抵抗値は、伝送される高周波信号の周波数や信号線路導体２の特性インピーダンスに応じて、適当な材質を選択し、その厚みや幅および形状を適宜設定して所望の値に設定される。また、例えば、レーザ加工によって抵抗体４の一部を除去し、精度よく抵抗値を調整してもよい。   The terminating resistance value of the resistor 4 is set to a desired value by selecting an appropriate material according to the frequency of the transmitted high-frequency signal and the characteristic impedance of the signal line conductor 2 and appropriately setting its thickness, width and shape. Is set. Further, for example, a part of the resistor 4 may be removed by laser processing, and the resistance value may be adjusted with high accuracy.

抵抗体４は、所定の抵抗値が得られるものであれば特に制限はなく、薄膜形成法により抵抗体４を形成する場合は、例えば窒化タンタル（Ｔａ２Ｎ），ニクロム（Ｎｉ−Ｃｒ合金）等の薄膜を用いて形成する。また、誘電体基板１に厚膜抵抗体ペーストを印刷塗布して焼成することにより形成する場合は、ＲｕＯ２等を主成分とする厚膜を用いて形成する。厚膜抵抗体ペーストは、主にガラス組成物、導電性材料、抵抗値および温度特性の調整等を目的とした金属酸化物等の添加物からなり、これらが有機ビヒクルと混合されてなるものである。ガラス組成物は、例えばＣａＯ，Ｂ２Ｏ３，ＳｉＯ２およびＭｎＯを含むＣａ−Ｂ−Ｓｉ−Ｍｎ−Ｏ系の鉛を含まないガラス組成が挙げられる。導電性材料としては、ＲｕＯ２等のルテニウム酸化物や、Ａｇ−Ｐｄ合金，Ａｇ−Ｐｔ合金，ＴａＮ，ＷＣ，ＬａＢ６，ＭｏＳｉＯ２，ＴａＳｉＯ２および金属（Ａｇ，Ａｕ，Ｐｔ，Ｐｄ，Ｃｕ，Ｎｉ，Ｗ，Ｍｏ等）が挙げられる。金属酸化物等の添加物としては、例えばＶ２Ｏ５，ＣｕＯ，ＺｎＯ，ＣｏＯ，ＭｎＯ２，Ｍｎ３Ｏ４が挙げられる。 The resistor 4 is not particularly limited as long as a predetermined resistance value can be obtained. When the resistor 4 is formed by a thin film forming method, for example, tantalum nitride (Ta 2 N), nichrome (Ni—Cr alloy). It forms using thin films, such as. In addition, when a thick film resistor paste is printed on the dielectric substrate 1 and formed by baking, a thick film mainly composed of RuO 2 or the like is used. Thick film resistor paste is mainly composed of glass composition, conductive material, additives such as metal oxide for the purpose of adjusting resistance and temperature characteristics, etc., and these are mixed with organic vehicle. is there. Examples of the glass composition include a Ca—B—Si—Mn—O based glass composition containing CaO, B 2 O 3 , SiO 2 and MnO. As the conductive material, and ruthenium oxide RuO 2, etc., Ag-Pd alloy, Ag-Pt alloy, TaN, WC, LaB 6, MoSiO 2, TaSiO 2 and metal (Ag, Au, Pt, Pd , Cu, Ni, W, Mo, etc.). Examples of additives such as metal oxides include V 2 O 5 , CuO, ZnO, CoO, MnO 2 , and Mn 3 O 4 .

電波吸収体７は、信号線路導体２で伝送する周波数の電波を吸収できるものであれば特に制限は無く、磁性損失を利用する磁性電波吸収体、抵抗損失を利用する導電性電波吸収体、誘電損失を利用する誘電性電波吸収体を利用することができる。また、これらを組み合わせたものであってもかまわない。   The radio wave absorber 7 is not particularly limited as long as it can absorb a radio wave having a frequency transmitted by the signal line conductor 2. A magnetic radio wave absorber using magnetic loss, a conductive radio wave absorber using resistance loss, a dielectric A dielectric wave absorber that uses loss can be used. A combination of these may also be used.

磁性電波吸収体は、周波数が高くなると電流によって磁性体に発生する磁界が遅れることにより、電流を打ち消す働きをする磁気損失によって電波吸収作用が現れるものである。磁性電波吸収体としては、例えば、焼結フェライト、軟磁性金属、鉄カルボニル等があり、電磁波を熱エネルギーに変換し吸収する。   In the magnetic wave absorber, when the frequency is increased, the magnetic field generated in the magnetic body is delayed by the current, and the electromagnetic wave absorbing action appears due to the magnetic loss that works to cancel the current. Examples of magnetic wave absorbers include sintered ferrite, soft magnetic metal, and iron carbonyl, which convert electromagnetic waves into thermal energy and absorb them.

誘電性電波吸収体は直流電流はほとんど通さないが、高周波領域では静電容量に電流が流れるため、その高周波電流が流れようとするのに対し、誘電体損失により電波吸収作用が現れるものである。誘電性電波吸収体としては、シリコーンゴム等の樹脂を基材として、カーボンなどの導電性材料を含有させたものがある。   Dielectric wave absorbers hardly pass direct current, but current flows through the capacitance in the high-frequency region, so that the high-frequency current tends to flow, whereas electromagnetic wave absorption appears due to dielectric loss. . Examples of the dielectric wave absorber include a resin such as silicone rubber as a base material and a conductive material such as carbon.

導電性電波吸収体は、誘電損失タイプに含有させた導電性材料が絶縁体中に独立して分散しているのに対し、抵抗を持つ程度に接続して分散されているものであり、電波が流れようとするのに対し、抵抗により電波吸収作用を行なうものである。   Conductive electromagnetic wave absorbers are those in which the conductive material contained in the dielectric loss type is dispersed and connected to the extent that it has resistance, whereas the conductive material is dispersed independently in the insulator. The electric wave is absorbed by the resistance.

電波吸収体７が焼結フェライトから成る場合であれば、例えば、以下のようにして作製される。まず、50ｍｏｌ％以上のＦｅ２Ｏ３とＮｉＯとを含む原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法等でシート状となすことによってフェライトグリーンシートを得る。このときに焼結性確保のため、平均粒径１μｍ以下のＦｅ２Ｏ３原料粉末やＮｉＯ原料粉末を用いることが好ましい。そして、フェライトグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形するとともに、必要に応じて複数枚積層して生成形体を作製し、これを1200〜1400℃で焼成することで作製することができる。 If the radio wave absorber 7 is made of sintered ferrite, for example, it is manufactured as follows. First, an appropriate organic binder, a plasticizer, a dispersant, a solvent, and the like are added to and mixed with a raw material powder containing 50 mol% or more of Fe 2 O 3 and NiO to form a slurry. A ferrite green sheet is obtained by making this into a sheet by a conventionally known doctor blade method or the like. At this time, in order to ensure sinterability, it is preferable to use an Fe 2 O 3 raw material powder or an NiO raw material powder having an average particle size of 1 μm or less. Then, the ferrite green sheet is formed into a predetermined shape by performing an appropriate punching process, and if necessary, a plurality of sheets are laminated to produce a generated shape, which is fired at 1200 to 1400 ° C. be able to.

このようにして作製した焼結フェライトから成る電波吸収体７は、信号線路導体２，接地導体３，バイアス端子電極５，バイアス導体６が形成された誘電体基板１に接合すればよい。エポキシ樹脂から成る接着剤や異方性導電樹脂を用いて接着してもよいし、バイアス導体６の形状に対応した金属層を形成しておき、この金属層と誘電体基板１のバイアス導体６とをはんだ等で接合してもよい。電波吸収体７を誘電体基板１とバイアス導体６との間に配置する場合は、貫通導体６ｃを形成した電波吸収体７をバイアス導体６以外が形成された誘電体基板１上に貫通導体６ｃ同士を接続しつつ接合すればよい。バイアス導体６は誘電体基板１と電波吸収体７とを接合した後あるいは接合する前に電波吸収体７上に形成すればよい。貫通導体６ｃ同士を接続しつつ誘電体基板１と電波吸収体７とを接合するには、それぞれに形成された貫通導体６ｃ同士をはんだや導電性接着剤等の導電性接合材で接続した後に、周囲をエポキシ樹脂等の絶縁性樹脂で接合したり、異方性導電樹脂により接着したりすればよい。   The radio wave absorber 7 made of sintered ferrite thus produced may be bonded to the dielectric substrate 1 on which the signal line conductor 2, the ground conductor 3, the bias terminal electrode 5, and the bias conductor 6 are formed. Adhesion made of epoxy resin or anisotropic conductive resin may be used, or a metal layer corresponding to the shape of the bias conductor 6 is formed, and this metal layer and the bias conductor 6 of the dielectric substrate 1 are formed. And may be joined with solder or the like. When the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6, the radio wave absorber 7 in which the through conductor 6 c is formed is placed on the dielectric substrate 1 in which other than the bias conductor 6 is formed. What is necessary is just to join, connecting each other. The bias conductor 6 may be formed on the radio wave absorber 7 after bonding the dielectric substrate 1 and the radio wave absorber 7 or before bonding. In order to join the dielectric substrate 1 and the radio wave absorber 7 while connecting the through conductors 6c, the through conductors 6c formed in each are connected by a conductive bonding material such as solder or conductive adhesive. The periphery may be bonded with an insulating resin such as an epoxy resin or bonded with an anisotropic conductive resin.

焼結フェライトから成る電波吸収体７と誘電体基板１とを同時焼成により作製することもできる。例えば、上記フェライト原料粉末は、0.1μｍ以下のものを用いると900℃程度まで焼結温度を低下させることが可能になるので、誘電体基板１となる同程度の焼成温度のガラスセラミックグリーンシートを用いた生成形体上に、フェライトグリーンシートを積層すればよい。焼成後のフェライトから成る電波吸収体７と同程度の熱膨張係数を持つガラスセラミックスを誘電体基板１の誘電体層として用いると、誘電体基板１と電波吸収体７とを同時焼成しても反りの小さい基板を得ることができる。上記組成のフェライトであれば10×10−６／℃程度である。フェライトグリーンシートを積層する替わりに、原料粉末に適当な有機バインダや可塑剤，分散剤，溶剤等を添加混合して作製したフェライトペーストを印刷塗布してもよい。フェライトペーストを用いる場合であれば、焼成後の誘電体基板１の上に塗布して焼成することにより形成してもよい。フェライトペーストを用いて電波吸収体７を形成すると、図１、図２および図５に示す例のように、電波吸収体７がバイアス導体６を覆うように形成される。 The radio wave absorber 7 made of sintered ferrite and the dielectric substrate 1 can be produced by simultaneous firing. For example, if the ferrite raw material powder is 0.1 μm or less, the sintering temperature can be lowered to about 900 ° C. Therefore, a glass ceramic green sheet having the same firing temperature as the dielectric substrate 1 is used. A ferrite green sheet may be laminated on the generated shaped body used. When glass ceramics having a thermal expansion coefficient comparable to that of the radio wave absorber 7 made of sintered ferrite is used as the dielectric layer of the dielectric substrate 1, the dielectric substrate 1 and the radio wave absorber 7 can be fired simultaneously. A substrate with small warpage can be obtained. In the case of ferrite having the above composition, it is about 10 × 10 −6 / ° C. Instead of laminating the ferrite green sheets, a ferrite paste prepared by adding and mixing an appropriate organic binder, plasticizer, dispersant, solvent, etc. to the raw material powder may be printed and applied. If a ferrite paste is used, it may be formed by applying and firing on the fired dielectric substrate 1. When the radio wave absorber 7 is formed using the ferrite paste, the radio wave absorber 7 is formed so as to cover the bias conductor 6 as in the examples shown in FIGS. 1, 2, and 5.

また、例えば、シリコーンゴム原料100重量部に対して、カルボニル鉄の粉末300〜1500重量部、有機溶媒および必要に応じて、膨張性黒鉛，各種加硫剤，加硫助剤，加硫促進助剤，軟化剤，老化防止剤，可塑剤，離型剤，硬化剤，発泡剤，着色剤等の添加剤を添加混練し、乾燥させることにより電波吸収体７を作製することもできる。シート状に成形して適当な寸法にしたものを信号線路導体２等が形成された誘電体基板１に貼り付けてもよいし、乾燥前の混練物を信号線路導体２等の配線が形成された誘電体基板１上に印刷塗布した後に乾燥させてもよい。バイアス導体６以外が形成された誘電体基板１上に貼り付けたり、印刷塗布したりすることにより電波吸収体７を形成した後に、バイアス導体６を薄膜形成法等で形成してもよい。   Also, for example, with respect to 100 parts by weight of the silicone rubber raw material, 300 to 1500 parts by weight of carbonyl iron powder, an organic solvent, and if necessary, expansive graphite, various vulcanizing agents, vulcanizing aids, vulcanization acceleration aids The radio wave absorber 7 can also be produced by adding and kneading additives such as an agent, a softening agent, an anti-aging agent, a plasticizer, a release agent, a curing agent, a foaming agent, and a colorant, and drying. A sheet formed into an appropriate size may be attached to the dielectric substrate 1 on which the signal line conductor 2 or the like is formed, or the kneaded product before drying is formed with wiring such as the signal line conductor 2 or the like. Alternatively, the dielectric substrate 1 may be printed and applied and then dried. The bias conductor 6 may be formed by a thin film formation method or the like after the radio wave absorber 7 is formed by pasting on the dielectric substrate 1 on which the other than the bias conductor 6 is formed, or by printing and applying.

配線基板８は、例えば、比誘電率が9.5の酸化アルミニウム質焼結体から成り、厚みが0.2ｍｍである誘電体基板１を用いた場合であれば、信号線路導体２の幅を0.1ｍｍとし、厚みを0.002ｍｍとして、その両側に0.05ｍｍの間隔を設けて同じ厚みで誘電体基板１の外周縁まで接地線路３を形成することにより、信号線路導体２を50Ωにインピーダンス整合させたコプレーナ線路とすることができる。終端抵抗である抵抗体４は抵抗値が50Ωになるように形成する。例えば抵抗体４を薄膜で形成する場合であれば、窒化タンタル（Ｔａ２Ｎ）薄膜の幅を0.1ｍｍとし、長さを0.1ｍｍとし、厚みを約0.1μｍとすることで、抵抗体４の抵抗値が約50Ωとなる。必要に応じて形成した抵抗体４の一部をレーザ加工により除去することで抵抗値をさらに精度良く調整すればよい。外寸が８ｍｍ×６ｍｍである上記の誘電体基板１に、図１に示す例のような形状で、長さが６ｍｍと８ｍｍのバイアス導体６を形成した場合には、例えばＦｅ２Ｏ３を約95重量％、ＮｉＯを約3.5重量％含有するフェライト焼結体から成り、誘電率が26であり、誘電損失が0.31である電波吸収体７を、図１に示す例のような形状で、誘電体基板１の他方主面からの厚みを１ｍｍに形成し、配線基板８の信号線路２の反射損失をネットワークアラナイザを用いて、40ＧＨｚまで測定すると、電波吸収体７がない場合の反射損失の最大値が−11ｄＢであるのに対して、反射損失の最大値が−17ｄＢと良好な結果が得られる。 For example, when the dielectric substrate 1 made of an aluminum oxide sintered body having a relative dielectric constant of 9.5 and having a thickness of 0.2 mm is used, the wiring substrate 8 has a width of the signal line conductor 2 of 0.1 mm. A coplanar line in which the signal line conductor 2 is impedance-matched to 50Ω by forming the ground line 3 to the outer peripheral edge of the dielectric substrate 1 with the same thickness with a thickness of 0.002 mm and a gap of 0.05 mm on both sides. It can be. The resistor 4 which is a termination resistor is formed so that the resistance value is 50Ω. For example, when the resistor 4 is formed as a thin film, the width of the tantalum nitride (Ta 2 N) thin film is set to 0.1 mm, the length is set to 0.1 mm, and the thickness is set to about 0.1 μm. Resistance value is about 50Ω. The resistance value may be adjusted with higher accuracy by removing part of the resistor 4 formed as necessary by laser processing. In the case where the bias conductor 6 having a length of 6 mm and 8 mm is formed on the dielectric substrate 1 having an outer dimension of 8 mm × 6 mm and having a shape as shown in FIG. 1, for example, Fe 2 O 3 is used. A wave absorber 7 made of a ferrite sintered body containing about 95% by weight and about 3.5% by weight of NiO, having a dielectric constant of 26 and a dielectric loss of 0.31, is shaped like the example shown in FIG. When the thickness from the other main surface of the dielectric substrate 1 is 1 mm and the reflection loss of the signal line 2 of the wiring substrate 8 is measured up to 40 GHz using a network analyzer, the reflection loss in the absence of the radio wave absorber 7 In contrast to the maximum value of -11 dB, the maximum value of reflection loss is -17 dB, which is a good result.

また、バイアス導体６に信号線路導体２の高周波信号が漏れないように、コンデンサを抵抗体４と信号線路導体２との間に配置してもよい。このコンデンサは、バイアス導体６に流れる電流は直流であるので、その電流をカットして終端抵抗（抵抗体４）に流れ込むことを防ぐ働きをする。   Further, a capacitor may be disposed between the resistor 4 and the signal line conductor 2 so that the high-frequency signal of the signal line conductor 2 does not leak into the bias conductor 6. Since the current flowing through the bias conductor 6 is a direct current, the capacitor functions to prevent the current from being cut and flowing into the terminating resistor (resistor 4).

図６（ａ）は本発明の半導体装置の実施の形態の一例を示す平面図であり、図６（ｂ）は図６（ａ）のＡ−Ａ線における断面図である。図７〜図９は、図６と同様にそれぞれ、（ａ）は本発明の半導体装置の実施の形態の他の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。これらの図において、８ａはスペーサ、９は基体、９ａは搭載部、９ｂは凹部、９ｃは貫通孔、９ｄは基体固定孔、10は枠体、10ａは固定孔、11はバイアス端子、12は半導体素子、13は蓋体、14は信号端子、15は封止材、16は中継基板、17はボンディングワイヤである。なお、これらの図の平面図は、蓋体12を外した状態を示している。   FIG. 6A is a plan view showing an example of an embodiment of the semiconductor device of the present invention, and FIG. 6B is a cross-sectional view taken along line AA of FIG. 7 to 9 are respectively plan views showing another example of the embodiment of the semiconductor device of the present invention, and FIG. 7B is a cross-sectional view taken along line AA in FIG. FIG. In these drawings, 8a is a spacer, 9 is a base, 9a is a mounting portion, 9b is a recess, 9c is a through hole, 9d is a base fixing hole, 10 is a frame, 10a is a fixing hole, 11 is a bias terminal, and 12 is A semiconductor element, 13 is a lid, 14 is a signal terminal, 15 is a sealing material, 16 is a relay substrate, and 17 is a bonding wire. Note that the plan views of these drawings show a state in which the lid 12 is removed.

本発明の半導体素子収納用パッケージは主として基体９と、基体９の上面に接合された枠体10と、枠体10内の基体９の上面に搭載された配線基板８と、配線基板８のバイアス端子電極５に電気的に接続されたバイアス端子11とで構成され、この半導体素子収納用パッケージに半導体素子12を搭載して配線基板８の信号線路導体２および接地導体３に電気的に接続し、蓋体13を枠体10の上面に接合することにより封止して、本発明の半導体装置が構成される。   The semiconductor element storage package of the present invention mainly includes a base body 9, a frame body 10 bonded to the upper surface of the base body 9, a wiring board 8 mounted on the upper surface of the base body 9 in the frame body 10, and a bias of the wiring board 8. The bias terminal 11 is electrically connected to the terminal electrode 5. The semiconductor element 12 is mounted on the package for housing the semiconductor element and is electrically connected to the signal line conductor 2 and the ground conductor 3 of the wiring board 8. Then, the lid 13 is sealed by bonding to the upper surface of the frame 10 to constitute the semiconductor device of the present invention.

本発明の半導体素子収納用パッケージは、上面に配線基板８および半導体素子12を搭載する搭載部９ａを有する基体９と、基体９の上面に接合された搭載部９ａを取り囲む枠体10と、搭載部９ａに搭載された上記構成のいずれかの本発明の配線基板８と、配線基板８のバイアス端子電極５に電気的に接続されたバイアス端子11とを具備することを特徴とするものである。このような構成としたことから、半導体素子12に配線基板８の信号線路導体２を介してバイアス電圧を供給することができるとともに、本発明の配線基板８により良好な終端特性が得られるので、高周波においても半導体素子12が安定に動作する半導体装置を提供することができる。   The semiconductor element storage package of the present invention includes a base body 9 having a mounting portion 9a for mounting the wiring substrate 8 and the semiconductor element 12 on the upper surface, a frame body 10 surrounding the mounting portion 9a joined to the upper surface of the base body 9, and mounting. The wiring board 8 according to the present invention having any one of the above-described configurations mounted on the portion 9a and the bias terminal 11 electrically connected to the bias terminal electrode 5 of the wiring board 8 are provided. . With such a configuration, a bias voltage can be supplied to the semiconductor element 12 via the signal line conductor 2 of the wiring board 8, and good termination characteristics can be obtained by the wiring board 8 of the present invention. A semiconductor device in which the semiconductor element 12 operates stably even at high frequencies can be provided.

また、本発明の半導体素子収納用パッケージは、上記構成において、図６に示す例のように、基体９が金属から成るとともに搭載部９ａに凹部９ｂを有し、上記構成のいずれかの本発明の本発明の配線基板８が、バイアス導体６が凹部９ｂ内で基体９と電気的に絶縁されるように凹部９ｂをまたいで搭載されていることが好ましい。このような構成としたときには、半導体素子12を金属から成る基体９に搭載することで半導体素子12に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、配線基板８の信号線路導体２と接地導体として機能する金属から成る基体９の上面（凹部８ｂの底面）との間に比誘電率の小さな空気層が形成されるので、信号線路導体２は基体９と電磁結合し難くなり、信号線路導体２と同一面に形成された接地導体３との電磁結合がほとんどとなる。それにより、信号線路導体２と基体９との間に位置するバイアス導体６と信号線路導体２との電磁結合も小さくなるので、配線基板８を金属から成る基体９に搭載することで信号線路導体２に不要な反射等が発生してインピーダンスが変化することが抑えられ、20ＧＨｚ以上の高周波信号においても伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子12を高周波でも正常に動作させることができるようになる。   Further, the semiconductor element storage package according to the present invention has the above-described configuration, as shown in the example shown in FIG. 6, in which the base 9 is made of metal and the mounting portion 9a has the recess 9b. The wiring board 8 of the present invention is preferably mounted across the recess 9b so that the bias conductor 6 is electrically insulated from the base body 9 in the recess 9b. In such a configuration, by mounting the semiconductor element 12 on the base body 9 made of metal, heat generated in the semiconductor element 12 can be released well, and noise from the outside can be shielded. An air layer having a small relative dielectric constant is formed between the signal line conductor 2 of the wiring board 8 and the upper surface of the base 9 made of a metal that functions as a ground conductor (the bottom surface of the recess 8b). It becomes difficult to electromagnetically couple with the base 9, and the electromagnetic coupling with the ground conductor 3 formed on the same plane as the signal line conductor 2 becomes almost. As a result, the electromagnetic coupling between the bias conductor 6 and the signal line conductor 2 positioned between the signal line conductor 2 and the base body 9 is also reduced, so that the wiring board 8 is mounted on the base body 9 made of metal so that the signal line conductor is mounted. 2 is prevented from changing the impedance due to unnecessary reflection, etc., the transmission characteristics can be improved even in a high frequency signal of 20 GHz or higher, and a good termination characteristic can be obtained. It will be possible to operate normally.

また、本発明の半導体素子収納用パッケージは、上記構成において、図７に示す例のように、基体９が金属から成るとともに搭載部９ａに上面から下面にかけて貫通する貫通孔９ｃを有し、上記構成のいずれかの本発明の本発明の配線基板８は、バイアス導体６が貫通孔９ｃ内で基体９と電気的に絶縁されて貫通孔９ｃを塞ぐように基体９の上面に搭載されていることが好ましい。このような構成としたときには、半導体素子12を金属から成る基体９に搭載することで半導体素子12に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、配線基板８の信号線路導体２と接地導体として機能する金属から成る基体９の上面とが対向しないので、信号線路導体２と基体９との電磁結合がほぼなくなり、電磁結合は信号線路導体２と同一面に形成された接地導体３とのものだけとなる。それによって、信号線路導体２と基体９との間に位置するバイアス導体６と信号線路導体２との電磁結合も小さくなるので、配線基板８を金属から成る基体９に搭載することで信号線路導体２に不要な反射等が発生してインピーダンスが変化することが抑えられ、20ＧＨｚ以上の高周波信号においても、より伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子12を高周波でも正常に動作させることができるようになる。   Further, the package for housing a semiconductor element of the present invention has a through hole 9c that penetrates from the upper surface to the lower surface in the mounting portion 9a, as shown in the example shown in FIG. The wiring board 8 of the present invention having any one of the configurations is mounted on the upper surface of the base 9 so that the bias conductor 6 is electrically insulated from the base 9 in the through hole 9c and closes the through hole 9c. It is preferable. In such a configuration, by mounting the semiconductor element 12 on the base body 9 made of metal, heat generated in the semiconductor element 12 can be released well, and noise from the outside can be shielded. Since the signal line conductor 2 of the wiring board 8 and the upper surface of the base 9 made of a metal functioning as a ground conductor do not face each other, the electromagnetic coupling between the signal line conductor 2 and the base 9 is almost eliminated. And the ground conductor 3 formed on the same plane. As a result, the electromagnetic coupling between the bias conductor 6 and the signal line conductor 2 located between the signal line conductor 2 and the base 9 is also reduced, so that the signal line conductor can be obtained by mounting the wiring board 8 on the base 9 made of metal. 2 is prevented from changing the impedance due to unnecessary reflections, etc., and even with a high frequency signal of 20 GHz or higher, the transmission characteristics can be further improved and good termination characteristics can be obtained. It will be possible to operate normally even at high frequencies.

また、本発明の半導体素子収納用パッケージは、上記構成において、図８および図９に示す例のように、基体９が金属から成るとともに、上記構成のいずれかの本発明の配線基板８が、バイアス導体６がスペーサ８ａを介して基体９と電気的に絶縁されて搭載部９ａに搭載されていることが好ましい。このような構成としたときには、半導体素子12を金属から成る基体９に搭載することで半導体素子12に発生する熱を良好に放出することができ、また外部からのノイズを遮蔽することができるとともに、配線基板８の信号線路導体２と接地導体として機能する基体９の上面との間に比誘電率の小さな空気層が形成されるので、信号線路導体２は基体９と電磁結合し難くなり、電磁結合は信号線路導体２と同一面に形成された接地導体３とのものがほとんどとなる。それにより信号線路導体２と基体９との間に位置するバイアス導体６と信号線路導体２との電磁結合も小さくなるので、信号線路導体２に不要な反射等が発生してインピーダンスが変化することが抑えられ、20ＧＨｚ以上の高周波信号においても伝達特性が向上して良好な終端特性を得ることができ、搭載する半導体素子12を高周波でも正常に動作させることができるようになる。   Further, in the package for housing a semiconductor element of the present invention, the substrate 9 is made of metal as in the examples shown in FIGS. 8 and 9, and the wiring board 8 of the present invention having any of the above-described configurations is provided. The bias conductor 6 is preferably mounted on the mounting portion 9a while being electrically insulated from the base 9 via the spacer 8a. In such a configuration, by mounting the semiconductor element 12 on the base body 9 made of metal, heat generated in the semiconductor element 12 can be released well, and noise from the outside can be shielded. Since an air layer having a small relative dielectric constant is formed between the signal line conductor 2 of the wiring board 8 and the upper surface of the base 9 functioning as a ground conductor, the signal line conductor 2 is difficult to be electromagnetically coupled to the base 9. Most of the electromagnetic coupling is with the ground conductor 3 formed on the same plane as the signal line conductor 2. As a result, the electromagnetic coupling between the bias conductor 6 and the signal line conductor 2 positioned between the signal line conductor 2 and the base 9 is also reduced, and therefore, unnecessary reflection or the like occurs in the signal line conductor 2 to change the impedance. The transmission characteristics are improved even for a high-frequency signal of 20 GHz or higher, and good termination characteristics can be obtained, and the mounted semiconductor element 12 can be operated normally even at a high frequency.

本発明の半導体装置は、図６〜図９に示す例のように、上記構成の本発明の半導体素子収納用パッケージと、搭載部９ａに搭載されて信号線路導体２および接地導体３に電気的に接続された半導体素子12と、枠体10の上面に接合された蓋体13とを具備するものである。このような構成としたことから、本発明の配線基板８により良好な終端特性が得られるので、高周波においても半導体素子12が安定に動作する半導体装置を提供することができる。   6 to 9, the semiconductor device of the present invention is electrically mounted on the signal line conductor 2 and the ground conductor 3 mounted on the mounting portion 9a and the semiconductor element housing package of the present invention having the above configuration. The semiconductor element 12 is connected to the frame body 10 and the lid body 13 is bonded to the upper surface of the frame body 10. With such a configuration, good termination characteristics can be obtained by the wiring board 8 of the present invention, so that a semiconductor device in which the semiconductor element 12 operates stably even at high frequencies can be provided.

従来の半導体装置の配線基板がグラウンド付きコプレーナ線路構造を有していたのに対して、本発明の半導体装置における配線基板８は、信号線路導体２と接地導体３との結合を強めて純コプレーナ線路構造として信号線路導体２と基体９との結合を弱くすることにより、信号線路導体２とバイアス線路６との間で不要な電磁結合が発生せず、信号線路導体２への反射損失の発生を低減できる。   Whereas the wiring substrate of the conventional semiconductor device has a grounded coplanar line structure, the wiring substrate 8 in the semiconductor device of the present invention strengthens the coupling between the signal line conductor 2 and the ground conductor 3 and is a pure coplanar. By weakening the coupling between the signal line conductor 2 and the substrate 9 as a line structure, unnecessary electromagnetic coupling does not occur between the signal line conductor 2 and the bias line 6, and reflection loss to the signal line conductor 2 occurs. Can be reduced.

基体９は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属やＣｕ−Ｗ焼結材等の金属や酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，窒化珪素（Ｓｉ３Ｎ４）質焼結体等のセラミックスから成る板状体である。基体９の搭載部９ａに搭載される半導体素子12に発生する熱を良好に放出するためには、熱伝導率の大きい、金属や窒化アルミニウム等の高熱伝導率のものを用いるのが好ましく、さらにコストを考慮すると金属から成るものが好ましい。また、基体９が金属から成る場合は、外部のノイズを遮蔽するシールド材としても機能するので搭載される半導体素子12を正常に動作させることができ、また、基体９を半導体素子12や金属製の枠体10に固定された信号端子14の共通の接地導体として用いることができる。 The substrate 9 is made of a metal such as an Fe—Ni—Co alloy, a metal such as a Cu—W sintered material, an aluminum oxide sintered body, an aluminum nitride sintered body, or a silicon nitride (Si 3 N 4 ) sintered body. It is a plate-like body made of ceramics. In order to release heat generated in the semiconductor element 12 mounted on the mounting portion 9a of the base 9 satisfactorily, it is preferable to use a material having a high thermal conductivity and a high thermal conductivity such as metal or aluminum nitride. In view of cost, those made of metal are preferable. Further, when the base 9 is made of metal, it also functions as a shielding material for shielding external noise, so that the mounted semiconductor element 12 can be operated normally, and the base 9 is made of the semiconductor element 12 or metal. It can be used as a common ground conductor for the signal terminal 14 fixed to the frame 10.

基体９が金属から成る場合であれば、例えば金属インゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法により、または射出成形したものに切削加工等を施すことによって、所定の形状に製作される。凹部９ｂや貫通孔９ｃは、このとき同時に形成してもよいし、板状の基体９を切削加工することにより形成してもよい。また、基体９がセラミックスから成る場合であれば、配線基板８の誘電体基板と同様にして作製することができる。この場合は、セラミックスは通常絶縁性であり、電波吸収体７が誘電体基板１とバイアス導体６との間に配置されている場合であっても、基体９を介して複数のバイアス導体６同士が短絡することはないので、凹部９ｂや貫通孔９ｃは特に設ける必要はないが、配線基板８を搭載部９ａに搭載する際にバイアス導体６が基体９と接触して傷付くことを防止するために凹部９ｂを設けてもよい。なお、基体９は図６〜図９に示す例のような四角形の板状体に限定されるものではなく、円形または多角形状の板状体であってもよい。また、図６〜図９に示す例のように、例えば、基体９を外部基板にねじ止めして固定するために用いる基体固定孔９ｄを基体９のコーナー部に設けてもよい。   If the substrate 9 is made of metal, it is manufactured in a predetermined shape by, for example, a conventionally known metal processing method such as rolling or punching a metal ingot, or by performing cutting or the like on an injection molded product. The The concave portion 9b and the through hole 9c may be formed at the same time, or may be formed by cutting the plate-like substrate 9. Further, if the substrate 9 is made of ceramics, it can be manufactured in the same manner as the dielectric substrate of the wiring substrate 8. In this case, the ceramic is usually insulative, and even when the radio wave absorber 7 is disposed between the dielectric substrate 1 and the bias conductor 6, a plurality of bias conductors 6 are connected to each other via the base 9. However, when the wiring board 8 is mounted on the mounting portion 9a, the bias conductor 6 is prevented from coming into contact with the base 9 and being damaged. Therefore, a recess 9b may be provided. The substrate 9 is not limited to a rectangular plate-like body as in the examples shown in FIGS. 6 to 9, and may be a circular or polygonal plate-like body. Further, as in the examples shown in FIGS. 6 to 9, for example, base fixing holes 9 d used for fixing the base 9 to the external substrate by screwing may be provided in the corner portion of the base 9.

凹部９ｂは、配線基板８が、バイアス導体６が凹部９ｂ内で基体９と電気的に絶縁されるように、凹部９ｂをまたいで搭載されるような形状および大きさの開口を有する凹部９ｂであればよい。図６に示す例のように、凹部９ｂの開口寸法を配線基板８より一回り小さく形成すると、凹部９ｂの周囲の基体９上に配線基板８の周縁部を接着して強固に固定することができる。例えば、図６に示す例の凹部９ｂを半導体素子12側に延ばして、配線基板８の周縁部のうちの３辺のみで配線基板８を基体９の上に固定するようにすると、信号線路導体２と基体９とが対向せず、基体９が金属であっても電磁結合しなくなるのでより好ましい。なお、誘電体基板１が、厚みが0.2ｍｍであり、比誘電率が9.6であるアルミナから成り、電波吸収体７が厚みが１ｍｍであり、比誘電率が26であるフェライトから成る場合であれば、凹部９ｂの深さが0.40ｍｍ以上であると、基体９に凹部９ｂがない場合の信号線路導体２と基体９との間の容量の70％程度となり、信号線路導体２と基体９との間の容量結合が減少するので好ましい。   The recess 9b is a recess 9b having an opening having a shape and size so that the wiring board 8 is mounted across the recess 9b so that the bias conductor 6 is electrically insulated from the base body 9 in the recess 9b. I just need it. When the opening size of the recess 9b is made slightly smaller than the wiring board 8 as in the example shown in FIG. 6, the peripheral edge of the wiring board 8 can be bonded and firmly fixed on the base 9 around the recess 9b. it can. For example, if the recess 9b in the example shown in FIG. 6 is extended to the semiconductor element 12 side and the wiring board 8 is fixed on the base body 9 with only three sides of the peripheral edge of the wiring board 8, the signal line conductor 2 and the substrate 9 are not opposed to each other, and even if the substrate 9 is a metal, electromagnetic coupling is not preferable. The dielectric substrate 1 is made of alumina having a thickness of 0.2 mm and a relative dielectric constant of 9.6, and the radio wave absorber 7 is made of ferrite having a thickness of 1 mm and a relative dielectric constant of 26. For example, if the depth of the recess 9b is 0.40 mm or more, the capacity between the signal line conductor 2 and the base 9 when the base 9 does not have the recess 9b is about 70%. This is preferable because the capacitive coupling between the two decreases.

貫通孔９ｃは、貫通孔９ｃを気密に塞ぐように基体９の上面に配線基板８を搭載するために、配線基板８の周縁部を貫通孔９ｃの周囲の基体９上に接着するので、貫通孔９ｃの開口寸法は配線基板８より一回り小さく形成すればよい。具体的には、貫通孔９ｃの外周から配線基板８の外周までの幅が、全周にわたって0.3ｍｍ〜1.0ｍｍ程度あるようにするのが好ましい。0.3ｍｍ未満であると、接合材により気密に封止することが困難となり、他方、1.0ｍｍを超えると、信号線路導体２と基体９とが対向する面積が増えるので、基体９が金属である場合は電磁結合しやすくなり、またバイアス導体６を基体９と電気的に絶縁することが困難となる。   The through hole 9c adheres the peripheral portion of the wiring substrate 8 on the base 9 around the through hole 9c in order to mount the wiring board 8 on the upper surface of the base 9 so as to airtightly close the through hole 9c. What is necessary is just to form the opening dimension of the hole 9c slightly smaller than the wiring board 8. FIG. Specifically, the width from the outer periphery of the through hole 9c to the outer periphery of the wiring board 8 is preferably about 0.3 mm to 1.0 mm over the entire periphery. If it is less than 0.3 mm, it becomes difficult to hermetically seal with the bonding material. On the other hand, if it exceeds 1.0 mm, the area where the signal line conductor 2 and the substrate 9 face each other increases, so the substrate 9 is made of metal. In this case, electromagnetic coupling is easy, and it is difficult to electrically insulate the bias conductor 6 from the base 9.

スペーサ８ａは、バイアス導体６が基体９と電気的に絶縁されるように配線基板８を支持して基体９の搭載部９ａに搭載するために、配線基板８の一方主面のバイアス導体６が形成されていない周縁部と基体９との間に配置する。その形状は、図８に示す例のような、配線基板８の外形に沿った枠状であってもよいし、配線基板８の対向する２辺に沿った２つの棒状（直方体状）であってもよいし、あるいは、配線基板８を下面のいくつかの箇所で支持する１個以上の柱状のものであってもよく、特に制限はない。柱状の場合は、固定する前の配線基板８をスペーサ８ａの上に載置しやすいように、例えば配線基板８の四隅に１個ずつ計４個配置するなど、安定した支持面を形成して支持できる３個以上であるのがよい。スペーサ８ａは、誘電体基板１を挟んで信号線路導体２と対向しない位置に配置すると、基体９が金属であっても信号配線導体２と電磁結合しやすくならないので好ましい。   The spacer 8 a supports the wiring board 8 so that the bias conductor 6 is electrically insulated from the base 9 and mounts it on the mounting portion 9 a of the base 9. It arrange | positions between the peripheral part and the base | substrate 9 which are not formed. The shape may be a frame shape along the outer shape of the wiring board 8 as in the example shown in FIG. 8, or may be two rod shapes (cuboid shapes) along two opposing sides of the wiring board 8. Alternatively, it may be one or more pillars that support the wiring board 8 at some positions on the lower surface, and there is no particular limitation. In the case of a columnar shape, a stable support surface is formed by, for example, arranging four wiring boards 8 one by one at the four corners of the wiring board 8 so that the wiring board 8 before fixing can be easily placed on the spacer 8a. It is good that it is 3 or more that can be supported. The spacer 8a is preferably disposed at a position that does not oppose the signal line conductor 2 with the dielectric substrate 1 interposed therebetween, because even if the base 9 is made of metal, the spacer 8a is not easily electromagnetically coupled to the signal wiring conductor 2.

また、スペーサ８ａは図９に示す例のように、枠体10から内側に突出するように配置してもよい。図９に示す例では、スペーサ８ａは配線基板８の下面の３箇所を支持するように枠体10の３箇所から突出したものであるが、配線基板８の対向する２辺側の下面を支持するように枠体10の対向する内壁から突出したものであってもよいし、図９に示すような３つのスペーサ８ａが一体となってＣ字型に突出したものであってもよい。   Further, the spacer 8a may be disposed so as to protrude inward from the frame 10 as in the example shown in FIG. In the example shown in FIG. 9, the spacer 8 a protrudes from three locations on the frame 10 so as to support the three locations on the lower surface of the wiring substrate 8, but supports the lower surfaces on the two opposite sides of the wiring substrate 8. As shown in FIG. 9, it may protrude from the opposing inner wall of the frame body 10, or three spacers 8 a as shown in FIG.

スペーサ８ａは、配線基板８，基体９または枠体10とは別々に作製されたものであってもよいし、配線基板８，基体９または枠体10と一体的に作製されたものであってもよい。配線基板８，基体９または枠体10と一体となったものであると、配線基板８を基体９の上に搭載する際に、スペーサ８ａを搭載する工程を省くことができ、例えば、配線基板８やスペーサ８ａを固定するためにろう材を用いる場合は、複数のろう材の融点を考慮する必要がなく、自由度が高まるので好ましい。例えば、スペーサ８ａが金属から成る基体９または枠体10と一体となっている場合であれば、基体９または枠体10の作製の際の金属インゴットの打ち抜き加工や切削加工の際にスペーサ８ａも同時に作製すればよい。あるいは、例えば、スペーサ８ａが配線基板８と一体となっている場合であれば、例えば枠状のセラミックグリーンシートを積層して生成形体を作製したり、プレス成型の際の金型によりスペーサ８ａとなる部分を有する生成形体を作製したりすればよい。スペーサ８ａが枠体10から突出したものである場合は、突出した部分だけを別に作製して枠体10に接合してもよい。   The spacer 8a may be manufactured separately from the wiring substrate 8, the base 9, or the frame 10, or may be manufactured integrally with the wiring substrate 8, the base 9, or the frame 10. Also good. If the wiring board 8, the base 9 or the frame 10 is integrated, the step of mounting the spacer 8 a can be omitted when the wiring board 8 is mounted on the base 9. When a brazing material is used to fix the spacers 8 and the spacers 8a, it is not necessary to consider the melting points of a plurality of brazing materials, and this is preferable because the degree of freedom increases. For example, if the spacer 8a is integrated with the base body 9 or the frame body 10 made of metal, the spacer 8a is also formed during the punching or cutting of the metal ingot when the base body 9 or the frame body 10 is manufactured. What is necessary is just to produce simultaneously. Alternatively, for example, if the spacer 8a is integrated with the wiring substrate 8, for example, a frame-shaped ceramic green sheet is laminated to produce a generated shape, or the spacer 8a and the spacer 8a can be formed by a die at the time of press molding. A generated shape having a portion to be formed may be produced. In the case where the spacer 8a protrudes from the frame 10, only the protruding portion may be separately manufactured and joined to the frame 10.

スペーサ８ａは、基体９もしくは枠体10と同様のセラミックスや金属、あるいはエポキシ樹脂等の樹脂から成る。配線基板８等を基体９もしくは枠体10へ搭載して固定する際の加熱等により変形することのないものを用いればよい。   The spacer 8a is made of ceramics, metal, or resin such as epoxy resin similar to the base 9 or the frame 10. What does not deform | transform by the heating at the time of mounting and fixing the wiring board 8 etc. to the base | substrate 9 or the frame 10 should just be used.

なお、誘電体基板１が、厚みが0.2ｍｍの比誘電率が9.6のアルミナから成る場合であれば、スペーサ８ａによって、配線基板８と基体９との間の空間が0.20ｍｍ以上あればスペーサ８ａがない場合の信号線路導体２と基体９との間の容量の１／５以下となり、信号線路導体２と基体９との間の容量結合が無視できるようになるので好ましい。   If the dielectric substrate 1 is made of alumina having a thickness of 0.2 mm and a relative dielectric constant of 9.6, the spacer 8a can be separated by the spacer 8a if the space between the wiring substrate 8 and the substrate 9 is 0.20 mm or more. This is preferable because the capacitance between the signal line conductor 2 and the base 9 is 1/5 or less, and the capacitive coupling between the signal line conductor 2 and the base 9 can be ignored.

配線基板８の基体９への搭載は、エポキシ樹脂等の接着剤あるいはガラスやはんだ等の接合材で固定して行なわれる。配線基板８を基体９に凹部８ａまたは貫通孔９ｃを気密に封止して接着する場合には、配線基板８の周縁部に厚膜法や薄膜法で金属接合層を形成しておき、Ａｕ−ＳｎやＰｂ−Ｓｎ等のはんだで凹部８ａまたは貫通孔９ｃの周囲に接合して封着を行なえばよい。基体９がセラミックスから成る場合は、搭載部８ａにも同様の金属接合層を形成しておくとよい。   The wiring substrate 8 is mounted on the base 9 by being fixed with an adhesive such as an epoxy resin or a bonding material such as glass or solder. When the wiring substrate 8 is bonded to the base 9 with the recess 8a or the through hole 9c being hermetically sealed, a metal bonding layer is formed on the peripheral portion of the wiring substrate 8 by a thick film method or a thin film method, and Au What is necessary is just to perform sealing by joining to the circumference | surroundings of the recessed part 8a or the through-hole 9c with solder, such as -Sn and Pb-Sn. When the substrate 9 is made of ceramics, a similar metal bonding layer may be formed on the mounting portion 8a.

また、配線基板８と基体９との接合により十分な気密封止ができない場合は、基体９の下面に金属やセラミックスからなる蓋材をはんだにより接合して貫通孔９ｃを塞ぐことにより気密封止してもよい。この場合、蓋材が嵌まるような段差を設けて、基体９の下面から蓋材が突出しないようにすると、半導体素子収納用パッケージおよび半導体装置の厚みが厚くなることがなく、半導体装置を他の基板や装置に搭載するのも容易になる。あるいは、基体９の下面の貫通孔９ｃの周囲を半導体装置が搭載される基板や装置に気密にはんだ付けすることによって、パッケージ内部を気密に封着することができる。   If sufficient airtight sealing cannot be achieved by joining the wiring board 8 and the base 9, the lid 9 made of metal or ceramics is joined to the lower surface of the base 9 with solder to close the through hole 9c. May be. In this case, if a step is provided to fit the cover material so that the cover material does not protrude from the lower surface of the base 9, the thickness of the semiconductor element storage package and the semiconductor device does not increase, and the semiconductor device can be It becomes easy to mount on the substrate and apparatus. Alternatively, the inside of the package can be hermetically sealed by airtightly soldering the periphery of the through hole 9c on the lower surface of the base 9 to a substrate or device on which the semiconductor device is mounted.

配線基板８を、スペーサ８ａを介して基体９へ搭載する場合は、基体９の上にスペーサ８ａを接着剤や接合材により固定して載置した後に、配線基板８をスペーサ８ａの上に固定してもよいし、配線基板８の一方主面にスペーサ８ａを固定した後に基体９の上に載置してスペーサ８ａを固定してもよいし、それぞれの間に接着剤や接合材を介在させて、基体９の上にスペーサ８ａ、配線基板８の順に載置して固定してもよい。   When the wiring board 8 is mounted on the base 9 via the spacer 8a, the spacer 8a is fixed on the base 9 with an adhesive or a bonding material, and then the wiring board 8 is fixed on the spacer 8a. Alternatively, the spacer 8a may be fixed on one main surface of the wiring board 8 and then placed on the base 9 to fix the spacer 8a, and an adhesive or a bonding material is interposed therebetween. Then, the spacer 8a and the wiring board 8 may be placed and fixed on the base 9 in this order.

基体９と、基体９の搭載部９ａおよび凹部９ｂまたは貫通孔９ｃを取り囲む枠体10とにより、内側に半導体素子12を収容する空所を有する容器体となる。   The base body 9 and the frame body 10 surrounding the mounting portion 9a and the concave portion 9b or the through hole 9c of the base body 9 form a container body having a space for accommodating the semiconductor element 12 inside.

枠体10は、基体９と同様のＦｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等の金属や酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体等のセラミックスから成るものである。なお、枠体10がセラミックスから成る場合は、その表面にメタライズ層等の導体層が形成されているのが好ましい。枠体10は、金属から成るか、または表面に導体層が形成されたセラミックスから成ることにより、内部の半導体素子12によって発生する放射ノイズまたは枠体10の外側から侵入して来る放射ノイズを遮蔽することができる。   The frame 10 is made of a metal such as an Fe—Ni—Co alloy or Cu—W sintered material similar to the base 9, an aluminum oxide sintered body, an aluminum nitride sintered body, a silicon nitride sintered body, or the like. It consists of ceramics. When the frame 10 is made of ceramics, it is preferable that a conductor layer such as a metallized layer is formed on the surface thereof. The frame body 10 is made of metal or ceramics having a conductor layer formed on the surface thereof, thereby shielding radiation noise generated by the internal semiconductor element 12 or radiation noise entering from the outside of the frame body 10. can do.

基体９および枠体10が金属から成る場合であれば、基体９と枠体10とを同時に一体成形するか、打ち抜き加工等の金属加工法により作製した枠体10を、基体９にＡｇろう等のろう材によりろう付けする、またはシーム溶接法等の溶接法により接合することで作製することができる。基体９および枠体10の一方がセラミックスから成り、他方が金属から成る場合は、セラミックから成る方の接合面にメタライズ等で金属層を形成しておけば、同様にろう付けやシーム溶接法等の溶接法により接合するか、活性金属を含むろう材により直接接合することで作製することができる。基体９および枠体10がセラミックスから成る場合であれば、基体９と枠体10とを同時に一体成形するか、それぞれの枠体10の基体９との接合面に金属層を形成しておいてろう材で接合するか、あるいは活性金属を含むろう材により直接接合することにより作製することができる。   In the case where the base 9 and the frame 10 are made of metal, the base 9 and the frame 10 are integrally molded at the same time, or the frame 10 produced by a metal processing method such as punching is formed on the base 9 by Ag brazing or the like. It can be produced by brazing with a brazing material or joining by a welding method such as a seam welding method. When one of the substrate 9 and the frame 10 is made of ceramics and the other is made of metal, a metal layer is formed on the joint surface made of ceramics by metallization or the like. It can be produced by joining by a welding method of (1) or directly by a brazing material containing an active metal. If the base body 9 and the frame body 10 are made of ceramics, the base body 9 and the frame body 10 are integrally formed at the same time, or a metal layer is formed on the joint surface of the frame body 10 with the base body 9. It can be produced by joining with a brazing material or directly by a brazing material containing an active metal.

図６〜図９に示す例では、外部より半導体素子12に駆動信号等を入力させる入出力用の信号端子14が枠体10に設置されている。Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成る信号端子14は枠体10の側面に形成された固定孔10ａにガラスから成る封止材15の中心を貫通して固定されている。あるいは、信号端子14を金属環内に封止材15で固定した後に、固定孔10ａ内に金属環を嵌め込むとともにＡｕ−ＳｎはんだやＰｂ−Ｓｎはんだ等の封着材により固定孔10aに接合してもよい。   In the example shown in FIGS. 6 to 9, an input / output signal terminal 14 for inputting a drive signal or the like to the semiconductor element 12 from the outside is installed on the frame body 10. A signal terminal 14 made of a metal such as an Fe-Ni-Co alloy is fixed to a fixing hole 10a formed on a side surface of the frame 10 through the center of a sealing material 15 made of glass. Alternatively, after fixing the signal terminal 14 in the metal ring with the sealing material 15, the metal ring is fitted into the fixing hole 10a and joined to the fixing hole 10a with a sealing material such as Au-Sn solder or Pb-Sn solder. May be.

基体９および枠体10が金属から成る場合は、その表面には、耐食性に優れ、ろう材との濡れ性に優れた厚さが0.5〜９μｍのＮｉ層と厚さが0.5〜５μｍのＡｕ層とをめっき法により順次被着させておくのがよい。これにより、基体１が酸化腐食するのを有効に防止することができるとともに、配線基板８や半導体素子12をはんだにより良好に接合することができる。また、基体９および枠体10がセラミックスから成る場合に、表面に形成される金属層の表面にも同様のめっき皮膜を被着させておくのがよい。   When the substrate 9 and the frame body 10 are made of metal, the Ni layer having a thickness of 0.5 to 9 μm and the Au layer having a thickness of 0.5 to 5 μm, which has excellent corrosion resistance and wettability with the brazing material, are formed on the surface. Are preferably sequentially deposited by plating. Thereby, it is possible to effectively prevent the base body 1 from being oxidatively corroded, and the wiring substrate 8 and the semiconductor element 12 can be favorably bonded with solder. Further, when the base 9 and the frame 10 are made of ceramics, it is preferable to apply a similar plating film to the surface of the metal layer formed on the surface.

バイアス端子11は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属を打ち抜き加工等の金属加工法により加工することで作製され、ガラス等により枠体10の側面に形成された貫通孔内に固定される。   The bias terminal 11 is manufactured by processing a metal such as an Fe—Ni—Co alloy by a metal processing method such as punching, and is fixed in a through hole formed on the side surface of the frame body 10 by glass or the like.

枠体10内の基体９の上面に搭載された配線基板８のバイアス端子電極５とバイアス端子11とを電気的に接続することで、本発明の半導体素子収納用パッケージとなる。バイアス端子電極５とバイアス端子11との電気的接続は、ボンディングワイヤ17により行なう。   By electrically connecting the bias terminal electrode 5 and the bias terminal 11 of the wiring board 8 mounted on the upper surface of the base body 9 in the frame 10, the semiconductor element housing package of the present invention is obtained. Electrical connection between the bias terminal electrode 5 and the bias terminal 11 is performed by a bonding wire 17.

半導体素子12は、ＩＣ（Integrated circuit），ＬＳＩ（Large Scale Integrated circuit），ＬＤ（Laser Diode），ＰＤ（Photo Diode）であり、基体９の搭載部９ａへの搭載は、Ａｇろう，Ａｇ−Ｃｕろう等のろう材により、またはＡｕ−ＳｎはんだやＰｂ−Ｓｎはんだ等のはんだにより、またはエポキシ樹脂等の接着剤により、基体９の上面に強固に接着固定することによって行なう。   The semiconductor element 12 is an integrated circuit (IC), a large scale integrated circuit (LSI), a laser diode (LD), or a photo diode (PD). The base 9 is mounted on the mounting portion 9a by Ag soldering, Ag-Cu. This is performed by firmly bonding and fixing to the upper surface of the substrate 9 with a brazing material such as brazing, with solder such as Au—Sn solder or Pb—Sn solder, or with an adhesive such as epoxy resin.

半導体素子12は、その電極が配線基板８の信号線路導体２および接地導体３にそれぞれボンディングワイヤ17を介して電気的に接続される。また、図６〜図９に示す例では、半導体素子12と信号端子14とが、それらの間の基体９の上面に搭載された中継基板16を介して電気的に接続されている。具体的には、半導体素子12の電極と中継基板16の上面に形成された信号線路導体とがボンディングワイヤ17により電気的に接続され、中継基板16の信号線路導体と信号端子14とがろう材等から成る導電性接着材を介して電気的に接続される。   The electrodes of the semiconductor element 12 are electrically connected to the signal line conductor 2 and the ground conductor 3 of the wiring board 8 via bonding wires 17 respectively. In the example shown in FIGS. 6 to 9, the semiconductor element 12 and the signal terminal 14 are electrically connected via a relay substrate 16 mounted on the upper surface of the base 9 between them. Specifically, the electrode of the semiconductor element 12 and the signal line conductor formed on the upper surface of the relay substrate 16 are electrically connected by the bonding wire 17, and the signal line conductor of the relay substrate 16 and the signal terminal 14 are brazed. They are electrically connected via a conductive adhesive made of, for example.

中継基板16は、セラミックスから成る誘電体基板上に信号線路導体が形成されたものであり、配線基板８と同様にして作製することができ、配線基板８と同様の方法で基体９の上に搭載される。   The relay substrate 16 has a signal line conductor formed on a dielectric substrate made of ceramics, and can be produced in the same manner as the wiring substrate 8, and can be formed on the substrate 9 in the same manner as the wiring substrate 8. Installed.

そして、本発明の半導体素子収納用パッケージに半導体素子12を搭載して、半導体素子12と配線基板８の信号線路導体２および接地導体３とを電気的に接続した後に、ろう付け法やシームウエルド法等の溶接法により枠体10の上面に蓋体13を接合し、パッケージ内部を気密に封止することによって、本発明の半導体装置となる。   Then, after mounting the semiconductor element 12 on the semiconductor element storage package of the present invention and electrically connecting the semiconductor element 12 to the signal line conductor 2 and the ground conductor 3 of the wiring board 8, the brazing method or the seam weld The semiconductor device of the present invention is obtained by joining the lid 13 to the upper surface of the frame 10 by a welding method such as the method and hermetically sealing the inside of the package.

蓋体13は、Ｆｅ−Ｎｉ−Ｃｏ合金やＣｕ−Ｗの焼結材等の金属や酸化アルミニウム質焼結体，窒化アルミニウム質焼結体，窒化珪素質焼結体等のセラミックスから成る、板状のものである。図６〜図９に示す例のように、蓋体13の下面に段差を設けると、枠体10との位置合わせが容易となるのでよい。また、蓋体13がセラミックスから成る場合は、下面の周縁部に厚膜法や薄膜法で金属接合層を形成しておくことにより、ろう材による接合が可能となる。   The lid 13 is a plate made of a metal such as an Fe-Ni-Co alloy or Cu-W sintered material, or a ceramic such as an aluminum oxide sintered body, an aluminum nitride sintered body, or a silicon nitride sintered body. It is a shape. As in the example shown in FIGS. 6 to 9, if a step is provided on the lower surface of the lid body 13, alignment with the frame body 10 may be facilitated. When the lid 13 is made of ceramic, bonding with a brazing material is possible by forming a metal bonding layer on the peripheral portion of the lower surface by a thick film method or a thin film method.

なお、本発明は、上述の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、半導体素子12は、これに代えてＬｉＮｂＯ３（ニオブ酸リチウム：ＬＮ）の単結晶基板を用いた光変調素子を搭載したＬＮ光変調器であってもかまわない。 Note that the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention. For example, the semiconductor element 12 may be an LN optical modulator equipped with an optical modulation element using a single crystal substrate of LiNbO 3 (lithium niobate: LN) instead.

（ａ）は本発明の配線基板の実施の形態の一例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は下面図である。(A) is a top view which shows an example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. （ａ）は本発明の配線基板の実施の形態の他の例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . （ａ）は本発明の配線基板の実施の形態の他の例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . （ａ）は本発明の配線基板の実施の形態の他の例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . （ａ）は本発明の配線基板の実施の形態の他の例を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図であり、（ｃ）は下面図である。(A) is a top view which shows the other example of embodiment of the wiring board of this invention, (b) is sectional drawing in the AA of (a), (c) is a bottom view. . （ａ）は本発明の半導体装置の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。(A) is a top view which shows an example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). （ａ）は本発明の半導体装置の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。(A) is a top view which shows the other example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). （ａ）は本発明の半導体装置の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。(A) is a top view which shows an example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). （ａ）は本発明の半導体装置の実施の形態の他の例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。(A) is a top view which shows the other example of embodiment of the semiconductor device of this invention, (b) is sectional drawing in the AA of (a). （ａ）は従来の半導体装置の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。(A) is a top view which shows an example of embodiment of the conventional semiconductor device, (b) is sectional drawing in the AA of (a). （ａ）は従来の半導体装置に搭載されている配線基板の上面図であり、（ｂ）は（ａ）のＡ−Ａ線の断面図であり、（ｃ）は下面図である。(A) is a top view of the wiring board mounted in the conventional semiconductor device, (b) is a sectional view of the AA line of (a), (c) is a bottom view.

符号の説明Explanation of symbols

１：誘電体基板
２：信号線路導体
３：接地導体
４：第１の抵抗体
５：バイアス端子電極
６：バイアス導体
６ｃ：貫通導体
７：電波吸収体
８：配線基板
８ａ：スペーサ
９：基体
９ａ：搭載部
９ｂ：凹部
９ｃ：貫通孔
９ｄ：基体固定孔
10：枠体
10ａ：固定孔
11：バイアス端子
12：半導体素子
13：蓋体
14：信号端子
15：封止材
16：中継基板
17：ボンディングワイヤ 1: Dielectric substrate 2: Signal line conductor 3: Ground conductor 4: First resistor 5: Bias terminal electrode 6: Bias conductor 6c: Through conductor 7: Radio wave absorber 8: Wiring substrate 8a: Spacer 9: Substrate 9a : Mounting portion 9b: Recess 9c: Through hole 9d: Base fixing hole
10: Frame
10a: fixing hole
11: Bias terminal
12: Semiconductor element
13: Lid
14: Signal terminal
15: Sealing material
16: Relay board
17: Bonding wire

Claims (8)

誘電体基板と、該誘電体基板の一方主面上に配置された信号線路導体と、該信号線路導体の両側に間隔を設けて配置された接地導体と、前記信号線路導体の一端と前記接地導体とを接続する第１の抵抗体と、前記誘電体基板の一方主面上に前記接地導体と絶縁されて配置されたバイアス端子電極と、前記誘電体基板の他方主面上に配置された、一端が前記信号線路導体の前記一端に、および他端が前記バイアス端子電極にそれぞれ貫通導体を介して接続されたバイアス導体と、該バイアス導体に長さ方向に沿って接続された電波吸収体とを具備することを特徴とする配線基板。 A dielectric substrate; a signal line conductor disposed on one main surface of the dielectric substrate; a ground conductor disposed on both sides of the signal line conductor; and one end of the signal line conductor and the ground A first resistor connecting the conductor, a bias terminal electrode disposed on one main surface of the dielectric substrate, insulated from the ground conductor, and disposed on the other main surface of the dielectric substrate. A bias conductor having one end connected to the one end of the signal line conductor and the other end connected to the bias terminal electrode via a through conductor, and a radio wave absorber connected to the bias conductor along the length direction A wiring board comprising: 前記バイアス導体の前記電波吸収体に接続していない部分の長さが、前記信号線路導体により伝送する信号の波長の１／４未満であることを特徴とする請求項１に記載の配線基板。 2. The wiring board according to claim 1, wherein a length of a portion of the bias conductor that is not connected to the radio wave absorber is less than ¼ of a wavelength of a signal transmitted by the signal line conductor. 前記電波吸収体は前記誘電体基板と前記バイアス導体との間に配置されていることを特徴とする請求項１または請求項２に記載の配線基板。 The wiring board according to claim 1, wherein the radio wave absorber is disposed between the dielectric substrate and the bias conductor. 上面に前記配線基板および半導体素子を搭載する搭載部を有する基体と、該基体の上面に接合された前記搭載部を取り囲む枠体と、前記搭載部に搭載された請求項１乃至請求項３のいずれかに記載の配線基板と、該配線基板の前記バイアス端子電極に電気的に接続されたバイアス端子とを具備することを特徴とする半導体素子収納用パッケージ。 4. The base body having a mounting portion for mounting the wiring board and the semiconductor element on an upper surface, a frame surrounding the mounting portion bonded to the upper surface of the base body, and the mounting portion mounted on the mounting portion. A package for housing a semiconductor element, comprising the wiring board according to any one of the above and a bias terminal electrically connected to the bias terminal electrode of the wiring board. 前記基体が金属から成るとともに前記搭載部に凹部を有し、請求項１乃至請求項３のいずれかに記載の配線基板が、前記バイアス導体が前記凹部内で前記基体と電気的に絶縁されるように前記凹部をまたいで搭載されていることを特徴とする請求項４に記載の半導体素子収納用パッケージ。 The wiring board according to claim 1, wherein the base is made of metal and has a recess in the mounting portion, and the bias conductor is electrically insulated from the base in the recess. The package for housing a semiconductor device according to claim 4, wherein the package is mounted across the recess. 前記基体が金属から成るとともに前記搭載部に上面から下面にかけて貫通する貫通孔を有し、請求項１乃至請求項３のいずれかに記載の配線基板が、前記バイアス導体が前記貫通孔内で前記基体と電気的に絶縁されて前記貫通孔を塞ぐように搭載されていることを特徴とする請求項４に記載の半導体素子収納用パッケージ。 4. The wiring board according to claim 1, wherein the base body is made of metal and has a through hole penetrating from the upper surface to the lower surface in the mounting portion. The package for housing a semiconductor element according to claim 4, wherein the package is mounted so as to be electrically insulated from a base so as to close the through hole. 前記基体が金属から成るとともに、請求項１乃至請求項３に記載の配線基板が、前記バイアス導体がスペーサを介して前記基体と電気的に絶縁されて前記搭載部に搭載されていることを特徴とする請求項４に記載の半導体素子収納用パッケージ。 4. The wiring board according to claim 1, wherein the base is made of metal, and the bias conductor is mounted on the mounting portion while being electrically insulated from the base via a spacer. The package for housing semiconductor elements according to claim 4. 請求項４乃至請求項７にいずれかに記載の半導体素子収納用パッケージと、前記搭載部に搭載されて前記信号線路導体および前記接地導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備することを特徴とする半導体装置。 A package for housing a semiconductor element according to any one of claims 4 to 7, a semiconductor element mounted on the mounting portion and electrically connected to the signal line conductor and the ground conductor, and the frame body A semiconductor device comprising: a lid bonded to an upper surface.
JP2008326971A 2008-09-26 2008-12-24 Wiring board, package for housing semiconductor element and semiconductor device Pending JP2010103452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008326971A JP2010103452A (en) 2008-09-26 2008-12-24 Wiring board, package for housing semiconductor element and semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008247335 2008-09-26
JP2008326971A JP2010103452A (en) 2008-09-26 2008-12-24 Wiring board, package for housing semiconductor element and semiconductor device

Publications (1)

Publication Number Publication Date
JP2010103452A true JP2010103452A (en) 2010-05-06

Family

ID=42293810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008326971A Pending JP2010103452A (en) 2008-09-26 2008-12-24 Wiring board, package for housing semiconductor element and semiconductor device

Country Status (1)

Country Link
JP (1) JP2010103452A (en)

Similar Documents

Publication Publication Date Title
CN101401206B (en) Circuit module, wireless communication apparatus and circuit module manufacturing method
JP2011134740A (en) Package for mounting electronic component, and electronic device using the same
WO2013099936A1 (en) Input/output member, package for housing electronic component, and electronic apparatus
JP5178476B2 (en) Wiring board, semiconductor element storage package, and semiconductor device
JP5309039B2 (en) High-frequency wiring board, electronic component storage package, electronic device and communication device
JP6082114B2 (en) Device storage package and mounting structure
JP5766081B2 (en) Electronic component storage package and electronic device using the same
JP3935082B2 (en) High frequency package
JP2010103453A (en) Wiring board, package for housing semiconductor element and semiconductor device
JP2010103452A (en) Wiring board, package for housing semiconductor element and semiconductor device
JP2010135712A (en) Wiring board, semiconductor element storage package and semiconductor device
JP2012244002A (en) Package for housing electronic component and electronic device
JP2010056203A (en) Wiring substrate and package for storing semiconductor element, and semiconductor device
JP2010129647A (en) Wiring board, package for semiconductor element storage, and semiconductor device
JP3702241B2 (en) Semiconductor element storage package and semiconductor device
JP3720726B2 (en) Semiconductor element storage package and semiconductor device
JP3690656B2 (en) Semiconductor element storage package and semiconductor device
JPH0645468A (en) Package for storing electronic part
JP2001230342A (en) Mounting structure of high frequency circuit component mounting board
JP3840160B2 (en) High frequency device storage package
JP3780509B2 (en) Semiconductor element storage package and semiconductor device
JP2010109407A (en) Wiring board, package for semiconductor element storage, and semiconductor device
JP3805272B2 (en) Semiconductor element storage package and semiconductor device
JP3323056B2 (en) Electronic component storage package
JP3638528B2 (en) Package for storing semiconductor elements