JP2010103245A - 積層デバイスの製造方法 - Google Patents
積層デバイスの製造方法 Download PDFInfo
- Publication number
- JP2010103245A JP2010103245A JP2008272272A JP2008272272A JP2010103245A JP 2010103245 A JP2010103245 A JP 2010103245A JP 2008272272 A JP2008272272 A JP 2008272272A JP 2008272272 A JP2008272272 A JP 2008272272A JP 2010103245 A JP2010103245 A JP 2010103245A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- laminated
- back surface
- grinding
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000010030 laminating Methods 0.000 claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 7
- 239000000853 adhesive Substances 0.000 claims description 49
- 230000001070 adhesive effect Effects 0.000 claims description 38
- 238000003475 lamination Methods 0.000 claims description 33
- 238000000926 separation method Methods 0.000 claims description 10
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 abstract description 257
- 239000004065 semiconductor Substances 0.000 description 109
- 238000005520 cutting process Methods 0.000 description 40
- 238000003384 imaging method Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 3
- 230000011218 segmentation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910009372 YVO4 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
- H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
Abstract
【解決手段】表面にデバイスと表面から裏面に至る電極が配設されているウエーハを積層した積層ウエーハを分割して個々の積層デバイスを形成する積層デバイスの製造方法であって、ウエーハのストリートに沿って表面から仕上がり厚みに相当する深さの分割溝を形成する工程と、ベースとなるベースウエーハの表面に分割溝形成ウエーハの表面を電極23同士を対面して接合した後ウエーハの裏面を研削して裏面に分割溝を表出させる第1裏面研削工程と、この裏面研削ウエーハの裏面に、電極同士を対面して接合することによりウエーハを積層する工程と、この積層さウエーハの裏面を研削して裏面に分割溝を表出させる第2裏面研削工程と、さらにベースウエーハの裏面を研削して裏面に分割溝を表出させる第3の裏面研削工程とを含む。
【選択図】図6
Description
また、厚みの薄い半導体ウエーハが複数枚積層された多層ウエーハをストリートに沿って切削ブレードによって切断すると、個々の積層デバイスの側面に欠けが生じて、デバイスの品質を低下させるという問題がある。
該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿って表面から所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程と、
該分割溝形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第1の積層工程と、
該第1の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第1の裏面研削工程と、
該第1の裏面研削工程が実施されたウエーハの裏面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第2の積層工程と、
該第2の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第2の裏面研削工程と、
該第2の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して裏面に該分割溝を表出させる第3の裏面研削工程と、を含む、
ことを特徴とする積層デバイスの製造方法が提供される。
更に、上記第2の積層工程と第2の裏面研削工程とを繰り返し実施する。
なお、上記第2の裏面研削工程を実施した後、上記第3の裏面研削工程を実施する前に積層ウエーハにおける第2の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施することが望ましい。
該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿ってレーザー光線を照射しストリートに沿ってウエーハの表面から内部に向けて変質層を形成する変質層形成工程と、
該変質層形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第1の積層工程と、
該第1の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第1の裏面研削工程と、
該第1の裏面研削工程が実施されたウエーハの裏面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第2の積層工程と、
該第2の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第2の裏面研削工程と、
該第2の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して所定の仕上がり厚みに形成する第3の裏面研削工程と、
該第3の裏面研削工程が実施された積層ウエーハに外力を付与し、該積層ウエーハを各ウエーハに形成された変質層に沿って分割する分割工程と、を含む、
ことを特徴とする積層デバイスの製造方法が提供される。
また、上記第2の積層工程と第2の裏面研削工程とを繰り返し実施する。
なお、上記第2の裏面研削工程を実施した後、上記第3の裏面研削工程を実施する前に積層ウエーハにおける第2の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施することが望ましい。
積層デバイスの製造方法の第1の実施形態においては、先ずウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿って表面から所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程を実施する。この分割溝形成工程は、図2の(a)に示す切削装置3を用いて実施する。図2の(a)に示す切削装置3は、被加工物を保持するチャックテーブル31と、該チャックテーブル31に保持された被加工物を切削する切削手段32と、該チャックテーブル31に保持された被加工物を撮像する撮像手段33を具備している。チャックテーブル31は、被加工物を吸引保持するように構成されており、図示しない切削送り機構によって図2において矢印Xで示す切削送り方向に移動せしめられるとともに、図示しない割り出し送り機構によって矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
なお、上記第2の積層工程と第2の裏面研削工程を更に繰り返し実施することにより、より多層の積層デバイス220を構成することができる。
接着剤切断工程の第1の実施形態は、図10に示すレーザー加工装置5を用いて実施する。図10に示すレーザー加工装置5は、被加工物を保持するチャックテーブル51と、該チャックテーブル51上に保持された被加工物にレーザー光線を照射するレーザー光線照射手段52と、チャックテーブル51上に保持された被加工物を撮像する撮像手段53を具備している。チャックテーブル51は、被加工物を吸引保持するように構成されており、図示しない移動機構によって図10において矢印Xで示す加工送り方向および矢印Yで示す割り出し送り方向に移動せしめられるようになっている。
接着剤切断工程の第2の実施形態は、図13に示すテープ拡張装置6を用いて実施する。図13に示すテープ拡張装置6は、上記環状のフレームFを保持するフレーム保持手段61と、該フレーム保持手段61に保持された環状のフレームFに装着されたダイシングテープTを拡張するテープ拡張手段62を具備している。フレーム保持手段61は、環状のフレーム保持部材611と、該フレーム保持部材611の外周に配設された固定手段としての複数のクランプ612とからなっている。フレーム保持部材611の上面には環状のフレームFを載置する載置面611aが形成されており、この載置面611a上に環状のフレームFが載置される。そして、載置面611a上に載置された環状のフレームFは、クランプ612によってフレーム保持部材611に固定される。このように構成されたフレーム保持手段61は、テープ拡張手段62によって上下方向に進退可能に支持されている。
積層デバイスの製造方法の第2の実施形態は、上記第1の実施形態における分割溝形成工程に代えて、ウエーハのストリートに沿ってレーザー光線を照射しストリートに沿ってウエーハの表面から内部に向けて変質層を形成する変質層形成工程を実施する。この変質層形成工程は、上記図10に示すレーザー加工装置5と同様のレーザー加工装置を用いて実施する。即ち、図15に示すようにレーザー加工装置5のチャックテーブル51上に半導体ウエーハ2を裏面2bを上にして載置し、該チャックテーブル51上に半導体ウエーハ2を吸着保持する。半導体ウエーハ2を吸引保持したチャックテーブル51は、図示しない加工送り手段によって撮像手段53の直下に位置付けられる。
21:ストリート
22:デバイス
23:電極
3:切削装置
31:切削装置のチャックテーブル
32:切削手段
323:切削ブレード
4:研削装置
41:研削装置のチャックテーブル
42:研削砥石
43:研削手段
5:レーザー加工装置
51:レーザー加工装置のチャックテーブル
52:レーザー光線照射手段
522:集光器
6:テープ拡張装置
61:フレーム保持手段
62:テープ拡張手段
F:環状のフレーム
T:ダイシングテープ
Claims (9)
- 表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されているとともに表面から裏面に至る電極が配設されているウエーハを積層して積層ウエーハを形成し、該積層ウエーハを該ストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法であって、
該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿って表面から所定の仕上がり厚みに相当する深さの分割溝を形成する分割溝形成工程と、
該分割溝形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第1の積層工程と、
該第1の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第1の裏面研削工程と、
該第1の裏面研削工程が実施されたウエーハの裏面に該分割溝形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第2の積層工程と、
該第2の積層工程によって積層されたウエーハの裏面を研削して裏面に該分割溝を表出させる第2の裏面研削工程と、
該第2の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して裏面に該分割溝を表出させる第3の裏面研削工程と、を含む、
ことを特徴とする積層デバイスの製造方法。 - 該第1の積層工程はベースウエーハの表面と該ベースウエーハの表面に積層されたウエーハの表面を接着剤を介在させて接合し、該第2の積層工程は該第1の裏面研削工程が実施されたウエーハの裏面と該分割溝形成工程が実施されたウエーハの表面を接着剤を介在させて接着する、請求項1記載の積層デバイスの製造方法。
- 該第3の裏面研削工程を実施した後に、該分割溝に充填された該接着剤を分離する接着剤分離工程を含む、請求項2記載の積層デバイスの製造方法。
- 該第2の積層工程と該第2の裏面研削工程とを繰り返し実施する、請求項1から3のいずれかに記載の積層デバイスの製造方法。
- 該第2の裏面研削工程を実施した後、該第3の裏面研削工程を実施する前に該積層ウエーハにおける該第2の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する、請求項1から4のいずれかに記載の積層デバイスの製造方法。
- 表面に格子状に形成された複数のストリートによって区画された複数の領域にデバイスが形成されているとともに表面から裏面に至る電極が配設されているウエーハを積層して積層ウエーハを形成し、該積層ウエーハを該ストリートに沿って分割することにより個々の積層デバイスを形成する積層デバイスの製造方法であって、
該ウエーハの裏面を研削して所定の仕上がり厚みに形成する前に、ウエーハのストリートに沿ってレーザー光線を照射しストリートに沿ってウエーハの表面から内部に向けて変質層を形成する変質層形成工程と、
該変質層形成工程が実施されたウエーハにおけるベースとなるベースウエーハの表面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第1の積層工程と、
該第1の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第1の裏面研削工程と、
該第1の裏面研削工程が実施されたウエーハの裏面に該変質層形成工程が実施されたウエーハの表面を該電極同士を対面して接合することによりウエーハを積層する第2の積層工程と、
該第2の積層工程によって積層されたウエーハの裏面を研削して所定の仕上がり厚みに形成する第2の裏面研削工程と、
該第2の裏面研削工程を実施した後に、該ベースウエーハの裏面を研削して所定の仕上がり厚みに形成する第3の裏面研削工程と、
該第3の裏面研削工程が実施された積層ウエーハに外力を付与し、該積層ウエーハを各ウエーハに形成された変質層に沿って分割する分割工程と、を含む、
ことを特徴とする積層デバイスの製造方法。 - 該第1の積層工程はベースウエーハの表面と該ベースウエーハの表面に積層されたウエーハの表面を接着剤を介在させて接着し、該第2の積層工程は該第1の裏面研削工程が実施されたウエーハの裏面と該変質層形成工程が実施されたウエーハの表面を接着剤を介在させて接着する、請求項6記載の積層デバイスの製造方法。
- 該第2の積層工程と該第2の裏面研削工程とを繰り返し実施する、請求項6又は7記載の積層デバイスの製造方法。
- 該第2の裏面研削工程を実施した後、該第3の裏面研削工程を実施する前に該積層ウエーハにおける該第2の裏面研削工程が実施されたウエーハの裏面を環状のフレームに装着されたダイシングテープの表面に貼着するウエーハ支持工程を実施する、請求項6から8のいずれかに記載の積層デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008272272A JP5221279B2 (ja) | 2008-10-22 | 2008-10-22 | 積層デバイスの製造方法 |
US12/576,010 US7858497B2 (en) | 2008-10-22 | 2009-10-08 | Stacked device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008272272A JP5221279B2 (ja) | 2008-10-22 | 2008-10-22 | 積層デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010103245A true JP2010103245A (ja) | 2010-05-06 |
JP5221279B2 JP5221279B2 (ja) | 2013-06-26 |
Family
ID=42109003
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008272272A Active JP5221279B2 (ja) | 2008-10-22 | 2008-10-22 | 積層デバイスの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7858497B2 (ja) |
JP (1) | JP5221279B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009562A (ja) * | 2009-06-26 | 2011-01-13 | Disco Abrasive Syst Ltd | 半導体ウエーハの加工方法 |
JP2016025116A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社ディスコ | ウエーハの加工方法 |
WO2019021865A1 (ja) * | 2017-07-28 | 2019-01-31 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
WO2019021903A1 (ja) * | 2017-07-28 | 2019-01-31 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
JP2020205400A (ja) * | 2019-06-17 | 2020-12-24 | 力成科技股▲分▼有限公司 | ウェーハ薄型化方法 |
JP2021086864A (ja) * | 2019-11-25 | 2021-06-03 | 株式会社ディスコ | ウエーハの加工方法 |
KR20210132634A (ko) * | 2018-09-28 | 2021-11-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 적층형 반도체 디바이스용 다이싱 방법 |
JP2022031745A (ja) * | 2017-07-28 | 2022-02-22 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4746003B2 (ja) * | 2007-05-07 | 2011-08-10 | リンテック株式会社 | 移載装置及び移載方法 |
US8685837B2 (en) * | 2010-02-04 | 2014-04-01 | Sharp Kabushiki Kaisha | Transfer method, method for manufacturing semiconductor device, and semiconductor device |
JP5580701B2 (ja) | 2010-09-13 | 2014-08-27 | 日東電工株式会社 | ダイシング・ダイボンドフィルム |
JP2013152986A (ja) * | 2012-01-24 | 2013-08-08 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
US9059333B1 (en) * | 2013-12-04 | 2015-06-16 | International Business Machines Corporation | Facilitating chip dicing for metal-metal bonding and hybrid wafer bonding |
JP6313251B2 (ja) * | 2015-03-12 | 2018-04-18 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
CN108807258B (zh) * | 2018-06-05 | 2020-12-18 | 日照亿铭科技服务有限公司 | 一种半导体芯片生产工艺 |
CN111226313A (zh) * | 2020-01-07 | 2020-06-02 | 长江存储科技有限责任公司 | 用于多晶圆堆叠和切割的方法 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465126A (ja) * | 1990-07-05 | 1992-03-02 | Toshiba Corp | 半導体基板の製造方法 |
JPH06104153A (ja) * | 1992-03-16 | 1994-04-15 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
JPH11121414A (ja) * | 1997-10-15 | 1999-04-30 | Toyota Motor Corp | 半導体装置の製造方法 |
JPH11224870A (ja) * | 1998-02-06 | 1999-08-17 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
JP2001060591A (ja) * | 1999-08-23 | 2001-03-06 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2003031725A (ja) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003188134A (ja) * | 2001-12-17 | 2003-07-04 | Disco Abrasive Syst Ltd | 半導体ウェーハの加工方法 |
JP2004200216A (ja) * | 2002-12-16 | 2004-07-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005116614A (ja) * | 2003-10-03 | 2005-04-28 | Disco Abrasive Syst Ltd | 積層ウェーハの加工方法 |
JP2006216691A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007005666A (ja) * | 2005-06-27 | 2007-01-11 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60206058A (ja) | 1984-03-30 | 1985-10-17 | Fujitsu Ltd | 多層半導体装置の製造方法 |
JP5191650B2 (ja) * | 2005-12-16 | 2013-05-08 | シャープ株式会社 | 窒化物半導体発光素子および窒化物半導体発光素子の製造方法 |
JP2007250599A (ja) * | 2006-03-14 | 2007-09-27 | Disco Abrasive Syst Ltd | デバイスパッケージの製造方法 |
JP2009123835A (ja) * | 2007-11-13 | 2009-06-04 | Disco Abrasive Syst Ltd | 半導体デバイスの製造方法 |
-
2008
- 2008-10-22 JP JP2008272272A patent/JP5221279B2/ja active Active
-
2009
- 2009-10-08 US US12/576,010 patent/US7858497B2/en active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0465126A (ja) * | 1990-07-05 | 1992-03-02 | Toshiba Corp | 半導体基板の製造方法 |
JPH06104153A (ja) * | 1992-03-16 | 1994-04-15 | American Teleph & Telegr Co <Att> | 半導体集積回路の製造方法 |
JPH11121414A (ja) * | 1997-10-15 | 1999-04-30 | Toyota Motor Corp | 半導体装置の製造方法 |
JPH11224870A (ja) * | 1998-02-06 | 1999-08-17 | Sumitomo Metal Ind Ltd | 貼り合わせ半導体基板及びその製造方法 |
JP2001060591A (ja) * | 1999-08-23 | 2001-03-06 | Rohm Co Ltd | 半導体装置の製造方法 |
JP2003031725A (ja) * | 2001-07-12 | 2003-01-31 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP2003188134A (ja) * | 2001-12-17 | 2003-07-04 | Disco Abrasive Syst Ltd | 半導体ウェーハの加工方法 |
JP2004200216A (ja) * | 2002-12-16 | 2004-07-15 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2005116614A (ja) * | 2003-10-03 | 2005-04-28 | Disco Abrasive Syst Ltd | 積層ウェーハの加工方法 |
JP2006216691A (ja) * | 2005-02-02 | 2006-08-17 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2007005666A (ja) * | 2005-06-27 | 2007-01-11 | Disco Abrasive Syst Ltd | ウエーハの加工方法 |
Cited By (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009562A (ja) * | 2009-06-26 | 2011-01-13 | Disco Abrasive Syst Ltd | 半導体ウエーハの加工方法 |
JP2016025116A (ja) * | 2014-07-16 | 2016-02-08 | 株式会社ディスコ | ウエーハの加工方法 |
US11158601B2 (en) | 2017-07-28 | 2021-10-26 | Hamamatsu Photonics K.K. | Laminated element manufacturing method |
KR102596148B1 (ko) * | 2017-07-28 | 2023-11-01 | 하마마츠 포토닉스 가부시키가이샤 | 적층형 소자의 제조 방법 |
JP2019029488A (ja) * | 2017-07-28 | 2019-02-21 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
JP2019029489A (ja) * | 2017-07-28 | 2019-02-21 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
KR20200029032A (ko) * | 2017-07-28 | 2020-03-17 | 하마마츠 포토닉스 가부시키가이샤 | 적층형 소자의 제조 방법 |
KR20200030600A (ko) * | 2017-07-28 | 2020-03-20 | 하마마츠 포토닉스 가부시키가이샤 | 적층형 소자의 제조 방법 |
KR102642496B1 (ko) * | 2017-07-28 | 2024-03-04 | 하마마츠 포토닉스 가부시키가이샤 | 적층형 소자의 제조 방법 |
US11817319B2 (en) | 2017-07-28 | 2023-11-14 | Hamamatsu Photonics K.K. | Laminated element manufacturing method |
WO2019021865A1 (ja) * | 2017-07-28 | 2019-01-31 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
WO2019021903A1 (ja) * | 2017-07-28 | 2019-01-31 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
US11211250B2 (en) | 2017-07-28 | 2021-12-28 | Hamamatsu Photonics K.K. | Laminated element manufacturing method |
JP2022031745A (ja) * | 2017-07-28 | 2022-02-22 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
JP7223828B2 (ja) | 2017-07-28 | 2023-02-16 | 浜松ホトニクス株式会社 | 積層型素子の製造方法 |
KR20210132634A (ko) * | 2018-09-28 | 2021-11-04 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 적층형 반도체 디바이스용 다이싱 방법 |
KR102521267B1 (ko) | 2018-09-28 | 2023-04-12 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 적층형 반도체 디바이스용 다이싱 방법 |
JP2020205400A (ja) * | 2019-06-17 | 2020-12-24 | 力成科技股▲分▼有限公司 | ウェーハ薄型化方法 |
JP2021086864A (ja) * | 2019-11-25 | 2021-06-03 | 株式会社ディスコ | ウエーハの加工方法 |
JP7436187B2 (ja) | 2019-11-25 | 2024-02-21 | 株式会社ディスコ | ウエーハの加工方法 |
Also Published As
Publication number | Publication date |
---|---|
US7858497B2 (en) | 2010-12-28 |
JP5221279B2 (ja) | 2013-06-26 |
US20100099221A1 (en) | 2010-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5221279B2 (ja) | 積層デバイスの製造方法 | |
US7915140B2 (en) | Fabrication method for device having die attach film on the back side thereof | |
JP6078376B2 (ja) | ウエーハの加工方法 | |
TWI650809B (zh) | 晶圓之加工方法 | |
US9093519B2 (en) | Wafer processing method | |
TWI469200B (zh) | Processing method of optical element wafers (3) | |
JP6189208B2 (ja) | ウエーハの加工方法 | |
JP6034219B2 (ja) | ウエーハの加工方法 | |
JP5992731B2 (ja) | ウエーハの加工方法 | |
JP6189066B2 (ja) | ウエーハの加工方法 | |
JP2011187479A (ja) | ウエーハの加工方法 | |
JP6215544B2 (ja) | ウエーハの加工方法 | |
JP2013008831A (ja) | ウエーハの加工方法 | |
JP2010045117A (ja) | 光デバイスウエーハの加工方法 | |
JP2014143285A (ja) | ウエーハの加工方法 | |
US20170117434A1 (en) | Wafer processing method | |
JP2017103406A (ja) | ウエーハの加工方法 | |
JP2006040988A (ja) | ウエーハの分割方法および分割装置 | |
KR102256562B1 (ko) | 적층 기판의 가공 방법 | |
JP2008311404A (ja) | ウエーハの加工方法 | |
JP6235396B2 (ja) | ウエーハの加工方法 | |
TWI625775B (zh) | Wafer processing method (3) | |
JP2010251416A (ja) | 半導体装置の製造方法 | |
JP6346067B2 (ja) | ウエーハの加工方法 | |
JP2005244030A (ja) | ウエーハの分割方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130124 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130307 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5221279 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160315 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |