JP2010098274A - Packaging mechanism of surface-mountable integrated circuit - Google Patents

Packaging mechanism of surface-mountable integrated circuit Download PDF

Info

Publication number
JP2010098274A
JP2010098274A JP2008292779A JP2008292779A JP2010098274A JP 2010098274 A JP2010098274 A JP 2010098274A JP 2008292779 A JP2008292779 A JP 2008292779A JP 2008292779 A JP2008292779 A JP 2008292779A JP 2010098274 A JP2010098274 A JP 2010098274A
Authority
JP
Japan
Prior art keywords
layers
substrate
package
mmic
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008292779A
Other languages
Japanese (ja)
Inventor
Chinh Huy Doan
フュイ ドーン チン
Mohammed Ershad Ali
エルシャド アリ モハメッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sibeam Inc
Original Assignee
Sibeam Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sibeam Inc filed Critical Sibeam Inc
Priority to JP2008292779A priority Critical patent/JP2010098274A/en
Publication of JP2010098274A publication Critical patent/JP2010098274A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Transceivers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a packaging mechanism of a surface mountable integrated circuit. <P>SOLUTION: An integrated circuit (IC) package is disclosed. The IC package includes a substrate 160 having top, middle and bottom layers, an array 170 of millimeter-wave antennas embedded on the top layer of the substrate and a monolithic microwave integrated circuit (MMIC) 145 mounted to the bottom layer of the substrate. In one embodiment, a second level connection part 150 surface-mounted to a printed circuit board (PCB) 105 is formed at the bottom layer of the substrate. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明の実施形態は集積回路パッケージに関し、より具体的には、ミリメートル波集積回路パッケージに関する。   Embodiments of the invention relate to integrated circuit packages, and more specifically to millimeter wave integrated circuit packages.

ビーム形成及びステアリングを行うミリメートル波システムは、典型的には、多数のアンテナ素子、集積回路、及び相互接続を含む。このようなシステムは、高いデータ転送速度の短距離無線接続を顧客アプリケーションに提供するための実現可能な機構の基礎である。性能及びコストの目的を達成するために、一般的な課題は、大量製造及び組立て工程と両立できる集積化プラットフォーム・パッケージを開発することである。
このような集積パッケージは、集積レベルが増加するのに伴って、様々な機能を収容すると予想される。これらの機能には、中でも、低損失無共振のｍｍ波信号経路の提供、多層アンテナ素子とそれらのフィード・ネットワークの埋め込み、局部発振器（ＬＯ）、中間周波数（ＩＦ）分配及び受動回路の統合、並びに制御層とバイアス層の組み込みが含まれる。 Millimeter wave systems that perform beam forming and steering typically include multiple antenna elements, integrated circuits, and interconnects. Such a system is the basis for a feasible mechanism for providing high-data rate short-range wireless connections to customer applications. In order to achieve performance and cost objectives, a common challenge is to develop an integrated platform package that is compatible with high volume manufacturing and assembly processes.
Such integrated packages are expected to accommodate various functions as the level of integration increases. These features include, among other things, the provision of low-loss, non-resonant mm-wave signal paths, the embedding of multi-layer antenna elements and their feed networks, local oscillator (LO), intermediate frequency (IF) distribution and passive circuit integration As well as the incorporation of a control layer and a bias layer.

ミリメートル波アンテナが集積回路（ＩＣ）と統合される典型的なシナリオにおいては、アンテナとＩＣの両方が、許容できる性能を保証するために一つの基板の上部層の上に配置される。この手法は、１つ又はそれ以上のＩＣの上に配置された別個のＲＦポートによって個々に駆動される必要がある多数のアンテナ素子が存在するとき、問題に遭遇する。第１に、ルーティング輻輳が素子の数を制限することになる。
さらに、ＩＣ及びアンテナを十分な間隔で同じ表面上に配置する必要があるので、パッケージが大きくなる。パッケージの大きさが増大するのに伴って、コストが増加し、場合によっては、基板が製造するのに大きくなりすぎる可能性さえある。最後に、ＩＣからの熱除去が難しくなる。 In a typical scenario where a millimeter wave antenna is integrated with an integrated circuit (IC), both the antenna and the IC are placed on the top layer of one substrate to ensure acceptable performance. This approach encounters a problem when there are multiple antenna elements that need to be individually driven by separate RF ports located on one or more ICs. First, routing congestion limits the number of elements.
Furthermore, since the IC and the antenna need to be arranged on the same surface with a sufficient interval, the package becomes large. As the size of the package increases, the cost increases, and in some cases, the substrate may even become too large to manufacture. Finally, heat removal from the IC becomes difficult.

一実施形態により、集積回路（ＩＣ）パッケージが開示される。ＩＣパッケージは、上部層、中間層、及び底部層を有する基板と、基板の1つの層（例えば、上部層）に埋め込まれたミリメートル波アンテナのアレイと、基板の別の異なる層（例えば、底部層）の上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）とを含む。
別の実施形態により、システムが開示される。このシステムは、上部層、中間層、及び底部層を有する基板と、基板の1つの層（例えば、上部層）に埋め込まれたミリメートル波アンテナのアレイと、基板の別の層（例えば、底部層）の上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）とを含む集積回路（ＩＣ）パッケージを含む。プリント回路基板（ＰＣＢ）は、基板のこの第２の層の上に実装される。 According to one embodiment, an integrated circuit (IC) package is disclosed. An IC package includes a substrate having a top layer, an intermediate layer, and a bottom layer, an array of millimeter wave antennas embedded in one layer of the substrate (eg, top layer), and another different layer of substrate (eg, bottom) Monolithic microwave integrated circuit (MMIC) mounted on the layer.
According to another embodiment, a system is disclosed. The system includes a substrate having a top layer, an intermediate layer, and a bottom layer, an array of millimeter wave antennas embedded in one layer (eg, top layer) of the substrate, and another layer (eg, bottom layer) of the substrate. And an integrated circuit (IC) package including a monolithic microwave integrated circuit (MMIC) mounted on the board. A printed circuit board (PCB) is mounted on this second layer of the board.

本発明は、以下の説明、並びに本発明の実施形態を例示するために用いられる添付の図面を参照することによって、最も良く理解することができる。
ミリメートル波モジュールの放射素子と集積回路素子を統合するための表面実装可能なパッケージング・スキームを説明する。１つの実施形態によれば、アンテナは、基板の上部層内に組み込まれる。モノリシック・マイクロ波集積回路（ＭＭＩＣ）及びボール・グリッド・アレイ（ＢＧＡ）は、基板の底面に取り付けられる。 The invention can best be understood by referring to the following description and accompanying drawings that are used to illustrate embodiments of the invention.
A surface mountable packaging scheme for integrating radiating elements and integrated circuit elements of a millimeter wave module is described. According to one embodiment, the antenna is incorporated in the upper layer of the substrate. A monolithic microwave integrated circuit (MMIC) and a ball grid array (BGA) are attached to the bottom surface of the substrate.

上述の問題の大部分を解決するか又は軽減するための手法は、アンテナが上部に配置され、ＩＣがパッケージ基板の低部に配置された両面型パッケージを使用することである。従って、十分な性能を有するミリメートル波機能の高レベルの統合を可能にする両面型パッケージングを実施する機構を説明する。
以下の説明において、多数の詳細が示される。しかしながら、当業者であれば、これらの特定の詳細なしに本発明の実施形態を実施できることは明らかであろう。他の場合には、説明の理解を不明瞭にすることを避けるために、周知の構造体、デバイス及び技術は、詳細には示されていない。従って、この説明は、限定するのではなく例証するものと考えられたい。 An approach to solve or mitigate most of the above problems is to use a double-sided package with the antenna on top and the IC on the bottom of the package substrate. Accordingly, a mechanism for implementing double-sided packaging that allows a high level of integration of millimeter wave functions with sufficient performance is described.
In the following description, numerous details are set forth. However, it will be apparent to one skilled in the art that embodiments of the present invention may be practiced without these specific details. In other instances, well-known structures, devices and techniques have not been shown in detail in order to avoid obscuring the understanding of the description. The description is thus to be regarded as illustrative instead of limiting.

本明細書における「１つの実施形態」又は「一実施形態」への言及は、特定の特徴、構造体、又は実施形態に関連して説明される特性が、本発明の少なくとも１つの実施形態に含まれることを意味する。本明細書内の各所における「１つの実施形態において」という語句の出現は、必ずしも全てが同じ実施形態を指すわけではない。   References herein to “one embodiment” or “one embodiment” refer to a particular feature, structure, or characteristic described in connection with the embodiment, in at least one embodiment of the invention. Means included. The appearances of the phrase “in one embodiment” in various places in the specification are not necessarily all referring to the same embodiment.

図１は、両面型表面実装ミリメートル波集積システム１００の１つの実施形態を示す。システム１００は、プリント回路基板（ＰＣＢ）１０５の上に実装された多層基板１６０を含む。基板１６０は、誘電体層と、２つの誘電体層の界面に配置された金属層とを含む。本明細書において説明されるように、単独での「層」という用語への如何なる言及も「金属層」を示す。１つの実施形態において、基板１６０は、Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ（ＨＴＣＣ）又はＬｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｅｄ Ｃｅｒａｍｉｃｓ（ＬＴＣＣ）アルミナによる大量生産に適しているが、例えば、積層ベース又はビルドアップ有機物のような他の基板型を用いることもできる。さらに、１つの実施形態において、基板１６０は、キャビティ、又は、側壁メタライゼーション等のような特定の構造部を含まない。   FIG. 1 illustrates one embodiment of a double-sided surface mount millimeter wave integrated system 100. The system 100 includes a multilayer board 160 mounted on a printed circuit board (PCB) 105. The substrate 160 includes a dielectric layer and a metal layer disposed at the interface between the two dielectric layers. As described herein, any reference to the term “layer” by itself refers to a “metal layer”. In one embodiment, the substrate 160 is suitable for mass production with High Temperature Co-Fired Ceramics (HTCC) or Low Temperature Co-Fired Ceramics (LTCC) alumina, such as stacked base or build-up organics. Other substrate types can also be used. Further, in one embodiment, the substrate 160 does not include specific structures such as cavities or sidewall metallization.

１つの実施形態において、アンテナ・アレイ１７０は、基板の上部に埋め込まれる。１つの実施形態において、アンテナ・アレイ１７０は、多層上の金属パターンを有する。１つの実施形態において、上部の２つの層は、アンテナ・アレイ１７０用に用いられる。アンテナ・アレイ１７０はフィードされ、それらの分配は、基板１６０の幾つかの内部層を用いて実現される。基板１６０の底部においては、１つ又はそれ以上のＭＭＩＣ１４５が基板１６０にフリップチップ実装される。代替的な実施形態において、例えば、チップと基板の間の相互接続としてのワイヤ・ボンドによる上向き（チップの底面が基板に接合される）実装のような、他の実装及び構成が用いられ、このような場合には、チップは、ミリメートル波動作に重要なワイヤ・ボンド長を短くするために、キャビティ内で上向きに配置される。パッケージ基板内のキャビティが望ましくない場合には、チップは薄く重ね合わせることができる。しかしながら、チップが薄すぎると、取り扱い及び組立ての問題が生じ得る。   In one embodiment, the antenna array 170 is embedded on top of the substrate. In one embodiment, the antenna array 170 has a metal pattern on multiple layers. In one embodiment, the top two layers are used for the antenna array 170. The antenna array 170 is fed and their distribution is achieved using several internal layers of the substrate 160. At the bottom of the substrate 160, one or more MMICs 145 are flip-chip mounted on the substrate 160. In alternative embodiments, other implementations and configurations are used, such as, for example, an upward-facing (bonded to the substrate bottom of the chip) wire bond as an interconnect between the chip and the substrate. In such cases, the chip is placed upward in the cavity to shorten the wire bond length, which is important for millimeter wave operation. If cavities in the package substrate are not desired, the chips can be thinly stacked. However, if the tip is too thin, handling and assembly problems can occur.

伝送ライン１６５及び接地平面１６８は、基板１６０の内部に含まれる。伝送ライン１６５は、アンテナ・アレイ１７０内のアンテナと１つ又はそれ以上のＭＭＩＣ１４５との間でミリメートル波信号を伝送する。
１つの実施形態によれば、アンテナ・アレイ１７０の素子の各々は、ＭＭＩＣ１４５のうちの１つの上に、対応するミリメートル波ポートを有する。フリップチップ・バンプ１４７は、アンダーフィル１４９によって、対応するアンテナ・アレイ１７０の素子をＭＭＩＣ１４５に結合する。その結果、ＭＭＩＣ１４５から発したミリメートル波信号は、基板１６０の中間層に伝わり、そこで、これらの信号は、それぞれのアンテナ・フィード・ポイント１６５に分配され、結局アンテナ・アレイ１７０内のアンテナに結合される。 Transmission line 165 and ground plane 168 are included within substrate 160. Transmission line 165 transmits millimeter wave signals between the antennas in antenna array 170 and one or more MMICs 145.
According to one embodiment, each of the elements of the antenna array 170 has a corresponding millimeter wave port on one of the MMICs 145. Flip chip bumps 147 couple the corresponding antenna array 170 elements to MMIC 145 by underfill 149. As a result, millimeter wave signals emanating from the MMIC 145 travel to the intermediate layer of the substrate 160 where they are distributed to the respective antenna feed points 165 and eventually coupled to the antennas in the antenna array 170. The

他のアナログ信号（例えば、ＬＯ及びＩＦ信号、バイアス及び制御信号）は、アナログ信号ルーティング１６２を介して基板１６０の底部層の一部を用いて伝送される。ボール・グリッド・アレイＢＧＡボール１５０は、パッケージをＰＣＢ１０５上に表面実装することを可能にするように、基板１６０の底部に取り付けられる。１つの実施形態において、ＢＧＡボール１５０の大きさは、フリップチップ実装されるＭＭＩＣダイ１４５の結合した高さがＢＧＡボール１５０の高さよりも確実に低くなるように選択される。   Other analog signals (eg, LO and IF signals, bias and control signals) are transmitted using a portion of the bottom layer of substrate 160 via analog signal routing 162. Ball grid array BGA balls 150 are attached to the bottom of substrate 160 to allow the package to be surface mounted on PCB 105. In one embodiment, the size of the BGA ball 150 is selected to ensure that the combined height of the flip chip mounted MMIC die 145 is less than the height of the BGA ball 150.

さらに別の実施形態において、表面実装操作中、ＢＧＡボール１５０がリフローするとき、ダイ１４５はハード・ストップとして機能し、ＢＧＡボール１５０が完全に潰れるのを防止する。１つの実施形態において、熱対応パッドがダイの下に配置されて、ＰＣＢ１０５への低い熱抵抗接触を確実にする。さらに別の実施形態においては、はんだ付け可能パッド１３０が、ダイ１４５の直下のＰＣＢ１０５上に配置され、ダイ１４５の裏面は、金属成分１４０によってメタライズされる。従って、ダイ１４５の裏面は表面実装中にはんだ付けして、ＰＣＢ１０５に対するダイ１４５の良好な熱的接続を確実にすることができる。   In yet another embodiment, when the BGA ball 150 reflows during a surface mount operation, the die 145 functions as a hard stop, preventing the BGA ball 150 from being completely collapsed. In one embodiment, a thermally compliant pad is placed under the die to ensure low thermal resistance contact to the PCB 105. In yet another embodiment, a solderable pad 130 is disposed on the PCB 105 immediately below the die 145 and the back surface of the die 145 is metallized with a metal component 140. Thus, the back side of the die 145 can be soldered during surface mounting to ensure good thermal connection of the die 145 to the PCB 105.

１つの実施形態によれば、システム１００は、上面のアンテナ・アレイ１７０と底面のＭＭＩＣ１４５との統合のための多層基板１６０の構成と、表面実装組立体のための基板１６０底面の構成と、パッケージをＰＣＢ１０５に実装するための構成とを含む。   According to one embodiment, the system 100 includes a multilayer substrate 160 configuration for integration of the top antenna array 170 and bottom MMIC 145, a substrate 160 bottom configuration for a surface mount assembly, and a package. For mounting on the PCB 105.

多層基板構成
図２は、基板１６０の１つの実施形態の断面図を示す。埋め込んだ主要機能に基づいて、それらの層は、接地平面１６８によって分離される、上部２１０、中間部２２０及び底部２３０の３つのグループに分けられる。１つの実施形態において、上部層２１０は、平面アンテナ素子に割り当てられる。多くの場合、パッチ積層化のような技術を実施してアンテナの性能を高めるために多層が必要とされる。代替的な実施形態において、単一層を平面アンテナ素子用に用いることができることに留意されたい。誘電体層の厚さは、アンテナ設計の考慮事項から決定することができる。上部接地平面１６８は、アンテナ層２１０をパッケージの残り部分から絶縁し、これにより電磁干渉からの耐性を与える。 Multilayer Substrate Configuration FIG. 2 shows a cross-sectional view of one embodiment of a substrate 160. Based on the embedded primary functions, the layers are divided into three groups, top 210, middle 220, and bottom 230, separated by ground plane 168. In one embodiment, the upper layer 210 is assigned to a planar antenna element. In many cases, multiple layers are required to implement techniques such as patch lamination to enhance antenna performance. Note that in alternative embodiments, a single layer can be used for planar antenna elements. The thickness of the dielectric layer can be determined from antenna design considerations. The upper ground plane 168 insulates the antenna layer 210 from the rest of the package, thereby providing immunity from electromagnetic interference.

中間層２２０は、アンテナへのミリメートル波信号の分配に用いられる。１つの実施形態において、アンテナ素子は、フィード・ラインを共有せず、ミリメートル波のフィード・ラインの数は、アンテナ・アレイ内の素子の数と同じになる。１つの実施形態において、簡潔な方法で多数のフィード・ラインを効率的に分配するために、１つ又はそれ以上の層が用いられる。接地平面１６８は他の層の回路からの遮蔽を与える。１つの実施形態によれば、信号ライン以外のメタライゼーションは、均一な電磁環境のためにこれらの層においては最小に保たれる。１つの実施形態において、信号トレースからの遮断領域は、トレース幅及び基板層の厚さ等のような因子に依存する設計パラメータである。他の実施形態においては、他の因子がこの設計パラメータに影響を与える可能性がある。単一のＴＥＭモードの伝搬を向上させるために、フェンシングよって接地を有するストリップ・ラインを信号ライン用に用いることができるが、ここで、フェンシングは、信号トレースが経路設定される際にその信号トレースの両側の特定の距離のところにビアを配置することを言う。トレースから接地ビアまでの距離及びビアの間の間隔は、設計パラメータである。   The intermediate layer 220 is used for distributing the millimeter wave signal to the antenna. In one embodiment, antenna elements do not share feed lines and the number of millimeter wave feed lines is the same as the number of elements in the antenna array. In one embodiment, one or more layers are used to efficiently distribute multiple feed lines in a concise manner. The ground plane 168 provides shielding from other layers of circuitry. According to one embodiment, metallization other than signal lines is kept to a minimum in these layers for a uniform electromagnetic environment. In one embodiment, the blocking area from the signal trace is a design parameter that depends on factors such as trace width and substrate layer thickness. In other embodiments, other factors may affect this design parameter. In order to improve the propagation of a single TEM mode, a strip line with grounding by fencing can be used for the signal line, where fencing is the signal trace as it is routed. Say to place vias at a certain distance on both sides. The distance from the trace to the ground via and the spacing between the vias are design parameters.

底部層２３０は、ＤＣ信号、制御信号及び低周波アナログ信号用に用いられる。１つの実施形態において、高集積ＭＭＩＣ１４５は、ＬＯ及びＩＦ信号ラインに加えて多数のＤＣ及び制御ラインを必要とする。これに適合させるため、並びに、ダイ１４５及びＢＧＡ１５０が密集する底部層２３０を補うために、２つ又はそれ以上の層を用いることができる。１つの実施形態において、パッケージは、表面実装用途を意図したものであり、従ってこれらの層は、パッケージ直下のＰＣＢの事前には未知の電気特性を認識する。このように、明確な電磁界面がないので、ミリメートル波信号ルーティングは、底部層において最小にする必要がある。   The bottom layer 230 is used for DC signals, control signals and low frequency analog signals. In one embodiment, the highly integrated MMIC 145 requires a large number of DC and control lines in addition to the LO and IF signal lines. Two or more layers can be used to accommodate this and to supplement the bottom layer 230 where the die 145 and BGA 150 are dense. In one embodiment, the package is intended for surface mount applications, so these layers recognize unknown electrical properties in advance of the PCB directly under the package. Thus, since there is no clear electromagnetic interface, millimeter wave signal routing needs to be minimized in the bottom layer.

上述のように、ミリメートル波信号の分配は、接地平面１６８によって遮蔽された中間層２２０の内部に留められる。さらに、多層を上部及び底部に付加して他の機能を収容する。これにより、基板１６０はミリメートル波の波長スケールにおいて相対的に厚くなる。従って、ミリメートル波信号は、一つの層から他の層に進む際に、垂直方向にかなりの距離を横断しなければならない。１つの実施形態において、単純なビア遷移部、又は、従来の準同軸のビア遷移部でさえも、長い垂直的な相互接続内に存在することになる共振、高次モード及び反射を抑制するのに十分ではない。
従って、１つの実施形態において、この垂直相互接続の問題の解決法として、補償用垂直相互接続機構が実施される。この垂直相互接続機構において、ミリメートル波信号は、基板の内側金属層である補償用垂直相互接続２１５の上をフリップチップ・パッド２０８に至るまで伝送される。 As described above, the distribution of millimeter wave signals remains within the intermediate layer 220 shielded by the ground plane 168. In addition, multiple layers are added to the top and bottom to accommodate other functions. This makes the substrate 160 relatively thick on the millimeter wave wavelength scale. Thus, millimeter wave signals must traverse a significant distance in the vertical direction as they travel from one layer to another. In one embodiment, even simple via transitions, or even conventional quasi-coaxial via transitions, suppress resonances, higher order modes and reflections that would exist in long vertical interconnects. Not enough.
Accordingly, in one embodiment, a compensating vertical interconnect mechanism is implemented as a solution to this vertical interconnect problem. In this vertical interconnect mechanism, millimeter wave signals are transmitted over the compensating vertical interconnect 215, which is the inner metal layer of the substrate, up to the flip chip pad 208.

さらに別の実施形態において、補償構造体は層遷移構造体に組み込まれる。このような実施形態においては、補償構造体の配置、大きさ及び形状は、モデリング処理によって決定される。さらに別の実施形態において、モデリング処理には、３次元（３Ｄ）電磁ツール（例えば、Ａｎｓｏｆｔ ＣｏｒｐｏｒａｔｉｏｎからのＨｉｇｈ Ｆｒｅｑｕｅｎｃｙ Ｓｔｒｕｃｔｕｒｅ Ｓｉｍｕｌａｔｏｒ（ＨＦＳＳ））及び回路シミュレータ（例えば、Ａｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．からの高度設計システム（ＡＤＳ））を利用する最適化法が含まれる。
１つの実施形態によれば、補償用垂直相互接続は、底部のＭＭＩＣの全てのミリメートル波ポートの位置に又はその極めて近くに配置される。他の実施形態においては、同様の垂直相互接続が、ミリメートル波信号を中間層から上部層に伝送する必要があるフィード・スキームにおけるアンテナ・フィード・ネットワーク内で用いられる。 In yet another embodiment, the compensation structure is incorporated into the layer transition structure. In such an embodiment, the arrangement, size and shape of the compensation structure is determined by a modeling process. In yet another embodiment, the modeling process includes a three dimensional (3D) electromagnetic tool (eg, High Frequency Structure Simulator (HFSS) from Ansoft Corporation) and a circuit simulator (eg, Advanced Design Systems from Agilent Technologies, Inc.). (ADS)) optimization methods are included.
According to one embodiment, the compensating vertical interconnect is located at or very close to the location of all millimeter wave ports of the bottom MMIC. In other embodiments, similar vertical interconnects are used in the antenna feed network in feed schemes where millimeter wave signals need to be transmitted from the middle layer to the upper layer.

基板底面構成
１つの実施形態によれば、基板１６０の底面は、ＭＭＩＣ１４５及びパッケージの第２のレベルの相互接続面の両方として構成される。１つ又はそれ以上のＭＭＩＣ１４５は、標準的なフリップチップ組立て技術を用いて基板１６０にフリップチップ実装される。上述のように、他の実装技術を用いることができる。それらの低い電気的寄生振動により、フリップチップ相互接続は、ｍｍ波周波数において十分な性能をもたらすことができる。さらに別の実施形態において、ダイ１４５は、高周波動作のための短いワイヤ・ボンド長を達成するためにキャビティ実装される。この構成におけるフリップチップ実装の別の利点は、ダイ１４５の裏面が露出するので効率的な熱除去のために使用できることである。 Substrate Bottom Configuration According to one embodiment, the bottom surface of substrate 160 is configured as both the MMIC 145 and the second level interconnect surface of the package. One or more MMICs 145 are flip chip mounted to the substrate 160 using standard flip chip assembly techniques. As described above, other mounting techniques can be used. Due to their low electrical parasitic vibration, flip-chip interconnects can provide sufficient performance at mm-wave frequencies. In yet another embodiment, the die 145 is cavity mounted to achieve a short wire bond length for high frequency operation. Another advantage of flip chip mounting in this configuration is that the back side of the die 145 is exposed and can be used for efficient heat removal.

第２のレベルの相互接続として、ボール１５０が１つ又はそれ以上の列内で基板１６０の外周付近に配置されるＢＧＡ型接続部が用いられる。１つの実施形態において、周波数変換、周波数逓倍及び位相シフトのような、全てのミリメートル波処理がＭＭＩＣ１４５内で実施され、アンテナを介した放射を除いてミリメートル信号が完全にパッケージ内に包含されるようになる。この場合、低周波数ＩＦ、ＬＯ及び基準信号のみが、パッケージ外部の電源から供給される。
このようなシナリオにおいては、第２のレベルの相互接続は低周波数において十分な性能を有し、従ってその仕様を緩和する。結果として、他の型の相互接続を実施することが可能になる。図３は、ＢＧＡボール１５０ではなくリード３００が基板１６０をＰＣＢ１０５に結合させるシステム１００の実施形態を示す。 As a second level interconnect, BGA type connections are used in which balls 150 are located near the outer periphery of substrate 160 in one or more rows. In one embodiment, all millimeter wave processing, such as frequency conversion, frequency multiplication and phase shifting, is performed in the MMIC 145 so that the millimeter signal is completely contained in the package except for radiation through the antenna. become. In this case, only the low frequency IF, LO and reference signal are supplied from the power supply outside the package.
In such a scenario, the second level interconnect has sufficient performance at low frequencies and thus relaxes its specification. As a result, other types of interconnections can be implemented. FIG. 3 illustrates an embodiment of system 100 in which leads 300, rather than BGA balls 150, bond substrate 160 to PCB 105. FIG.

パッケージ実装構成
１つの実施形態において、フリップチップ実装されたダイ１４５及びＢＧＡボール１５０は、パッケージの表面実装面にあり、このパッケージはＰＣＢ１０５に取り付ける準備ができた状態にある。パッケージをＰＣＢ１０５に取り付けることができる幾つかの方法がある。図１に示されるように、ダイ１４５のメタライズされた裏面１４０が、表面実装操作中にＰＣＢ１０５上のはんだ付け可能な実装用パッド１３０と結合する。ダイと実装用パッドの間のギャップの大きさは考慮する必要がある。ＢＧＡにおける良好なはんだ接続のために、はんだボール１５０はリフロー中に十分に潰れる必要がある。ダイ１４５はＰＣＢ１０５に対するハード・ストップとして機能するので、小さすぎるギャップは、はんだボール１５０が良好な接続を形成するのを妨げる。 Package Mounting Configuration In one embodiment, flip chip mounted die 145 and BGA ball 150 are on the surface mounting surface of the package, and the package is ready to be attached to PCB 105. There are several ways in which the package can be attached to the PCB 105. As shown in FIG. 1, the metallized back surface 140 of the die 145 couples with solderable mounting pads 130 on the PCB 105 during a surface mounting operation. The size of the gap between the die and the mounting pad must be considered. For a good solder connection in a BGA, the solder balls 150 need to collapse well during reflow. Since die 145 serves as a hard stop for PCB 105, a gap that is too small prevents solder ball 150 from making a good connection.

別の実施形態において、パッケージはＰＣＢ１０５に取り付けられるが、一方ダイ１４５は表面実装中にはＰＣＢ１０５と結合しない。図４は、システム１００のこのような実施形態を示す。図４に示されるように、ダイ１４５がＰＣＢ１０５に接触できるレベルまでＢＧＡはんだボール１５０が潰れるのを防止することが重要である。１つの実施形態において、これは、堅固な芯のＢＧＡボール、又は、ダイとＰＣＢの間にギャップが存在するような大きさにする必要がある数個のより小さな非リフロー型ボールを用いて達成される。
第３の取付け方法において、ＰＣＢ１０５は、ダイ１４５の大きさよりも大きな貫通切欠き部を含む。図５は、システム１００のこのような実施形態を示す。図５に示されるように、切欠き部５０５はダイの真下に配置されることになる。表面実装中、ＢＧＡボール１５０が潰れつつあるとき、ダイ１４５は切欠き部に滑り込む。ダイ１４５とＰＣＢ１０５の間にギャップが必要ないので、この構成は、より小さなＢＧＡボール１５０の使用を可能にすることになる。ダイ１４５の裏面は、切欠き部５０５を通して露出することになるので、例えば、ヒートシンクを用いて、熱接続を確立することができる。 In another embodiment, the package is attached to the PCB 105 while the die 145 does not bond to the PCB 105 during surface mounting. FIG. 4 illustrates such an embodiment of the system 100. As shown in FIG. 4, it is important to prevent the BGA solder balls 150 from collapsing to a level where the die 145 can contact the PCB 105. In one embodiment, this is accomplished using a rigid core BGA ball or several smaller non-reflow balls that need to be sized such that there is a gap between the die and the PCB. Is done.
In the third attachment method, the PCB 105 includes a through notch that is larger than the size of the die 145. FIG. 5 illustrates such an embodiment of the system 100. As shown in FIG. 5, the notch 505 will be located directly under the die. During surface mounting, when the BGA ball 150 is being crushed, the die 145 slides into the notch. This configuration will allow the use of smaller BGA balls 150 since no gap is required between the die 145 and the PCB 105. Since the back surface of the die 145 is exposed through the notch 505, the heat connection can be established using, for example, a heat sink.

別の実施形態において、ダイ１４５の裏面は、熱接続のためにメタライズされない。このような実施形態においては、熱接着剤を用いて薄い金属パドル５１０を裏面に接着することができ、次いで金属パドル５１０をＰＣＢ１０５に取り付けて、低抵抗接続部を確立することができる。
上述のシステムは、アンテナが基板の上部層に組み込まれ、ＭＭＩＣ及び表面実装用ＢＧＡが底部に取り付けられた厚い多層基板をベースとする高集積ミリメートル波パッケージを形成する機構を説明する。この機構は、このような従来にないパッケージ化体を製造する困難を克服し、大量製造プロセスを用いて実施することができる。 In another embodiment, the back side of the die 145 is not metallized for thermal connection. In such an embodiment, a thin metal paddle 510 can be adhered to the back surface using thermal adhesive, and then the metal paddle 510 can be attached to the PCB 105 to establish a low resistance connection.
The system described above describes a mechanism for forming a highly integrated millimeter wave package based on a thick multilayer substrate with an antenna incorporated into the top layer of the substrate and MMIC and surface mount BGA attached to the bottom. This mechanism overcomes the difficulty of manufacturing such unconventional packaging and can be implemented using a mass manufacturing process.

本発明の例示的な実施形態の前述の説明においては、１つ又はそれ以上の種々の本発明の態様を理解するのに役立つ開示を能率的にする目的で、本発明の種々の特徴が場合によりその単一の実施形態、図面、又は説明にまとめられていることを認識されたい。しかしながら、この開示方法は、請求された本発明が各々の請求項において明白に詳述されたものよりも多くの特徴を要求する意図を示すものと解釈されるべきではない。むしろ、添付の請求項が示すように、本発明の態様は、単一の前述の開示された実施形態の全ての特徴よりも少ない特徴にある。従って、詳細な説明に添付された請求項は、その結果、この詳細な説明に明確に組み込まれ、各々の請求項は、それ自体で本発明の別個の実施形態として主張するものである。   In the foregoing description of exemplary embodiments of the invention, various features of the invention have been described in order to streamline the disclosure that is helpful in understanding one or more of the various aspects of the invention. Are summarized in a single embodiment, drawing or description thereof. This method of disclosure, however, is not to be interpreted as indicating that the claimed invention requires more features than are expressly detailed in each claim. Rather, as the appended claims indicate, aspects of the invention reside in less than all the features of a single, previously disclosed embodiment. Thus, the claims appended hereto are hereby expressly incorporated into this detailed description, with each claim standing on its own as a separate embodiment of this invention.

前述の説明は、特定の実施形態に向けられた。当業者であれば、説明された実施形態に修正を加え、利点の全て又は一部を達成することができることは明らかであろう。従って、添付の特許請求の範囲の目的は、そのような変形及び修正の全てを本発明の精神及び範囲内に入るものとして包含することである。   The foregoing description has been directed to specific embodiments. It will be apparent to those skilled in the art that modifications can be made to the described embodiments to achieve all or part of the advantages. Accordingly, it is the object of the appended claims to cover all such variations and modifications as fall within the spirit and scope of the invention.

両面型表面実装集積ミリメートル波パッケージの１つの実施形態を示す。1 illustrates one embodiment of a double-sided surface mount integrated millimeter wave package. 基板の１つの実施形態を示す。1 illustrates one embodiment of a substrate. 両面型表面実装集積ミリメートル波パッケージの別の実施形態を示す。Fig. 4 illustrates another embodiment of a double-sided surface mount integrated millimeter wave package. 両面型表面実装集積ミリメートル波パッケージのさらに別の実施形態を示す。Fig. 6 illustrates yet another embodiment of a double-sided surface mount integrated millimeter wave package. 両面型表面実装集積ミリメートル波パッケージのさらに別の実施形態を示す。Fig. 6 illustrates yet another embodiment of a double-sided surface mount integrated millimeter wave package.

１００：システム
１０５：プリント回路基板（ＰＣＢ）
１３０：はんだ可能パッド
１４０：金属成分
１４５：モノリシック・マイクロ波集積回路（ＭＭＩＣ）
１４７：フリップチップ・バンプ
１４９：アンダーフィル
１５０：ボール・グリッド・アレイ（ＢＧＡ）
１６０：基板
１６２：信号ルーティング
１６５：伝送ライン（アンテナ・フィード・ポイント）
１６８：接地面
１７０：アンテナ・アレイ
２１０：上部層（アンテナ層）
２２０：中間層
２３０：底部層
３００：リード
５０５：切欠き部
５１０：金属パドル 100: System 105: Printed circuit board (PCB)
130: Solderable pad 140: Metal component 145: Monolithic microwave integrated circuit (MMIC)
147: Flip chip bump 149: Underfill 150: Ball grid array (BGA)
160: Substrate 162: Signal routing 165: Transmission line (antenna feed point)
168: Ground plane 170: Antenna array 210: Upper layer (antenna layer)
220: Intermediate layer 230: Bottom layer 300: Lead 505: Notch 510: Metal paddle

Claims (12)

第１、第２及び第３の組の１つ又はそれ以上の層を有し、前記第２の組の１つ又はそれ以上の層は前記第１及び第３の組の１つ又はそれ以上の層の間にある、基板と、
前記基板の前記第１の組の層に埋め込まれたミリメートル波アンテナのアレイと、
前記基板の前記第３の組の層のうちの１つの上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）と、
前記基板の前記第２の組の層のうちの１つ又はそれ以上の中に埋め込まれたアンテナ・フィード・ポイントと、
前記ＭＭＩＣから前記フィード・ポイントに信号を伝送するための相互接続と、
前記基板をプリント回路基板（ＰＣＢ）に実装するための、前記第３の組の層上に取り付けられたリードと、
を備えることを特徴とする集積回路（ＩＣ）パッケージ。 One or more layers of a first, second and third set, wherein one or more layers of the second set are one or more of the first and third sets A substrate between the layers of
An array of millimeter wave antennas embedded in the first set of layers of the substrate;
A monolithic microwave integrated circuit (MMIC) mounted on one of the third set of layers of the substrate;
An antenna feed point embedded in one or more of the second set of layers of the substrate;
An interconnect for transmitting signals from the MMIC to the feed point;
Leads mounted on the third set of layers for mounting the substrate on a printed circuit board (PCB);
An integrated circuit (IC) package comprising: 前記ＭＭＩＣは、前記アレイ内のアンテナに対応する１つ又はそれ以上のポートを備えることを特徴とする、請求項１に記載のパッケージ。   The package of claim 1, wherein the MMIC comprises one or more ports corresponding to antennas in the array. 前記相互接続は、前記第３の組の層の内の層から前記第２の組の層に至る遷移部の寄生効果を減少させるための補償構造体を含むことを特徴とする、請求項１に記載のパッケージ。   The interconnect includes a compensation structure for reducing parasitic effects of transitions from layers in the third set of layers to the second set of layers. Package described in. 前記第３の組の層に埋め込まれたアナログ信号ラインをさらに備えることを特徴とする、請求項１に記載のパッケージ。   The package of claim 1, further comprising analog signal lines embedded in the third set of layers. 前記基板をプリント回路基板（ＰＣＢ）に実装するための、前記第３の組の層上に取り付けられたボール・グリッド・アレイ（ＢＧＡ）ボールをさらに備えることを特徴とする、請求項４に記載のパッケージ。   5. The ball grid array (BGA) ball mounted on the third set of layers for mounting the substrate on a printed circuit board (PCB). Package. 第１、第２及び第３の組の１つ又はそれ以上の層を有し、前記第２の組の１つ又はそれ以上の層は、前記第１及び第３の組の１つ又はそれ以上の層の間にある、基板と、
前記基板の前記第１の組の層に埋め込まれたミリメートル波アンテナのアレイと、
前記基板の前記第３の組の層のうちの１つの上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）と、
前記基板の前記第２の組の層のうちの１つ又はそれ以上の中に埋め込まれたアンテナ・フィード・ポイントと、
前記ＭＭＩＣから前記フィード・ポイントに信号を伝送するための相互接続と、
プリント回路基板（ＰＣＢ）に実装するための、前記ＭＭＩＣダイの直下に取り付けられたパッドと、
を備えることを特徴とする集積回路（ＩＣ）パッケージ。 One or more layers of a first, second and third set, wherein one or more layers of the second set are one or more of the first and third sets. A substrate between these layers;
An array of millimeter wave antennas embedded in the first set of layers of the substrate;
A monolithic microwave integrated circuit (MMIC) mounted on one of the third set of layers of the substrate;
An antenna feed point embedded in one or more of the second set of layers of the substrate;
An interconnect for transmitting signals from the MMIC to the feed point;
Pads mounted directly under the MMIC die for mounting on a printed circuit board (PCB);
An integrated circuit (IC) package comprising: 前記ＭＭＩＣダイの裏面はメタライズされることを特徴とする、請求項６に記載のパッケージ。   The package of claim 6, wherein the back surface of the MMIC die is metallized. 前記ＭＭＩＣは、前記アレイ内のアンテナに対応する１つ又はそれ以上のポートを備えることを特徴とする、請求項６に記載のパッケージ。   The package of claim 6, wherein the MMIC comprises one or more ports corresponding to antennas in the array. 第１、第２及び第３の組の１つ又はそれ以上の層を有し、前記第２の組の１つ又はそれ以上の層は、前記第１及び第３の組の１つ又はそれ以上の層の間にある、基板と、
前記基板の前記第１の組の層に埋め込まれたミリメートル波アンテナのアレイと、
前記基板の前記第３の組の層のうちの１つの上に実装されたモノリシック・マイクロ波集積回路（ＭＭＩＣ）と、
を含む集積回路（ＩＣ）パッケージと、
前記基板の前記第３の組の層の上に、前記基板をプリント回路基板に実装するための前記第３の組みの層のうちの少なくとも１つに取り付けられたリードを用いて、実装されたプリント回路基板（ＰＣＢ）と、
を備えることを特徴とするシステム。 One or more layers of a first, second and third set, wherein one or more layers of the second set are one or more of the first and third sets. A substrate between these layers;
An array of millimeter wave antennas embedded in the first set of layers of the substrate;
A monolithic microwave integrated circuit (MMIC) mounted on one of the third set of layers of the substrate;
An integrated circuit (IC) package comprising:
Mounted on top of the third set of layers of the substrate using leads attached to at least one of the third set of layers for mounting the substrate on a printed circuit board A printed circuit board (PCB);
A system comprising: 前記ＭＭＩＣは、前記アレイ内のアンテナに対応する１つ又はそれ以上のポートを備えることを特徴とする、請求項９に記載のシステム。   The system of claim 9, wherein the MMIC comprises one or more ports corresponding to antennas in the array. 前記パッケージは、前記基板の前記第２の組の層のうちの１つ又はそれ以上の中に埋め込まれたアンテナ・フィード・ポイントをさらに備えることを特徴とする、請求項１０に記載のシステム。   The system of claim 10, wherein the package further comprises an antenna feed point embedded in one or more of the second set of layers of the substrate. 前記ＭＭＩＣから前記フィード・ポイントまで信号を伝送するための相互接続をさらに備えることを特徴とする、請求項１１に記載のシステム。   The system of claim 11, further comprising an interconnect for transmitting signals from the MMIC to the feed point.
JP2008292779A 2008-10-20 2008-10-20 Packaging mechanism of surface-mountable integrated circuit Pending JP2010098274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008292779A JP2010098274A (en) 2008-10-20 2008-10-20 Packaging mechanism of surface-mountable integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008292779A JP2010098274A (en) 2008-10-20 2008-10-20 Packaging mechanism of surface-mountable integrated circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013020236A Division JP5762452B2 (en) 2013-02-05 2013-02-05 Surface mountable integrated circuit packaging mechanism

Publications (1)

Publication Number Publication Date
JP2010098274A true JP2010098274A (en) 2010-04-30

Family

ID=42259729

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008292779A Pending JP2010098274A (en) 2008-10-20 2008-10-20 Packaging mechanism of surface-mountable integrated circuit

Country Status (1)

Country Link
JP (1) JP2010098274A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012014527A1 (en) * 2010-07-29 2013-09-12 株式会社村田製作所 High frequency module and communication device
WO2019030994A1 (en) * 2017-08-10 2019-02-14 株式会社フジクラ Circuit board and electronic device
WO2020054001A1 (en) * 2018-09-12 2020-03-19 三菱電機株式会社 Antenna
CN111954955A (en) * 2018-04-13 2020-11-17 国际商业机器公司 Integrated antenna array package structure and method
US10893617B2 (en) 2017-08-30 2021-01-12 Murata Manufacturing Co., Ltd. Multilayer substrate and antenna module
JP2021111787A (en) * 2020-01-06 2021-08-02 精材科技股▲ふん▼有限公司 Chip package and manufacturing method thereof
CN113824456A (en) * 2021-09-14 2021-12-21 重庆两江卫星移动通信有限公司 Active multi-beam tile-type phased array receiving assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160635A (en) * 1991-12-03 1993-06-25 Yuseisho Tsushin Sogo Kenkyusho Active phased array antenna
JP2002100698A (en) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd Semiconductor device package and semiconductor device
JP2003133801A (en) * 2001-10-25 2003-05-09 Hitachi Ltd High frequency circuit module
JP2006210777A (en) * 2005-01-31 2006-08-10 Nec Electronics Corp Semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05160635A (en) * 1991-12-03 1993-06-25 Yuseisho Tsushin Sogo Kenkyusho Active phased array antenna
JP2002100698A (en) * 2000-09-26 2002-04-05 Shinko Electric Ind Co Ltd Semiconductor device package and semiconductor device
JP2003133801A (en) * 2001-10-25 2003-05-09 Hitachi Ltd High frequency circuit module
JP2006210777A (en) * 2005-01-31 2006-08-10 Nec Electronics Corp Semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012014527A1 (en) * 2010-07-29 2013-09-12 株式会社村田製作所 High frequency module and communication device
WO2019030994A1 (en) * 2017-08-10 2019-02-14 株式会社フジクラ Circuit board and electronic device
US10893617B2 (en) 2017-08-30 2021-01-12 Murata Manufacturing Co., Ltd. Multilayer substrate and antenna module
US11259418B2 (en) 2017-08-30 2022-02-22 Murata Manufacturing Co., Ltd. Multilayer substrate and antenna module
CN111954955A (en) * 2018-04-13 2020-11-17 国际商业机器公司 Integrated antenna array package structure and method
WO2020054001A1 (en) * 2018-09-12 2020-03-19 三菱電機株式会社 Antenna
JP2021111787A (en) * 2020-01-06 2021-08-02 精材科技股▲ふん▼有限公司 Chip package and manufacturing method thereof
JP7093859B2 (en) 2020-01-06 2022-06-30 精材科技股▲ふん▼有限公司 Chip package and its manufacturing method
US11521938B2 (en) 2020-01-06 2022-12-06 Xintec Inc. Chip package including substrate inclined sidewall and redistribution line
US11749618B2 (en) 2020-01-06 2023-09-05 Xintec Inc. Chip package including substrate having through hole and redistribution line
US11784134B2 (en) 2020-01-06 2023-10-10 Xintec Inc. Chip package and manufacturing method thereof
CN113824456A (en) * 2021-09-14 2021-12-21 重庆两江卫星移动通信有限公司 Active multi-beam tile-type phased array receiving assembly

Similar Documents

Publication Publication Date Title
US7675465B2 (en) Surface mountable integrated circuit packaging scheme
US10461399B2 (en) Wafer level package with integrated or embedded antenna
JP6964381B2 (en) Wireless communication package with integrated antenna array
US9196951B2 (en) Millimeter-wave radio frequency integrated circuit packages with integrated antennas
KR101397748B1 (en) Radio frequency(rf) integated circuit(ic) packages with integrated aperture-coupled patch antenna(s)
US8648454B2 (en) Wafer-scale package structures with integrated antennas
CA2713353C (en) Radio frequency (rf) integrated circuit (ic) packages with integrated aperture-coupled patch antenna(s) in ring and/or offset cavities
US8451618B2 (en) Integrated antennas in wafer level package
TWI506863B (en) Radio frequency (rf) integrated circuit (ic) packages having characteristics suitable for mass production
KR101581225B1 (en) Surface mountable integrated circuit packaging scheme
CN103329349B (en) Laminated antenna structures for package applications
US11328987B2 (en) Waver-level packaging based module and method for producing the same
US9245859B2 (en) Wireless module
JP2010098274A (en) Packaging mechanism of surface-mountable integrated circuit
CN112051551A (en) Silicon-based three-dimensional integrated micro radar high-frequency high-power active subarray
EP2178119B1 (en) Surface mountable integrated circuit package
CN101728369B (en) Method for packing surface-mountable integrated circuit
CN112864147B (en) Three-dimensional multi-chip packaging structure capable of being combined
JP2015026873A (en) Surface mountable integrated circuit packaging scheme
JP5762452B2 (en) Surface mountable integrated circuit packaging mechanism
EP2469592A1 (en) Integrated circuit chip package device
AU2008230024B2 (en) Surface mountable integrated circuit packaging scheme
WO2024104843A1 (en) Component carrier with rows of equidistant wiring elements and further wiring elements at different level connected to mutually spaced conductive areas

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130902

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140320

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140708