JP2010096937A - 制御回路、及び画像形成装置 - Google Patents

Abstract

【課題】従来技術と比較して、通常状態から省電力状態に高速に移行する。
【解決手段】予め定められた情報が設定されると電力供給が抑制される前に必要な準備処理を実行する複数の部品（ＣＰＵ３２、メモリコントローラ３６、ＰＬＬ３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８）と、複数の部品の各々に対応して設けられ、電源制御部１８からの指示によって対応する部品に対して必要な準備処理の実行を指示する複数の設定部（ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、メモリコントローラ用マスタアクセス部４８）とを備え、当該部品は、当該指示に基づいて省電力状態に移行するために必要な準備処理を並列に実行するように省エネ制御部３４によって制御される。
【選択図】図１

Description

本発明は、制御回路、及び画像形成装置に関する。

従来、電源からの電力の供給量が制限される省エネルギー状態（省電力状態）に移行する制御を行う省エネ制御部を備えた省エネルギー機能付きファクシミリ装置が知られている（例えば、特許文献１参照）。特許文献１に記載されたファクシミリ装置は、ファクシミリ装置全体を制御する主制御部の他に、省エネルギー状態時に制御する省エネ制御部を設け、待機状態に、主制御部、操作表示部、電装部等の電源を主制御部からの省エネ制御信号に応じて遮断し、省エネ制御部は省エネキー押下、原稿セット、リンギング信号、オフフック信号等の立ち上がりトリガ信号により省エネルギー状態を解除して、主制御部に対して省エネ解除要因信号を送出している。
特開平８−２１４０９６号公報

本発明は、従来技術と比較して、通常状態から省電力状態に高速に移行できる制御回路、及び画像形成装置を提供することを目的とする。

上記目的を達成するために、請求項１に記載の制御回路は、装置を省電力状態に移行するための条件が満たされた場合に、前記装置内の電源供給を抑制する制御を行う電源制御部と、予め定められた情報が設定されると、電力供給が抑制される前に必要な準備処理を実行する複数の部品と、前記複数の部品の各々に対応して設けられ、前記電源制御部からの指示によって対応する前記複数の部品に対して前記必要な準備処理の実行を指示する複数の設定部とを備え、前記部品は、前記指示に基づいて省電力状態に移行するために必要な準備処理を並列に実行されることを特徴とする。

請求項２に記載の制御回路は、請求項１に記載の制御回路において、前記部品を、プログラムを読み出して実行する中央演算処理部、記憶手段の情報保持動作を制御する記憶保持動作制御部、または同期信号を逓倍、分周若しくは位相調整して出力する同期信号出力部のうち少なくとも１つであるようにしたものである。

また、請求項３に記載の画像形成装置は、請求項１または請求項２記載の制御回路によって画像形成部に対し画像形成処理を行うように制御することを特徴とする。

請求項１〜３の各発明によれば、従来技術と比較して、通常状態から省電力状態に高速に移行できる、という効果が得られる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。なお、本実施の形態では、本発明を画像形成装置に適用した例について説明する。

図１に示すように、本実施の形態に係る画像形成装置１０は、画像形成装置１０の各部（各部品、各回路）を制御する制御部１２、ワークメモリとして一時的にデータ（情報）が記憶されるメモリ（例えばＤＲＡＭ（Dynamic Random Access Memory）で構成されるメモリ）１４、電源１６からの各回路（各部品、各部）への電力供給を制御する電源制御部１８、ユーザからの指示を受け付けるための指示受付手段としてのタッチパネル２０、外部の図示しないＰＣ（Personal Computer）からインタフェース２２を介して入力された画像形成用画像データに、画像形成部２４で画像形成可能とするために所定の画像処理を施す画像処理部２６、及び画像処理部２６によって画像処理が施された画像形成用画像データに基づいた画像を画像形成媒体（例えば用紙）に形成して出力する画像形成部２４、所定のクロックを発生する外部発振器２８、３０を備えている。これら、制御部１２、メモリ１４、電源制御部１８、タッチパネル２０、インタフェース２２、画像形成部２４、及び画像処理部２６は、電力が供給されることにより動作可能となる。

本実施の形態では、画像形成用画像データがインタフェース２２を介して入力されると、制御部１２（ＣＰＵ（Central Processing Unit）３２）は、入力された画像形成用画像データを画像処理部２６に出力する。そして、制御部１２は、画像処理部２６によって画像処理が施された画像形成用画像データを、画像形成部２４に出力する。これにより、画像形成用画像データに基づいた画像が画像形成媒体（例えば用紙）に形成されて出力される。

制御部１２はＡＳＩＣ（Application Specific Integrated Circuit）で構成されている。制御部１２は、ＣＰＵ３２、省エネ制御部３４、メモリコントローラ３６、ＰＬＬ（Phase-locked loop）３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８を備えている。これらＣＰＵ３２、省エネ制御部３４、メモリコントローラ３６、ＰＬＬ３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８は、電力が供給されることにより動作可能となる。

ＣＰＵ３２は、図示しないプログラムメモリに記憶されたプログラムを読み出して実行する。また、ＣＰＵ３２はレジスタ群３２ａを備えており、レジスタ群３２ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＣＰＵ３２の動作を停止させるための所定の予め定められた情報（例えば”１”など）が設定されると、ＣＰＵ３２は、自身の動作を停止させる停止処理を実行する。なお、この停止処理は、電源制御部１８の電源制御によって、電源１６からの電力の供給が停止（または抑制）される前（すなわち省電力状態に移行する前）に行う必要がある準備処理（前処理）である。

省エネ制御部３４は、後述する省エネ制御処理を実行する。

メモリコントローラ３６は、ＣＰＵ３２からの指示によって、ＣＰＵ３２から出力されたデータ（情報）をメモリ１４に記憶させ、または、メモリ１４に記憶されているデータを読み出してＣＰＵ３２へ出力する。また、メモリコントローラ３６は、電力が供給されることにより動作可能となっている間は、メモリ１４に対して記憶保持のためのリフレッシュを行っている。すなわち、メモリコントローラ３６は、記憶手段としてのメモリ１４の情報保持動作を制御する記憶保持動作制御部である。更に、メモリコントローラ３６はレジスタ群３６ａを備えており、レジスタ群３６ａの所定の１つまたは複数のレジスタ（記憶領域）に、メモリ１４がセルフリフレッシュモードに移行するための指示をメモリコントローラ３６からメモリ１４に出力させるための予め定められた情報（例えば１など）が設定されると、メモリコントローラ３６は、メモリ１４がセルフリフレッシュモードに移行するための指示をメモリ１４に出力する指示出力処理を実行する。なお、この指示出力処理は、電源制御部１８の電源制御によって、電源１６からの電力の供給が停止（または抑制）される前に行う必要がある準備処理（前処理）である。

ＰＬＬ３８は、外部発信器２８からのクロックから逓倍、分周、位相調整したクロック（動作の同期をとるための同期信号）を生成してＣＰＵ３２に出力する。更に、ＰＬＬ３８は、レジスタ群３８ａを備えており、レジスタ群３８ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＰＬＬ３８を初期化させると共にクロックの出力を停止させるための所定の予め定められた情報が設定されると、ＰＬＬ３８は、自身を初期化させると共にクロックの出力を停止させる処理を実行する。なお、この処理は、電源制御部１８の電源制御によって、電源１６からの電力の供給が停止（または抑制）される前に行う必要がある準備処理（前処理）である。

ＰＬＬ４０は、外部発信器３０からのクロックから逓倍、分周、位相調整したクロックを生成してメモリコントローラ３６に出力する。更に、ＰＬＬ４０は、レジスタ群４０ａを備えており、レジスタ群４０ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＰＬＬ４０を初期化させると共にクロックの出力を停止させるための所定の予め定められた情報が設定されると、ＰＬＬ４０は、自身を初期化させると共にクロックの出力を停止させる処理を実行する。なお、この処理は、電源制御部１８の電源制御によって、電源１６からの電力の供給が停止（または抑制）される前に行う必要がある準備処理（前処理）である。

ＣＰＵ用マスタアクセス部４２は、ＣＰＵ３２に対応して設けられ、省エネ制御部３４からの指示（本実施の形態では、例えば、ＣＰＵ３２が備えているレジスタ群３２ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＣＰＵ３２の動作を停止させるための所定の予め定められた情報（例えば”１”など）を設定する指示）が入力されると、その指示に基づいて、ＣＰＵ３２が備えているレジスタ群３２ａの所定の１つまたは複数のレジスタ（記憶領域）に、所定の予め定められた情報（例えば”１”など）を設定する。

ＰＬＬ用マスタアクセス部４４は、ＰＬＬ３８に対応して設けられ、省エネ制御部３４からの指示（本実施の形態では、ＰＬＬ３８が備えているレジスタ群３８ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＰＬＬ３８を初期化させるための所定の予め定められた情報（例えば１など）を設定すると共に、クロックの出力を停止させるための所定の予め定められた情報（例えば１など）を設定する指示など）が入力されると、その指示に基づいて、ＰＬＬ３８が備えているレジスタ群３８ａの所定の１つまたは複数のレジスタ（記憶領域）に、所定の予め定められた情報を設定する。

同様に、ＰＬＬ用マスタアクセス部４６は、ＰＬＬ４０に対応して設けられ、省エネ制御部３４からの指示（本実施の形態では、ＰＬＬ４０が備えているレジスタ群４０ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＰＬＬ４０を初期化させるための所定の予め定められた情報（例えば１など）を設定すると共に、クロックの出力を停止させるための所定の予め定められた情報（例えば１など）を設定する指示など）が入力されると、その指示に基づいて、ＰＬＬ４０が備えているレジスタ群４０ａの所定の１つまたは複数のレジスタ（記憶領域）に、所定の予め定められた情報を設定する。

メモリコントローラ用マスタアクセス部４８は、メモリコントローラ３６に対応して設けられ、省エネ制御部３４からの指示（本実施の形態では、メモリコントローラ３６が備えているレジスタ群３６ａの所定の１つまたは複数のレジスタ（記憶領域）に、メモリ１４がセルフリフレッシュモードに移行するための指示をメモリ１４に出力させるための所定の予め定められた情報（例えば１など）を設定する指示など）が入力されると、その指示に基づいて、メモリコントローラ３６が備えているレジスタ群３６ａの所定の１つまたは複数のレジスタ（記憶領域）に、所定の予め定められた情報を設定する。

電源制御部１８は、省エネ制御部３４から画像形成装置１０を通常状態とする指示を受信すると、画像形成装置１０を通常状態とするために、電源１６からの電力を、各回路（各部品、各部）を動作可能とするために、上記のメモリ１４、タッチパネル２０、インタフェース２２、画像形成部２４、画像処理部２６、外部発振器２８、外部発振器３０、ＣＰＵ３２、省エネ制御部３４、メモリコントローラ３６、ＰＬＬ３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８に電力を供給するように電力の供給を制御する。また、電源制御部１８は、省エネ制御部３４から画像形成装置１０を、供給される電力量が抑制される省電力状態とする指示を受信すると、画像形成装置１０を省電力状態とするために、電源１６からの電力を、上記のメモリ１４、タッチパネル２０、インタフェース２２、及び省エネ制御部３４のみに電力を供給するように電力の供給を制御する。従って、画像形成部２４、画像処理部２６、外部発振器２８、外部発振器３０、ＣＰＵ３２、メモリコントローラ３６、ＰＬＬ３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８は省電力の対象となる省電力対象部である。

次に、本実施の形態に係る省エネ制御部３４が実行する省エネ制御処理について、図２を参照して説明する。なお、省エネ制御処理は、省電力状態に移行するための所定の条件（例えば、タッチパネル２２から省電力状況に移行する指示が入力された場合、所定時間、画像形成用画像データが入力されなかった場合等の条件）が満たされたと省エネ制御部３４が判定した場合に実行される。

まず、ステップ１００では、レジスタ群３８ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＰＬＬ３８を初期化させるための所定の予め定められた情報（例えば１など）を設定すると共に、クロックの出力を停止させるための所定の予め定められた情報（例えば１など）を設定する指示をＰＬＬ用マスタアクセス部４４に出力する。これにより、ＰＬＬ３８は、自身を初期化させると共にクロックの出力を停止させる処理（準備処理）を実行する。また、ステップ１００では、レジスタ群４０ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＰＬＬ４０を初期化させるための所定の予め定められた情報（例えば１など）を設定すると共に、クロックの出力を停止させるための所定の予め定められた情報（例えば１など）を設定する指示をＰＬＬ用マスタアクセス部４６に出力する。これにより、ＰＬＬ４０は、自身を初期化させると共にクロックの出力を停止させる処理（準備処理）を実行する。また、ステップ１００では、レジスタ群３６ａの所定の１つまたは複数のレジスタ（記憶領域）に、メモリ１４がセルフリフレッシュモードに移行するための指示をメモリコントローラ３６からメモリ１４に出力させるための予め定められた情報（例えば１など）を設定する指示をメモリコントローラ用マスタアクセス部４８に出力する。これにより、メモリコントローラ３６によって、メモリ１４がセルフリフレッシュモードに移行するための指示をメモリ１４に出力する指示出力処理が実行されて、メモリ１４はセルフリフレッシュを開始する。また、ステップ１００では、レジスタ群３２ａの所定の１つまたは複数のレジスタ（記憶領域）に、ＣＰＵ３２の動作を停止させるための所定の予め定められた情報（例えば”１”など）を設定する指示をＣＰＵ用マスタアクセス部４２に出力する。これにより、ＣＰＵ３２は、自身の動作を停止させる停止処理を実行して、自身の動作が停止される。

なお、上述した、レジスタ群３８ａの所定の１つまたは複数のレジスタに、ＰＬＬ３８を初期化させるための所定の予め定められた情報を設定すると共にクロックの出力を停止させるための所定の予め定められた情報を設定する指示、レジスタ群４０ａの所定の１つまたは複数のレジスタに、ＰＬＬ４０を初期化させるための所定の予め定められた情報を設定すると共にクロックの出力を停止させるための所定の予め定められた情報を設定する指示、レジスタ群３６ａの所定の１つまたは複数のレジスタに、メモリ１４がセルフリフレッシュモードに移行するための指示をメモリコントローラ３６からメモリ１４に出力させるための予め定められた情報を設定する指示、及びレジスタ群３２ａの所定の１つまたは複数のレジスタに、ＣＰＵ３２の動作を停止させるための所定の予め定められた情報を設定する指示の各指示は、並行して出力される。すなわち、これらの指示の出力処理は並行処理である。

次のステップ１０２では、電源制御部１８に画像形成装置１０を省電力状態とする指示を出力する。これにより、電源制御部１８によって、画像形成装置１０を省電力状態とするために、電源１６からの電力を、上記のメモリ１４、タッチパネル２０、インタフェース２２、及び省エネ制御部３４のみに電力を供給するように電力の供給が制御される。なお、ステップ１０２では、ＣＰＵ３２、メモリコントローラ３６、ＰＬＬ３８、及びＰＬＬ４０の全てで準備処理が完了したことを確認（例えば、準備処理が完了したことを示すＡＣＫ信号をＣＰＵ３２、メモリコントローラ３６、ＰＬＬ３８、及びＰＬＬ４０の全てから受信した場合）してから、電源制御部１８に画像形成装置１０を省電力状態とする指示を出力するようにしてもよい。

次のステップ１０４では、復帰要因が発生したか否かを判定する。ここで、復帰要因とは、例えば、画像形成用画像データがインタフェース２２を介して受信された場合等の通常の画像形成を行うために各回路（各部品、各部）への電力の供給が必要になった要因を指す。

ステップ１０４では、復帰要因が発生したと判定されるまで判定処理を繰り返す。

ステップ１０４で、復帰要因が発生したと判定された場合には、次のステップ１０６へ進む。

ステップ１０６では、電源制御部１８に画像形成装置１０を通常状態とする指示を出力する。これにより、電源制御部１８によって、画像形成装置１０を通常状態とするために、電源１６からの電力を、上記のメモリ１４、タッチパネル２０、インタフェース２２、画像形成部２４、画像処理部２６、外部発振器２８、外部発振器３０、ＣＰＵ３２、省エネ制御部３４、メモリコントローラ３６、ＰＬＬ３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８に電力を供給するように電力の供給が制御される。

次のステップ１０８では、上記ステップ１００で情報が設定されたレジスタ群３２ａの所定の１つまたは複数のレジスタに、ＮＵＬＬ値を設定する指示をＣＰＵ用マスタアクセス部４２に出力する。これにより、ＣＰＵ３２は、電力の供給が開始されると、動作可能となる。また、ステップ１０８では、上記ステップ１００で情報が設定されたレジスタ群３６ａの所定の１つまたは複数のレジスタに、ＮＵＬＬ値を設定する指示をメモリコントローラ用マスタアクセス部４８に出力する。これにより、メモリコントローラ３６は、電力の供給が開始されると、動作可能となる。また、ステップ１０８では、上記ステップ１００で情報が設定されたレジスタ群４０ａの所定の１つまたは複数のレジスタに、ＮＵＬＬ値を設定する指示をＰＬＬ用マスタアクセス部４６に出力する。これにより、ＰＬＬ４０は、電力の供給が開始されると、動作可能となる。また、ステップ１０８では、上記ステップ１００で情報が設定されたレジスタ群３８ａの所定の１つまたは複数のレジスタに、ＮＵＬＬ値を設定する指示をＰＬＬ用マスタアクセス部４４に出力する。これにより、ＰＬＬ３８は、電力の供給が開始されると、動作可能となる。なお、上述した、上記ステップ１００で情報が設定されたレジスタ群３２ａの所定の１つまたは複数のレジスタにＮＵＬＬ値を設定する指示、上記ステップ１００で情報が設定されたレジスタ群３６ａの所定の１つまたは複数のレジスタにＮＵＬＬ値を設定する指示、上記ステップ１００で情報が設定されたレジスタ群４０ａの所定の１つまたは複数のレジスタにＮＵＬＬ値を設定する指示、及び上記ステップ１００で情報が設定されたレジスタ群３８ａの所定の１つまたは複数のレジスタにＮＵＬＬ値を設定する指示の各指示は、並行して出力される。すなわち、これらの指示の出力処理は並行処理である。

そして、省エネ制御処理を終了する。

以上、説明したように本実施の形態の制御回路としての制御部１２は、画像形成装置１０を省電力状態に移行するための条件が満たされた場合に、画像形成装置１０内の電源供給を抑制する制御を行う電源制御部１８と、予め定められた情報が設定されると電力供給が抑制される前に必要な準備処理を実行する複数の部品（ＣＰＵ３２、メモリコントローラ３６、ＰＬＬ３８、ＰＬＬ４０、ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、及びメモリコントローラ用マスタアクセス部４８）と、複数の部品の各々に対応して設けられ、電源制御部１８からの指示によって対応する部品に対して必要な準備処理の実行を指示する複数の設定部（ＣＰＵ用マスタアクセス部４２、ＰＬＬ用マスタアクセス部４４、ＰＬＬ用マスタアクセス部４６、メモリコントローラ用マスタアクセス部４８）とを備え、当該部品は、当該指示に基づいて省電力状態に移行するために必要な準備処理を並列に実行するように省エネ制御部３４によって制御される。

本実施の形態の画像形成装置の概略図である。 本実施の形態の省エネ制御部が実行する省エネ制御処理を示す図である。

符号の説明

１０ 画像形成装置
１２ 制御部
１４ メモリ
１６ 電源
１８ 電源制御部
３２ ＣＰＵ
３２ａ レジスタ群
３４ 省エネ制御部
３６ メモリコントローラ
３６ａ レジスタ群
３８ ＰＬＬ
３８ａ レジスタ群
４０ ＰＬＬ
４０ａ レジスタ群
４２ ＣＰＵ用マスタアクセス部
４４ ＰＬＬ用マスタアクセス部
４６ ＰＬＬ用マスタアクセス部
４８ メモリコントローラ用マスタアクセス部

Claims (3)

1. 装置を省電力状態に移行するための条件が満たされた場合に、前記装置内の電源供給を抑制する制御を行う電源制御部と、
   予め定められた情報が設定されると、電力供給が抑制される前に必要な準備処理を実行する複数の部品と、
   前記複数の部品の各々に対応して設けられ、前記電源制御部からの指示によって対応する前記複数の部品に対して前記必要な準備処理の実行を指示する複数の設定部とを備え、
   前記部品は、前記指示に基づいて省電力状態に移行するために必要な準備処理を並列に実行されることを特徴とする制御回路。
2. 前記部品は、プログラムを読み出して実行する中央演算処理部、記憶手段の情報保持動作を制御する記憶保持動作制御部、または同期信号を逓倍、分周若しくは位相調整して出力する同期信号出力部のうち少なくとも１つである請求項１記載の制御回路。
3. 請求項１または請求項２記載の制御回路によって画像形成部に対し画像形成処理を行うように制御することを特徴とする画像形成装置。

Images