JP2010087155A - 多層立体回路基板の製造方法 - Google Patents
多層立体回路基板の製造方法 Download PDFInfo
- Publication number
- JP2010087155A JP2010087155A JP2008253449A JP2008253449A JP2010087155A JP 2010087155 A JP2010087155 A JP 2010087155A JP 2008253449 A JP2008253449 A JP 2008253449A JP 2008253449 A JP2008253449 A JP 2008253449A JP 2010087155 A JP2010087155 A JP 2010087155A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- manufacturing
- molded product
- injection molded
- multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】走行シーンに合わせた適切な車両制御を行う。
【解決手段】銅めっき膜5によって被覆された突起部4を有する一次射出成形品3の表面に突起部3の先端部が露出するように二次射出成形品9を形成し、二次射出成形品9の表面に突起部4を被覆する銅めっき膜5と接触する銅めっき膜を形成することにより、一次射出成形品3表面上の回路と二次射出成形品9表面上の回路とを電気的に接続する。このような製造方法によれば、回路基板同士を電気的に接続する銅めっき膜が位置決め手段として機能するので、回路規模を大きくすることなく回路基板の位置決めを行うことができる。
【選択図】図2
【解決手段】銅めっき膜5によって被覆された突起部4を有する一次射出成形品3の表面に突起部3の先端部が露出するように二次射出成形品9を形成し、二次射出成形品9の表面に突起部4を被覆する銅めっき膜5と接触する銅めっき膜を形成することにより、一次射出成形品3表面上の回路と二次射出成形品9表面上の回路とを電気的に接続する。このような製造方法によれば、回路基板同士を電気的に接続する銅めっき膜が位置決め手段として機能するので、回路規模を大きくすることなく回路基板の位置決めを行うことができる。
【選択図】図2
Description
本発明は、複数の回路基板が積層された多層立体回路基板の製造方法に関する。
従来より、配線パターン及び電気素子が配置された複数の回路基板を形成し、複数の回路基板を積層して貼り合わせることにより多層構造の回路基板を製造する多層立体回路基板の製造方法が知られている(特許文献1参照)。
特開平6−302963号公報
一般に、多層立体回路基板を構成している回路基板間に位置ずれが生じると、回路基板同士を確実に電気接続することができなくなる。このような背景から、従来の製造方法では、回路基板の位置関係を特定するために各回路基板に貫通孔等の位置決め用の構成を設けるようにしている。しかしながら、各回路基板に位置決め用の構成を設けた場合には、回路基板が大きくなり、結果として多層立体回路基板の小型化を図ることが困難になる。
本発明は上記課題に鑑みてなされたものであり、その目的は回路基板を大きくすることなく回路基板の位置決めを行うことが可能な多層立体回路基板の製造方法を提供することにある。
本発明は、配線によって被覆された突起部を有する第1の回路基板としての絶縁性基板の表面に突起部の先端部が露出するように第2の回路基板としての絶縁膜を形成し、絶縁膜の表面に突起部を被覆する配線と接触する配線を形成する。
本発明によれば、回路基板同士を電気的に接続する導電性部材が位置決め手段として機能するので、回路規模を大きくすることなく回路基板の位置決めを行うことができる。
以下、図面を参照して、本発明の実施形態となる多層立体回路基板の製造方法について説明する。
本発明の実施形態となる多層立体回路基板の製造方法では、始めに図1(a)に示すような一次射出成形品用の型1を用意する。この型1は、1辺が10[mm]程度の立方体形状の樹脂基板を形成するためのものであり、樹脂基板の表面に層間接続のためのφ0.25[mm],高さ1.0[mm]程度の大きさの突起部が形成されるように各表面に突起部2を備える。突起部2の径は、後述する工程において二次射出成形型の全面にめっき処理を施した際にめっき膜と一次射出成形品の突起部との間に良好な電気的接続が得られる径であることが望ましい。
次に、図1(a)に示す型1の内部に樹脂を射出し、樹脂が硬化した後に型1の内部から樹脂を取り出すことにより、図1(b)に示すような第1の回路基板としての一次射出成形品3を成形する。この一次射出成形品3は立方体形状であり、各表面には型1の突起部2に由来する突起部4が形成されている。型1の内部に射出する樹脂としては、用途に応じて適宜選択可能であるが、例えばPEI(PolyEtherImide),PES(PolyEtherSulphone),PSF(PolySulFone),LCP(Liquid Crystalline Polymer),SPS(シンジオタクチックポリスチレン),PA(PolyAmide),PPO(変性ポリフェニレンエーテル),PPE(ポリフェニレンエーテル)等を例示できる。
次に図1(b)に示す一次射出成形品3の全面にめっき処理を施すことにより図1(c)に示すように一次射出成形品3の全面に銅めっき膜5を形成する。めっき処理方法は、後述の工程において配線パターンを問題なく描画できるものであれば、電解めっき処理方法であっても無電解めっき処理方法であっても構わない。次に一次射出成形品3の全面に形成された銅めっき膜5をパターニングすることにより図1(d)に示すように配線パターン6を形成する。なおこの際、突起部4の表面に形成された銅めっき膜5は層間接続のために除去しないようにする。次に、突起部4の高さよりも低い電子部品7を配線パターン6と接続することにより図2(a)に示すように電子部品7を実装する。
次に図2(b)に示すように図2(a)に示す一次射出成形品3を二次射出成形品用の型8の内部に位置決めして収容する。この型8は、一辺が12[mm]程度の立方体形状の樹脂基板を形成するためのものである。但し、型8の形状は、後述する工程において二次射出成形品を研磨することにより突起部4を露出可能な形状であれば、どのような形状であっても構わない。次に、図2(b)に示す型8の内部に樹脂を射出し、樹脂が硬化した後に型8の内部から樹脂を取り出すことにより、図2(c)に示すような一次射出成形品3を内包する第2の回路基板としての二次射出成形品9を成形する。型8の内部に射出する樹脂は、一次射出成形品3を成形した際に使用した樹脂と同じものであることが望ましいが、用途に応じて適宜選択可能である。
次に、図2(c)に示す二次射出成形品9の全面を研磨することにより図2(d)に示すように突起部4を露出させる。具体的には本工程では、図4(a),(b)に示すように突起部4の先端部が二次射出成形品9の表面と面一になるまで二次射出成形品9及び突起部4上の銅めっき膜5を除去した後、樹脂エッチング等の樹脂のみを除去する方法を用いて銅めっき膜5を残した状態で突起部4と二次射出成形品9を20[μm]程度除去することにより図5(a),(b)に示すように突起部4の側面に形成された銅めっき膜5を突出させる。突起部4と二次射出成形品9を除去する深さを20[μm]程度とした理由は、回路基板を製造する際の銅めっき膜の膜厚が20[μm]程度であるので、銅めっき膜の膜厚と同じ深さとすることによ後述する工程において二次射出成形品9の表面に銅めっき膜10を形成した際に銅めっき膜5と銅めっき膜10の接触面積が大きくなるためである。
次に、図2(d)に示す二次射出成形品9の全面にめっき処理を施すことにより図3(a)に示すように二次射出成形品9の全面に銅めっき膜10を形成する。具体的には本工程では、図6(a),(b)に示すように、図5(a),(b)に示す銅めっき膜5が突出した二次射出成形品9の表面に銅めっき膜10を形成する。これにより、銅めっき膜5と銅めっき膜10は突起部4において電気的に接続される。次に二次射出成形品9の全面に形成された銅めっき膜5をパターニングすることにより配線パターン6を形成し、電子部品7を配線パターン6と接続することにより図3(a)に示すように二次射出成形品9の表面上に電子部品7を実装する。上述の通り、銅めっき膜5と銅めっき膜10は電気的に接続されているので、一次射出成形品3の表面上に実装された電子部品7と二次射出成形品9の表面上に形成された電子部品7は配線パターン6を介して電気的に接続される。なお配線パターン6の形成方法としては、サブトラクティブ法,アディティブ法等を例示することができる。これにより、一連の製造工程は終了する。
以上の説明から明らかなように、本発明の実施形態となる多層立体回路基板の製造方法では、銅めっき膜5によって被覆された突起部4を有する一次射出成形品3の表面に突起部3の先端部が露出するように二次射出成形品9を形成し、二次射出成形品9の表面に突起部4を被覆する銅めっき膜5と接触する銅めっき膜10を形成することにより、一次射出成形品3表面上の回路と二次射出成形品9表面上の回路とを電気的に接続する。このような製造方法によれば、回路基板同士を電気的に接続する銅めっき膜5,10が位置決め手段として機能するので、回路規模を大きくすることなく回路基板の位置決めを行うことができる。
本発明の実施形態となる多層立体回路基板の製造方法では、二次射出成形品9を形成する際、一次射出成形品3の表面に二次射出成形品9を形成し、突起部4の先端部が二次射出成形品9表面と面一になるまで二次射出成形品9を除去し、表面に露出している一次射出成形品3及び二次射出成形品9を所定厚さ除去するので、銅めっき膜5と銅めっき膜10の接触面積を増加させ、低抵抗な電気的接続を得ることができるという技術的効果を得ることができる。
本発明の実施形態となる多層立体回路基板の製造方法では、一次射出成形品3の表面に形成された銅めっき膜5に電子部品7を接続する工程を有する。このような製造方法によれば、電子部品7が二次射出成形品9内に内蔵されるので、表層面の実装可能面積が増加し、多層立体回路基板をさらに小型化することが可能になる。
以上、本発明者によってなされた発明を適用した実施の形態について説明したが、この実施形態による本発明の開示の一部をなす記述及び図面により本発明は限定されることはない。例えば図7に示すような貫通孔11を有する型1aを利用することにより図8(a),(b)に示すような貫通孔12を有する一次射出成形品3を形成し、図9(a),(b)及び図10(a),(b)に示すように、一次射出成形品3の表面側に形成された銅めっき膜5と裏面側に形成された銅めっき膜5とを接続する銅めっき膜5を貫通孔12の側壁部に形成するようにしてもよい。このような製造方法によれば、ドリル工程を行うことなく射出成形のみにより対面接続を得るための構造ができ、多層立体回路基板のさらなる高密度化を実現することができる。なおこの場合、貫通孔12の径は、銅めっき膜5の付き易さを考慮して最小でφ0.2っm程度とすることが望ましい。このように本実施形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明の範疇に含まれる。
1,8:型
2,4:突起部
3:一次射出成形品
5,10:銅めっき膜
6:配線パターン
7:電子部品
9:二次射出成形品
2,4:突起部
3:一次射出成形品
5,10:銅めっき膜
6:配線パターン
7:電子部品
9:二次射出成形品
Claims (4)
- 第1の回路基板としての絶縁性基板の表面の所定位置に突起部を形成する第1工程と、
前記突起部が形成された絶縁性基板の表面に所定パターンの配線と突起部を被覆する配線を形成する第2工程と、
前記突起部の先端部が露出するように前記配線が形成された絶縁性基板の表面に第2の回路基板としての絶縁膜を形成する第3工程と、
前記絶縁膜の表面に所定パターンの配線と前記突起部を被覆する配線と接触する配線を形成する第4工程と
を有することを特徴とする多層立体回路基板の製造方法。 - 請求項1に記載の多層立体回路基板の製造方法において、前記第3工程は、前記絶縁性基板の表面に前記絶縁膜を形成する工程と、前記突起部の先端部が前記絶縁膜表面と面一になるまで前記絶縁膜を除去する工程と、表面に露出している前記絶縁性基板及び前記絶縁膜を所定厚さ除去する工程とを含むことを特徴とする多層立体回路基板の製造方法。
- 請求項1又は請求項2に記載の多層立体回路基板の製造方法において、前記第1工程は前記絶縁性基板に貫通孔を形成する工程を含み、前記第2工程は前記絶縁性基板の表面側に形成された配線と裏面側に形成された配線とを接続する配線を前記貫通孔の側壁部に形成する工程を含むことを特徴とする多層立体回路基板の製造方法。
- 請求項1乃至請求項3のうち、いずれか1項に記載の多層立体回路基板の製造方法において、前記第2工程は絶縁性基板の表面に形成された所定パターンの配線に電子部品を接続する工程を含むことを特徴とする多層立体回路基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008253449A JP2010087155A (ja) | 2008-09-30 | 2008-09-30 | 多層立体回路基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008253449A JP2010087155A (ja) | 2008-09-30 | 2008-09-30 | 多層立体回路基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010087155A true JP2010087155A (ja) | 2010-04-15 |
Family
ID=42250845
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008253449A Pending JP2010087155A (ja) | 2008-09-30 | 2008-09-30 | 多層立体回路基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010087155A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162939A (ja) * | 2015-03-03 | 2016-09-05 | オムロン株式会社 | 立体回路構造体 |
JP2018085384A (ja) * | 2016-11-21 | 2018-05-31 | オムロン株式会社 | 電子装置およびその製造方法 |
CN109640514A (zh) * | 2019-01-22 | 2019-04-16 | 张雯蕾 | 带有立体电路的基件及其制备方法 |
-
2008
- 2008-09-30 JP JP2008253449A patent/JP2010087155A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016162939A (ja) * | 2015-03-03 | 2016-09-05 | オムロン株式会社 | 立体回路構造体 |
WO2016140023A1 (ja) * | 2015-03-03 | 2016-09-09 | オムロン株式会社 | 立体回路構造体 |
KR20170109012A (ko) | 2015-03-03 | 2017-09-27 | 오므론 가부시키가이샤 | 입체 회로 구조체 |
US10070517B2 (en) | 2015-03-03 | 2018-09-04 | Omron Corporation | Three-dimensional circuit structure |
JP2018085384A (ja) * | 2016-11-21 | 2018-05-31 | オムロン株式会社 | 電子装置およびその製造方法 |
CN109640514A (zh) * | 2019-01-22 | 2019-04-16 | 张雯蕾 | 带有立体电路的基件及其制备方法 |
WO2020151071A1 (zh) * | 2019-01-22 | 2020-07-30 | 张雯蕾 | 带有立体电路的基件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10064292B2 (en) | Recessed cavity in printed circuit board protected by LPI | |
US10292279B2 (en) | Disconnect cavity by plating resist process and structure | |
CN105493640A (zh) | 印刷布线板以及连接该布线板的连接器 | |
JP2011066373A (ja) | 回路板構造 | |
JP5362519B2 (ja) | 回路板の製造方法 | |
US10772220B2 (en) | Dummy core restrict resin process and structure | |
JP2010087155A (ja) | 多層立体回路基板の製造方法 | |
JP5110346B2 (ja) | 基板及び基板の製造方法 | |
JP5188947B2 (ja) | 多層配線基板の製造方法 | |
JP2006339350A (ja) | プリント配線板とその製造方法 | |
CN105592639A (zh) | 电路板及其制作方法 | |
JP2007194476A (ja) | 多層配線基板の製造方法 | |
US8288663B2 (en) | Electrical interconnect structure and process thereof and circuit board structure | |
JP2005191100A (ja) | 半導体基板及びその製造方法 | |
JP3984032B2 (ja) | リジッド・フレックス多層プリント配線板 | |
JP2005222999A (ja) | 両面型回路配線基板の製造方法 | |
US20170271734A1 (en) | Embedded cavity in printed circuit board by solder mask dam | |
JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
JP2006339349A (ja) | プリント配線板とその製造方法 | |
CN110996567A (zh) | 阶梯型电路板制造方法及电路板 | |
JP2008311544A (ja) | 複合多層プリント配線板の製造方法 | |
CN112135440A (zh) | 用于制造印刷电路板的方法及印刷电路板 | |
KR100797695B1 (ko) | 리지드-플렉서블 인쇄회로기판의 제조방법 | |
JP2006253372A (ja) | 多層プリント配線基板とその製造方法 | |
TWI505759B (zh) | 印刷電路板及其製造方法 |