JP2010080892A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2010080892A JP2010080892A JP2008250780A JP2008250780A JP2010080892A JP 2010080892 A JP2010080892 A JP 2010080892A JP 2008250780 A JP2008250780 A JP 2008250780A JP 2008250780 A JP2008250780 A JP 2008250780A JP 2010080892 A JP2010080892 A JP 2010080892A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- region
- field oxide
- semiconductor layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 76
- 238000004519 manufacturing process Methods 0.000 title abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 71
- 210000000746 body region Anatomy 0.000 claims abstract description 49
- 239000010410 layer Substances 0.000 claims description 81
- 238000000034 method Methods 0.000 claims description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 241000293849 Cordylanthus Species 0.000 claims description 23
- 239000002344 surface layer Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000009826 distribution Methods 0.000 abstract description 19
- 239000003990 capacitor Substances 0.000 description 16
- 239000011229 interlayer Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000005684 electric field Effects 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- -1 boron ion Chemical class 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】 フィールド酸化膜の厚さによらず、第１不純物領域−第２不純物領域間（たとえば、ソース−ドレイン間）における電位分布の偏りを抑制することのできる半導体装置およびその製造方法を提供すること。
【解決手段】 半導体装置１におけるＬＤＭＯＳＦＥＴ６において、エピタキシャル層３の表面におけるドレイン領域１１とボディ領域７との間の部分に、ボディ領域７と間隔を空けてフィールド酸化膜１２を形成する。そして、フィールド酸化膜１２に、ドレイン領域１１およびゲート電極１４と間隔を空けて形成されたフローティングプレート１７を埋設する。
【選択図】図２
【解決手段】 半導体装置１におけるＬＤＭＯＳＦＥＴ６において、エピタキシャル層３の表面におけるドレイン領域１１とボディ領域７との間の部分に、ボディ領域７と間隔を空けてフィールド酸化膜１２を形成する。そして、フィールド酸化膜１２に、ドレイン領域１１およびゲート電極１４と間隔を空けて形成されたフローティングプレート１７を埋設する。
【選択図】図２
Description
本発明は、ＬＤＭＯＳＦＥＴ（Lateral Double diffused Metal Oxide Semiconductor Field Effect Transistor）を備える半導体装置およびその製造方法に関する。
従来、パワーＭＯＳＦＥＴに用いられる高耐圧素子として、ＬＤＭＯＳＦＥＴが知られている。
図５は、従来のＬＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
半導体装置１０１は、シリコン基板１０２を備えている。シリコン基板１０２上には、Ｎ-型のエピタキシャル層１０３が積層されている。エピタキシャル層１０３の表面には、素子形成領域１０５を取り囲む環状の素子分離膜１０４が選択的に形成されている。
図５は、従来のＬＤＭＯＳＦＥＴを備える半導体装置の模式的な断面図である。
半導体装置１０１は、シリコン基板１０２を備えている。シリコン基板１０２上には、Ｎ-型のエピタキシャル層１０３が積層されている。エピタキシャル層１０３の表面には、素子形成領域１０５を取り囲む環状の素子分離膜１０４が選択的に形成されている。
素子形成領域１０５には、ＬＤＭＯＳＦＥＴ１０６が形成されている。具体的には、素子形成領域１０５において、エピタキシャル層１０３には、素子分離膜１０４の周縁に沿う環状のボディ領域１０７がその全厚にわたって形成されている。ボディ領域１０７は、Ｐ型不純物を高濃度に含んだＰ+型の半導体領域である。
エピタキシャル層１０３において、ボディ領域１０７に囲まれる部分は、エピタキシャル成長後のままの状態が維持された、Ｎ-型のドリフト領域１０８をなしている。
エピタキシャル層１０３において、ボディ領域１０７に囲まれる部分は、エピタキシャル成長後のままの状態が維持された、Ｎ-型のドリフト領域１０８をなしている。
ボディ領域１０７の表層部には、ドリフト領域１０８と間隔を空けた位置に、Ｎ+型のソース領域１０９と、Ｐ型のボディコンタクト領域１１０とが互いに隣接して形成されている。ドリフト領域１０８の表層部には、図５の左右方向略中央部に、Ｎ+型のドレイン領域１１１が形成されている。
ドリフト領域１０８の表面には、ドレイン領域１１１とボディ領域１０７との間の部分に、ボディ領域１０７と間隔を空けてフィールド酸化膜１１２が形成されている。
ドリフト領域１０８の表面には、ドレイン領域１１１とボディ領域１０７との間の部分に、ボディ領域１０７と間隔を空けてフィールド酸化膜１１２が形成されている。
エピタキシャル層１０３の表面には、ソース領域１０９とフィールド酸化膜１１２との間において、ボディ領域１０７およびドリフト領域１０８に跨るゲート酸化膜１１３が形成されている。ゲート酸化膜１１３上には、ゲート電極１１４が形成されている。ゲート電極１１４は、ゲート酸化膜１１３を介してボディ領域１０７およびドリフト領域１０８に対向している。
フィールド酸化膜１１２上には、ゲート電極１１４と一体をなすフィールドプレート１１５が、フィールド酸化膜１１２の周縁部に乗り上がって形成されている。また、フィールド酸化膜１１２上には、フィールドプレート１１５から幅方向内側に間隔を空けた位置に、導電性材料からなる３つのフローティングプレート１１６が形成されている。３つのフローティングプレート１１６は、幅方向に互いに間隔を空けて隣接し、それぞれがフィールド酸化膜１１２を介して、ドリフト領域１０８に対向している。
シリコン基板１０２上は、酸化シリコンからなる層間絶縁膜１１７で覆われている。層間絶縁膜１１７には、ソース領域１０９およびボディコンタクト領域１１０に臨むソースコンタクトホール１１８が貫通して形成されている。また、層間絶縁膜１１７には、ドレイン領域１１１に臨むドレインコンタクトホール１１９が貫通して形成されている。
層間絶縁膜１１７上には、ソース配線１２０およびドレイン配線１２１が形成されている。ソース配線１２０は、ソースコンタクトホール１１８を介して、ソース領域１０９およびボディコンタクト領域１１０に接続されている。ドレイン配線１２１は、ドレインコンタクトホール１１９を介して、ドレイン領域１１１に接続されている。また、ゲート電極１１４には、ゲート配線１２２が接続されている。
層間絶縁膜１１７上には、ソース配線１２０およびドレイン配線１２１が形成されている。ソース配線１２０は、ソースコンタクトホール１１８を介して、ソース領域１０９およびボディコンタクト領域１１０に接続されている。ドレイン配線１２１は、ドレインコンタクトホール１１９を介して、ドレイン領域１１１に接続されている。また、ゲート電極１１４には、ゲート配線１２２が接続されている。
ソース配線１２０を接地し、ドレイン配線１２１に正極性の電圧（ドレイン電圧）を印加しつつ、ゲート電極１１４の電位を制御することにより、ボディ領域１０７におけるゲート酸化膜１１３との界面近傍にチャネルを形成し、ドリフト領域１０８を介して、ソース領域１０９とドレイン領域１１１との間（ソース−ドレイン間）に電流を流すことができる。
特開２００５−５４４３号公報
ＬＤＭＯＳＦＥＴに代表される高耐圧素子では、ソース−ドレイン間に高電圧が印加されるため、耐圧を確保するための対策が必要である。
この対策として、半導体装置１０１では、フィールド酸化膜１１２上に、３つのフローティングプレート１１６を設けている。フローティングプレート１１６の設置により、フィールド酸化膜１１２上には、ドレイン領域１１１およびフローティングプレート１１６、互いに隣接する１対のフローティングプレート１１６、ならびにフローティングプレート１１６およびゲート電極１１４を、それぞれ対向電極とする４つのキャパシタ（互いに隣接する１対のフローティングプレート１１６を電極とするキャパシタについては２つ）が形成される。
この対策として、半導体装置１０１では、フィールド酸化膜１１２上に、３つのフローティングプレート１１６を設けている。フローティングプレート１１６の設置により、フィールド酸化膜１１２上には、ドレイン領域１１１およびフローティングプレート１１６、互いに隣接する１対のフローティングプレート１１６、ならびにフローティングプレート１１６およびゲート電極１１４を、それぞれ対向電極とする４つのキャパシタ（互いに隣接する１対のフローティングプレート１１６を電極とするキャパシタについては２つ）が形成される。
各キャパシタの対向電極間に生じる電界の影響により、ドリフト領域１０８の電位分布を均一にすることができると考えられる。電位分布の均一化により、ソース−ドレイン間における局所的な電界集中を解消することができるので、素子耐圧の向上が期待される。
しかし、フローティングプレート１１６が他から絶縁分離されたフローティング電極である。そのため、フィールド酸化膜１１２の厚さによっては、電位分布の偏りを抑制するには限界がある。
しかし、フローティングプレート１１６が他から絶縁分離されたフローティング電極である。そのため、フィールド酸化膜１１２の厚さによっては、電位分布の偏りを抑制するには限界がある。
本発明の目的は、フィールド酸化膜の厚さによらず、第１不純物領域−第２不純物領域間（たとえば、ソース−ドレイン間）における電位分布の偏りを抑制することのできる半導体装置およびその製造方法を提供することにある。
上記目的を達成するための請求項１記載の発明は、シリコンを含む第１導電型の半導体材料からなる半導体層と、前記半導体層の表層部に形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第１導電型の第１不純物領域と、前記半導体層の表層部に前記第１不純物領域と間隔を空けて形成された第２導電型のボディ領域と、前記ボディ領域の表層部に形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第１導電型の第２不純物領域と、前記半導体層の表面における前記第１不純物領域と前記ボディ領域との間の部分に、前記ボディ領域と間隔を空けて形成されたフィールド酸化膜と、前記第２不純物領域と前記フィールド酸化膜との間において、前記半導体層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記フィールド酸化膜上に前記第１不純物領域および前記ゲート電極と間隔を空けて形成され、前記フィールド酸化膜に埋設されたフローティングプレートとを含む、半導体装置である。
この構成によれば、半導体層の表層部には、第２導電型のボディ領域および半導体層の不純物濃度よりも高い不純物濃度を有する第１導電型の第１不純物領域が、互いに間隔を空けて形成されている。ボディ領域の表層部には、半導体層の不純物濃度よりも高い不純物濃度を有する第１導電型の第２不純物領域が形成されている。また、半導体層の表面における第１不純物領域とボディ領域との間の部分には、ボディ領域と間隔を空けてフィールド酸化膜が形成されている。第２不純物領域とフィールド酸化膜との間において、半導体層の表面上には、ゲート絶縁膜が形成されており、このゲート絶縁膜上にはゲート電極が形成されている。
たとえば、第２不純物領域を接地し、第１不純物領域に正極性の電圧を印加しつつ、ゲート電極の電位を制御することにより、ボディ領域におけるゲート絶縁膜との界面近傍にチャネルを形成し、半導体層におけるボディ領域と第１不純物領域との間の部分を介して、第２不純物領域と第１不純物領域との間（第１不純物領域−第２不純物領域間）に電流を流すことができる。
また、請求項１に記載の半導体装置では、フィールド酸化膜上に、第１不純物領域およびゲート電極と間隔を空けてフローティングプレートが設けられている。これにより、フィールド酸化膜上には、フローティングプレートおよびゲート電極などの導電体を対向電極とするキャパシタが形成される。
そして、フローティングプレートが、フィールド酸化膜に埋設されている。これにより、フローティングプレートと半導体層との距離が小さくなるので、フローティングプレートなどを対向電極とするキャパシタに生じる電界の影響を半導体層に良好に与えることができる。その結果、第１不純物領域−第２不純物領域間における電位分布の偏りを抑制することができ、耐圧を向上させることができる。
そして、フローティングプレートが、フィールド酸化膜に埋設されている。これにより、フローティングプレートと半導体層との距離が小さくなるので、フローティングプレートなどを対向電極とするキャパシタに生じる電界の影響を半導体層に良好に与えることができる。その結果、第１不純物領域−第２不純物領域間における電位分布の偏りを抑制することができ、耐圧を向上させることができる。
また、請求項２記載の発明は、前記フローティングプレートが複数備えられている、請求項１に記載の半導体装置である。
この構成によれば、フローティングプレートが複数備えられている。そのため、フィールド酸化膜上には、複数のキャパシタが形成される。たとえば、フローティングプレートおよびゲート電極、ならびに互いに隣接する１対のフローティングプレートを、それぞれ対向電極とする２つのキャパシタが形成される。そのため、フィールド酸化膜上のキャパシタにおける対向電極間の間隔を小さくすることができ、キャパシタに生じる電界を、より一様な電界にすることができる。その結果、第１不純物領域−第２不純物領域間における電位分布の偏りを一層抑制することができる。
この構成によれば、フローティングプレートが複数備えられている。そのため、フィールド酸化膜上には、複数のキャパシタが形成される。たとえば、フローティングプレートおよびゲート電極、ならびに互いに隣接する１対のフローティングプレートを、それぞれ対向電極とする２つのキャパシタが形成される。そのため、フィールド酸化膜上のキャパシタにおける対向電極間の間隔を小さくすることができ、キャパシタに生じる電界を、より一様な電界にすることができる。その結果、第１不純物領域−第２不純物領域間における電位分布の偏りを一層抑制することができる。
また、請求項３記載の発明は、前記第１不純物領域に接続され、前記フィールド酸化膜の表面に沿う方向に前記フローティングプレートに対向するコンタクト電極を含み、複数の前記フローティングプレートが、前記コンタクト電極と前記ゲート電極との間を等間隔に分割するように配置されている、請求項２に記載の半導体装置である。
この構成によれば、複数のフローティングプレートが、コンタクト電極とゲート電極との間を等間隔に分割するように配置されている。そのため、第１不純物領域−第２不純物領域間における電位分布の偏りを抑制できるとともに、電位分布の均一化を図ることができる（等電位線の間隔の均一化を図ることができる）。
この構成によれば、複数のフローティングプレートが、コンタクト電極とゲート電極との間を等間隔に分割するように配置されている。そのため、第１不純物領域−第２不純物領域間における電位分布の偏りを抑制できるとともに、電位分布の均一化を図ることができる（等電位線の間隔の均一化を図ることができる）。
また、請求項４記載の発明は、前記フローティングプレートは、前記フィールド酸化膜にその全体が埋設されている、請求項１〜３のいずれか一項に記載の半導体装置である。
この構成によれば、フローティングプレートの全体がフィールド酸化膜に埋設されているので、フローティングプレートと半導体層との距離をさらに小さくすることができる。そのため、キャパシタからの電界を、半導体層に一層伝え易くすることができる。
この構成によれば、フローティングプレートの全体がフィールド酸化膜に埋設されているので、フローティングプレートと半導体層との距離をさらに小さくすることができる。そのため、キャパシタからの電界を、半導体層に一層伝え易くすることができる。
また、請求項５記載の発明は、前記フィールド酸化膜は、その中央部の厚さよりも小さい厚さのバーズビーク部を端部に有しており、前記ゲート電極は、前記バーズビーク部に乗り上がるフィールドプレート部を有している、請求項１〜４のいずれか一項に記載の半導体装置である。
たとえば、高耐圧素子では、フィールド酸化膜におけるボディ領域側端部の下方およびその周辺に電位分布の偏りが生じやすい（等電位線が密になりやすい）。この電位分布の偏りを効果的に解消するため、フィールド酸化膜の当該部分から、半導体層に電界を発生させることが好ましい。
たとえば、高耐圧素子では、フィールド酸化膜におけるボディ領域側端部の下方およびその周辺に電位分布の偏りが生じやすい（等電位線が密になりやすい）。この電位分布の偏りを効果的に解消するため、フィールド酸化膜の当該部分から、半導体層に電界を発生させることが好ましい。
請求項５に記載の半導体装置では、フィールド酸化膜の端部にバーズビーク部が形成されている。バーズビーク部には、ゲート電極のフィールドプレート部が乗り上がっている。そのため、フィールド酸化膜の端部下方の電位分布の偏りを、効果的に抑制することができる。
また、請求項６記載の発明は、シリコンを含む第１導電型の半導体材料からなる半導体層上に選択的に第１酸化膜を形成する工程と、前記第１酸化膜を選択的にエッチングすることにより、前記第１酸化膜にトレンチを形成する工程と、前記トレンチ内にポリシリコン材料を堆積させることにより、前記第１酸化膜に埋設された埋設体を形成する工程と、ＬＯＣＯＳ法により、前記半導体層の表面における前記第１酸化膜の側方の部分を選択的に酸化させて、前記第１酸化膜の側方に第２酸化膜を一体的に形成し、前記第１酸化膜および前記第２酸化膜からなるフィールド酸化膜を形成する工程とを含む、半導体装置の製造方法である。
また、請求項６記載の発明は、シリコンを含む第１導電型の半導体材料からなる半導体層上に選択的に第１酸化膜を形成する工程と、前記第１酸化膜を選択的にエッチングすることにより、前記第１酸化膜にトレンチを形成する工程と、前記トレンチ内にポリシリコン材料を堆積させることにより、前記第１酸化膜に埋設された埋設体を形成する工程と、ＬＯＣＯＳ法により、前記半導体層の表面における前記第１酸化膜の側方の部分を選択的に酸化させて、前記第１酸化膜の側方に第２酸化膜を一体的に形成し、前記第１酸化膜および前記第２酸化膜からなるフィールド酸化膜を形成する工程とを含む、半導体装置の製造方法である。
この方法によれば、半導体層上に選択的に第１酸化膜が形成され、この第１酸化膜には、トレンチが形成される。また、第１酸化膜には、トレンチ内にポリシリコン材料が堆積されることにより、埋設体が形成される。そして、第１酸化膜に埋設体が埋設された状態で、ＬＯＣＯＳ法により半導体層が酸化される。
埋設体がポリシリコン材料からなるため、半導体層の酸化時に埋設体の上面が酸化される。これにより、埋設体の上面にフィールド酸化膜と一体をなす（フィールド酸化膜の一部となる）酸化膜が形成される。そのため、この酸化膜およびトレンチ内壁を構成する第１酸化膜により埋設体を被覆することができる。その結果、フィールド酸化膜にその全体が埋設された埋設体（フローティングプレート）を得ることができる。
埋設体がポリシリコン材料からなるため、半導体層の酸化時に埋設体の上面が酸化される。これにより、埋設体の上面にフィールド酸化膜と一体をなす（フィールド酸化膜の一部となる）酸化膜が形成される。そのため、この酸化膜およびトレンチ内壁を構成する第１酸化膜により埋設体を被覆することができる。その結果、フィールド酸化膜にその全体が埋設された埋設体（フローティングプレート）を得ることができる。
また、第２酸化膜が第１酸化膜の側方にＬＯＣＯＳ法により形成されるので、フィールド酸化膜の端部に、フィールド酸化膜の中央部の厚さ（第１酸化膜の厚さ）よりも小さい厚さのバーズビーク部を形成することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の一実施形態に係るＬＤＭＯＳＦＥＴを備える半導体装置の模式的な平面図である。図２は、図１の半導体装置をII−IIで示す切断線で切断したときの断面図である。
半導体装置１は、シリコン基板２を備えている。シリコン基板２上には、Ｎ-型のエピタキシャル層３が積層されている。半導体層としてのエピタキシャル層３の表面には、素子形成領域５を取り囲む環状の素子分離膜４が選択的に形成されている。素子分離膜４は、たとえば、酸化シリコンからなり、たとえば、０．５〜１．５μｍの厚さＴ1を有している。
図１は、本発明の一実施形態に係るＬＤＭＯＳＦＥＴを備える半導体装置の模式的な平面図である。図２は、図１の半導体装置をII−IIで示す切断線で切断したときの断面図である。
半導体装置１は、シリコン基板２を備えている。シリコン基板２上には、Ｎ-型のエピタキシャル層３が積層されている。半導体層としてのエピタキシャル層３の表面には、素子形成領域５を取り囲む環状の素子分離膜４が選択的に形成されている。素子分離膜４は、たとえば、酸化シリコンからなり、たとえば、０．５〜１．５μｍの厚さＴ1を有している。
素子形成領域５には、ＬＤＭＯＳＦＥＴ６が形成されている。具体的には、素子形成領域５には、図１および図２の左右方向をゲート長方向とするユニットセルが同方向に沿って複数並べられてなるＬＤＭＯＳＦＥＴ６が形成されている。
ＬＤＭＯＳＦＥＴ６は、エピタキシャル層３において、Ｐ型のボディ領域７と、Ｎ-型のドリフト領域８とを備えている。
ＬＤＭＯＳＦＥＴ６は、エピタキシャル層３において、Ｐ型のボディ領域７と、Ｎ-型のドリフト領域８とを備えている。
ボディ領域７は、ユニットセルごとに環状に形成され、その厚さがエピタキシャル層３の表面からシリコン基板２の表面に至っている。つまり、ボディ領域７は、エピタキシャル層３の全厚にわたって形成されている。ボディ領域７は、たとえば、１Ｅ１５〜１Ｅ１７ｃｍ-3の不純物濃度を有している。
ドリフト領域８は、エピタキシャル層３においてエピタキシャル成長後のままの状態が維持された領域であって、ボディ領域７に囲まれている。ドリフト領域８は、たとえば、１Ｅ１４〜１Ｅ１６ｃｍ-3の不純物濃度を有している。
ドリフト領域８は、エピタキシャル層３においてエピタキシャル成長後のままの状態が維持された領域であって、ボディ領域７に囲まれている。ドリフト領域８は、たとえば、１Ｅ１４〜１Ｅ１６ｃｍ-3の不純物濃度を有している。
ボディ領域７の表層部には、ドリフト領域８と間隔を空けた位置に、第２不純物領域としてのＮ+型のソース領域９と、Ｐ+型のボディコンタクト領域１０とが互いに隣接して（接して）形成されている。ソース領域９の不純物濃度は、ドリフト領域８の不純物濃度よりも高く、たとえば、１Ｅ１９〜１Ｅ２０ｃｍ-3である。
ドリフト領域８の表層部には、ボディ領域７と間隔を空けた位置に、第１不純物領域としてのドレイン領域１１が形成されている。ドレイン領域１１は、ゲート長に沿う横方向（以下、この方向を単に「横方向」ということがある。）略中央部において、横方向に直交するゲート幅に沿う縦方向（以下、この方向を単に「縦方向」ということがある。）に直線状に延びている。ドレイン領域１１の不純物濃度は、ドリフト領域８の不純物濃度よりも高く、たとえば、１Ｅ１９〜１Ｅ２０ｃｍ-3である。
ドリフト領域８の表層部には、ボディ領域７と間隔を空けた位置に、第１不純物領域としてのドレイン領域１１が形成されている。ドレイン領域１１は、ゲート長に沿う横方向（以下、この方向を単に「横方向」ということがある。）略中央部において、横方向に直交するゲート幅に沿う縦方向（以下、この方向を単に「縦方向」ということがある。）に直線状に延びている。ドレイン領域１１の不純物濃度は、ドリフト領域８の不純物濃度よりも高く、たとえば、１Ｅ１９〜１Ｅ２０ｃｍ-3である。
ドリフト領域８の表面には、ドレイン領域１１とボディ領域７との間の部分に、ボディ領域７と間隔を空けてフィールド酸化膜１２が形成されている。フィールド酸化膜１２は、ＬＤＭＯＳＦＥＴ６における各ユニットセルを他から絶縁分離するための酸化膜である。
フィールド酸化膜１２は、ボディ領域７の周方向に沿う環状に形成された中央部２８と、中央部２８の両周縁（内周縁および外周縁）に形成されたバーズビーク部２９とを一体的に備えている。中央部２８の厚さＴ2は、素子分離膜４の厚さＴ1よりも大きく、たとえば、０．６〜１．６μｍである。一方、バーズビーク部２９の厚さは、フィールド酸化膜１２の周方向外方へ向かうにつれて次第に小さくなっている。そして、バーズビーク部２９の最も大きい部分の厚さＴ3は、中央部２８の厚さＴ2よりも小さく、素子分離膜４の厚さＴ1と同じ厚さ（たとえば、０．５〜１．５μｍ）である。
フィールド酸化膜１２は、ボディ領域７の周方向に沿う環状に形成された中央部２８と、中央部２８の両周縁（内周縁および外周縁）に形成されたバーズビーク部２９とを一体的に備えている。中央部２８の厚さＴ2は、素子分離膜４の厚さＴ1よりも大きく、たとえば、０．６〜１．６μｍである。一方、バーズビーク部２９の厚さは、フィールド酸化膜１２の周方向外方へ向かうにつれて次第に小さくなっている。そして、バーズビーク部２９の最も大きい部分の厚さＴ3は、中央部２８の厚さＴ2よりも小さく、素子分離膜４の厚さＴ1と同じ厚さ（たとえば、０．５〜１．５μｍ）である。
エピタキシャル層３の表面には、ソース領域９とフィールド酸化膜１２との間において、ボディ領域７およびドリフト領域８に跨るゲート絶縁膜１３が形成されている。ゲート絶縁膜１３は、たとえば、酸化シリコンからなる。
また、エピタキシャル層３上には、ゲート絶縁膜１３およびフィールド酸化膜１２に跨るゲート電極１４が形成されている。ゲート電極１４は、ボディ領域７の周方向に沿う環状に形成され、電極部１５と、フィールドプレート部１６とを一体的に有している。
また、エピタキシャル層３上には、ゲート絶縁膜１３およびフィールド酸化膜１２に跨るゲート電極１４が形成されている。ゲート電極１４は、ボディ領域７の周方向に沿う環状に形成され、電極部１５と、フィールドプレート部１６とを一体的に有している。
電極部１５は、ゲート絶縁膜１３上に形成され、ゲート絶縁膜１３を介してボディ領域７およびドリフト領域８に対向している。一方、フィールドプレート部１６は、フィールド酸化膜１２のバーズビーク部２９および中央部２８の周縁部に乗り上がって形成されている。
また、フィールド酸化膜１２には、３つのフローティングプレート１７が、ゲート電極１４と別体をなして埋設されている。各フローティングプレート１７は、フィールド酸化膜１２の中央部２８において、中央部２８が有する、フローティングプレート１７の上方に位置する上方膜３０および下方に位置する下方膜３１で挟み込まれることにより、フィールド酸化膜１２にその全体が埋設されている。
また、フィールド酸化膜１２には、３つのフローティングプレート１７が、ゲート電極１４と別体をなして埋設されている。各フローティングプレート１７は、フィールド酸化膜１２の中央部２８において、中央部２８が有する、フローティングプレート１７の上方に位置する上方膜３０および下方に位置する下方膜３１で挟み込まれることにより、フィールド酸化膜１２にその全体が埋設されている。
また、各フローティングプレート１７は、ゲート電極１４の外周よりも小さい外周を有し、それぞれ相似比の異なる相似形の環状に形成されている。つまり、各フローティングプレート１７は、それぞれ大きさが異なっている。なお、本実施形態の説明において、大きさの異なるフローティングプレートを特に区別する場合に、最も大きいプレートから順に、第１フローティングプレート１７ａ、第２フローティングプレート１７ｂおよび第３フローティングプレート１７ｃとすることがある。
各フローティングプレート１７の相似比は、基準となるフローティングプレート１７とそれよりも一段大きいプレート（ゲート電極１４を含む）との相似比が、基準となるフローティングプレート１７とそれよりも一段小さいプレートとの相似比と同じになるように設定される。たとえば、ゲート電極１４と第１フローティングプレート１７ａとの相似比が、第１フローティングプレート１７ａと第２フローティングプレート１７ｂとの相似比と同じになるように設定される。なお、各フローティングプレート１７の幅は、それぞれ同じである。
そして、ゲート電極１４に対する相似比の異なる３つのフローティングプレート１７は、ゲート電極１４とドレインコンタクトプラグ２３（後述）との間を等間隔に分割するように配置されている。具体的には、より相似比の大きいフローティングプレート１７が横方向外側（ゲート電極１４に近い側）に位置するように、かつ、隣接するプレート（ゲート電極１４およびドレインコンタクトプラグ２３を含む）の間隔が一定間隔ｄとなるように配置されている。これにより、横方向におけるゲート電極１４とドレインコンタクトプラグ２３との間が一様に、等間隔に分割される。各フローティングプレート１７は、フィールド酸化膜１２を介してドリフト領域８に対向している。
エピタキシャル層３上は、酸化シリコンからなる層間絶縁膜１８で覆われている。
層間絶縁膜１８には、縦方向に沿うボディ領域７の直線部に対向する部分に、ソース領域９およびボディコンタクト領域１０に臨むソースコンタクトホール１９が貫通して形成されている。ソースコンタクトホール１９は、縦方向に互いに間隔を空けて複数個形成されている。
層間絶縁膜１８には、縦方向に沿うボディ領域７の直線部に対向する部分に、ソース領域９およびボディコンタクト領域１０に臨むソースコンタクトホール１９が貫通して形成されている。ソースコンタクトホール１９は、縦方向に互いに間隔を空けて複数個形成されている。
ソースコンタクトホール１９には、ソースコンタクトプラグ２０が埋設されている。そして、層間絶縁膜１８上には、ソースコンタクトプラグ２０を覆うように、ソース配線２１が形成されている。ソース配線２１は、ボディ領域７の周方向に沿う環状に形成され、互いに隣接するユニットセルのソース配線２１と一体をなし、それらユニットセル間で共有されている。ソース配線２１は、ソースコンタクトプラグ２０を介して、ソース領域９およびボディコンタクト領域１０に電気的に接続される。
また、層間絶縁膜１８には、ドレイン領域１１に対向する部分に、ドレイン領域１１に臨むドレインコンタクトホール２２が貫通して形成されている。ドレインコンタクトホール２２は、縦方向に互いに間隔を空けて複数個形成されている。
ドレインコンタクトホール２２には、コンタクト電極としてのドレインコンタクトプラグ２３が埋設されている。そして、層間絶縁膜１８上には、ドレインコンタクトプラグ２３を覆うように、ドレイン配線２４が形成されている。ドレイン配線２４は、ドレイン領域１１に沿う縦方向直線状に形成され、各ユニットセルに個別に設けられている。ドレイン配線２４は、ドレインコンタクトプラグ２３を介して、ドレイン領域１１に電気的に接続される。
ドレインコンタクトホール２２には、コンタクト電極としてのドレインコンタクトプラグ２３が埋設されている。そして、層間絶縁膜１８上には、ドレインコンタクトプラグ２３を覆うように、ドレイン配線２４が形成されている。ドレイン配線２４は、ドレイン領域１１に沿う縦方向直線状に形成され、各ユニットセルに個別に設けられている。ドレイン配線２４は、ドレインコンタクトプラグ２３を介して、ドレイン領域１１に電気的に接続される。
層間絶縁膜１８には、縦方向に沿うゲート電極１４の直線部に対向する部分に、ゲート電極１４のフィールドプレート部１６に臨むゲートコンタクトホール２５が貫通して形成されている。ゲートコンタクトホール２５は、縦方向に互いに間隔を空けて複数個形成されている。
ゲートコンタクトホール２５には、ゲートコンタクトプラグ２６が埋設されている。そして、層間絶縁膜１８上には、ゲートコンタクトプラグ２６を覆うように、ゲート配線２７が形成されている。ゲート配線２７は、ゲート電極１４の周方向に沿う環状に形成され、各ユニットセルに個別に設けられている。ゲート配線２７は、ゲートコンタクトプラグ２６を介して、ゲート電極１４に電気的に接続される。
ゲートコンタクトホール２５には、ゲートコンタクトプラグ２６が埋設されている。そして、層間絶縁膜１８上には、ゲートコンタクトプラグ２６を覆うように、ゲート配線２７が形成されている。ゲート配線２７は、ゲート電極１４の周方向に沿う環状に形成され、各ユニットセルに個別に設けられている。ゲート配線２７は、ゲートコンタクトプラグ２６を介して、ゲート電極１４に電気的に接続される。
そして、ソース配線２１を接地し、ドレイン配線２４に正極性の電圧（ドレイン電圧）を印加しつつ、ゲート電極１４の電位を制御することにより、ボディ領域７におけるゲート絶縁膜１３との界面近傍にチャネルを形成し、ドリフト領域８を介して、ソース領域９とドレイン領域１１との間（ソース−ドレイン間）に電流を流すことができる。
図３Ａ〜図３Ｐは、図１および図２に示す半導体装置の製造方法を説明するための模式的な断面図である。
図３Ａ〜図３Ｐは、図１および図２に示す半導体装置の製造方法を説明するための模式的な断面図である。
半導体装置１を製造するには、まず、図３Ａに示すように、エピタキシャル成長法により、シリコン基板２上に、エピタキシャル層３が形成される。
次いで、図３Ｂに示すように、熱酸化処理により、エピタキシャル層３の表面に酸化シリコンからなる犠牲酸化膜３２が形成される。次いで、図３Ｂに示すように、ＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）法により、犠牲酸化膜３２上に、窒化シリコンからなる犠牲窒化膜３３が形成される。これにより、犠牲酸化膜３２および犠牲窒化膜３３からなるハードマスク３４が、エピタキシャル層３上に形成される。
次いで、図３Ｂに示すように、熱酸化処理により、エピタキシャル層３の表面に酸化シリコンからなる犠牲酸化膜３２が形成される。次いで、図３Ｂに示すように、ＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）法により、犠牲酸化膜３２上に、窒化シリコンからなる犠牲窒化膜３３が形成される。これにより、犠牲酸化膜３２および犠牲窒化膜３３からなるハードマスク３４が、エピタキシャル層３上に形成される。
ハードマスク３４の形成後、ハードマスク３４がパターニングされる。これにより、図３Ｂに示すように、ハードマスク３４に所定パターンの開口３５が形成される。
次いで、ハードマスク３４上から、開口３５を介してエピタキシャル層３の表面に対してエッチングガスが供給される。これにより、図３Ｃに示すように、エピタキシャル層３が開口３５に露出する部分からエッチングされて、互いに間隔を空けて隣接する環状の膜用トレンチ３６が形成される。
次いで、ハードマスク３４上から、開口３５を介してエピタキシャル層３の表面に対してエッチングガスが供給される。これにより、図３Ｃに示すように、エピタキシャル層３が開口３５に露出する部分からエッチングされて、互いに間隔を空けて隣接する環状の膜用トレンチ３６が形成される。
次いで、ＣＶＤ（Chemical Vapor Deposition）法により、エピタキシャル層３上に、酸化シリコンが堆積される。膜用トレンチ３６は、酸化シリコンにより埋め尽くされ、エピタキシャル層３は、酸化シリコンにより覆われる。そして、ＣＭＰ法により、この酸化シリコンが研磨される。酸化シリコンの研磨は、酸化シリコンの研磨面がハードマスク３４の表面と面一になるまで続けられる。こうして、図３Ｄに示すように、エピタキシャル層３上に、膜用トレンチ３６内に部分的に埋設された状態の第１酸化膜３７が形成される。第１酸化膜３７の形成後、図３Ｅに示すように、ハードマスク３４が除去される。
次いで、図３Ｆに示すように、エピタキシャル層３上に、フローティングプレート１７を埋設すべき領域に開口３９を有するフォトレジスト３８が形成される。次いで、フォトレジスト３８上から、開口３９を介して第１酸化膜３７の表面に対してエッチングガスが供給される。これにより、図３Ｆに示すように、第１酸化膜３７が開口３９に露出する部分からエッチングされて、互いに間隔を空けて隣接する３つの環状のプレート用トレンチ４０が形成される。プレート用トレンチ４０は、第１酸化膜３７の表面から膜用トレンチ３６の底面に至る深さで形成される。プレート用トレンチ４０の形成後、フォトレジスト３８が除去される。
次いで、図３Ｇに示すように、エピタキシャル層３が熱酸化処理（たとえば、処理温度８００〜１０００℃）されることにより、エピタキシャル層３の表面に犠牲酸化膜４１が形成される。また、犠牲酸化膜４１の形成とともに、プレート用トレンチ４０の底面（膜用トレンチ３６の一部）に、第１酸化膜３７の下部において第１酸化膜３７と一体をなす下方膜３１が形成される。続いて、図３Ｇに示すように、フローティングプレート１７の材料である不純物がドープされたポリシリコン材料（ドープトポリシリコン）が堆積される。これにより、プレート用トレンチ４０を埋め尽くし、エピタキシャル層３上の領域を覆い尽くすポリシリコン堆積層４３が形成される。
その後、エッチバックにより、ポリシリコン堆積層４３のプレート用トレンチ４０外に存在する部分が除去される。ポリシリコン堆積層４３は、図３Ｈに示すように、そのエッチバック面が、第１酸化膜３７の表面に対して面一になるまでエッチバックされる。これにより、各プレート用トレンチ４０内に残存するポリシリコン堆積層４３が、第１酸化膜３７に埋設された環状のポリシリコン埋設体４４（最も大きいポリシリコン埋設体４４から順に、第１ポリシリコン埋設体４４ａ、第２ポリシリコン埋設体４４ｂおよび第３ポリシリコン埋設体４４ｃ）となる。
次いで、ＬＯＣＯＳ法による酸化が行なわれる。まず、図３Ｉに示すように、ＣＶＤ法により、犠牲酸化膜４１における第１酸化膜３７の側方に、第１酸化膜３７と間隔を空けるように犠牲酸化膜４１を部分的に覆うマスク酸化膜４５が形成される。続いて、マスク酸化膜４５を残存させた状態で、熱酸化処理（たとえば、処理温度９００〜１１００℃）が行なわれる。
これにより、図３Ｊに示すように、エピタキシャル層３におけるマスク酸化膜４５と第１酸化膜３７との隙間に対向する部分が酸化されて、第１酸化膜３７の側部において第１酸化膜３７と一体をなすバーズビーク部２９が形成される。また、バーズビーク部２９の形成とともに、第１酸化膜３７の上部に露出するポリシリコン埋設体４４が酸化されることにより、ポリシリコン埋設体４４の上面に、第１酸化膜３７の上部において第１酸化膜３７と一体をなす上方膜３０が形成される。
こうして、図３Ｊに示すように、第１酸化膜３７を中央部２８とし、その両周縁に一体的に形成されたバーズビーク部２９を有するフィールド酸化膜１２が形成される。また、各ポリシリコン埋設体４４ａ〜４４ｃがフィールド酸化膜１２の上方膜３０および下方膜３１に挟まれることにより、フィールド酸化膜１２にその全体が埋設されたフローティングプレート１７ａ〜１７ｃが形成される。また、エピタキシャル層３を区画する素子分離膜４が形成されることにより、素子形成領域５が形成される。
その後、図３Ｋに示すように、マスク酸化膜４５および犠牲酸化膜４１が除去されることにより、フィールド酸化膜１２からエピタキシャル層３の表面が部分的に露出する。
次いで、図３Ｌに示すように、熱酸化処理により、エピタキシャル層３の表面におけるフィールド酸化膜１２のバーズビーク部２９の側方にゲート絶縁膜１３が形成される。その後、ＣＶＤ法により、ゲート電極１４の材料である不純物がドープされたポリシリコン材料（ドープトポリシリコン）が堆積され、このポリシリコン材料がパターニングされる。これにより、図３Ｌに示すように、ゲート絶縁膜１３およびフィールド酸化膜１２に跨るゲート電極１４が形成される。
次いで、図３Ｌに示すように、熱酸化処理により、エピタキシャル層３の表面におけるフィールド酸化膜１２のバーズビーク部２９の側方にゲート絶縁膜１３が形成される。その後、ＣＶＤ法により、ゲート電極１４の材料である不純物がドープされたポリシリコン材料（ドープトポリシリコン）が堆積され、このポリシリコン材料がパターニングされる。これにより、図３Ｌに示すように、ゲート絶縁膜１３およびフィールド酸化膜１２に跨るゲート電極１４が形成される。
次いで、図３Ｍに示すように、エピタキシャル層３上に、ボディ領域７を形成すべき領域に開口４６を有するフォトレジスト４７が形成される。そして、イオン注入法により、Ｐ型不純物（たとえば、ホウ素イオン）が、開口４６を介してエピタキシャル層３の内部に向けて注入される。
そして、図３Ｎに示すように、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散）が行なわれることにより、フィールド酸化膜１２の側方に、エピタキシャル層３の全厚にわたる環状のボディ領域７が形成される。また、ボディ領域７に囲まれる部分に、エピタキシャル成長後のままの状態を維持するドリフト領域８が形成される。
そして、図３Ｎに示すように、Ｐ型不純物を拡散させるための熱処理（ドライブイン拡散）が行なわれることにより、フィールド酸化膜１２の側方に、エピタキシャル層３の全厚にわたる環状のボディ領域７が形成される。また、ボディ領域７に囲まれる部分に、エピタキシャル成長後のままの状態を維持するドリフト領域８が形成される。
続いて、図３Ｏに示すように、エピタキシャル層３上から、Ｎ型不純物（たとえば、ヒ素イオン）が供給される。これにより、ボディ領域７およびドリフト領域８の表層部にＮ型不純物が注入される。その後、アニール処理が行われることにより、注入されたＮ型不純物が活性化して、ボディ領域７の表層部にソース領域９が形成され、ドリフト領域８の表層部にドレイン領域１１が形成される。
次いで、図３Ｏに示すように、エピタキシャル層３上から、Ｐ型不純物（たとえば、ホウ素イオン）が供給される。これにより、ボディ領域７の表層部におけるソース領域９に隣接する部分にＰ型不純物が注入される。その後、アニール処理が行われることにより、注入されたＰ型不純物が活性化して、ソース領域９に隣接するボディコンタクト領域１０が形成される。なお、アニール処理による不純物イオンの活性化処理は、Ｎ型およびＰ型不純物を注入した後、一括して行なってもよい。また、Ｐ型不純物およびＮ型不純物の形成順序を入れ替えてもよい。
その後、図３Ｐに示すように、たとえば、ＣＶＤ法により、エピタキシャル層３上に、層間絶縁膜１８が積層される。次いで、公知のフォトリソグラフィ技術およびエッチング技術により、層間絶縁膜１８に、ソースコンタクトホール１９、ドレインコンタクトホール２２およびゲートコンタクトホール２５が形成される。そして、層間絶縁膜１８上に、各コンタクトプラグ（２０，２３，２６）および各配線（２１，２４，２７）の材料であるアルミニウムが堆積される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、堆積されたアルミニウムがパターニングされる。これにより、ソースコンタクトプラグ２０、ドレインコンタクトプラグ２３およびゲートコンタクトプラグ２６、ならびにソース配線２１、ドレイン配線２４およびゲート配線２７が形成される。
以上の工程を経て、図３Ｐに示すように、ＬＤＭＯＳＦＥＴ６を有する半導体装置１が得られる。
以上のように、上記の方法によれば、エピタキシャル層３に膜用トレンチ３６が形成され（図３Ｃ参照）、この膜用トレンチ３６内に部分的に埋設された状態の第１酸化膜３７が形成される（図３Ｄ参照）。この第１酸化膜３７には、３つの環状のプレート用トレンチ４０が形成される（図３Ｆ参照）。プレート用トレンチ４０には、ドープトポリシリコンからなるポリシリコン埋設体４４が埋設される（図３Ｈ参照）。ポリシリコン埋設体４４の形成後、エピタキシャル層３の表面には、犠牲酸化膜４１が形成される（図３Ｈ参照）。そして、犠牲酸化膜４１を部分的に覆うマスク酸化膜４５が形成され（図３Ｉ参照）、この状態で熱酸化処理（たとえば、処理温度９００〜１１００℃）が行なわれる。
以上のように、上記の方法によれば、エピタキシャル層３に膜用トレンチ３６が形成され（図３Ｃ参照）、この膜用トレンチ３６内に部分的に埋設された状態の第１酸化膜３７が形成される（図３Ｄ参照）。この第１酸化膜３７には、３つの環状のプレート用トレンチ４０が形成される（図３Ｆ参照）。プレート用トレンチ４０には、ドープトポリシリコンからなるポリシリコン埋設体４４が埋設される（図３Ｈ参照）。ポリシリコン埋設体４４の形成後、エピタキシャル層３の表面には、犠牲酸化膜４１が形成される（図３Ｈ参照）。そして、犠牲酸化膜４１を部分的に覆うマスク酸化膜４５が形成され（図３Ｉ参照）、この状態で熱酸化処理（たとえば、処理温度９００〜１１００℃）が行なわれる。
これにより、エピタキシャル層３におけるマスク酸化膜４５と第１酸化膜３７との隙間に対向する部分、および第１酸化膜３７から露出するポリシリコン埋設体４４が酸化される。こうして、図１および図２に示すように、上方膜３０および下方膜３１で挟まれることによりフィールド酸化膜１２にその全体が埋設された、３つのフローティングプレート１７を形成することができる。また、フィールド酸化膜１２の両端部にバーズビーク部２９を形成することができる。
そして、半導体装置１では、フィールド酸化膜１２に、ゲート電極１４と別体をなす３つのフローティングプレート１７が埋設されている。これにより、フィールド酸化膜１２内には、ゲート電極１４および第１フローティングプレート１７ａ、第１フローティングプレート１７ａおよび第２フローティングプレート１７ｂ、第２フローティングプレート１７ｂおよび第３フローティングプレート１７ｃ、ならびに第３フローティングプレート１７ｃおよびドレインコンタクトプラグ２３を、それぞれ対向電極とする４つのキャパシタが形成される。
各フローティングプレート１７がフィールド酸化膜１２に埋設されているので、フローティングプレート１７とエピタキシャル層３との距離が小さくなる。そのため、上記４つのキャパシタに生じる電界をエピタキシャル層３（ドリフト領域８）に良好に与えることができる。その結果、ソース−ドレイン間における電位分布の偏りを抑制することができ、耐圧を向上させることができる。
また、フィールド酸化膜１２内にキャパシタが４つ形成されるため、フィールド酸化膜１２内のキャパシタにおける対向電極間の間隔を小さくすることができ、キャパシタに生じる電界を、より一様な電界にすることができる。その結果、ソース−ドレイン間における電位分布の偏りを一層抑制することができる。
また、上記４つのキャパシタの対向電極となる３つのフローティングプレート１７が、隣接するプレート（ゲート電極１４およびドレインコンタクトプラグ２３を含む）の間隔が一定間隔ｄとなるように配置されている。そのため、ソース−ドレイン間における電位分布の偏りを抑制できるとともに、電位分布の均一化を図ることができる（等電位線の間隔の均一化を図ることができる）。
また、上記４つのキャパシタの対向電極となる３つのフローティングプレート１７が、隣接するプレート（ゲート電極１４およびドレインコンタクトプラグ２３を含む）の間隔が一定間隔ｄとなるように配置されている。そのため、ソース−ドレイン間における電位分布の偏りを抑制できるとともに、電位分布の均一化を図ることができる（等電位線の間隔の均一化を図ることができる）。
また、半導体装置１において、フィールド酸化膜１２におけるボディ領域７側端部の下方およびその周辺、つまり、バーズビーク部２９の下方およびその周辺には、電位分布の偏りが生じやすい（等電位線が密になりやすい）。この電位分布の偏りを効果的に解消するため、バーズビーク部２９から、エピタキシャル層３に電界を発生させることが好ましい。
半導体装置１では、フィールド酸化膜１２の両端部にバーズビーク部２９が形成されている。そして、このバーズビーク部２９には、ゲート電極１４のフィールドプレート部１６が乗り上がっている。そのため、バーズビーク部２９下方の電位分布の偏りを、効果的に抑制することができる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
以上、本発明の一実施形態について説明したが、本発明は、他の形態で実施することもできる。
たとえば、フローティングプレート１７は、フィールド酸化膜１２にその全体が埋設されていなくてもよい。たとえば、図４に示すように、フローティングプレート１７は、厚さ方向略中央よりも下部分４８がフィールド酸化膜１２に埋設され、中央よりも上部分４９がフィールド酸化膜１２の表面よりも上方に突出していてもよい。このような構成のフローティングプレート１７は、たとえば、ＬＯＣＯＳ法によるバーズビーク部２９の形成後、フィールド酸化膜１２の表面から厚さ方向途中まで至る膜用トレンチを形成し、この膜用トレンチにドープトポリシリコンを埋設することにより、形成することができる。
また、フローティングプレート１７は、ドレインコンタクトプラグ２３とゲート電極１４との間を、等間隔に分割するように配置されていなくてもよい。
また、フローティングプレート１７の数は、１つや２つであってもよいし、４つ以上あってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
また、フローティングプレート１７の数は、１つや２つであってもよいし、４つ以上あってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
３ エピタキシャル層（半導体層）
７ ボディ領域
９ ソース領域（第２不純物領域）
１１ ドレイン領域（第１不純物領域）
１２ フィールド酸化膜
１３ ゲート絶縁膜
１４ ゲート電極
１６ フィールドプレート部
１７ フローティングプレート
２３ ドレインコンタクトプラグ（コンタクト電極）
２８ 中央部
２９ バーズビーク部（第２酸化膜）
３７ 第１酸化膜
４０ プレート用トレンチ
４３ ポリシリコン埋設体（埋設体）
３ エピタキシャル層（半導体層）
７ ボディ領域
９ ソース領域（第２不純物領域）
１１ ドレイン領域（第１不純物領域）
１２ フィールド酸化膜
１３ ゲート絶縁膜
１４ ゲート電極
１６ フィールドプレート部
１７ フローティングプレート
２３ ドレインコンタクトプラグ（コンタクト電極）
２８ 中央部
２９ バーズビーク部（第２酸化膜）
３７ 第１酸化膜
４０ プレート用トレンチ
４３ ポリシリコン埋設体（埋設体）
Claims (6)
- シリコンを含む第１導電型の半導体材料からなる半導体層と、
前記半導体層の表層部に形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第１導電型の第１不純物領域と、
前記半導体層の表層部に前記第１不純物領域と間隔を空けて形成された第２導電型のボディ領域と、
前記ボディ領域の表層部に形成され、前記半導体層の不純物濃度よりも高い不純物濃度を有する第１導電型の第２不純物領域と、
前記半導体層の表面における前記第１不純物領域と前記ボディ領域との間の部分に、前記ボディ領域と間隔を空けて形成されたフィールド酸化膜と、
前記第２不純物領域と前記フィールド酸化膜との間において、前記半導体層の表面上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記フィールド酸化膜上に前記第１不純物領域および前記ゲート電極と間隔を空けて形成され、前記フィールド酸化膜に埋設されたフローティングプレートとを含む、半導体装置。 - 前記フローティングプレートが複数備えられている、請求項１に記載の半導体装置。
- 前記第１不純物領域に接続され、前記フィールド酸化膜の表面に沿う方向に前記フローティングプレートに対向するコンタクト電極を含み、
複数の前記フローティングプレートが、前記コンタクト電極と前記ゲート電極との間を等間隔に分割するように配置されている、請求項２に記載の半導体装置。 - 前記フローティングプレートは、前記フィールド酸化膜にその全体が埋設されている、請求項１〜３のいずれか一項に記載の半導体装置。
- 前記フィールド酸化膜は、その中央部の厚さよりも小さい厚さのバーズビーク部を端部に有しており、
前記ゲート電極は、前記バーズビーク部に乗り上がるフィールドプレート部を有している、請求項１〜４のいずれか一項に記載の半導体装置。 - シリコンを含む第１導電型の半導体材料からなる半導体層上に選択的に第１酸化膜を形成する工程と、
前記第１酸化膜を選択的にエッチングすることにより、前記第１酸化膜にトレンチを形成する工程と、
前記トレンチ内にポリシリコン材料を堆積させることにより、前記第１酸化膜に埋設された埋設体を形成する工程と、
ＬＯＣＯＳ法により、前記半導体層の表面における前記第１酸化膜の側方の部分を選択的に酸化させて、前記第１酸化膜の側方に第２酸化膜を一体的に形成し、前記第１酸化膜および前記第２酸化膜からなるフィールド酸化膜を形成する工程とを含む、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008250780A JP5371358B2 (ja) | 2008-09-29 | 2008-09-29 | 半導体装置および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008250780A JP5371358B2 (ja) | 2008-09-29 | 2008-09-29 | 半導体装置および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010080892A true JP2010080892A (ja) | 2010-04-08 |
| JP5371358B2 JP5371358B2 (ja) | 2013-12-18 |
Family
ID=42210947
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008250780A Expired - Fee Related JP5371358B2 (ja) | 2008-09-29 | 2008-09-29 | 半導体装置および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5371358B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296082A (zh) * | 2012-02-27 | 2013-09-11 | 无锡华润上华半导体有限公司 | 金属氧化层半导体场效应晶体管 |
| JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JPWO2015079511A1 (ja) * | 2013-11-27 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017123498A (ja) * | 2017-04-13 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019161188A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社東芝 | 半導体装置 |
| WO2023189161A1 (ja) * | 2022-03-29 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200100A (ja) * | 1997-01-08 | 1998-07-31 | Matsushita Electron Corp | 半導体装置 |
| JP2004165648A (ja) * | 2002-10-24 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005209983A (ja) * | 2004-01-26 | 2005-08-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008085031A (ja) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2008
- 2008-09-29 JP JP2008250780A patent/JP5371358B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10200100A (ja) * | 1997-01-08 | 1998-07-31 | Matsushita Electron Corp | 半導体装置 |
| JP2004165648A (ja) * | 2002-10-24 | 2004-06-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005209983A (ja) * | 2004-01-26 | 2005-08-04 | Mitsubishi Electric Corp | 半導体装置 |
| JP2008085031A (ja) * | 2006-09-27 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103296082A (zh) * | 2012-02-27 | 2013-09-11 | 无锡华润上华半导体有限公司 | 金属氧化层半导体场效应晶体管 |
| JPWO2015079511A1 (ja) * | 2013-11-27 | 2017-03-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2017028116A (ja) * | 2015-07-23 | 2017-02-02 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10217862B2 (en) | 2015-07-23 | 2019-02-26 | Renesas Electronics Corporation | Semiconductor device and manufacturing method thereof |
| JP2017123498A (ja) * | 2017-04-13 | 2017-07-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2019161188A (ja) * | 2018-03-16 | 2019-09-19 | 株式会社東芝 | 半導体装置 |
| JP7114290B2 (ja) | 2018-03-16 | 2022-08-08 | 株式会社東芝 | 半導体装置 |
| WO2023189161A1 (ja) * | 2022-03-29 | 2023-10-05 | ローム株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5371358B2 (ja) | 2013-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4860929B2 (ja) | 半導体装置およびその製造方法 | |
| JP4700043B2 (ja) | 半導体素子の製造方法 | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| JP6666671B2 (ja) | 半導体装置 | |
| JP4735235B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP4611270B2 (ja) | 半導体装置の製造方法 | |
| JP6198292B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2016127245A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010114152A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5371358B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5394025B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2009246225A (ja) | 半導体装置 | |
| JP2024032949A (ja) | 半導体装置の製造方法 | |
| JP5975543B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5410055B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5385567B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI760453B (zh) | 半導體裝置之製造方法 | |
| JP2010192691A (ja) | 半導体装置 | |
| JP2010147298A (ja) | 半導体装置 | |
| JP5479671B2 (ja) | 半導体装置 | |
| JP2010027680A (ja) | 半導体装置および半導体装置に製造方法 | |
| JP6064240B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6286010B2 (ja) | 半導体装置 | |
| JP2013026488A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| JP5390758B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100630 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130314 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130917 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5371358 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |