JP2010080767A - ウェハレベル試験装置及びウェハレベル試験方法 - Google Patents
ウェハレベル試験装置及びウェハレベル試験方法 Download PDFInfo
- Publication number
- JP2010080767A JP2010080767A JP2008248826A JP2008248826A JP2010080767A JP 2010080767 A JP2010080767 A JP 2010080767A JP 2008248826 A JP2008248826 A JP 2008248826A JP 2008248826 A JP2008248826 A JP 2008248826A JP 2010080767 A JP2010080767 A JP 2010080767A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- wafer
- wafer level
- chips
- level test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】プローブの損傷及び劣化を抑制することができるウェハレベル試験装置及びウェハレベル試験方法を提供する。
【解決手段】プローブカードに、複数のプローブユニット25が、試験対象であるウェハに設けられた複数のチップの夫々に対応して配置されている。各プローブユニット25には、複数のプローブ37を含むプローブ群と、このプローブ群を、他のプローブユニット25から独立して移動させる移動手段(磁石32n及び32s、導電材36)が設けられている。ウェハレベル試験装置には、更に、移動手段を制御する制御手段が設けられている。
【選択図】図4
【解決手段】プローブカードに、複数のプローブユニット25が、試験対象であるウェハに設けられた複数のチップの夫々に対応して配置されている。各プローブユニット25には、複数のプローブ37を含むプローブ群と、このプローブ群を、他のプローブユニット25から独立して移動させる移動手段(磁石32n及び32s、導電材36)が設けられている。ウェハレベル試験装置には、更に、移動手段を制御する制御手段が設けられている。
【選択図】図4
Description
本発明は、バーンインテスト等の試験に好適なウェハレベル試験装置及びウェハレベル試験方法に関する。
半導体集積回路のウェハレベル試験には、ウェハに形成されたパッドに接触させるプローブが設けられたプローブカードが用いられている。近年では、時間の短縮を目的として、一度に複数のチップの試験を行うべく、一つのウェハ上に設けられた複数のチップに接触するように多数のプローブが配置されたプローブカードを用いて、ウェハレベル試験を行うこともある。
しかし、複数のチップに接触するようにプローブが配置されていると、試験が必要とされない領域に接触するプローブも出現する。例えば、縦横3個ずつ、総計で9個のチップに接触可能にプローブが配置されているとする。このような場合、ウェハの一般的な形状は円板状であるため、ウェハの外周部に近い領域では、一部のプローブがウェハの内側に接触する一方で、他の一部がウェハの外側に接触することがあり得る。また、何らかの要因でウェハの内側に試験が必要とされないチップが存在する場合もある。このような場合、その周囲のチップが試験を必要としていると、試験が不要なチップにもプローブが接触することになりやすい。
そして、このような不要な領域への接触により、プローブの損傷及び劣化が早まってしまう。また、プローブの損傷及び劣化が生じていると、コンタクトチェックの際に誤判定が生じたり、チップに問題がない場合でも、問題があるという結果が出てしまったりすることがある。
本発明の目的は、プローブの損傷及び劣化を抑制することができるウェハレベル試験装置及びウェハレベル試験方法を提供することにある。
ウェハレベル試験装置の一態様には、各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群と、前記複数のプローブ群を互いに独立して移動させる移動手段と、が設けられている。更に、前記複数のチップの配置に基づいて、前記移動手段を制御する制御手段が設けられている。
ウェハレベル試験方法の一態様では、各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群を互いに独立して移動させる移動手段と、を有するウェハレベル試験装置に対し、前記複数のチップの配置状況を取得し、その後、前記複数のチップの配置状況に基づいて、前記移動手段を制御する。
上記の試験装置等によれば、プローブ群を互いに独立して移動させることが可能であるため、必要性の低い接触の頻度を抑制することができる。従って、プローブの損傷及び劣化を抑制することができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。図1は、実施形態に係るウェハレベル試験装置の構成を示すブロック図である。
本実施形態に係るウェハレベル試験装置には、図1に示すように、ウェハに接触するプローブ等を備えたプローバ2、及びプローバ2に所定の信号を送り、プローバ2からの出力信号に基づいてウェハに設けられたチップの状態を試験するテスタ3が設けられている。更に、本実施形態には、詳細は後述するが、プローバ2に設けられた導電材36(図4参照)に流れる電流を制御する電流制御装置1も設けられている。電流制御装置1としては、例えば汎用されているパーソナルコンピュータを使用することができる。
図2は、プローバ2の概要を示す模式図である。プローバ2には、図2に示すように、ウェハ20が載置されるウェハステージ21が設けられている。ウェハステージ21は、ウェハ20の表面に平行な2方向への移動(XY方向への移動)、及び回転移動が可能であり、また、ウェハ20の表面に垂直な方向への移動(Z方向への移動)も可能である。また、ウェハステージ21の上方には、プローブカード23が取り付けられるテストヘッド22が設けられている。
図3は、プローブカード23の概要を示す模式図である。プローブカード23は、図3に示すように、ウェハ20に設けられたチップの種類に応じて交換可能である。そして、例えば9個のプローブユニット25が基部24に固定されている。各プローブユニット25は、試験対象であるウェハ20に設けられた1個のチップに対応して配置されている。
図4は、プローブユニット25の概要を示す模式図である。プローブユニット25には、図4に示すように、基部24に固定される固定部31が設けられ、この固定部31に、対向するようにして配置された2個の磁石32n及び32sが固定されている。本実施形態では、磁石32n及び32sの間に、磁石32nから磁石32sに向かって磁界が存在している。また、磁石32n及び32sの間では、ばね33の一端が固定部31に固定され、ばね31の他端に支持板34が取り付けられている。また、支持板34のばね33とは逆側に、磁界を横切る方向に延びる導電材36が取り付けられ、更に、ばね33の支持板34とは逆側に、複数のプローブ37(プローブ群)が設けられた支持板35が取り付けられている。つまり、導電材36が支持板34及び35に挟み込まれている。この導電材36が電流制御装置1に接続されており、導電材36に流れる電流が電流制御装置1により制御される。なお、各プローブユニット25は、互いに独立して配置されている。従って、導電材36に流れる電流も互いに独立して制御される。
ここで、プローブユニット25の動作について説明する。図5は、プローブユニット25の動作を示す模式図である。上述のように、磁石32n及び32sの間に、磁石32nから磁石32sに向かう磁界(図面の右から左に向かう磁界)が存在している。このため、図5(a)に示すように、導電材36に、図面の手前側に向かって電流が流されると、フレミングの左手の法則により、固定部31から離れる方向に電磁力が発生し、プローブ37が下降する。一方、図5(b)に示すように、導電材36に、図面の奥側に向かって電流が流されると、フレミングの左手の法則により、固定部31に近づく方向に電磁力が発生し、プローブ37が上昇する。
次に、本実施形態に係るウェハレベル試験装置による試験の方法について説明する。図6は、実施形態に係るウェハレベル試験方法を示すフローチャートである。
先ず、ステップS1において、プローバ2が、ウェハレイアウト情報を取得する。つまり、プローバ2が、ウェハ20にチップがどのように配置されているかを示す情報を取得する。
次いで、ステップS2において、プローバ2が、ウェハステージ21をどのように制御するかを示す制御情報を作成する。つまり、どのような順序でウェハステージ21を上下左右に移動させるかを示す情報を作成する。
その後、ステップS3において、プローバ2が、ステップS2で作成した制御情報を電流制御装置1に送信する。
続いて、ステップS4において、電流制御装置1が、ステップS3で受信した制御情報に基づいて、9個のプローブユニット25の各々の導電材36に流す電流をどのように制御するかを示す制御情報を作成する。例えば、プローブ試験の対象となるチップが各プローブユニット25の下方に位置する場合には、図5(a)に示すように、プローブ37が下降する方向に電流が流れるように制御情報を作成する。一方、一部にプローブ試験の対象から外れたチップ又は領域が位置している場合には、当該チップ又は領域に対応するプローブユニット25については、図5(b)に示すように、プローブ37が上昇する方向に電流が流れ、他のプローブユニット25については、図5(a)に示すように、プローブ37が下降する方向に電流が流れるように制御情報を作成する。
次いで、ステップS5において、プローバ2において、ウェハステージ21がコンタクトチェック用に所定の高さまで上昇し、また、所定の位置に平行移動する。このときの移動量は、ステップS2において作成された制御情報に示されている。
その後、ステップS6において、電流制御装置1が、ステップS4で作成した制御情報に基づいて各導電材36に電流を流して、各プローブユニット25を動作させる。ここで、プローブユニット25の制御方法について説明する。図7は、プローブユニット25の制御方法を示すフローチャートである。なお、この制御は、例えば電流制御装置1に設けられたCPU(central processing unit)により主に行われる。
先ず、ステップS11において、9個のうちから1個のプローブユニット25を選択する。
次いで、ステップS12において、ウェハの制御情報を参照して、ステップS11で選択したプローブユニット25が試験対象のチップに対応しているか判断する。
そして、試験対象のチップに対応していれば、ステップS13において、導電材36に当該プローブユニット25を所定量だけ下降させる方向に電流を流し、そうでなければ、ステップS14において、導電材36に当該プローブユニット25を所定量だけ上昇させる方向に電流を流す。これらの所定量は、ステップS4において作成された制御情報に示されている。
ステップS13又はS14の後、9個のプローブユニット25のすべてについてステップS13又はS14の制御が完了したか判断し、完了していなければステップS11に戻り、ステップS11において未制御のプローブユニット25を選択する。完了していれば、ステップS6の処理を終了する。
ステップS6の後、ステップS7において、プローブ試験の対象のチップに対して、テスタ3がプローバ2を用いてコンタクトチェックを行う。なお、コンタクトチェックは、プローブ試験の対象の複数のチップに対して並行して行ってもよく、1個ずつ順次行ってもよい。図8は、コンタクトチェックの方法を示すフローチャートである。
先ず、ステップS21において、テスタ3が、プローブ37を介してチップに所定の電流を流す。
次いで、ステップS22において、所定のプローブ37間の電圧を測定する。
その後、ステップS23において、ステップS22で取得した電圧が許容範囲内にあるか判断する。
そして、許容範囲内にあれば、ステップS7の処理を終了する。そうでなければ、ステップS24において、当該チップにおいて許容範囲から外れた回数が予め定められた所定回数に到達したか判断する。
外れた回数が所定回数に到達していなければ、ステップS25において、電流制御装置1が導電材36に流す電流を制御して、プローブ37の位置を調整する。その後、ステップS21に戻り、再度、所定の電流を流す。一方、外れた回数が所定回数に到達していれば、当該チップを、コンタクト不良に伴ってプローブ試験を行うことができないものと決定し、ステップS26において、プローブ試験の対象から除外した上で、ステップS7の処理を終了する。
ステップS7の後、ステップS8において、プローブ試験の対象となっているチップに対して、テスタ3がプローバ2を用いて回路の試験(プローブ試験)を実行する。
次いで、ステップS9において、プローブ試験の対象のチップの全てに対して試験が完了したか判断し、完了していればウェハレベル試験を終了する。一方、完了していなければ、ステップS5に戻って残りのチップに対する処理を実行する。
このようにして、一連のウェハレベル試験が行われる。
このような実施形態によれば、プローブ37のプローブ試験が不要なチップ又は領域への接触を容易に回避することができるので、プローブ37の損傷及び劣化を抑制することができる。また、プローブユニット25毎にプローブ37の高さを調整することが可能であるため、プローブ37又はこれが接触するパッド等に軽微な損傷等があっても、それを補償すること可能である。
例えば、図9に示すように、9個のプローブユニットU11、U12、U13、U21、U22、U23、U31、U32及びU33が設けられているとする。また、コンタクトチェックの際に、これらが、夫々ウェハの領域R11、R12、R13、R21、R22、R23、R31、R32及びR33に対応しているとする。更に、領域R13、R22、R23、R31、R32及びR33が、有効なチップが位置する有効チップ領域(試験対象領域)であり、領域R11、R12及びR21が、ウェハエッジ41と重なっていて有効なチップを含まない有効外チップ領域(試験不要領域)であるとする。このような場合、電流制御装置1は、ステップS4において、プローブユニットU13、U22、U23、U31、U32及びU33に対して、プローブ37が下降し、プローブユニットU11、U12及びU21に対して、プローブ37が上昇するように制御情報を作成する。この結果、プローブユニットU11、U12及びU21のプローブ37による、領域R11、R12及びR21への不要な接触が回避される。また、コンタクトチェックの際にもプローブ37をプローブユニット毎に微調整することが可能であるため、従来の方法では問題がないにも拘らずコンタクト不良と判定されていたチップでもプローブ試験の対象に含めることができる。
なお、上述の実施形態では、支持板34及び35が互いに分離して設けられているが、これらが一体化されていてもよい。例えば、導電材36が1個の支持部材に埋め込まれていてもよい。また、導電材36の形状は特に限定されず、例えば板状、棒状、線状等が挙げられる。また、ばね36に代えて、ゴム等の弾性体を用いてもよい。また、プローブ37の上下動を、電磁力に代えて、風圧を用いて行ってもよく、また、ねじ等を用いて直接上下させてもよい。また、プローブユニット25の数は特に9個に限定されるものではない。
更に、上述の実施形態では、プローブ試験の対象とならないチップ又は領域に対応するプローブユニット25を上昇させているが、プローブユニット25の上昇を省略してもよい。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群と、
前記複数のプローブ群を互いに独立して移動させる移動手段と、
前記複数のチップの配置に基づいて、前記移動手段を制御する制御手段と、
を有することを特徴とするウェハレベル試験装置。
各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群と、
前記複数のプローブ群を互いに独立して移動させる移動手段と、
前記複数のチップの配置に基づいて、前記移動手段を制御する制御手段と、
を有することを特徴とするウェハレベル試験装置。
(付記2)
前記移動手段は、電磁力により前記複数のプローブ群を移動させることを特徴とする付記1に記載のウェハレベル試験装置。
前記移動手段は、電磁力により前記複数のプローブ群を移動させることを特徴とする付記1に記載のウェハレベル試験装置。
(付記3)
前記制御手段は、前記移動手段に流れる電流の量を制御することを特徴とする付記2に記載のウェハレベル試験装置。
前記制御手段は、前記移動手段に流れる電流の量を制御することを特徴とする付記2に記載のウェハレベル試験装置。
(付記4)
前記移動手段は、前記複数のプローブ群を前記チップに近づく方向又は前記チップから離間する方向に移動させることを特徴とする付記1乃至3のいずれか1項に記載のウェハレベル試験装置。
前記移動手段は、前記複数のプローブ群を前記チップに近づく方向又は前記チップから離間する方向に移動させることを特徴とする付記1乃至3のいずれか1項に記載のウェハレベル試験装置。
(付記5)
各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群を互いに独立して移動させる移動手段と、を有するウェハレベル試験装置に対し、
前記複数のチップの配置状況を取得する工程と、
前記複数のチップの配置状況に基づいて、前記移動手段を制御する工程と、
を有することを特徴とするウェハレベル試験方法。
各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群を互いに独立して移動させる移動手段と、を有するウェハレベル試験装置に対し、
前記複数のチップの配置状況を取得する工程と、
前記複数のチップの配置状況に基づいて、前記移動手段を制御する工程と、
を有することを特徴とするウェハレベル試験方法。
(付記6)
前記移動手段は、電磁力により前記複数のプローブ群を移動させることを特徴とする付記5に記載のウェハレベル試験方法。
前記移動手段は、電磁力により前記複数のプローブ群を移動させることを特徴とする付記5に記載のウェハレベル試験方法。
(付記7)
前記移動手段を制御する工程は、前記移動手段に流れる電流の量を制御する工程を有することを特徴とする付記6に記載のウェハレベル試験方法。
前記移動手段を制御する工程は、前記移動手段に流れる電流の量を制御する工程を有することを特徴とする付記6に記載のウェハレベル試験方法。
(付記8)
前記移動手段は、前記複数のプローブ群を前記チップに近づく方向又は前記チップから離間する方向に移動させることを特徴とする付記5乃至7のいずれか1項に記載のウェハレベル試験方法。
前記移動手段は、前記複数のプローブ群を前記チップに近づく方向又は前記チップから離間する方向に移動させることを特徴とする付記5乃至7のいずれか1項に記載のウェハレベル試験方法。
(付記9)
各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群と、
前記複数のプローブ群を互いに独立して移動させる移動手段と、
を有することを特徴とするプローブカード。
各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群と、
前記複数のプローブ群を互いに独立して移動させる移動手段と、
を有することを特徴とするプローブカード。
1:電流制御装置
2:プローバ
3:テスタ
23:プローブカード
24:基部
25:プローブユニット
31:固定部
32n、32s:磁石
33:ばね
34、35:支持板
36:導電材
37:プローブ
2:プローバ
3:テスタ
23:プローブカード
24:基部
25:プローブユニット
31:固定部
32n、32s:磁石
33:ばね
34、35:支持板
36:導電材
37:プローブ
Claims (6)
- 各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群と、
前記複数のプローブ群を互いに独立して移動させる移動手段と、
前記複数のチップの配置に基づいて、前記移動手段を制御する制御手段と、
を有することを特徴とするウェハレベル試験装置。 - 前記移動手段は、電磁力により前記複数のプローブ群を移動させることを特徴とする請求項1に記載のウェハレベル試験装置。
- 前記制御手段は、前記移動手段に流れる電流の量を制御することを特徴とする請求項2に記載のウェハレベル試験装置。
- 各々が、ウェハに設けられた複数のチップの夫々に対応して設けられた複数のプローブ群を互いに独立して移動させる移動手段と、を有するウェハレベル試験装置に対し、
前記複数のチップの配置状況を取得する工程と、
前記複数のチップの配置状況に基づいて、前記移動手段を制御する工程と、
を有することを特徴とするウェハレベル試験方法。 - 前記移動手段は、電磁力により前記複数のプローブ群を移動させることを特徴とする請求項4に記載のウェハレベル試験方法。
- 前記移動手段を制御する工程は、前記移動手段に流れる電流の量を制御する工程を有することを特徴とする請求項5に記載のウェハレベル試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248826A JP2010080767A (ja) | 2008-09-26 | 2008-09-26 | ウェハレベル試験装置及びウェハレベル試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008248826A JP2010080767A (ja) | 2008-09-26 | 2008-09-26 | ウェハレベル試験装置及びウェハレベル試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080767A true JP2010080767A (ja) | 2010-04-08 |
Family
ID=42210855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008248826A Pending JP2010080767A (ja) | 2008-09-26 | 2008-09-26 | ウェハレベル試験装置及びウェハレベル試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080767A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111999624A (zh) * | 2019-05-27 | 2020-11-27 | 东京毅力科创株式会社 | 中间连接部件和检查装置 |
JP7498677B2 (ja) | 2021-02-25 | 2024-06-12 | ルネサスエレクトロニクス株式会社 | テスト装置、テスト方法および記録媒体 |
-
2008
- 2008-09-26 JP JP2008248826A patent/JP2010080767A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111999624A (zh) * | 2019-05-27 | 2020-11-27 | 东京毅力科创株式会社 | 中间连接部件和检查装置 |
JP7498677B2 (ja) | 2021-02-25 | 2024-06-12 | ルネサスエレクトロニクス株式会社 | テスト装置、テスト方法および記録媒体 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7183763B1 (en) | Probe card | |
JP5265746B2 (ja) | プローブ装置 | |
JP5432700B2 (ja) | 半導体デバイスの検査装置 | |
KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
JP2012058225A (ja) | プローブ装置 | |
US10184957B2 (en) | Testing apparatus, holding assembly, and probe card carrier | |
JP2012515339A (ja) | 回路基板のテスト方法 | |
KR20100101451A (ko) | 반도체 디바이스 테스트 장치 및 방법 | |
KR101727378B1 (ko) | 기판 검사 장치 | |
KR100787829B1 (ko) | 프로브 카드 테스트 장치 및 테스트 방법 | |
US20200174073A1 (en) | Device inspection method | |
JP2010080767A (ja) | ウェハレベル試験装置及びウェハレベル試験方法 | |
JP2007103860A (ja) | プローブ接触痕検出方法、及び、プローバ | |
JP2011196934A (ja) | 試験方法およびそれに用いられるインターポーザ | |
JP2008117897A (ja) | プローバ及びプロービング検査方法 | |
KR102047665B1 (ko) | 프로브 카드 및 이를 포함하는 테스트 장치 | |
JP2011108695A (ja) | 半導体検査装置、半導体装置の検査方法、及び半導体装置の検査プログラム | |
US20150168482A1 (en) | Configurable test equipment | |
US20140320156A1 (en) | Apparatus for detecting misalignment of test pad | |
JP2012054526A (ja) | 半導体デバイス用高速プロービング装置及びそのためのプローブステージ | |
JP2017204532A (ja) | プローブカード、ウェハ検査装置および測定方法 | |
KR20140075992A (ko) | 테스트 소켓의 회전을 이용한 테스트용 기기의 테스트 방법 | |
JP4966564B2 (ja) | 半導体素子の検査システム及び検査方法 | |
KR101918277B1 (ko) | 프로브 카드 모듈 | |
JP2006105801A (ja) | プローブカード装置 |