JP2010080739A - 固体撮像装置、半導体装置、および、その製造方法 - Google Patents

Abstract

【課題】縦型トランジスタにおいて耐圧を向上させる。
【解決手段】縦型トランジスタを形成する際には、導電型の不純物が拡散された半導体によって、ゲート電極２２ｇを形成する。ここでは、ゲート電極２２ｇにて、基板１０１の内部に位置する底面側の不純物濃度が、基板の表面側の不純物濃度よりも低くなるように、不純物を分布させる。
【選択図】図４

Description

本発明は、固体撮像装置、半導体装置、および、その製造方法に関する。特に、本発明は、光電変換部が生成した信号電荷をチャネルを介して読み出すように構成された転送トランジスタを含み、その転送トランジスタが縦型トランジスタである固体撮像装置、および、その製造方法に関する。また、縦型トランジスタを含む半導体装置、および、その製造方法に関する。

デジタルビデオカメラ、デジタルスチルカメラなどのカメラは、固体撮像装置を含む。たとえば、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｃｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型イメージセンサ、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサを、固体撮像装置として含む。

固体撮像装置においては、複数の画素が形成されている撮像領域が、半導体基板の面に設けられている。この撮像領域においては、被写体像による光を受光し、その受光した光を光電変換することによって信号電荷を生成する光電変換部が、その複数の画素に対応するように、複数、形成されている。たとえば、フォトダイオードが、この光電変換部として形成されている。

また、各画素においては、転送トランジスタが設けられており、転送トランジスタは、光電変換部が生成した信号電荷を光電変換部から読み出すように構成されている。たとえば、ＣＭＯＳ型イメージセンサにおいては、転送トランジスタは、その光電変換部から読み出した信号電荷を、フローティングディフュージョンへ転送するように構成されている

上記の固体撮像装置では、多画素化に伴って、各画素のサイズが小さくなってきている。その結果、固体撮像装置においては、各画素当たりの受光量が減少して、感度が低下する場合がある。たとえば、各画素に接続する配線に起因して、上記の不具合が顕在化する場合がある。

このような不具合の解消のために、裏面照射型の固体撮像装置が提案されている。裏面照射型の固体撮像装置では、半導体基板の内部に光電変換部が設けられており、その光電変換部よりも半導体基板の表面の側に、転送トランジスタなどの素子と配線とが設けられている。そして、裏面照射型の固体撮像装置では、半導体基板の裏面側から入射する光を、光電変換部が受光して信号電荷を生成する（たとえば、特許文献１参照）。

また、さらに、上記の不具合の解消のために、上記の転送トランジスタを、いわゆる縦型トランジスタとして構成することが提案されている。具体的には、チャネルが半導体基板の深さ方向に沿うように、ゲート電極を半導体基板の深さ方向に延在して形成することで、この転送トランジスタを設けている。

上記の縦型トランジスタを形成する際には、半導体基板の深さ方向に延在するようにトレンチを形成する。その後、たとえば、熱酸化法によって、そのトレンチの表面のシリコンを酸化し、シリコン酸化膜を成膜することで、このゲート絶縁膜を形成する。そして、そのゲート絶縁膜が成膜されたトレンチに、たとえば、ポリシリコンを埋め込んだ後、パターン加工することで、ゲート電極を形成する（たとえば、特許文献２参照）。

特開２００３−０３１７８５号公報 特開２００５−２２３０８４号公報

しかしながら、上記の縦型トランジスタにおいてゲート絶縁膜を形成する際には、酸化剤の失活およびストレスによって酸化作用が抑制されることがあるために、そのトレンチにおいてゲート絶縁膜を均一な厚みで形成することが困難な場合がある。特に、トレンチの底面側のコーナー部においては、ゲート絶縁膜が薄く形成され易く、たとえば、１ｎｍ程度、薄い膜になる。このため、ゲート絶縁膜の耐圧劣化が生じる場合がある。よって、縦型トランジスタにおいては、その薄く形成されたゲート絶縁膜の部分において、電界が集中して、特性の劣化が生ずる場合がある。

そして、これに起因して、固体撮像装置では、縦型トランジスタとして形成された転送トランジスタが、光電変換部から信号電荷を適切に読み出すことが、困難になる場合がある。このため、固体撮像装置においては、撮像画像の画像品質が劣化する場合がある。

したがって、本発明は、縦型トランジスタの耐圧を向上可能な、固体撮像装置、半導体装置、および、その製造方法を提供する。

本発明の固体撮像装置は、基板と、前記基板の内部に設けられており、光を受光して光電変換することによって信号電荷を生成する光電変換部と、前記光電変換部よりも前記基板の表面の側に設けられており、前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタとを有し、前記転送トランジスタは、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタであり、前記ゲート電極は、導電型の不純物が拡散された半導体によって形成されており、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している。

好適には、前記ゲート電極は、前記不純物の分布が、前記基板の表面から内部の間において極値を含まずに、前記基板の表面から内部へ単調に低くなるように形成されている。

好適には、前記ゲート電極は、前記基板の内部に位置する底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成されている。

好適には、前記光電変換部は、前記基板において前記転送トランジスタが設けられた表面に対して反対側に位置する裏面の側から入射する光を受光し、前記信号電荷を生成するように構成されている。

本発明の固体撮像装置の製造方法は、光を光電変換することによって信号電荷を生成する光電変換部を、基板の内部に設ける光電変換部形成工程と、前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタを、前記光電変換部よりも前記基板の表面の側に設ける転送トランジスタ形成工程とを有し、前記転送トランジスタ形成工程は、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、前記ゲート電極を形成するゲート電極形成工程を含み、前記ゲート電極形成工程においては、導電型の不純物が拡散された半導体によって、前記ゲート電極を形成し、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる。

本発明の半導体装置は、基板と、チャネルが基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタとを含み、前記ゲート電極は、導電型の不純物が添加された半導体によって形成され、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している。

本発明の半導体装置の製造方法は、ゲート電極が基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成される縦型トランジスタを形成する縦型トランジスタ形成工程を有し、前記縦型トランジスタ形成工程においては、導電型の不純物が拡散された半導体によって前記ゲート電極を形成するゲート電極形成工程を含み、前記ゲート電極形成工程においては、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる。

本発明においては、縦型トランジスタを形成する際には、導電型の不純物が拡散された半導体によって、ゲート電極を形成する。ここでは、基板の内部に位置する底面側における不純物濃度が、基板の表面側における不純物濃度よりも低くなるように、ゲート電極において、不純物を分布させる。

本発明によれば、縦型トランジスタの耐圧を向上可能な、固体撮像装置、半導体装置、および、その製造方法を提供に関することができる。

以下に、本発明の実施形態について、図面を参照して説明する。

＜実施形態１＞
［装置構成］
図１は、本発明にかかる実施形態１において、固体撮像装置１の全体構成の概略を示す平面図である。

本実施形態の固体撮像装置１は、ＣＭＯＳ型イメージセンサであり、図１に示すように、基板１０１を含む。この基板１０１は、図１に示すように、基板１０１の面においては、撮像領域ＰＡと、周辺領域ＳＡとが設けられている。

この基板１０１の面において撮像領域ＰＡは、図１に示すように、矩形形状であり、複数の画素Ｐがｘ方向とｙ方向とのそれぞれに、配置されている。つまり、画素Ｐがマトリクス状に並んでいる。

また、基板１０１の面において周辺領域ＳＡは、図１に示すように、撮像領域ＰＡの周囲に位置している。そして、この周辺領域ＳＡにおいては、画素Ｐにおいて生成された信号電荷を処理する周辺回路が設けられている。

具体的には、図１に示すように、この周辺回路としては、垂直選択回路１３と、カラム回路１４と、水平選択回路１５と、水平信号線１６と、出力回路１７と、タイミングジェネレータ（ＴＧ）１８とが、設けられている。

垂直選択回路１３は、たとえば、シフトレジスタを含み、画素Ｐを行単位で選択駆動する。

カラム回路１４は、たとえば、Ｓ／Ｈ（サンプルホールド）回路およびＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ；相関二重サンプリング）回路を含む。そして、カラム回路１４は、列単位で画素Ｐから読み出した信号について信号処理を実施する。

水平選択回路１５は、たとえば、シフトレジスタを含み、カラム回路１４によって各画素Ｐから読み出した信号を、順次、選択して出力する。そして、水平選択回路１５の選択駆動によって、順次、画素Ｐから読み出した信号を、水平信号線１６を介して出力回路１７に出力する。

出力回路１７は、たとえば、デジタルアンプを含み、水平選択回路１５によって出力された信号について、増幅処理などの信号処理が実施後、外部へ出力する。

タイミングジェネレータ１８は、各種のタイミング信号を生成し、垂直選択回路１３、カラム回路１４、水平選択回路１５に出力することで、各部について駆動制御を行う。

図２は、本発明にかかる実施形態１において、撮像領域ＰＡにおいて設けられた画素Ｐの要部を示す回路図である。

撮像領域ＰＡにおいて設けられた画素Ｐは、図２に示すように、フォトダイオード２１と、転送トランジスタ２２と、増幅トランジスタ２３と、アドレストランジスタ２４と、リセットトランジスタ２５とを含む。

画素Ｐにおいて、フォトダイオード２１は、図２に示すように、アノードが接地されている。そして、フォトダイオード２１は、図２に示すように、カソードが、転送トランジスタ２２に接続されている。

画素Ｐにおいて、転送トランジスタ２２は、図２に示すように、フォトダイオード２１とフローティングディフュージョンＦＤとの間において介在するように設けられている。また、転送トランジスタ２２は、ゲートが、転送線２６に接続されている。そして、転送トランジスタ２２においては、転送線２６からゲートに転送パルスが与えられることで、フォトダイオード２１にて生成された信号電荷を、フローティングディフュージョンＦＤに転送する。

画素Ｐにおいて、増幅トランジスタ２３は、図２に示すように、ゲートがフローティングディフュージョンＦＤに接続されている。また、増幅トランジスタ２３は、アドレストランジスタ２４を介して垂直信号線２７に接続され、撮像領域ＰＡ以外に設けられている定電流源Ｉとソースフォロアを構成している。そして、アドレストランジスタ２４がオン状態になったとき、増幅トランジスタ２３は、フローティングディフュージョンＦＤの電位を増幅して、その電位に応じた電圧が垂直信号線２７へ出力される。

画素Ｐにおいて、アドレストランジスタ２４は、図２に示すように、アドレス信号が供給されるアドレス線２８にゲートが接続されている。アドレストランジスタ２４は、アドレス信号がゲートに供給されてオン状態になり、上記のように増幅トランジスタ２３によって増幅された電圧が、垂直信号線２７から出力される。そして、その電圧は、垂直信号線２７を介して、上述したカラム回路１４のＳ／Ｈ・ＣＤＳ回路に出力される。

画素Ｐにおいて、リセットトランジスタ２５は、図２に示すように、リセット信号が供給されるリセット線２９にゲートが接続され、また、電源ＶｄｄとフローティングディフュージョンＦＤとの間において介在している。そして、リセットトランジスタ２５は、リセット線２９からリセット信号がゲートに供給された際に、フローティングディフュージョンＦＤの電位を、電源Ｖｄｄの電位に、リセットする。

この画素Ｐを駆動する動作は、転送トランジスタ２２と、アドレストランジスタ２４と、リセットトランジスタ２５との各ゲートが、行単位で接続されているので、その行単位にて並ぶ複数の画素Ｐのそれぞれについて同時に行われる。

本実施形態にかかる固体撮像装置１の詳細な内容について説明する。

図３は、本発明にかかる実施形態１において、固体撮像装置１の概要を示す断面図である。なお、撮像領域ＰＡにおいては、上記したように、画素Ｐが構成されているが、主要部を除き、図示を省略している。

図３に示すように、本実施形態の固体撮像装置１は、いわゆる裏面照射型であって、画素Ｐにおいて、基板１０１の裏面側から入射する光Ｌを受光して撮像を実施するように構成されている。

具体的には、固体撮像装置１は、図３に示すように、基板１０１を含む。この基板１０１は、たとえば、ｐ型のシリコン半導体からなる。

そして、この基板１０１の内部においては、図３に示すように、フォトダイオード２１が形成されている。このフォトダイオード２１の詳細については、後述する。

そして、図３に示すように、基板１０１の表面において、正面側には、転送トランジスタ２２が設けられている。なお、転送トランジスタ２２の詳細については、後述する。また、図示していないが、この基板１０１の正面においては、この上記の他に、上述した増幅トランジスタ２３と、アドレストランジスタ２４と、リセットトランジスタ２５とが、画素Ｐに対応するように設けられている。

また、基板１０１の正面側には、図３に示すように、配線層ＨＬが形成されている。この配線層ＨＬは、複数の配線Ｈが、層間絶縁膜Ｓｚの間に設けられている。図示していないが、この複数の配線Ｈのそれぞれは、転送トランジスタ２２、増幅トランジスタ２３、アドレストランジスタ２４、リセットトランジスタ２５のそれぞれに電気的に接続されている。

そして、この配線層ＨＬにおいて、基板１０１とは反対側に位置する表面には、図３に示すように、支持基板ＳＪが設けられている。支持基板ＳＪは、たとえば、シリコン半導体基板であって、配線層ＨＬに接着されており、基板１０１を補強している。

一方で、基板１０１の裏面側においては、図３に示すように、遮光膜ＬＳが、たとえば、酸化シリコンからなる光透過性の絶縁膜Ｓｚ１を介して設けられている。遮光膜ＬＳは、たとえば、黒色の金属酸化膜で形成されている。この遮光膜ＬＳにおいては、基板１０１にてフォトダイオード２１が形成された領域に対応する部分に、開口ＫＫが形成されており、裏面側から入射する光Ｌが、この開口ＫＫからフォトダイオード２１へ出射するように構成されている。そして、この開口ＫＫを埋め込むように、たとえば、窒化シリコンからなる絶縁膜Ｓｚ２が、パッシベーション膜として、遮光膜ＬＳ上に成膜されている。

そして、基板１０１の裏面側においては、図３に示すように、カラーフィルタ３０１が、絶縁膜Ｓｚ２の上に設けられている。カラーフィルタ３０１は、たとえば、色素を含む樹脂膜によって形成されている。このカラーフィルタ３０１は、遮光膜ＬＳの開口ＫＫに対応するように設けられており、入射した光Ｌがカラーフィルタ３０１によって着色された後に、その開口ＫＫを介して、フォトダイオード２１へ入射する。

さらに、基板１０１の裏面側においては、図３に示すように、マイクロレンズＭＬがカラーフィルタ３０１の上に設けられている。マイクロレンズＭＬは、凸型レンズであって、カラーフィルタ３０１を介在して、フォトダイオード２１に対面するように配置されており、入射した光Ｌを集光して、フォトダイオード２１へ出射する。

図４は、本発明にかかる実施形態１において、固体撮像装置１に設けられた画素Ｐの要部を拡大して示す拡大断面図である。

フォトダイオード２１は、図４に示すように、ｎ型半導体領域２１ｎとｐ型半導体領域２１ｐとを含み、光を受光して光電変換することによって信号電荷を生成する。本実施形態においては、フォトダイオード２１は、基板１０１において転送トランジスタ２２が設けられた表面に対して反対側に位置する裏面の側から入射する光を受光し、信号電荷を生成するように構成されている、

このフォトダイオード２１において、ｎ型半導体領域２１ｎおよびｐ型半導体領域２１ｐは、たとえば、ｐ型のシリコン半導体からなる基板１０１の内部に設けられている。そして、ｎ型半導体領域２１ｎとｐ型半導体領域２１ｐとのそれぞれが、互いに接してｐｎ接合を形成している。

具体的には、フォトダイオード２１において、ｎ型半導体領域２１ｎは、図４に示すように、低濃度ｎ型半導体領域２１ｎａと、高濃度ｎ型半導体領域２１ｎｂとを含む。

ここでは、低濃度ｎ型半導体領域２１ｎａは、基板１０１の内部において、高濃度ｎ型半導体領域２１ｎｂよりも、基板１０１の裏面側へ位置するように設けられている。

そして、高濃度ｎ型半導体領域２１ｎｂは、基板１０１の内部において、低濃度ｎ型半導体領域２１ｎａよりも、基板１０１の表面側へ位置するように、低濃度ｎ型半導体領域２１ｎａに積層して設けられている。

つまり、低濃度ｎ型半導体領域２１ｎａと高濃度ｎ型半導体領域２１ｎｂとのそれぞれは、基板１０１の裏面側から表面側へ、順次、積層している。

また、フォトダイオード２１において、ｐ型半導体領域２１ｐは、図４に示すように、高濃度ｐ型半導体領域２１ｐａと、第１および第２の低濃度ｐ型半導体領域２１ｐｂ，２１ｐｃとを含む。

ここでは、高濃度ｐ型半導体領域２１ｐａと、第１および第２の低濃度ｐ型半導体領域２１ｐｂ，２１ｐｃとのそれぞれは、ｎ型半導体領域２１ｎにおいて、基板１０１の表面側に位置する面の上に設けられている。

そして、高濃度ｐ型半導体領域２１ｐａは、ｎ型半導体領域２１ｎにて基板１０１の表面側に位置する面において周辺に位置する領域に対応するように、設けられている。

また、第１および第２の低濃度ｐ型半導体領域２１ｐｂ，２１ｐｃは、ｎ型半導体領域２１ｎにて基板１０１の表面側に位置する面において中央に位置する領域に対応するように、設けられている。

本実施形態では、ｎ型半導体領域２１ｎにて基板１０１の表面側に位置する面において中央に位置する領域には、トレンチＲＥが設けられており、そのトレンチＲＥの底面と、その底面側に位置する側面とに、第２の低濃度ｐ型半導体領域２１ｐｃが設けられている。そして、第１の低濃度ｐ型半導体領域２１ｐａは、ｎ型半導体領域２１ｎにて基板１０１の表面側に位置する面において、そのトレンチＲＥの周囲に位置するように設けられている。

転送トランジスタ２２は、図４に示すように、フォトダイオード２１よりも基板１０１の表面の側に設けられており、フォトダイオード２１が生成した信号電荷を、そのフォトダイオード２１からチャネル２２ｃを介して読み出すように構成されている。

この転送トランジスタ２２においては、図４に示すように、ゲート電極２２ｇが、Ｔ字形状であって、基板１０１の表面に沿って延在する部分の他に、基板１０１の深さ方向ｚにおいて基板１０１の表面から内部へ延在する部分を含むように形成されている。つまり、転送トランジスタ２２は、チャネル２２ｃが基板１０１の深さ方向ｚにて基板１０１の表面から内部に沿って形成される部分を含む縦型トランジスタとして構成されている。

具体的には、基板１０１の表面においては、図４に示すように、基板１０１の深さ方向ｚに延在するトレンチＲＥが設けられており、そのトレンチＲＥの底面と側面とを覆うように、ゲート絶縁膜２２ｚが設けられている。そして、これと共に、基板１０１の表面において、そのトレンチＲＥの周囲に位置する部分を覆うように、ゲート絶縁膜２２ｚが設けられている。

そして、転送トランジスタ２２にて、ゲート電極２２ｇは、図４に示すように、ゲート絶縁膜２２ｚが設けられたトレンチＲＥに、導電材料を埋め込むように導電膜を成膜後、その導電膜をパターン加工することで形成される。

詳細については後述するが、本実施形態においては、ゲート電極２２ｇは、導電型の不純物が拡散された半導体によって形成される。たとえば、ゲート電極２２ｇは、ポリシリコンを用いて形成される。そして、ゲート電極２２ｇは、基板１０１の裏面側における不純物濃度が、基板１０１の表面側における不純物濃度よりも低くなるように形成される。たとえば、ゲート電極２２ｇは、その不純物の分布が、基板１０１の表面側と裏面側との間において極値を含まずに、基板１０１の表面の側から裏面の側へ単調に低くなるように形成される。たとえば、ゲート電極２２ｇは、基板１０１の裏面側の部分の不純物濃度が、１．０×１０^２０ａｔｏｍ／ｃｍ^３以下になるように、形成されている。

転送トランジスタ２２においては、フローティングディフュージョンＦＤがチャネル２２ｃに隣接して設けられている。フローティングディフュージョンＦＤは、たとえば、ｎ型不純物が基板１０１に注入されて形成される。そして、転送トランジスタ２２は、このフローティングディフュージョンＦＤへフォトダイオード２１のｎ型半導体領域２１ｎに蓄積された信号電荷を、チャネル２２ｃを介して読み出す。つまり、転送トランジスタ２２においては、フローティングディフュージョンＦＤとｎ型半導体領域２１ｎとが、一対のソース・ドレイン領域として構成されている。

図５は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。

図５に示すように、カメラ４０は、上述した固体撮像装置１を含む他、光学系４２と、駆動回路４３と、信号処理回路４４とを有する。

光学系４２は、たとえば、光学レンズを含み、被写体像を固体撮像装置１の撮像面へ結像させる。

駆動回路４３は、各種の駆動信号を固体撮像装置１と信号処理回路４４とに出力し、固体撮像装置１と信号処理回路４４とのそれぞれを駆動させる。

信号処理回路４４は、固体撮像装置１から出力されたローデータについて信号処理を実施することによって、被写体像についてデジタル画像を生成する。

［製造方法］
以下より、上記の固体撮像装置１を製造する製造方法について説明する。

図６から図８は、本発明にかかる実施形態１において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。

まず、図６（ａ）に示すように、ｎ型半導体領域２１ｎと、ｐ型半導体領域２１ｐの高濃度ｐ型半導体領域２１ｐａおよび第１の低濃度ｐ型半導体領域２１ｐｂと、フローティングディフュージョンＦＤとを、基板１０１に形成する。

ここでは、ｐ型のシリコン半導体からなる基板１０１にて、上記の各部を形成する領域へ、イオン注入法により導電性の不純物を導入した後に、活性化アニール処理を実施することによって、上記の各部を形成する。

具体的には、低濃度ｎ型半導体領域２１ｎａと高濃度ｎ型半導体領域２１ｎｂとのそれぞれを、基板１０１の裏面側から正面側へ、順次、積層するように設けることで、ｎ型半導体領域２１ｎを、基板１０１の内部へ形成する。つまり、ｎ型不純物を基板１０１の内部に注入し、低濃度ｎ型半導体領域２１ｎａを形成する。そして、低濃度ｎ型半導体領域２１ｎａよりもｎ型不純物の濃度が高くなるように、ｎ型不純物を基板１０１の内部に注入し、高濃度ｎ型半導体領域２１ｎｂを形成する。

そして、高濃度ｐ型半導体領域２１ｐａと、第１の低濃度ｐ型半導体領域２１ｐｂとのそれぞれを、ｎ型半導体領域２１ｎにおいて、基板１０１の正面側に位置する面の上に設ける。ここでは、ｎ型半導体領域２１ｎにて基板１０１の正面側に位置する面の周辺に位置する領域に対応するように、ｐ型不純物を基板１０１の内部に注入して、高濃度ｐ型半導体領域２１ｐａを設ける。また、ｎ型半導体領域２１ｎにて基板１０１の正面側に位置する面の中央に位置する領域に対応するように、ｐ型不純物を基板１０１の内部に注入して、第１の低濃度ｐ型半導体領域２１ｐｂを設ける。

つぎに、図６（ｂ）に示すように、マスクＭを基板１０１に形成する。

ここでは、転送トランジスタ２２を構成するゲート電極２２ｇとゲート絶縁膜２２ｚとにおいて基板１０１の深さ方向ｚに延在する部分を設ける基板１０１の領域に、開口部Ｍｋを設けるように、マスクＭを形成する。

具体的には、たとえば、シリコン酸化膜（図示なし）を、基板１０１の正面側の表面に成膜後、そのシリコン酸化膜をリソグラフィによってパターン加工して、上記のようにマスクＭを形成する。

つぎに、図７（ｃ）に示すように、トレンチＲＥを基板１０１に形成する。

ここでは、上記にて示したマスクＭを用いて、基板１０１にてマスクＭの開口部Ｍｋに対応する部分について、エッチング処理を実施して除去することで、このトレンチＲＥを形成する。

具体的には、図７（ｃ）に示すように、基板１０１の内部に設けられた第１の低濃度ｐ型半導体領域２１ｐｂの中心を貫くと共に、高濃度ｎ型半導体領域２１ｎｂの中心に凹部を設けるように、基板１０１についてエッチング処理を実施する。たとえば、ドライエッチング法にて、基板１０１の正面側からエッチングガスを供給して、このエッチング処理を実施する。なお、ウェットエッチング法にて、エッチング処理を実施しても良い。

そして、この後、たとえば、ドライエッチング法によって、基板１０１の表面からマスクＭを除去する。

このようにすることで、基板１０１の深さ方向ｚに延在するように、トレンチＲＥが形成される。

つぎに、図７（ｄ）に示すように、ゲート絶縁膜２２ｚを基板１０１に形成する。

ここでは、トレンチＲＥの側面および底面を含む基板１０１の正面側の表面を被覆するように、ゲート絶縁膜２２ｚを形成する。

具体的には、熱酸化法によって、この基板１０１の表面を酸化して、その表面にシリコン酸化膜を成膜することで、ゲート絶縁膜２２ｚを形成する。

つぎに、図８（ｅ）に示すように、第２の低濃度ｐ型半導体領域２１ｐｃを基板１０１に形成する。

ここでは、たとえば、斜めイオン注入法によって、トレンチＲＥの底面とその底面側に位置する側面とのそれぞれから高濃度ｎ型半導体領域２１ｎｂへ、ゲート絶縁膜２２ｚを介して、ｐ型不純物を導入する。

これにより、基板１０１の内部において、トレンチＲＥの底面と、その底面側に位置する側面とのそれぞれに対応する部分に、第２の低濃度ｐ型半導体領域２１ｐｃが形成される。

つぎに、図８（ｆ）に示すように、ポリシリコン膜２２ｇａを基板１０１の表面に形成する。

ここでは、ゲート絶縁膜２２ｚが被覆されたトレンチＲＥの内部を埋め込むように、たとえば、ＣＶＤ法によって、ポリシリコン膜２２ｇａを、基板１０１の正面側の表面に形成する。つまり、トレンチＲＥの側面および底面を含む基板１０１の表面を被覆するように、その表面にポリシリコン膜２２ｇａを成膜する。

その後、たとえば、気相拡散法によって、基板１０１の正面側から、導電性の不純物をポリシリコン膜２２ｇａに導入する。その後、活性化アニール処理を実施し、ポリシリコン膜２２ｇａに不純物を拡散させる。

本実施形態においては、基板１０１の裏面側における不純物濃度が、基板１０１の正面側における不純物濃度よりも低くなるように、このポリシリコン膜２２ｇａを形成する。さらに、その不純物の分布が、基板１０１の正面側と裏面側との間において極値を含まずに、基板１０１の正面の側から裏面の側へ単調に低くなるように形成する。

詳細については後述するが、このポリシリコン膜２２ｇａをパターン加工して形成されるゲート電極２２ｇにおいては、基板１０１の裏面側の部分の不純物濃度が、１．０×１０^２０ａｔｏｍ／ｃｍ^３以下にすることが好適である。特に、基板１０１の裏面側の部分の不純物濃度が、１．０×１０^１９ａｔｏｍ／ｃｍ^３以下にすることが、より好適である。

このため、たとえば、基板１０１の裏面側の部分の不純物濃度が、１．０×１０^１９ａｔｏｍ／ｃｍ^３であって、基板１０１の表面側の部分の不純物濃度が、５．０×１０^２０ａｔｏｍ／ｃｍ^３になるように、ポリシリコン膜２２ｇａを形成する。

たとえば、７５０℃の下で２時間、５％のＰＨ_３を用いて、圧力を５Ｔｏｒｒとして、気相拡散法により、不純物を導入する。

その後、たとえば、温度が１０５０℃であって、時間を５ｓｅｃとした条件下で、上記の活性化アニール処理を実施する。

上記においては、気相拡散法を用いて、ポリシリコン膜に不純物を導入する方法を説明したが、これに限定されない。たとえば、イオン注入法によって、ポリシリコン膜２２ｇａに不純物を導入しても良い。

つぎに、図４に示したように、ゲート電極２２ｇを形成する。

ここでは、上述したポリシリコン膜２２ｇａを、リソグラフィによってパターン加工して、ゲート電極２２ｇを形成する。

その後、各部を設けることによって、図３に示したように、固体撮像装置１を完成させる。

以上のように、本実施形態においては、転送トランジスタ２２は、いわゆる縦型トランジスタであり、ゲート電極２２ｇが基板１０１の深さ方向ｚにおいて基板１０１の表面（正面側）から内部（裏面側）へ延在している。ここでは、このゲート電極２２ｇは、導電型の不純物が拡散されたポリシリコンからなり、基板１０１の内部に位置する底面側の不純物濃度が、基板１０１の正面側の不純物濃度よりも低い。つまり、ゲート電極２２ｇについて、底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成している。このため、本実施形態の転送トランジスタ２２のような縦型トランジスタにて、ゲート絶縁膜２２ｚの底面のコーナー部分が薄く形成された場合であっても、そのゲート絶縁膜２２ｚが薄い部分で電界集中が生ずることを抑制可能であり、特性の劣化を防止できる。

また、本実施形態においては、ゲート電極２２ｇについて、基板１０１の裏面側の部分の不純物濃度を、１．０×１０^２０ａｔｏｍ／ｃｍ^３以下、より好適には、１．０×１０^１９ａｔｏｍ／ｃｍ^３以下にするように形成している。

図９は、本発明にかかる実施形態１において、ゲート電極２２ｇの不純物濃度Ｃ（ａｔｏｍ／ｃｍ^３）と、動作時の電気的膜厚Ｔｉｎｖ（Å）との関係を示す図である。

図９に示すように、不純物濃度Ｃが、１．０^２０ａｔｏｍ／ｃｍ^３以下である場合には、電気的膜厚Ｔｉｎｖが厚くなるため、好適であり、特に、１．０^１９ａｔｏｍ／ｃｍ^３以下である場合には、電気的膜厚Ｔｉｎｖが十分な厚さになるため、より好適である。このように、電気的膜厚Ｔｉｎｖが厚くなる理由は、ゲート電極２２ｇの底部は、不純物濃度Ｃが低いため、動作時（転送時）に、そのゲート電極２２ｇの底部において空乏化が生ずるためである。

さらに、本実施形態においては、ゲート電極２２ｇについて、不純物の分布が、基板１０１の表面側と底面側との間において極値を含まずに、基板１０１の表面の側から底面の側へ単調に低くなるように形成している。このため、本実施形態においては、縦型トランジスタである転送トランジスタ２２のチャネル２２ｃの電界が、基板１０１の深さ方向ｚにおいて単調に変化するので、電荷の転送を効率的に行うことができる。

＜実施形態２＞
本実施形態は、固体撮像装置１を製造する方法が、実施形態１と異なる。この点を除き、本実施形態は、実施形態１と同様である。このため、重複する部分については、記載を省略する。

図１０と図１１は、本発明にかかる実施形態２において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。

本実施形態においては、図１０（ａ）に示すように、ゲート絶縁膜２２ｚを基板１０１に形成する。

ここでは、実施形態１において、図７（ｄ）に示した場合と同様にして、トレンチＲＥの側面および底面を含む基板１０１の表面を被覆するように、ゲート絶縁膜２２ｚを形成する。

つぎに、図１０（ｂ）に示すように、ポリシリコン膜２２ｇｂを基板１０１に形成する。

ここでは、トレンチＲＥの内部を埋め込むように、たとえば、ＣＶＤ法によって、導電性不純物を含まないポリシリコン膜２２ｇｂを基板１０１の表面に形成する。つまり、トレンチＲＥの側面および底面を含む基板１０１の表面を被覆するように、ノン・ドープ・シリコン（ｎｏｎ−ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ）で、この膜を形成する。

つぎに、図１１（ｃ）に示すように、ポリシリコン膜２２ｇｂをエッチバックする。

ここでは、ポリシリコン膜２２ｇｂにおいて、トレンチＲＥの底部に位置する部分を残し、その上部に位置する部分を除去するように、ポリシリコン膜２２ｇｂについて、エッチバックを実施する。

つぎに、図１１（ｄ）に示すように、ポリシリコン膜２２ｇｃを基板１０１の表面に形成する。

ここでは、トレンチＲＥの内部を埋め込むように、導電性不純物を含むポリシリコン膜２２ｇｃを基板１０１の表面に形成する。つまり、ポリシリコン膜２２ｇｂが底部に残るトレンチＲＥの側面および底面を含む基板１０１の表面を被覆するように、「ｉｎ−ｓｉｔｕ Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ」で、この膜を形成する。

たとえば、リンの不純物濃度が［Ｐ］＝２．０ｗｔ％になるように、アモルファスシリコン膜を成膜した後、温度１０５０℃の下で５ｓｅｃ間、活性化アニール処理を実施して、このポリシリコン膜２２ｇｃを形成する。

これにより、ポリシリコン膜２２ｇｃの不純物が、トレンチＲＥの底部にあるポリシリコン膜２２ｇｂへ拡散する。このため、トレンチＲＥ内の底部に設けられたポリシリコン膜２２ｇｂ、および、その上部に設けられたポリシリコン膜２２ｇｃは、不純物の分布が、基板１０１の表面の側から裏面の側へ単調に低くなるように形成される。つまり、トレンチＲＥの内部に設けれたポリシリコン膜２２ｇｂ，２２ｇｃは、実施形態１の場合と同様に、不純物の分布が、基板１０１の表面側と裏面側との間において極値を含まないように、形成される。

つぎに、図４に示したように、ゲート電極２２ｇを形成する。

ここでは、実施形態１の場合と同様に、上述したポリシリコン膜２２ｇｃを、リソグラフィによってパターン加工することによって、ポリシリコン膜２２ｇｂ，２２ｇｃからゲート電極２２ｇを形成する。

以上のように、本実施形態においては、実施形態１と同様に、縦型トランジスタである転送トランジスタ２２のゲート電極２２ｇについて、トレンチＲＥの底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成している。このため、実施形態１の場合と同様に、縦型トランジスタにて、ゲート絶縁膜２２ｚの底面のコーナー部分が薄く形成された場合であっても、そのゲート絶縁膜２２ｚが薄い部分で電界集中が生ずることを抑制可能であり、特性の劣化を防止できる。

本発明の実施に際しては、上記した実施形態に限定されるものではなく、種々の変形例を採用することができる。

上記の実施形態においては、ＣＭＯＳイメージセンサに適用する場合について説明したが、これに限定されない。たとえば、ＣＣＤイメージセンサについて、適用可能である。また、裏面照射型の場合について説明したが、これに限らない。

また、上記の実施形態においては、固体撮像装置に設けられる転送トランジスタとして用いられる縦型トランジスタに適用する場合について説明したが、これに限定されない。たとえば、パワーデバイス等、様々な半導体装置において、本実施形態の縦型トランジスタを適用可能である。

なお、上記の実施形態において、固体撮像装置１は、本発明の固体撮像装置，半導体装置に相当する。また、上記の実施形態において、フォトダイオード２１は、本発明の光電変換部に相当する。また、上記の実施形態において、転送トランジスタ２２は、本発明の転送トランジスタ，縦型トランジスタに相当する。また、上記の実施形態において、ゲート電極２２ｇは、本発明のゲート電極に相当する。また、上記の実施形態において、基板１０１は、本発明の基板に相当する。

図１は、本発明にかかる実施形態１において、固体撮像装置１の全体構成の概略を示す平面図である。 図２は、本発明にかかる実施形態１において、撮像領域ＰＡにおいて設けられた画素Ｐの要部を示す回路図である。 図３は、本発明にかかる実施形態１において、固体撮像装置１の概要を示す断面図である。 図４は、本発明にかかる実施形態１において、固体撮像装置１に設けられた画素Ｐの要部を拡大して示す拡大断面図である。 図５は、本発明にかかる実施形態１において、カメラ４０の構成を示す構成図である。 図６は、本発明にかかる実施形態１において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図７は、本発明にかかる実施形態１において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図８は、本発明にかかる実施形態１において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図９は、本発明にかかる実施形態１において、ゲート電極２２ｇの不純物濃度Ｃ（ａｔｏｍ／ｃｍ^３）と、動作時の電気的膜厚Ｔｉｎｖ（Å）との関係を示す図である。 図１０は、本発明にかかる実施形態２において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。 図１１は、本発明にかかる実施形態２において、固体撮像装置１を製造する方法の各工程にて設けられた要部を示す断面図である。

符号の説明

１…固体撮像装置，１３…垂直選択回路，１４…カラム回路，１５…水平選択回路，１６…水平信号線，１７…出力回路，１８…タイミングジェネレータ，２１…フォトダイオード，２１ｎ…ｎ型半導体領域，２１ｎａ…低濃度ｎ型半導体領域，２１ｎｂ…高濃度ｎ型半導体領域，２１ｐ…ｐ型半導体領域，２１ｐａ…高濃度ｐ型半導体領域，２１ｐｂ…第１の低濃度ｐ型半導体領域，２１ｐｃ…第２の低濃度ｐ型半導体領域，２２…転送トランジスタ，２２ｃ…チャネル，２２ｇ…ゲート電極，２２ｇａ…ポリシリコン膜，２２ｇｂ…ポリシリコン膜，２２ｇｃ…ポリシリコン膜，２２ｚ…ゲート絶縁膜，２３…増幅トランジスタ，２４…アドレストランジスタ，２５…リセットトランジスタ，２６…転送線，２７…垂直信号線，２８…アドレス線，２９…リセット線，１０１…基板，３０１…カラーフィルタ，ＦＤ…フローティングディフュージョン，Ｈ…配線，ＨＬ…配線層，ＫＫ…開口，Ｌ…光，ＬＳ…遮光膜，Ｍ…マスク，ＭＬ…マイクロレンズ，Ｍｋ…開口部，Ｐ…画素，ＰＡ…撮像領域，ＲＥ…トレンチ，ＳＡ…周辺領域，ＳＪ…支持基板

Claims (7)

1. 基板と、
   前記基板の内部に設けられており、光を受光して光電変換することによって信号電荷を生成する光電変換部と、
   前記光電変換部よりも前記基板の表面の側に設けられており、前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタと
   を有し、
   前記転送トランジスタは、
   前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタであり、
   前記ゲート電極は、導電型の不純物が拡散された半導体によって形成されており、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している
   固体撮像装置。
2. 前記ゲート電極は、前記不純物の分布が、前記基板の表面から内部の間において極値を含まずに、前記基板の表面から内部へ単調に低くなるように形成されている、
   請求項１に記載の固体撮像装置。
3. 前記ゲート電極は、前記基板の内部に位置する底面のコーナー部分の不純物濃度が、他の部分の不純物濃度よりも低くなるように形成されている、
   請求項１に記載の固体撮像装置。
4. 前記光電変換部は、前記基板において前記転送トランジスタが設けられた表面に対して反対側に位置する裏面の側から入射する光を受光し、前記信号電荷を生成するように構成されている、
   請求項１から３のいずれかに記載の固体撮像装置。
5. 光を光電変換することによって信号電荷を生成する光電変換部を、基板の内部に設ける光電変換部形成工程と、
   前記光電変換部が生成した信号電荷を前記光電変換部からチャネルを介して読み出すように構成された転送トランジスタを、前記光電変換部よりも前記基板の表面の側に設ける転送トランジスタ形成工程と
   を有し、
   前記転送トランジスタ形成工程は、
   ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成されるように、前記ゲート電極を形成するゲート電極形成工程
   を含み、
   前記ゲート電極形成工程においては、導電型の不純物が拡散された半導体によって、前記ゲート電極を形成し、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる、
   固体撮像装置の製造方法。
6. 基板と、
   チャネルが基板の深さ方向において前記基板の表面から内部に沿って形成されるように、ゲート電極が前記基板の深さ方向において前記基板の表面から内部へ延在している縦型トランジスタと
   を含み、
   前記ゲート電極は、導電型の不純物が添加された半導体によって形成され、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物が分布している
   半導体装置。
7. ゲート電極が基板の深さ方向において前記基板の表面から内部へ延在し、前記チャネルが前記基板の深さ方向において前記基板の表面から内部に沿って形成される縦型トランジスタを形成する縦型トランジスタ形成工程
   を有し、
   前記縦型トランジスタ形成工程においては、
   導電型の不純物が拡散された半導体によって前記ゲート電極を形成するゲート電極形成工程
   を含み、
   前記ゲート電極形成工程においては、前記基板の内部に位置する底面側における不純物濃度が、前記基板の表面側における不純物濃度よりも低くなるように、前記不純物を分布させる、
   半導体装置の製造方法。

Images