JP2010074137A - 撮像装置 - Google Patents

Abstract

【課題】リセット用ＴＦＴのゲート絶縁膜にコンタクトホールを形成せずに２Ｔｒ−１Ｃ回路を製造することができるとともに、高精度に電荷検出を行うことが可能な撮像装置を提供する。
【解決手段】撮像装置は、電荷生成膜６０と、電荷収集用電極５０と、電荷検知用キャパシタ３０と、電荷検出用薄膜トランジスタ２０と、リセット用薄膜トランジスタ４０と、電荷生成膜、電荷収集用電極、電荷検知用キャパシタ、電荷検出用薄膜トランジスタ、及びリセット用薄膜トランジスタを支持する支持基板１０と、を有する。電荷収集用電極の一部５０Ａが、電荷検出用薄膜トランジスタ２０の活性層２８上に絶縁膜１８Ａを介して絶縁した状態で張り出しているとともに、電荷検出用薄膜トランジスタのゲート電極Ｇを兼ねている。好ましくは、電荷収集用電極が、リセット用薄膜トランジスタ上にも絶縁した状態で張り出している。
【選択図】図１

Description

本発明は、撮像装置に関する。

医療分野、工業分野、原子力分野等の広い分野において、Ｘ線等の電磁波を照射して撮像を行う撮像装置が利用されている。例えば、放射線撮像装置は、被写体に放射線を照射し、被写体を透過した放射線の強度を検出することで被写体内部の情報を得る。このような放射線撮像装置は、大きく分けて直接型撮像装置と間接型撮像装置がある。直接型撮像装置は、被写体を透過した放射線を電気信号に直接変換して外部に取り出す方式であり、間接型撮像装置は、被写体を透過した放射線を一旦蛍光体に入射させて可視光に変換し、この可視光を電気信号に変換して外部に取り出す方式である。

直接型撮像装置に用いる放射線撮像装置は、一般的に、入射した放射線（例えばＸ線）が、放射線に有感なａ−Ｓｅ系半導体膜によって直に電気信号（電荷）に変換される。図１１は直接変換タイプの放射線センサの基本構成を模式的に示している。放射線センサは、多数の収集電極（図示省略）が放射線検出有効エリアＳＡ内に設定された２次元状マトリックス配列で表面に形成され、放射線の入射に伴って各収集電極で収集される電荷の蓄積・読み出し用電気回路（図示省略）が設けられているアクティブマトリックス基板１００と、アクティブマトリックス基板１００の収集電極形成面側に積層形成されたａ−Ｓｅ系半導体膜１０２と、ａ−Ｓｅ系半導体膜１０２の表側に面状に広く積層形成されたバイアス電圧印加用の共通電極１０４とを備えている。

バイアス供給電源からバイアス電圧が共通電極１０４に印加され、バイアス電圧を印加した状態で、検出対象の放射線の入射に伴ってａ−Ｓｅ系半導体膜１０２で生成されて各収集電極で収集される電荷が、キャパシタ、スイッチング素子、電気配線等からなる蓄積・読み出し用電気回路によって、収集電極毎の放射線検出信号として取り出される。

例えば、直接変換型Ｘ線センサの場合、画素内の薄膜トランジスタ（ＴＦＴ）のバックチャネルに電荷が帯電して、キャパシタが静電破壊したり、ＴＦＴが誤作動する問題がある。
ａ−Ｓｅ系半導体膜の局所的な構造変化（例えば結晶化）などによる局所的な電流の増加を抑制するため、電荷収集用電極をＩｎ−Ｚｎ系又はＩｎ−Ｇｅ系の非晶質酸化物により形成し、また、ＴＦＴのバックチャネルに電荷が帯電することを抑制するため、電荷収集用電極がＴＦＴ上に張り出した屋根型構造（マッシュルーム構造）とすることが提案されている(特許文献１参照）。

また、非平面Ｘ線撮像装置とするため、可撓性基板を用いるとともに、１つの画素内に３つのＴＦＴを設け、電荷取出し用のＴＦＴの活性層をＩｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物で形成することが提案されている（特許文献２参照）。

特開２００２−２６３００号公報 特開２００６−１６５５３０号公報

直接変換型Ｘ線センサ等の電磁波撮像装置を製造する場合、電荷収集用電極をキャパシタと電気的に接続する必要がある。例えば、図１２に示すように、ガラス等の支持基板１１０上に、キャパシタ１１４，１１６、層間絶縁膜１１２、及びＴＦＴ（不図示）を形成し、その上に層間絶縁膜１１８を形成する。次いで、フォトリソグラフィによって層間絶縁膜１１８にコンタクトホール１２２を形成してキャパシタの上部電極１１６の一部を露出させる。そして、層間絶縁膜１１８上に電荷収集用電極１２０を形成することにより、コンタクトホール１２２を介して電荷収集用電極１２０とキャパシタの上部電極１１６とが電気的に接続する。

しかし、層間絶縁膜１１８にコンタクトホール１２２を形成するには、成膜後、コンタクトホール１２２を形成することができる材料を選択する必要があるため、絶縁膜１１８の材料に制約がある。例えばＳｉＯ_２等の絶縁膜にコンタクトホールを形成するにはドライエッチングプロセスや、ウェットエッチングプロセスであっても毒性の強いふっ酸処理が必要であるため容易ではなく、製造コストの上昇を招くという問題がある。また、下地層であるキャパシタ上部電極を侵し易い。

一方、１つの画素内で２つのＴＦＴと１つのキャパシタを組み合わせた回路（２Ｔｒ−１Ｃ回路）を構成することで、高速・高感度な透視用のＸ線撮像装置の実現を図ることができる。このような２Ｔｒ−１Ｃ回路は通常はキャパシタ上部電極と電荷検出用のゲート電極を電気的に接続するため、リセット用ＴＦＴのゲート絶縁膜にコンタクトホールの形成が必要になる。一方、リセット用ＴＦＴのゲート絶縁膜は、わずかなゲートリーク電流でも回路動作に影響を与えるため、高い絶縁性が要求される。コンタクトホールの形成の容易さと、高い絶縁性を両立させることは難しい課題である。
また、電荷検出用ＴＦＴのバックチャネルにＸ線発生電荷が帯電すると、信号検出結果に誤差が生じるという問題もある。

本発明は、リセット用ＴＦＴのゲート絶縁膜にコンタクトホールを形成せずに２Ｔｒ−１Ｃ回路を製造することができるとともに、高精度に電荷検出を行うことが可能な撮像装置を提供することを目的とする。

＜１＞ 検出対象の電磁波に応じて電荷を生成する電荷生成膜と、
前記電荷生成膜により生成された電荷を収集する電荷収集用電極と、
前記電荷収集用電極に収集された電荷を蓄積する電荷検知用キャパシタと、
前記電荷検知用キャパシタに蓄積された電荷量を検出する電荷検出用薄膜トランジスタと、
前記電荷検知用キャパシタに蓄積された電荷をリークして該電荷検知用キャパシタをリセットするリセット用薄膜トランジスタと、
前記電荷生成膜、前記電荷収集用電極、前記電荷検知用キャパシタ、前記電荷検出用薄膜トランジスタ、及び前記リセット用薄膜トランジスタを支持する支持基板と、
を有し、
前記電荷収集用電極の一部が、前記電荷検出用薄膜トランジスタの活性層上に絶縁膜を介して絶縁した状態で張り出しているとともに、前記電荷検出用薄膜トランジスタのゲート電極を兼ねていることを特徴とする撮像装置。
＜２＞ 前記電荷検出用薄膜トランジスタの活性層上の前記絶縁膜が、酸化ガリウム膜であることを特徴とする＜１＞に記載の撮像装置。
＜３＞ 前記電荷収集用電極が、前記リセット用薄膜トランジスタ上にも絶縁膜を介して絶縁した状態で張り出していることを特徴とする＜１＞又は＜２＞に記載の撮像装置。
＜４＞ 前記電荷収集用電極と前記電荷検出用薄膜トランジスタのソース電極及びドレイン電極との間隔が、前記電荷収集用電極と前記リセット用薄膜トランジスタのソース電極及びドレイン電極との間隔よりも小さいことを特徴とする＜３＞に記載の撮像装置。
＜５＞ 前記電荷生成膜が、Ｘ線に応じて電荷を生成することを特徴とする＜１＞〜＜４＞のいずれかに記載の撮像装置。

本発明によれば、リセット用ＴＦＴのゲート絶縁膜にコンタクトホールを形成せずに２Ｔｒ−１Ｃ回路を製造することができるとともに、高精度に電荷検出を行うことが可能な撮像装置が提供される。

本発明に係る撮像装置の１画素分の構成の一例を示す概略図である。 電荷検出用ＴＦＴとリセット用ＴＦＴの特性の関係を示す図である。 本発明に係る撮像装置を製造する第１の工程を示す図である。 本発明に係る撮像装置を製造する第２の工程を示す図である。 本発明に係る撮像装置を製造する第３の工程を示す図である。 本発明に係る撮像装置を製造する第４の工程を示す図である。 本発明に係る撮像装置を製造する第５の工程を示す図である。 本発明に係る撮像装置を製造する第６の工程を示す図である。 ソース・ドレイン電極間の間隔（Ｌ）と幅（Ｗ）を示す図である。 本発明に係る撮像装置の１画素分の構成の他の例を示す概略図である。 放射線撮像素子の基本構成を概略的に示す断面図である。 コンタクトホールの一例を概略的に示す図である。 第２層間絶縁膜の酸化ガリウム膜にエッチングによってコンタクトホールを形成した場合のエッジ部の傾斜角を示す概略図である。

添付の図面を参照しながら、本発明に係る撮像装置について説明する。
図１は、本実施形態に係る撮像装置の１画素分の構成の一例を概略的に示している。本実施形態に係る撮像装置は、２Ｔｒ−１Ｃ回路構造を有し、検出対象の電磁波に応じて電荷を生成する電荷生成膜６０と、電荷生成膜６０により生成された電荷を収集する電荷収集用電極５０と、電荷収集用電極５０に収集された電荷を蓄積する電荷検知用キャパシタ３０と、電荷検知用キャパシタ３０に蓄積された電荷量を検出する電荷検出用薄膜トランジスタ（電荷検出用ＴＦＴ）２０と、電荷検知用キャパシタ３０に蓄積された電荷をリークして該電荷検知用キャパシタ３０をリセットするリセット用薄膜トランジスタ（リセット用ＴＦＴ）４０と、支持基板１０と、を有している。また、電荷生成膜６０上にはバイアス電極７０が形成されている。

電荷検知用キャパシタ３０は、下部電極３２と、第１層間絶縁膜１４と、上部電極３６により構成されている。リセット用ＴＦＴ４０は、ゲート電極４２と、層間絶縁膜１４と、ソース電極４４と、ドレイン電極４６と、活性層（チャネル層）４８により構成されている。一方、電荷検出用ＴＦＴ２０は、ソース電極２４と、ドレイン電極２６と、活性層（チャネル層）２８を有し、電荷収集用電極５０の一部５０Ａが、電荷検出用ＴＦＴ２０の活性層２８上に第２層間絶縁膜１８Ａを介して絶縁した状態で張り出しているとともに、電荷検出用ＴＦＴ２０のゲート電極Ｇを兼ねた構造となっている。

このように各画素が２Ｔｒ−１Ｃ回路構造を有する撮像装置では、Ｘ線等の検出対象の電磁波に応じて電荷生成膜６０により電荷が生成し、バイアス電圧によって電子はバイアス電極７０側に、正孔は電荷収集用電極５０側に引き寄せられる。電荷収集用電極５０に収集された正孔は電荷収集用電極５０と電気的に接するキャパシタ３０に蓄積され、電位が上昇する。キャパシタ３０の電位は電荷検出用ＴＦＴ２０のゲート電位となり、ソース・ドレイン電極２４，２６間に電流を流そうとすると、ゲート電極５０Ａの電位に応じた一定の電流が流れるため、その電流を検出することでゲート電極５０Ａの電位、すなわち電荷量を検出することができる。このように照射された電磁波によって生成した電荷量を画素ごとに検出し、電気信号として出力することで、被写体全体の撮像を得ることができる。

撮像後は、キャパシタ３０に電荷が溜まった状態となっているため、次の撮像を行うにはキャパシタ３０の電荷をリークしてリセットする必要がある。そこで、リセット用ＴＦＴ４０のゲート電極４２をオンすれば、アース電位となっているため、キャパシタ３０の電位を０Ｖにリセットすることができる。

なお、各ＴＦＴ２０，４０は、それぞれの機能（電荷検出用又はリセット用）に応じた特性を有する必要がある。具体的には、各ＴＦＴ２０，４０の特性が、図２に示すような関係にあれば、同電位であっても、リセット用ＴＦＴ４０よりも先に電荷検出用ＴＦＴ２０に電流が流れて電荷量を検出することができる。

以下、本実施形態に係る撮像装置についてその製造方法とともにさらに詳しく説明する。図３〜図８は、本実施形態に係る撮像装置の製造工程を順次示している。なお、以下に説明する各構成要素の材質、成膜方法、及び膜厚は一例であり、撮像装置の目的、検出対象の電磁波の種類等に応じて適宜選択すればよい。

＜支持基板＞
支持基板１０としては、支持基板１０以外の構成要素（撮像素子）を支持することができる強度を有するものを用い、例えば、ガラス基板、プラスチック基板、金属基板等を用いることができる。なお、可撓性を有する撮像装置を製造する場合は、プラスチック基板又は金属基板を用いればよい。本実施形態では、ポリエチレンナフタレート（ＰＥＮ）の支持基板１０を用い、撮像素子が形成される側の片面全体にＳｉＯＮ膜１２が形成されている。ＳｉＯＮ膜１２はＣＶＤ法によって形成することができ、その厚みは例えば５００ｎｍとする。

＜電荷検知用キャパシタの下部電極及びリセット用ＴＦＴのゲート電極＞
図３に示すように、ＳｉＯＮ膜１２上に、電荷検知用キャパシタ３０の下部電極３２と、リセット用ＴＦＴ４０のゲート電極４２を形成する。例えば、フォトリソグラフィによって各電極３２，４２に応じた位置及び形状にＩＺＯ（Ｉｎ_２Ｏ_３−ＺｎＯ）膜をパターニングする。各電極３２，４２の厚みは例えば２００ｎｍとする。
なお、ゲート電極４２は、活性層４８の光誤動作を防ぐため、Ｍｏなどの遮光性を有する金属膜によって形成することも好ましい。

＜第１層間絶縁膜＞
次に、図４に示すように、リセット用ＴＦＴ４０のゲート電極４２及びキャパシタ３０の下部電極３２上に第１層間絶縁膜（ゲート絶縁膜）１４を成膜する。第１層間絶縁膜１４は、例えばアクリル樹脂を用いて５００ｎｍの厚さに成膜する。第１層間絶縁膜１４は、例えば、スピンコート法、スプレーコート法、スクリーン印刷法などの公知の方法によってアクリル樹脂をコーティングして成膜することができる。
アクリル樹脂膜１４を形成した後には、例えばスパッタリング、ＣＶＤ法等によってＳｉＯ_２膜１６を２０ｎｍの厚みに成膜することが経時安定性の面から好ましい。
第１層間絶縁膜１４の厚みを薄くして、キャパシタの容量を上げるためにはスパッタリング法によってＳｉＯ_２膜を２００ｎｍの厚みに成膜する。

＜ソース・ドレイン電極及びキャパシタの上部電極＞
次に、図５に示すように、電荷検出用ＴＦＴ２０とリセット用ＴＦＴ４０のそれぞれのソース・ドレイン電極２４，２６，４４，４６と、キャパシタ３０の上部電極３６を形成する。
例えば、フォトリソグラフィによって各ＴＦＴ２０，４０のソース・ドレイン電極２４，２６，４４，４６、及び、キャパシタ３０の上部電極３６に応じた位置及び形状にＩＺＯ膜を形成する。このとき、リセット用ＴＦＴ４０のドレイン電極４６とキャパシタ３０の上部電極３６とが電気的に接続するようにパターニングを行う。各電極２４，２６，３６，４４，４６の厚みは、例えば２００ｎｍとする。

＜活性層＞
次いで、各ＴＦＴ２０，４０のソース・ドレイン電極間にそれぞれ活性層（チャネル層）２８，４８を形成する。活性層２８，４８は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体、好ましくは非晶質酸化物半導体により形成する。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体としては、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも１つを含む酸化物（例えばＩｎ−Ｏ系）が好ましく、Ｉｎ、Ｇａ及びＺｎのうちの少なくとも２つを含む酸化物（例えばＩｎ−Ｚｎ−Ｏ系、Ｉｎ−Ｇａ系、Ｇａ−Ｚｎ−Ｏ系）がより好ましく、Ｉｎ、Ｇａ及びＺｎを含む酸化物が特に好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物としては、結晶状態における組成がＩｎＧａＯ_３（ＺｎＯ）_ｍ（ｍは６未満の自然数）で表される非晶質酸化物が好ましく、特に、ＩｎＧａＺｎＯ_４がより好ましい。これらの酸化物半導体は、電子キャリア濃度が高いほど電子移動度が高くなる、つまり、電気伝導度が大きいほど電子移動度が高くなる。

上記のようなＩｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物半導体からなる活性層であれば、スパッタリングによって低温で成膜することができる。形成すべき各活性層２８，４８に応じて、フォトリソグラフィによってＩｎ−Ｇａ−Ｚｎ−Ｏ系非晶質酸化物半導体の膜をパターニングしてもよいし、形成すべき各活性層２８，４８に対応した孔を有するマスクを介して所定の位置及び形状に各活性層２８，４８を形成してもよい。各活性層２８，４８の厚みは、例えば１０ｎｍとする。活性層４８を形成することで、ボトムゲート構造のリセット用ＴＦＴ４０が構築される。

＜第２層間絶縁膜＞
活性層２８，４８を形成した後、各ＴＦＴ２０，４０上に第２層間絶縁膜１８Ａ，１８Ｂを形成する。第２層間絶縁膜１８Ａ，１８Ｂの厚みは各ＴＦＴ２０，４０の機能に応じて変えることが好ましい。第２層間絶縁膜１８Ａ，１８Ｂの厚みを各ＴＦＴ２０，４０に要求される機能に応じて調整すれば、リセット用ＴＦＴ４０を破壊防止用に動作させる機能と、電荷検出用ＴＦＴ２０を電荷検出用に動作させる機能を両立させることもできる。

例えば、図６に示すように、電荷検出用ＴＦＴ２０側の第２層間絶縁膜１８Ａの厚みを、リセット用ＴＦＴ４０側の第２層間絶縁膜１８Ｂの厚みよりも小さくなるように形成する。これにより電荷収集用電極５０Ａと電荷検出用ＴＦＴ２０のソース・ドレイン電極２４，２６との間隔が、電荷収集用電極５０Ｂとリセット用ＴＦＴ４０のソース・ドレイン電極４４，４６との間隔よりも小さくなり、各ＴＦＴ２０，４０に応じた機能を発揮させることができる。

例えば、電荷検出用ＴＦＴ２０のソース・ドレイン電極２４，２６及び活性層２８上の第２層間絶縁膜１８Ａは、次に形成する電荷収集用電極５０の一部５０Ａが電荷検出用ＴＦＴ２０のゲート電極Ｇを兼ねるため、リセット用ＴＦＴ４０のゲート絶縁膜（第１層間絶縁膜）１４と同程度の厚み（例えば５００ｎｍ）とする。一方、リセット用ＴＦＴ４０上の第２層間絶縁膜１８Ｂは、その上に形成される電荷収集用電極５０Ｂに蓄積した電荷による誤作動を防ぐため、電荷検出用ＴＦＴ２０側の第２層間絶縁膜１８Ａよりも厚みが大きいことが好ましく、例えば３μｍの厚みとする。なお、キャパシタ３０は電荷収集用電極５０と電気的に接続させる必要があるため、キャパシタ３０の上部電極３６上の少なくとも一部には第２層間絶縁膜１８Ａ，１８Ｂが形成されないようにする。

このように位置によって厚みが異なる第２層間絶縁膜１８Ａ、１８Ｂを形成する方法としては、位置によって光透過性が異なるマスクを用いて露光を行う方法が好適である。例えば、ＴＦＴが形成されている側の全面に紫外線（ＵＶ）硬化型（ネガ型）アクリル樹脂レジストを塗布した後、キャパシタ３０に対応する部分ではＵＶ遮光性を、電荷検出用ＴＦＴ２０に対応する部分ではＵＶ半透過性を、リセット用ＴＦＴ４０に対応する部分ではＵＶ透過性をそれぞれ有するようにＣｒ膜がパターニングされたマスクを介して紫外線露光を行う。マスクの光透過性に応じてレジストの硬化する割合が異なるため、１回の露光でも、図６に示したように位置によって厚みが異なる第２層間絶縁膜１８Ａ，１８Ｂを形成することができる。
なお、ポジ型レジストを塗布し、ネガ型レジストの場合に用いるマスクとは光透過性が逆パターンのマスクを用いて露光した後、現像を行ってもよい。この場合も、位置によって厚みが異なる第２層間絶縁膜１８Ａ，１８Ｂを形成することができる。

上記のように各ＴＦＴ２０，４０はそれぞれの機能に応じて第２層間絶縁膜１８Ａ，１８Ｂの厚みを変えることができるが、例えば、電荷検出用ＴＦＴ２０上の第２層間絶縁膜１８Ａと、リセット用ＴＦＴ４０上の第２層間絶縁膜１８Ｂを異なる材料で形成し、同程度の厚みとしてもよい。

また、第２層間絶縁膜１８Ａ，１８Ｂの厚みや材質に依らず、各ＴＦＴ２０，４０の機能に応じて各ＴＦＴ２０，４０のソース・ドレイン電極のサイズ（電極の幅及び電極間の距離）を変えてもよい。ソース・ドレイン間（活性層２８，４８）に電流が流れる（オンする）ときの電圧は、図９に示すようなソース・ドレイン電極間の距離Ｌと幅Ｗの比（Ｌ／Ｗ）によって制御することができる。各ＴＦＴ２０，４０の特性が、例えば図２に示す関係となるように各ＴＦＴ２０，４０のソース・ドレイン電極のＬ／Ｗを設定すれば、同電位であっても、リセット用ＴＦＴ４０よりも先に電荷検出用ＴＦＴ２０に電流が流れて電荷量を検出することができる。

なお、例えば焼成アクリル樹脂によって第２層間絶縁膜１８Ａ，１８Ｂを形成すると、含水分の影響で活性層２８，４８を構成する酸化物半導体を劣化させるおそれがある。
また、特に、電荷検出用ＴＦＴ２０の電荷検出（電流駆動）の感度を高めるために第２層間絶縁膜１８Ａの厚みを２００ｎｍ以下にしたい場合、アクリル樹脂などの樹脂をコーティングして絶縁膜を形成すると、厚みが２００ｎｍ以下の薄い絶縁膜１８Ａを均一な厚みで形成することは難しい。さらに、焼成温度として２２０℃程度の加熱が必要であり、例えば樹脂基板を用いる場合は基板が劣化するおそれもある。

そこで、特に第２層間絶縁膜１８Ａとしては、スパッタ成膜したアモルファス酸化ガリウム（ａ−Ｇａ_２Ｏ_３）の膜を用いることが好ましい。第２層間絶縁膜１８Ａとして酸化ガリウム膜をスッパタリング法で形成すれば、下地となる酸化物半導体からなる活性層２８を劣化させることなく、厚みが２００ｎｍ以下の薄い絶縁膜１８Ａを、アクリル樹脂を用いる場合よりも均一に室温成膜することができる。このように第２の絶縁膜１８Ａの厚みを２００ｎｍ以下とより薄く、かつ、より均一に形成すれば、電荷検出用ＴＦＴ２０の電荷検出（電流駆動）の感度を高めることができる。また、酸素や水分に対するバリア性の点でも、酸化ガリウム膜はアクリル樹脂等の樹脂膜よりも高いバリア性を有する点で有利である。

第２層間絶縁膜として酸化ガリウム膜を成膜する場合は、例えば、図１３に示すようにスパッタリングによって形成した酸化ガリウム膜１８上にフォトリソグラフィ法によってフォトレジスト（レジストパターン）１３０を形成した後、エッチングによってパターニングする。ここで、酸化ガリウム膜１８のエッチング方法としてアルカリ性溶液を使用することができ、アルカリ性溶液として露光後のレジストの現像に用いるアルカリ現像液を使用することもできる。従って、例えば、アルカリ現像液でレジスト膜を現像するとともにレジストパターン１３０から露出した酸化ガリウム膜１８を除去することができる。また、アルカリ現像液も含め、アルカリ性エッチャントであれば、下地のソース・ドレイン電極４４，４６あるいはキャパシタの上部電極３６がアモルファス透明電極（ＩＺＯなど）のように酸に弱い材料である場合でもエッチングによるダメージ等の問題が発生し難い。また、ウエットエッチングであれば、ドライエッチング法に比べて設備が安価であるため、低コスト化を図ることができる点でも有利である。

また、酸化ガリウム膜をアルカリエッチングによってパターニングして第２層間絶縁膜１８Ａを形成する場合、第２層間絶縁膜１８Ａのエッジ部のテーパ化を容易に図ることができる。例えば、図１３に示すように、第２層間絶縁膜１８Ａとなる酸化ガリウム膜１８をアルカリエッチングによってコンタクトホール１３２を形成する場合、エッチング条件によって酸化ガリウム膜１８のエッジ部（コンタクトホール１３２の側壁）の傾斜角θを制御することができる。従って、第２層間絶縁膜１８Ａとして酸化ガリウム膜１８を形成すれば、コンタクトホール１３２の形成にも適し、電極接続の信頼性の向上を図ることもできる。

酸化ガリウム膜１８のエッチングは、例えばレジストパターン１３０のポストベーク時のベーク温度条件、現像液（エッチング液）の温度条件、エッチング液の濃度変化などによって調節することができる。これらのエッチングパラメータを制御することで、酸化ガリウム膜１８のエッジ部の傾斜角θが変化するため、例えば３０°〜８０°の範囲に調整することができる。
なお、酸化ガリウム膜１８のエッジ部の傾斜角θをより高精度に制御するため、レジスト膜の現像後、現像液とは別に、酸化ガリウム膜１８のエッチング用のアルカリエッチャントを用いてもよい。

＜電荷収集用電極＞
第２層間絶縁膜１８Ａ，１８Ｂを形成した後、図７に示すように、例えばＩＺＯを用いて電荷収集用電極５０を形成する。電荷収集用電極５０は、電荷生成膜６０で生成した電荷を収集してキャパシタ３０に蓄積させるものであり、キャパシタ３０と電気的に接続し、さらに、その一部５０Ａが第２層間絶縁膜１８Ａを介して電荷検出用ＴＦＴ２０の活性層２８上に絶縁した状態で張り出しているとともに、電荷検出用ＴＦＴ２０のゲート電極Ｇを兼ねるように形成する。電荷収集用電極５０が電荷検出用ＴＦＴ２０上に張り出す部分５０Ａは、電荷検出用ＴＦＴ２０のゲート電極Ｇとして機能する位置まで、具体的には、厚さ方向において少なくとも活性層２８の一部と重なる位置まで張り出していることが好ましい。

このように電荷収集用電極５０の一部５０Ａが電荷検出用ＴＦＴ２０のゲート電極Ｇを兼ねるように形成すれば、トップゲート構造の電荷検出用ＴＦＴ２０が構築される。このような電荷収集用電極５０を形成すれば、電荷収集用電極５０と電荷検出用ＴＦＴ２０とが電気的に接続されるため、層間絶縁膜１４にコンタクトホールを形成するが必要がない。すなわち、コンタクトホールの形成が不要であるため、プロセス数が低減され、製造コストの低減を図ることができる。また、層間絶縁膜１４を形成する材料として、パターニングが困難な、例えば感光性の無い高分子絶縁膜材料を利用することも可能となり、材料の選択幅が広がることになる。

また、本実施形態では、電荷収集用電極５０が、リセット用ＴＦＴ４０上にも層間絶縁膜１８Ｂを介して張り出した、いわゆるマッシュルーム構造となっている。このように電荷収集用電極の一部５０Ｂがリセット用ＴＦＴ４０上にも絶縁した状態で張り出した構造により、電荷生成膜６０で生成した電荷を効率的に収集することができるとともに、リセット用ＴＦＴ４０の活性層４８の界面付近に電荷が帯電してリセット用ＴＦＴ４０が誤作動することを防ぐことができる。また、電荷収集用電極５０の一部５０Ｂがリセット用ＴＦＴ４０上に張り出していれば、キャパシタ３０及び電荷収集用電極５０に電荷が過剰に蓄積したときに電荷収集用電極５０の張り出した部分５０Ｂがゲート電極のような機能を発揮し、リセット用ＴＦＴ４０のソース・ドレイン電極４４，４６間が自然にオンとなって電荷がリークし、放電破壊を防ぐことができる。

電荷収集用電極（ＩＺＯ電極）５０は、フォトリソグラフィによって所定の位置及び形状にパターニングしてもよいし、形成すべき電荷収集用電極５０に対応した孔を有するマスクを介して所定の位置及び形状に形成してもよい。電荷収集用電極５０の厚みは、例えば５０ｎｍとする。

＜電荷生成膜＞
電荷収集用電極５０を形成した後、図８に示すように電荷生成膜６０を形成する。電荷生成膜６０は、検出対象の電磁波に応じて電荷を生成する材料により形成する。本実施形態では、非晶質セレン（ａ−Ｓｅ）によって電荷生成膜６０が形成されており、Ｘ線が照射されたときに電荷を発生する。ａ−Ｓｅからなる電荷生成膜６０であれば、真空蒸着によって低温で成膜することができる。電荷生成膜６０の厚みは、例えば５００μｍとする。
なお、電荷生成膜６０は、検出対象となる電磁波に応じて選択すればよく、電荷生成膜６０を形成し得る他の材料としては、例えば、ＣｓＴｅ、ＣｄＺｎＴｅ、ＰｂＩ_２、ＨｇＩ_２、ＳｉＧｅ、Ｓｉ等が挙げられる。

＜バイアス電極＞
電荷収集用電極５０上に電荷生成膜６０を形成した後、電荷生成膜６０の略全体を覆うようにバイアス電極（共通電極）７０を形成する。バイアス電極７０は、例えば、Ａｕ、Ａｌ等を用いて真空蒸着法によって１００ｎｍの厚みに形成する。

以上のような工程を経て、各画素が図１に示すような２Ｔｒ−１Ｃ構造を有する撮像装置が製造される。本実施形態の撮像装置は、層間絶縁膜１４にコンタクトホールを形成することなく電荷収集用電極５０と電荷検知用ＴＦＴ２０のゲート電極Ｇとが電気的に接続されるため、簡易なプロセスにより低コストで製造することができ、また、ＴＦＴの活性層の界面付近に電荷が帯電して誤作動することが抑制され、高速かつ高感度な撮像を実現することができる。

以下、実施例及び比較例について説明する。
＜実施例１＞
以下のような工程により画素毎に図１に示すような２Ｔｒ−１Ｃを備えたＸ線センサを製造した。

−ゲート電極及びキャパシタの下部電極の形成−
ガラス基板上にＭｏ（厚さ４０ｎｍ）をスパッタ成膜した後、フォトリソグラフィ及びウエットエッチングによってパターニングしてゲート電極及びキャパシタの下部電極を形成した。

−第１の絶縁膜（ゲート絶縁膜）の形成−
次いで、ＳｉＯ_２（厚さ２００ｎｍ）をスパッタ成膜し、ゲート絶縁膜（第１の絶縁膜）及びキャパシタの誘電体層とした。

−ソース・ドレイン電極及びキャパシタの上部電極の形成−
ＩＺＯ（厚さ２００ｎｍ）を酸素導入せずにスパッタ成膜した後、フォトリソグラフィ及びウエットエッチングによってパターンニングし、ソース・ドレイン電極及びキャパシタの上部電極を形成した。ソース・ドレイン電極のエッジには２５°のテーパ角（傾斜角）が形成された。

−活性層の形成−
ＩＧＺＯ（厚さ５０ｎｍ）をスパッタ成膜した後、フォトリソグラフィ及びウエットエッチングによってパターンニングし、ソース・ドレイン電極間に活性層を形成した。

−第２の絶縁膜の形成−
第２の絶縁膜として、基板の活性層側にアモルファスＧａ_２Ｏ_３（厚さ２００ｎｍ）をスパッタ成膜した。次いで、このＧａ_２Ｏ_３膜上にレジスト（ＡＺエレクトロニックマテリアルズ社製、商品名：ＡＺ５２１４−Ｅ）を塗布し、現像後にキャパシタの上部電極がほぼ全面露出されるようにパターン露光した。露光後、フォトレジストを現像液（ＡＺエレクトロニックマテリアルズ社製、商品名：ＡＺ３００ＭＩＦデベロッパー）で現像するとともにＧａ_２Ｏ_３膜の露出部分をエッチングした。
上記の現像及びエッチング後、フォトレジストを中性剥離液（東京応化工業社製、商品名：剥離液１０４）で除去することにより、フォトレジスト下で残存したＧａ_２Ｏ_３膜を露出させた。

−電荷収集電極の形成−
次いで、Ｍｏ（厚さ１００ｎｍ）をスパッタ成膜した後、Ｍｏ膜上にレジスト（ＡＺエレクトロニックマテリアルズ社製、商品名：ＡＺ５２１４−Ｅ）を塗布した。次いで、フォトリソグラフィ及びウエットエッチングによってパターンニングした。ここでエッチング液としてはリン酸硝酸混合液を用いた。
これにより、図１に示すように、キャパシタ３０の上部電極３６に接続するとともに、一部５０Ａ，５０ＢがＧａ_２Ｏ_３膜１８Ａを介して電荷検出用ＴＦＴ２０及びリセット用ＴＦＴ４０の各活性層２８，４８の上方にそれぞれ張り出した電荷収集電極５０を形成した。

−電荷生成膜の形成−
電荷生成膜としてアモルファスセレンを５００μｍの厚みで抵抗加熱蒸着し、Ｘ線フォトコンダクター層を形成した。

−共通電極（バイアス電極）の形成−
共通電極としてＡｕを０．１μｍの厚みで抵抗加熱蒸着した。

上記のような工程を経てＸ線センサを製造した。このＸ線センサにおいて、共通電極に正バイアス（＋５ｋＶ）を印加、リセット用ＴＦＴのゲート電極に−５Ｖを印加、リセット用ソース電極は０Ｖ（コモン）でＸ線を照射し、その後電荷検出用トランジスタのソース・ドレインを通して流れるＸ線信号電流を検出した。その後、リセット用ＴＦＴのゲート電極に＋１０Ｖを印加することで、電荷蓄積用キャパシタをリセットした。

＜実施例２＞
第２の絶縁膜を以下のように形成した以外は実施例１と同様にしてＸ線センサを製造した。
活性層を形成した後、アクリル樹脂（ＪＳＲ社製、商品名：ＪＥＭ−５３１）をスピンコーティングし、次いで、現像後にキャパシタの上部電極がほぼ全面露出されるようにパターン露光した。露光後、アクリル樹脂膜を現像液（ＡＺエレクトロニックマテリアルズ社製、商品名：ＡＺ３００ＭＩＦデベロッパー）で現像した。これにより、第２の絶縁膜として厚さ５００ｎｍのアクリル樹脂膜を形成した。
次いで、実施例１と同様にして電荷収集電極を形成し、その後、電荷生成膜、共通電極を順次形成した。

上記のようにして製造したＸ線センサにおいて、共通電極に正バイアス（＋５ｋＶ）を印加、リセット用ＴＦＴのゲート電極に−５Ｖを印加、リセット用ソース電極は０Ｖ（コモン）でＸ線を照射し、その後電荷検出用トランジスタのソース・ドレインを通して流れるＸ線信号電流を検出した。その後、リセット用ＴＦＴのゲート電極に＋１０Ｖを印加することで、電荷蓄積用キャパシタをリセットした。

−実施例１と実施例２の比較−
センサを９０％の高湿環境下に１Ｗ（１週間）保存し、再度Ｘ線信号検出実験を行ったところ、周辺領域の画素が検出する信号値が見かけ上大きくなる誤差が発生した。これは、ＩＧＺＯ−ＴＦＴのしきい値が、層間絶縁膜であるアクリル樹脂をＨ_２Ｏが透過した領域で負にシフトしたことが原因と考えられる。環境に対するロバストネスが高い点で、実施例１が好ましい。

以上、本発明について説明したが、本発明は上記実施形態及び実施例に限定されるものではない。例えば、電荷収集用電極は必ずしもリセット用ＴＦＴ４０上に張り出している必要はなく、例えば図１０に示すように、電荷収集用電極５０は、第２層間絶縁膜１８Ａを介して電荷検出用ＴＦＴ２０上だけに張り出している構造としてもよい。

また、各ＴＦＴ２０，４０のソース・ドレイン電極２４，２６，４４，４６と活性層２８，４８は上下逆に形成してもよい。すなわち、活性層２８，４８を形成した後、ソース・ドレイン電極２４，２６，４４，４６を形成してもよい。
さらに、１つの画素内におけるＴＦＴの数も２つに限定されず、１つの画素内に３つ以上のＴＦＴを有する撮像装置にも適用することができる。また、本発明は、間接型撮像装置、紫外線又は可視光などを検出して撮像する装置にも適用することができる。

１０ 支持基板
１４ 第１層間絶縁膜
１８Ａ，１８Ｂ 第２層間絶縁膜
２０ 電荷検出用薄膜トランジスタ
２４ ソース電極
２６ ドレイン電極
２８ 活性層
３０ 電荷検知用キャパシタ
３２ キャパシタ下部電極
３６ キャパシタ上部電極
４０ リセット用薄膜トランジスタ
４２ ゲート電極
４４ ソース電極
４６ ドレイン電極
４８ 活性層
５０ 電荷収集用電極
５０Ａ 電荷収集用電極の張り出し部分（ゲート電極）
５０Ｂ 電荷収集用電極の張り出し部分
６０ 電荷生成膜
７０ バイアス電極
１００ アクティブマトリックス基板
１０２ 半導体膜
１０４ 共通電極
１２２ コンタクトホール

Claims (5)

1. 検出対象の電磁波に応じて電荷を生成する電荷生成膜と、
   前記電荷生成膜により生成された電荷を収集する電荷収集用電極と、
   前記電荷収集用電極に収集された電荷を蓄積する電荷検知用キャパシタと、
   前記電荷検知用キャパシタに蓄積された電荷量を検出する電荷検出用薄膜トランジスタと、
   前記電荷検知用キャパシタに蓄積された電荷をリークして該電荷検知用キャパシタをリセットするリセット用薄膜トランジスタと、
   前記電荷生成膜、前記電荷収集用電極、前記電荷検知用キャパシタ、前記電荷検出用薄膜トランジスタ、及び前記リセット用薄膜トランジスタを支持する支持基板と、
   を有し、
   前記電荷収集用電極の一部が、前記電荷検出用薄膜トランジスタの活性層上に絶縁膜を介して絶縁した状態で張り出しているとともに、前記電荷検出用薄膜トランジスタのゲート電極を兼ねていることを特徴とする撮像装置。
2. 前記電荷検出用薄膜トランジスタの活性層上の前記絶縁膜が、酸化ガリウム膜であることを特徴とする請求項１に記載の撮像装置。
3. 前記電荷収集用電極が、前記リセット用薄膜トランジスタ上にも絶縁膜を介して絶縁した状態で張り出していることを特徴とする請求項１又は請求項２に記載の撮像装置。
4. 前記電荷収集用電極と前記電荷検出用薄膜トランジスタのソース電極及びドレイン電極との間隔が、前記電荷収集用電極と前記リセット用薄膜トランジスタのソース電極及びドレイン電極との間隔よりも小さいことを特徴とする請求項３に記載の撮像装置。
5. 前記電荷生成膜が、Ｘ線に応じて電荷を生成することを特徴とする請求項１〜請求項４のいずれか一項に記載の撮像装置。

Images