JP2010074065A - Substrate cleaning method for removing oxide film - Google Patents
Substrate cleaning method for removing oxide film Download PDFInfo
- Publication number
- JP2010074065A JP2010074065A JP2008242665A JP2008242665A JP2010074065A JP 2010074065 A JP2010074065 A JP 2010074065A JP 2008242665 A JP2008242665 A JP 2008242665A JP 2008242665 A JP2008242665 A JP 2008242665A JP 2010074065 A JP2010074065 A JP 2010074065A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamber
- plasma
- plasma generation
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体素子製造における基板表面、特にIV族半導体表面の処理を含む装置及び製造方法に係る。 The present invention relates to an apparatus and a manufacturing method including processing of a substrate surface, particularly a group IV semiconductor surface, in manufacturing a semiconductor element.
従来、半導体Si基板はウェット洗浄が行われていた。しかし、乾燥時のウォーターマークの完全除去、極薄酸化膜エッチング制御ができない、装置が大型化する等の問題があった。また、半導体基板のウェット洗浄後、大気に露出する時間が長いと表面に自然酸化膜の形成や炭素原子が吸着され、Si単結晶の成膜がされない、凹凸のある膜になる、ゲート絶縁膜界面での不純物準位の発生等の問題が生じる。 Conventionally, wet cleaning has been performed on semiconductor Si substrates. However, there are problems such as complete removal of watermarks during drying, control of etching of an ultrathin oxide film, and an increase in the size of the apparatus. In addition, if the exposure time to the atmosphere is long after wet cleaning of the semiconductor substrate, a gate oxide film that forms a natural oxide film on the surface and carbon atoms are adsorbed to form an uneven film without forming a Si single crystal. Problems such as generation of impurity levels at the interface occur.
そこで、成膜前に750℃以上のＵＨＶ真空加熱あるいはＨ2雰囲気で800℃以上の加熱を行い表面の酸化膜を除去していた。しかし、デバイスの微細化が進み誘電体絶縁膜/金属電極を用いると、デバイスはより低温で作成されることが必要となる。今後、650℃以下の温度でのデバイス作成が要求される。したがって、ウェット洗浄では限界があり、真空中で半導体基板の成膜前処理を行うドライ洗浄方法が必要となってきている。例えば、アルゴンプラズマによる逆スパッタ法（特開平１０−１４７８７７号）。しかし、この方法では、半導体基板表面のSi−Si結合も切断されると考えられる。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、また、スパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響（エピタキシャル成長の阻害、シリサイド界面に高抵抗部分を形成）を与える。さらにデバイスへの損傷も問題となる。 Therefore, UHV vacuum heating at 750 ° C. or higher or heating at 800 ° C. or higher in an H 2 atmosphere was performed before film formation to remove the oxide film on the surface. However, as device miniaturization advances and dielectric insulating films / metal electrodes are used, the device needs to be manufactured at a lower temperature. In the future, devices will be required at temperatures below 650 ° C. Therefore, there is a limit in wet cleaning, and a dry cleaning method for performing pre-deposition processing of a semiconductor substrate in a vacuum is required. For example, reverse sputtering using argon plasma (Japanese Patent Laid-Open No. 10-147877). However, with this method, it is considered that the Si-Si bond on the surface of the semiconductor substrate is also broken. In this case, an oxide film is immediately formed on the Si deficient part, and contaminants are likely to adhere to the Si dangling bonds, and the sputtered oxide and contaminants reattach to the side wall. As a result, an adverse effect (inhibition of epitaxial growth, formation of a high resistance portion at the silicide interface) is exerted on the subsequent process. Furthermore, damage to the device is also a problem.
また、特開２００１−１４４０２８号には、プラズマ化されたＦ2ガスを用いて基板表面のシリコン酸化膜を除去後、基板表面に付着したＦ成分を除去するための水素ラジカルを照射することが記載されている。さらに、特開平０４−９６２２６号には、Ｆ2ガスを用いてＳｉ自然酸化膜を基板上から除去した後にラジカル化されて水素を基板に照射し、水素で終端させることが記載されている。また、特開平０６−１２０１８１号には、ＨＦプラズマで基板表面酸化膜を除去したのち、水素イオンにより基板表面を水素終端する技術が開示されている。しかし、プラズマ化されたＦ2ガスの中には、ラジカル化したフッ素ガスだけでなく、イオン化したフッ素ガスも含まれているため、基板表面のシリコン酸化膜を除去した際、表面に凹凸が生じるという問題を生じる。さらに、基板表面にシリコン酸化膜だけでなく基板自体を除去してしまう可能性もある。また、半導体基板をプラズマに露出しているため、Si−Si結合も切断される。この場合、Siの欠損部分には直ちに酸化膜が形成され、Siの未結合手には汚染物質が付着しやすく、さらにスパッタされた酸化物や汚染物質が側壁に再付着するなどの問題が生じ、この結果、後工程に悪影響（エピ成長の阻害、シリサイド界面に高抵抗部分を形成）を与える。さらにデバイスへの損傷も問題となる。また、本公知例は、プラズマにより積極的にガスを分解して、水素基（Hラジカル）および水素イオンを生成する構成である。水素基（Hラジカル）および水素イオンによって、基板表面のフッ素残留物を除去しようとすると、チャンバからの金属汚染の問題、下地Siエッチレートが大きく、エッチングし過ぎるなどの問題がある。また、反応生成物のHFは再付着し易いため、十分なF除去効果が得られない。 Japanese Patent Laid-Open No. 2001-144028 discloses that after removing a silicon oxide film on a substrate surface using plasmad F 2 gas, irradiation with hydrogen radicals for removing an F component adhering to the substrate surface is performed. Are listed. Further, Japanese Patent Application Laid-Open No. 04-96226 describes that after the Si natural oxide film is removed from the substrate using F 2 gas, it is radicalized, irradiated with hydrogen to the substrate, and terminated with hydrogen. Japanese Patent Laid-Open No. 06-120181 discloses a technique in which a substrate surface oxide film is removed by HF plasma, and then the substrate surface is hydrogen-terminated by hydrogen ions. However, since the plasmatized F 2 gas contains not only radicalized fluorine gas but also ionized fluorine gas, when the silicon oxide film on the substrate surface is removed, irregularities are generated on the surface. This causes a problem. Furthermore, not only the silicon oxide film but also the substrate itself may be removed on the substrate surface. Moreover, since the semiconductor substrate is exposed to plasma, the Si-Si bond is also broken. In this case, an oxide film is immediately formed on the Si deficient part, contaminants easily adhere to the Si dangling bonds, and problems such as spattered oxides and contaminants reattach to the sidewalls arise. As a result, an adverse effect (inhibition of epi growth, formation of a high resistance portion at the silicide interface) is exerted on the subsequent process. Furthermore, damage to the device is also a problem. Moreover, this known example is a configuration in which gas is actively decomposed by plasma to generate hydrogen groups (H radicals) and hydrogen ions. When the fluorine residue on the substrate surface is removed by hydrogen groups (H radicals) and hydrogen ions, there are problems such as metal contamination from the chamber, a large Si etch rate, and excessive etching. In addition, since the reaction product HF easily reattaches, a sufficient F removal effect cannot be obtained.
また、特開２００１−１０２３１１号には、基板が配置される成膜室に対して導入孔を有するプレートで分離されたプラズマ生成室を有するプラズマ生成部にフッ素等洗浄ガスを供給し、このプラズマ生成部でプラズマを作ってラジカルを発生させ、このフッ素ラジカルを前記導入孔を介して基板が配置された成膜空間に導入し、基板に照射させ、基板を洗浄することが記載されている。また、特表２００２−５００２７６号には、遠隔プラズマ源で励起されたガスを分配するプレートを持ち、このプレートを通じてラジカルを供給して基板洗浄する方法が示されている。しかし、ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒すことができないため、Siと高い選択性エッチングができず、そのため、表面粗さを損ねることなく自然酸化膜を除去できないという問題を生じる。 Japanese Patent Laid-Open No. 2001-102311 supplies a cleaning gas such as fluorine to a plasma generation unit having a plasma generation chamber separated by a plate having an introduction hole with respect to a film formation chamber in which a substrate is disposed. It is described that a plasma is generated in the generation unit to generate radicals, and the fluorine radicals are introduced into a film formation space in which the substrate is disposed through the introduction hole, irradiated onto the substrate, and the substrate is cleaned. Japanese Patent Application Publication No. 2002-500206 discloses a method of cleaning a substrate by having a plate for distributing a gas excited by a remote plasma source and supplying radicals through the plate. However, since the surface of the semiconductor substrate cannot be exposed to an atmosphere in which radical excitation energy is suppressed, high selective etching with Si cannot be performed, which causes a problem that a natural oxide film cannot be removed without impairing the surface roughness. .
特開２００２−２１７１６９号には、高速ガス流の摩擦応力による物理的作用とを併用して異物を除去する洗浄工程を真空一貫で行う装置が開示されている。本公知例では、真空搬送での不純物の吸着や自然酸化の発生が抑制され、生産効率が向上することが記載されている。しかしながら、異物を除去できたとしても表面原子層オーダでは自然酸化膜や表面ラフネスが残ってしまう。すなわち、真空一貫での搬送によるデバイス特性向上の効果を得るためには、Siと自然酸化膜との高い選択性エッチングを原子層オーダで制御する洗浄技術と、大気に晒さずに搬送し成膜することが必要である。これにより、半導体／誘電絶縁膜接合における界面準位や膜中の固定電荷が少ない良好なデバイス特性が得られると考えられる。 Japanese Patent Application Laid-Open No. 2002-217169 discloses an apparatus that performs a cleaning process for removing foreign matter in a consistent vacuum using a physical action due to frictional stress of a high-speed gas flow. This known example describes that the adsorption of impurities and the occurrence of natural oxidation during vacuum conveyance are suppressed, and the production efficiency is improved. However, even if the foreign matter can be removed, a natural oxide film and surface roughness remain in the surface atomic layer order. In other words, in order to obtain the effect of improving the device characteristics by transporting in a consistent vacuum, cleaning technology that controls high selective etching of Si and natural oxide film with atomic layer order and deposition without exposing to the atmosphere It is necessary to. Thereby, it is considered that good device characteristics with few interface states in the semiconductor / dielectric insulating film junction and fixed charges in the film can be obtained.
また、特開平１０−１７２９５７号には、遠隔プラズマ源で励起されたアルゴン、ヘリウム、キセノン、水素の励起ガスと、下流で導入されたＨＦガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではなかった。 Japanese Patent Laid-Open No. 10-172957 discloses that an oxide film is selectively removed by a mixed gas of argon, helium, xenon, and hydrogen excited by a remote plasma source and HF gas introduced downstream. The silicon substrate was not damaged. However, it did not satisfy the level of flatness required in recent years.
従来の基板表面の自然酸化膜や有機物を除去するウェット洗浄表面処理においては、洗浄後の基板を次の成膜工程まで大気搬送を伴うため大気中成分が基板表面に吸着し、界面に自然酸化膜や炭素原子等の不純物が残留するため、デバイス特性を劣化するという問題があった。また、ドライ洗浄表面処理をして、界面に自然酸化膜や炭素原子等の不純物が残留しないよう、洗浄後基板を真空中での基板処理を行なうと、基板表面の自然酸化膜、有機物、炭素などの不純物は除去できるが、ドライ洗浄により基板表面の平坦性が劣化するという問題があった。さらに、基板表面の平坦性が良くないと、作成するデバイスの特性が劣化してしまうという問題があった。 In the conventional wet cleaning surface treatment that removes natural oxide film and organic substances on the substrate surface, atmospheric components are adsorbed on the substrate surface and naturally oxidized at the interface because the substrate after cleaning is transported to the next film formation process. Since impurities such as films and carbon atoms remain, there is a problem that device characteristics are deteriorated. Also, if the substrate is cleaned in vacuum so that impurities such as natural oxide film and carbon atoms do not remain at the interface after dry cleaning surface treatment, natural oxide film on the substrate surface, organic matter, carbon However, there is a problem that the flatness of the substrate surface is deteriorated by dry cleaning. Furthermore, if the flatness of the substrate surface is not good, there is a problem that the characteristics of the device to be produced deteriorate.
本発明は、前述の問題を解決する目的でなされたものである。
本発明者らの検討結果によれば、プラズマによって生成したラジカルを、プラズマ生成室と処理室を分離する隔壁板に設けられた複数の孔から処理室に導入し、別途処理室に導入した処理ガスとこのラジカルを混合することで、上記ラジカルの励起エネルギーを抑制し、これによりSiと高い選択性を持った基板表面処理が可能となるため、基板表面の平坦性を損なうことなく自然酸化膜や有機物を除去する表面処理が可能となることが見出された。
The present invention has been made for the purpose of solving the aforementioned problems.
According to the examination results of the present inventors, radicals generated by plasma are introduced into the processing chamber through a plurality of holes provided in the partition plate separating the plasma generation chamber and the processing chamber, and the processing is separately introduced into the processing chamber. By mixing the gas and this radical, the excitation energy of the radical is suppressed, which makes it possible to treat the substrate surface with high selectivity to Si, so that the natural oxide film does not compromise the flatness of the substrate surface. It has been found that surface treatment to remove organic substances is possible.
本発明は
基板を処理室内に設置し、
プラズマ生成ガスをプラズマ化し、
該プラズマ中のラジカルをプラズマ分離用のプラズマ閉じ込め電極板のラジカル通過孔を通して該処理室に導入し、
該処理室に処理ガスを導入して該処理室内でラジカルと混合し、そして
該ラジカルと該処理ガスとの混合雰囲気により該基板表面を洗浄することからなる基板洗浄方法である。
The present invention installs a substrate in a processing chamber,
Plasma generated gas is turned into plasma,
Introducing radicals in the plasma into the processing chamber through radical passing holes of a plasma confining electrode plate for plasma separation;
A substrate cleaning method comprising introducing a processing gas into the processing chamber, mixing it with radicals in the processing chamber, and cleaning the substrate surface with a mixed atmosphere of the radicals and the processing gas.
また、該基板の表面はIV族半導体材料であり、該プラズマ生成ガスと処理ガスはHFを含有するものである基板洗浄方法である。 Further, the substrate cleaning method is such that the surface of the substrate is a group IV semiconductor material, and the plasma generation gas and the processing gas contain HF.
プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのＨＦ比率は、０．２〜１．０、さらに望ましくは０．５〜１．０であることが、好ましい。また、処理ガスの総ガス流量に対する処理ガスのＨＦ比率は、０．２〜１．０、さらに望ましくは０．７５〜１．０であることが好ましい。 The HF ratio of the plasma generation gas to the total gas flow rate of the plasma generation gas is preferably 0.2 to 1.0, more preferably 0.5 to 1.0. Further, the HF ratio of the processing gas to the total gas flow rate of the processing gas is preferably 0.2 to 1.0, more preferably 0.75 to 1.0.
また、該プラズマ分離用のプラズマ閉じ込め電極板は該プラズマ中のラジカルを該処理室に導入する複数のラジカル導入孔と該処理ガスを該処理室内に導入する複数の処理ガス導入孔とを有し、該ラジカルと該処理ガスをそれぞれの導入孔から該処理室内の基板表面に向かって排出している基板洗浄方法である。 The plasma confining electrode plate for plasma separation has a plurality of radical introduction holes for introducing radicals in the plasma into the processing chamber and a plurality of processing gas introduction holes for introducing the processing gas into the processing chamber. The substrate cleaning method in which the radical and the processing gas are discharged from the respective introduction holes toward the substrate surface in the processing chamber.
また、前述の基板洗浄方法でIV族半導体基板表面を洗浄室にて洗浄し、洗浄された該基板を該洗浄室から大気に晒すことなくトランスファー室を介してエピタキシャル室へ移送し、該エピタキシャル室内で該基板表面上にエピタキシャル単結晶層をエピタキシャル成長させることからなる半導体素子製造方法である。 Further, the surface of the group IV semiconductor substrate is cleaned in the cleaning chamber by the above-described substrate cleaning method, and the cleaned substrate is transferred from the cleaning chamber to the epitaxial chamber through the transfer chamber without being exposed to the atmosphere. A method for manufacturing a semiconductor device comprising epitaxially growing an epitaxial single crystal layer on the surface of the substrate.
また、前述の基板洗浄方法で製造されたエピタキシャル層を有する基板を、該エピタキシャル室から大気に晒すことなくトランスファー室を介してスパッタ室に移送し、
該スパッタ室にて該エピタキシャル層上に誘電体膜をスパッタし、
該誘電体膜を有する基板を該スパッタ室から大気に晒すことなくトランスファー室を介して酸化・窒化室へ移送し、
該酸化・窒化室にて該誘電体膜を酸化・窒化又は酸窒化することからなる半導体素子製造方法である。
Further, the substrate having the epitaxial layer manufactured by the above-described substrate cleaning method is transferred from the epitaxial chamber to the sputtering chamber via the transfer chamber without being exposed to the atmosphere,
Sputtering a dielectric film on the epitaxial layer in the sputtering chamber,
The substrate having the dielectric film is transferred from the sputtering chamber to the oxidation / nitridation chamber via the transfer chamber without being exposed to the atmosphere,
A method of manufacturing a semiconductor device comprising oxidizing, nitriding or oxynitriding the dielectric film in the oxidation / nitridation chamber.
また、前述の半導体製造方法で、前記誘電体膜は、Hf、La、Ta、Al、W、Ti、Si、Geのグループから選択されたもの又はそれらの合金である半導体素子製造方法。
また前述の基板洗浄方法において、該プラズマガスをプラズマ化する際、プラズマガスに高周波電力を印加してプラズマ化しており、該高周波電力密度は０．００１〜０．２５Ｗ／cm2、望ましくは０．００１〜０．１２５Ｗ／cm2、更に望ましくは０．００１〜０．０２５Ｗ／cm2であることを特徴とする基板洗浄方法である。
Also, in the semiconductor manufacturing method described above, the dielectric film is a semiconductor element manufacturing method that is selected from the group of Hf, La, Ta, Al, W, Ti, Si, and Ge or an alloy thereof.
In the above-described substrate cleaning method, when the plasma gas is turned into plasma, high-frequency power is applied to the plasma gas to form plasma, and the high-frequency power density is 0.001 to 0.25 W / cm 2 , preferably 0. .001~0.125W / cm 2, more preferably is a substrate cleaning method which is a 0.001~0.025W / cm 2.
また、真空容器内でプラズマ生成ガスからプラズマを生成してラジカルを発生させ、このラジカルと処理ガスとで基板処理を行なうプラズマ分離型の基板処理装置であって、
導入されたプラズマ生成ガスをプラズマ化させるプラズマ生成室、
被処理基板を設置する基板ホルダーを含む処理室、及び
該プラズマ生成室と該処理室との間に複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板とからなる基板処理装置であって、
該プラズマ閉じ込め電極板は中空構造であり、処理室側に開口された複数の処理ガス導入孔が設けられており、該プラズマ閉じ込め電極板には、処理ガスを供給するガス導入管が配置されている基板処理装置において、
該プラズマ生成室内部のプラズマ生成空間には高周波電源から供給される電力によりプラズマを発生させる高周波印加電極を備え、
該高周波印加電極は、該電極を貫く複数の貫通孔を有し、
該プラズマ生成室にプラズマ生成ガスを導入するプラズマ生成ガス導入シャワープレートを更に含み、
該プラズマ生成ガス導入シャワープレートは、該複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板に沿って延在する電極上にプラズマ生成ガスを導入する複数のガス排出口を含むものである基板処理装置である。
Also, a plasma separation type substrate processing apparatus for generating plasma by generating plasma from a plasma generating gas in a vacuum vessel and performing substrate processing with the radical and the processing gas,
A plasma generation chamber for converting the introduced plasma generation gas into plasma,
A substrate processing apparatus comprising a processing chamber including a substrate holder for setting a substrate to be processed, and a plasma confining electrode plate for plasma separation having a plurality of radical passage holes between the plasma generation chamber and the processing chamber. And
The plasma confinement electrode plate has a hollow structure and is provided with a plurality of process gas introduction holes opened on the processing chamber side, and a gas introduction tube for supplying a process gas is disposed on the plasma confinement electrode plate. In the substrate processing apparatus
The plasma generation space in the plasma generation chamber includes a high frequency application electrode for generating plasma by power supplied from a high frequency power source,
The high-frequency application electrode has a plurality of through holes penetrating the electrode,
A plasma generation gas introduction shower plate for introducing a plasma generation gas into the plasma generation chamber;
The plasma generation gas introduction shower plate includes a plurality of gas discharge ports for introducing a plasma generation gas onto an electrode extending along a plasma confinement electrode plate for plasma separation having the plurality of radical passage holes. It is a processing device.
また、プラズマ生成ガス導入シャワープレートの複数のガス孔の直径は、２ｍｍ以下、さらに望ましくは１．５ｍｍ以下である基板処理装置である。 The diameter of the plurality of gas holes of the plasma generation gas introduction shower plate is 2 mm or less, more desirably 1.5 mm or less.
また、前述の基板処理室において、該電極の複数の貫通孔の全体積をＶ２、該貫通孔を含む電極の全体積をＶ１としたとき、堆積比率Ｖ２／Ｖ１が０．０１〜０．８であることを特徴とする基板処理装置である。 In the above-described substrate processing chamber, when the total volume of the plurality of through holes of the electrode is V2, and the total volume of the electrodes including the through holes is V1, the deposition ratio V2 / V1 is 0.01 to 0.8. This is a substrate processing apparatus.
また、基板処理装置において、該高周波印加電極へ印加される高周波電力密度は０．００１〜０．２５Ｗ／cm2、望ましくは０．００１〜０．１２５Ｗ／cm2、更に望ましくは０．００１〜０．０２５Ｗ／cm2であることを特徴とする基板処理装置である。 Further, in the substrate processing apparatus, the high frequency power density 0.001~0.25W / cm 2 applied to the powered electrode, preferably 0.001~0.125W / cm 2, more desirably 0.001 The substrate processing apparatus is characterized by 0.025 W / cm 2 .
前述の基板処理装置において、該プラズマ生成室に導入されるプラズマ生成ガスがＨＦを含むガスであり、かつ該処理室に導入されるガスがＨＦを含むガスであることを特徴とする基板処理装置である。 In the above-described substrate processing apparatus, the plasma generating gas introduced into the plasma generating chamber is a gas containing HF, and the gas introduced into the processing chamber is a gas containing HF. It is.
また、前述の基板処理装置からなる基板洗浄室、
基板上にエピタキシャル層を形成するエピタキシャル成長室、及び
該基板洗浄室からの基板を大気に晒すことなく該エピタキシャル成長室に移送するトランスファー室とからなる半導体素子製造装置である。
Also, a substrate cleaning chamber comprising the above-described substrate processing apparatus,
A semiconductor device manufacturing apparatus comprising an epitaxial growth chamber for forming an epitaxial layer on a substrate and a transfer chamber for transferring the substrate from the substrate cleaning chamber to the epitaxial growth chamber without exposing it to the atmosphere.
また、前述の装置において、誘電体膜を形成するスパッタ室を更に含み、該洗浄室又は該エピタキシャル成長室からの基板を大気に晒すことなく該トランスファー室を介して該スパッタ室に移送されるよう構成されている半導体素子製造装置である。 The above-described apparatus further includes a sputtering chamber for forming a dielectric film, and is configured to be transferred to the sputtering chamber via the transfer chamber without exposing the substrate from the cleaning chamber or the epitaxial growth chamber to the atmosphere. This is a semiconductor device manufacturing apparatus.
また、前述の装置において、誘電体膜を酸化もしくは窒化もしくは酸窒化する酸化・窒化室を更に含み、該洗浄室又は該エピタキシャル成長室又は該スパッタ室からの基板を大気に晒すことなく該トランスファー室を介して該酸化・窒化室に移送されるよう構成されている半導体素子製造装置である。 The apparatus further includes an oxidation / nitridation chamber that oxidizes, nitrides, or oxynitrides the dielectric film, and the transfer chamber is formed without exposing the substrate from the cleaning chamber, the epitaxial growth chamber, or the sputtering chamber to the atmosphere. The semiconductor device manufacturing apparatus is configured to be transferred to the oxidation / nitridation chamber.
本発明により、半導体基板表面の自然酸化膜や有機不純物を従来のウェット洗浄よりも低減できる基板処理をすることができた。また、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。 According to the present invention, it has been possible to perform substrate processing that can reduce the natural oxide film and organic impurities on the surface of the semiconductor substrate as compared with the conventional wet cleaning. In addition, natural oxide films and organic substances could be removed without impairing the flatness of the substrate surface.
半導体基板表面の自然酸化膜や有機不純物汚染を除去するために、プラズマ生成ガスと処理ガスとしてのＨＦまたは少なくともＨＦガスを含む混合ガスを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にＨＦを構成元素とするガス分子を導入することにより、上記ラジカルの励起エネルギーを抑制した雰囲気に半導体基板表面を晒して、基板表面の平坦性を損ねることなく自然酸化膜や有機物を除去できた。半導体基板の金属汚染やプラズマダメージを生じることも無い。また、従来のウェット洗浄では、アニール処理等の後処理を併用し、複数の工程を必要としていた基板処理が１つの工程で済むようになり効率よく所定の効果を得ることができるため、コストも低減でき、処理速度の大幅な向上が図れた。さらに、プラズマ生成ガスにシャワープレートを備えることにより均一に生成ガスを導入することができ、電極部に貫通する孔を備えることにより低電力でも放電でき、生成したプラズマ中のラジカルを複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板を備えることにより処理室に均一にラジカルが導入できた。また、プラズマ生成ガスとしてＨＦを用い、プラズマ生成室からラジカルを処理室に導入し、同時に処理室にＨＦを導入することにより、原子層オーダーで表面荒さが少ない表面処理を実現することにより、その表面上に単結晶Si、SiGe膜を得ることが可能となった。 In order to remove the natural oxide film and organic impurity contamination on the surface of the semiconductor substrate, plasma generating gas and HF as processing gas or a mixed gas containing at least HF gas are used, radicals are introduced from the plasma generating chamber into the processing chamber, and at the same time By introducing gas molecules containing HF as a constituent element into the processing chamber, the surface of the semiconductor substrate is exposed to an atmosphere in which the excitation energy of the radicals is suppressed, and natural oxide films and organic substances are removed without impairing the flatness of the substrate surface. did it. There is no metal contamination or plasma damage on the semiconductor substrate. In addition, in the conventional wet cleaning, post-treatment such as annealing treatment is used in combination, so that the substrate processing which requires a plurality of steps can be completed in one step, and a predetermined effect can be obtained efficiently. The processing speed can be greatly improved. Furthermore, by providing a shower plate in the plasma generated gas, the generated gas can be introduced uniformly, and by providing a hole penetrating the electrode part, it can be discharged even at low power, and the radicals in the generated plasma pass through multiple radicals. By providing a plasma confinement electrode plate for plasma separation with holes, radicals could be introduced uniformly into the processing chamber. In addition, by using HF as a plasma generation gas and introducing radicals from the plasma generation chamber into the processing chamber and simultaneously introducing HF into the processing chamber, surface treatment with less surface roughness on the atomic layer order is realized. Single crystal Si and SiGe films can be obtained on the surface.
また、第１の工程により基板表面処理、第２の工程により単結晶成膜を大気に晒すことなく真空中を搬送することにより、界面の不純物が大気搬送の場合よりも少ないため、良好なデバイス特性を得ることができた。 In addition, since the substrate surface treatment is performed in the first step and the single crystal film formation in the second step is transported in vacuum without being exposed to the air, the interface has fewer impurities than in the case of air transport, so that a good device is obtained. The characteristics could be obtained.
また、第１の工程により基板表面処理、第２の工程により単結晶成膜、第３の工程により誘電体材料をスパッタ成膜、第４の工程により酸化、窒化、酸窒化し、更に第５の工程により金属材料をスパッタ成膜を、全て大気に晒すことなく真空中で搬送することで、半導体／絶縁膜接合の界面の不純物が大気搬送の場合よりも少ないため、従来の酸化膜同等の界面準位密度、膜中の固定電荷密度が得られ、ヒステリシスが小さいＣ−Ｖ曲線が得られ、リーク電流が小さくなり、良好なデバイス特性を得ることができた。 Also, the substrate surface treatment is performed in the first step, the single crystal film is formed in the second step, the dielectric material is sputtered in the third step, the oxidation, nitridation, and oxynitridation are performed in the fourth step. By carrying the sputter deposition of the metal material in a vacuum without exposing it to the atmosphere by this process, the impurities at the interface of the semiconductor / insulating film junction are less than in the case of the atmospheric transport. The interface state density and the fixed charge density in the film were obtained, a CV curve with small hysteresis was obtained, the leakage current was reduced, and good device characteristics could be obtained.
本発明の実施例を以下に説明する。
以下、添付図面を参照して、本発明の実施の形態を説明する。
本実施例では、図１に示した成膜装置１において、図３に示される表面処理装置１００を用いた第１の工程を行いSi基板上に形成された自然酸化膜及び有機物を除去するプロセスに、本発明を適用した例について述べる。
Examples of the present invention will be described below.
Embodiments of the present invention will be described below with reference to the accompanying drawings.
In the present embodiment, in the
サンプルとして用いた基板５は清浄空気中に放置して自然酸化膜が形成されている直径300mmのSi単結晶基板である。基板５は、図示しない基板搬送機構によりロードロック室５０へ搬送され、載置される。次に、図示しない排気系によりロードロック室５０は減圧される。所定の圧力、具体的には１Ｐａ以下まで減圧後、ロードロック室と搬送室の間の図示しないゲートバルブが開かれ、トランスファー室の図示しない搬送機構によって、搬送室６０を介して表面処理装置１００のへ搬送し、基板ホルダー１１４上に載置する。
The
＜表面処理装置の説明＞
図３Ａは、本発明の表面処理装置１００の説明図である。
表面処理装置１００は、基板５を載置することができる基板ホルダー１１４を備えた処理室１１３と、プラズマ生成室１０８から構成されている。処理室１１３とプラズマ生成室１０８は、複数のラジカル通過孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０で仕切られ分離されている。プラズマ閉じ込め電極板１１０は、導電性材料で出来ており、接地されている。プラズマ生成室１０８はプラズマ生成ガス導入シャワープレート１０７がある。プラズマ生成ガス導入シャワープレート１０７とプラズマ閉じ込め電極板１１０との間には、高周波印加電極１０４がある。高周波印加電極１０４には、放電を均一に安定させるためのその表面から裏面へと貫通する複数の電極貫通孔１０５がある。高周波印加電極１０４は、高周波電源１０３に接続されており、高周波電力が供給可能なようになっている。高周波印加電極１０４は、絶縁体１０８ａによってプラズマ生成室壁にプラズマ閉じ込め電極１１０と略平行して横方向に延在する板状の部材として支持され、固定されている。高周波印加電極１０４の両側には上部と下部プラズマ生成空間１０９ａ、１０９ｂがある。
<Description of surface treatment device>
FIG. 3A is an explanatory diagram of the
The
上部プラズマ生成空間１０９ａは、高周波印加電極１０４とプラズマ生成ガスシャワープレート１０７に接している。下部プラズマ生成空間１０９ｂは、高周波印加電極１０４とプラズマ閉じ込め電極板１１０に接している。
The upper
図３Ｂは、プラズマ閉じ込め電極板１１０の断面拡大図である。また、図３Ｃはプラズマ閉じ込め電極板１１０の処理室から見た拡大図である。このように、プラズマ閉じ込め電極板１１０は、基板ホルダー１１４の基板支持面と対面し、プラズマ生成空間１０９から基板洗浄処理空１２１へ貫通したラジカル導入孔１１１を持っている。複数のラジカル導入孔１１１が電極板１１０の面に分布して設けられている。
プラズマ閉じ込め電極板１１０は、基板洗浄処理空１２１へ処理ガスを導入するための処理ガス導入経路１２０、処理ガス導入空間１１９、ガス導入孔１１２を持っている。プラズマ閉じ込め電極板１１０の処理ガス導入経路１２０に連通した処理ガス導入空間１１９から、基板洗浄処理空１２１に向けて開口された、複数の処理ガス導入孔１１２がプラズマ閉じ込め電極１１０の面において複数のラジカル導入孔１１１の少なくとも一部と並置して設けられている。プラズマ閉じ込め電極板１１０は、電極板１１０を横断方向（プラズマ生成室１０８と処理室１１３とを仕切る方向）に通っている処理ガス導入経路１２０と経路１２０からの処理ガスが吹き込まれる処理ガス導入空間１１９という中空構造を持っている。この処理ガス導入経路１２０に処理ガスを導入することで、処理ガスは複数の処理ガス導入空間１１９を通り複数の処理ガス導入孔１１２から基板洗浄処理空１２１の基板５へ均一に供給される。
FIG. 3B is an enlarged cross-sectional view of the plasma
The plasma
これら処理ガス導入経路１２０、処理ガス導入空間１１９、および処理ガス導入孔１１２は、プラズマ生成空間１０９およびラジカル導入孔１１１とは直接つながっていない。従って、ラジカル導入孔１１１から処理空間へ導入されるラジカルと、処理ガス導入孔１１２から導入される処理ガスとは、略平行して基板洗浄処理室１２１内にプラズマ閉じ込め電極面から基板面に向かって導入され基板洗浄処理空１２１で初めて混合される構造となっている。
The processing
プラズマ生成ガスは、プラズマ生成ガス供給系１０１とプラズマ生成ガス供給管１０２を輸送され、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６からプラズマ生成室１０８のプラズマ生成空間１０９ａ、電極貫通孔１０５、プラズマ生成空間１０９ｂへ導入され、所定の圧力に上昇する。
The plasma generation gas is transported through the plasma generation
高周波電源１０３から高周波印加電極１０４へ電力が供給されると、上部と下部プラズマ生成空間１０９ａ、１０９ｂで放電が開始する。このとき、プラズマ閉じ込め電極板１１０は、接地電極として働く。また、プラズマ生成ガスシャワープレート１０７も、これが接続されたプラズマ生成室１０８のチャンバ壁が接地されているため、やはり接地電極として働く。プラズマ閉じ込め電極板１１０が接地されていることによって、放電が安定に維持される。プラズマ生成ガスシャワープレート１０７も、また同様に接地されていることにより、放電が安定に維持されている。
When power is supplied from the high-
シャワープレートは絶縁性材料でもよく、この場合、その裏に位置するチャンバ壁が接地電極となる。プラズマ生成室１０８と基板洗浄処理室１２１とを、プラズマ閉じ込め電極板１１０が仕切っている。被洗浄処理室基板５はプラズマ閉じ込め電極板の面に相対して置かれる。プラズマ生成空間１０９ａ、１０９ｂのプラズマ中で生成したラジカルは、プラズマ閉じ込め電極板１１０のプラズマ生成室と基板洗浄処理室を連通する複数のラジカル導入孔１１１を通って、基板洗浄処理空１２１へ導入される。中性のラジカルはラジカル導入孔を通って基板洗浄処理空１２１に導入されるが、イオンなどの荷電粒子は、プラズマ閉じ込め電極板１１０のラジカル導入孔１１１をほとんど通り抜けることができないようになっている。プラズマ閉じ込め電極板１１０のラジカル導入孔１１１は、プラズマを閉じ込め、中性のラジカルを通過させるようになっている。なお、プラズマ閉じ込め電極板１１０が接地されることで、前述のプラズマを閉じ込め中性のラジカルを通過させる機能がより高まっている。また、プラズマ閉じ込め電極板１１０が接地されていることによって、高周波が基板洗浄処理空１２１にもれないようにシールドされている。もしもプラズマ閉じ込め電極板１１０が接地されていなければ、高周波印加電極１０４へ印加された高周波は、プラズマ閉じ込め電極板１１０で遮蔽されず、プラズマ閉じ込め電極板１１０は電極として機能し、従って処理室の基板洗浄処理空１２１でも放電する可能性がある。プラズマ閉じ込め電極板１１０を接地し、処理室の基板洗浄処理空１２１へのプラズマの侵入、および発生を防止することができる。
The shower plate may be made of an insulating material. In this case, the chamber wall located behind the shower plate serves as a ground electrode. A plasma confining
一方で、導入されたラジカルの励起エネルギーを抑制するための、励起されていない処理ガスは、処理ガス供給系１１６から処理ガス供給管１１５を通じて処理ガス導入経路１２０へ導入されて拡散し、処理ガス導入空間１１９へ導入され、さらに処理ガス導入孔１１２から基板洗浄処理空１２１へ導入される。
ラジカル導入孔１１１から処理空間へ導入されるラジカルと、処理ガス導入孔１１２から導入される処理ガスとは、基板洗浄処理空１２１で初めて混合され、基板洗浄処理空１２１に面して置かれた基板５に対して所望の処理をする。
そして基板洗浄処理空１２１のガスは、排気系１１７により排気される。
On the other hand, the non-excited processing gas for suppressing the excitation energy of the introduced radical is introduced from the processing
The radical introduced into the processing space from the
Then, the gas in the substrate
なお、ラジカル導入孔１１１の形状は、プラズマを遮蔽し中性のラジカルを通過できる機能を持っていれば、図に示した形状でなくても構わない。例えば、図３Ｂと図３Ｃでは、ラジカル導入孔１１１の形状は、プラズマ生成空間１０９に面した径より基板洗浄処理空１２１側の径が大きいが、同じ径であってもよいし、又はプラズマ生成空間１０９に面した径よりも基板洗浄処理空１２１側の径が小さくても良い。また、図３Ｂと図３Ｃでは、ラジカル導入孔１１１の形状は基板洗浄処理空１２１側からザグリがあり、その底から１本の細孔がプラズマ生成空間に向けて開いているが、この細孔が複数であってもよい。また、ザグリがプラズマ空間側から開いていて、その底から処理室側に向けて細孔が貫通していても良いし、もちろんその細孔が複数あってもよい。
Note that the shape of the
図３Ｄは、このプラズマ閉じ込め電極板１１０を処理室側から見た模式図である。
このように、ラジカル導入孔１１１と処理ガス導入孔１１２は、プラズマ閉じ込め電極板１１０に対して全面に分布して開口している。このように径方向に均一に分布することにより、プラズマ生成室で生成したラジカルを基板上に均一に供給することができ、さらに別途導入した処理ガスを同時に均一に基板へ向けて供給できる。処理ガスの導入が、基板洗浄処理室１２１の例えば側壁から一本の供給管で導入される場合に比べ、本発明のようにラジカル導入と平行してプラズマ閉じ込め電極板の面から供給されることは、基板面の洗浄処理の基板面全体についての均一性だけでなく、ラジカルの励起エネルギー抑制によるSiに対する自然酸化膜の選択的エッチングにより効果的である。
FIG. 3D is a schematic view of the plasma
As described above, the radical introduction holes 111 and the processing gas introduction holes 112 are distributed and opened over the entire surface of the plasma
なお、ラジカル導入孔１１１と処理ガス導入孔１１２の分布状況は、この通りでなくても良く、例えば、基板洗浄処理空１２１における基板処理の反応の結果によるガス濃度比の変動へ対応するためなど、基板処理の面内分布を真に均一にするための要請に応じて変化させることも可能である。例えば、ラジカル導入孔１１１の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。同様に処理ガス導入孔１１２の密度を中心部よりも周辺部で大きくしても良いし、また逆に減らしても構わない。この場合の中心部から周辺部にかけてのラジカル導入孔１１１の密度の減少あるいは増加は、直線的であっても良いし、指数関数的でも構わない。
The distribution status of the radical introduction holes 111 and the process gas introduction holes 112 may not be as described above. For example, in order to cope with a variation in the gas concentration ratio due to the result of the substrate processing reaction in the substrate
プラズマ生成ガスは、プラズマ生成ガス供給系１０１とプラズマ生成ガス供給管１０２を輸送され、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６からプラズマ生成室１０８のプラズマ生成空間１０９へ導入される。これにより、プラズマ生成ガスがプラズマ生成室１０８のプラズマ生成空間１０９に均一に導入することが可能である。
The plasma generation gas is transported through the plasma generation
前述のように、処理室１１３とプラズマ生成室１０８を分離しているプラズマ閉じ込め電極板１１０に設けられているラジカル導入孔１１１から、プラズマ生成ガスに由来するラジカルが、処理室１１３へ導入される。ここで、プラズマ生成室１０８からプラズマ閉じ込め電極板１１０のラジカル導入孔１１１を通過して処理室１１３に導入されるのは、ラジカルなどの電気的に中性な分子、あるいは原子であり、プラズマ中のイオンは処理室１１３にほとんど導入されない。プラズマ生成室１０８において、イオン密度がおよそ１×１０１０個／ｃｍ３であるとき、処理室１１３において観測される電流値から計算されるイオン密度はおよそ５×１０２個／ｃｍ３であり、実に１０００万分の１以下にイオンの密度は減少させられており、実質処理室１１３に導入されるイオンはほとんどないと言って良い。これに対してラジカルは、その寿命にもよるが、プラズマ生成室で発生したラジカルのうち数％から数十％程度が処理室１１３へ輸送される。
As described above, radicals derived from the plasma generation gas are introduced into the
なお、荷電粒子がプラズマとしてふるまうためには、デバイ長が装置内部寸法よりも十分小さい必要がある。前述の処理室のイオン密度でプラズマが存在すると仮定すると、電子温度１〜５ｅＶと仮定したときデバイ長は約０．３〜０．７ｍと計算される。現実的な半導体製造装置の装置内部寸法は一般にはせいぜい０．３ｍ以下であるので、前述の処理室のイオン密度は、処理室の荷電粒子はプラズマとしての性質を持たないことを示唆している。 In order for charged particles to behave as plasma, the Debye length needs to be sufficiently smaller than the internal dimensions of the apparatus. Assuming that plasma exists at the ion density in the processing chamber, the Debye length is calculated to be about 0.3 to 0.7 m when the electron temperature is assumed to be 1 to 5 eV. Since the internal dimensions of a practical semiconductor manufacturing apparatus are generally 0.3 m or less, the ion density in the processing chamber described above suggests that charged particles in the processing chamber do not have plasma properties. .
図４Ａは図１に示すようなプラズマ生成室108内に横方向に延在する板状の高周波印加電極104を装置上部から見たときの模式図である。また、図４Ｂは高周波印加電極の鳥瞰図である。高周波印加電極１０４には、その表面から裏面に貫通する電極貫通孔１０５が複数ある。高周波印加電極１０４の貫通孔１０５は、図４Ａ、図４Ｂに示すような形態のものを用いた。この電極貫通孔１０５により、電極は０．２５Ｗ／cm2以下の低電力でもより均一に放電できるので、処理室１１３に均一にラジカルが導入される。電極貫通孔１０５を含む高周波印加電極１０４の全体堆積Ｖ１と電極貫通孔１０５の体積Ｖ２の体積比率は、Ｖ２／Ｖ１ ＝ ０．０１〜０．８であることが好ましい。Ｖ２／Ｖ１ ＝ ０．０１〜０．８の状態では、図４Ｃのように、均一に放電するため、ラジカルは処理室に均一に供給される。複数の電極貫通孔１０５の全体積Ｖ２があまり小さいと、つまりＶ２／Ｖ１＜０．０１では図４Ｄのように、放電が片寄るため、ラジカル分布の悪化が確認された。また、Ｖ２／Ｖ１＞０．８では、図４Ｅのように放電ができないため、ラジカル供給ができなかった。低い高周波電力密度（０．００１Ｗ／cm2〜０．２５Ｗ／cm2）にあって安定で均一なラジカル分布を得るには少なくともＶ２／Ｖ１は０．０１〜０．８の範囲であるべきであるが、好ましくは０．０４〜０．３７の範囲であり、特に本実施例では０．１４〜０．１６の範囲に選択された。
4A is a schematic view of a plate-like high-
なお、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６の直径は、２ｍｍ以下、さらに望ましくは１．５ｍｍ以下であることが好ましい。プラズマ生成ガス導入孔１０６の直径を、２ｍｍ以下、さらに望ましくは１．５ｍｍ以下とした場合、基板５の表面処理の均一性を顕著に改善することができた。またその結果、処理時間を短縮できることが明らかになった。前述のプラズマ生成空間１０９ａ、１０９ｂ及び高周波印加電極１０４の電極貫通孔１０５に発生するプラズマからのラジカルを、基板洗浄処理空１２１の基板５へ、均一に安定供給することが可能となったことを示唆するものである。プラズマ生成ガス導入孔１０６の直径の最小値については、プラズマ生成ガスを通過させる機能がある寸法であれば良い。
The diameter of the plasma generation
なお、プラズマ生成ガス導入孔１０６の直径が２ｍｍよりも大きい場合には、基板５の表面処理の均一性が著しく悪化した。均一性の悪化により、長い処理時間が必要となった。基板洗浄処理空１２１へのラジカル供給を均一にすることができなくなったことが示唆される。
When the diameter of the plasma generation
プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６の直径が２ｍｍ以下である場合の具体的な形状の例を図５Ａ〜５Ｅに示す。図５Ａ〜５Ｅは、プラズマ生成ガス導入シャワープレート１０７のプラズマ生成ガス導入孔１０６付近の拡大断面の概略図である。図５Ａのようにプラズマ生成ガス導入孔１０６が垂直孔であっても良いし、図５Ｂや図５Ｃのように片方からザグリがあっても良く、そのザグリは図５Ｃのようにプラズマ生成空間１０９ａの側から開口していても良いし、図５Ｂのように他方の側から開口していても良い。また、図５Ｄや図５Ｅのようにプラズマ生成ガス導入孔１０６はテーパー形状の孔であってもよく、図５Ｅのようにプラズマ生成空間１０９ａの側の径が他方の径より大きくても良いし、図５Ｄのように他方の側の径がプラズマ生成空間１０９ａの側の径よりも大きくても良い。なお、プラズマ生成ガス導入孔１０６の直径が１．５ｍｍ以下である場合にも、その形状例は同様である。
Examples of specific shapes in the case where the diameter of the plasma generation
図５Ｆは、本実施例における、プラズマ生成ガス導入シャワープレート１０７の効果を説明する図である。プラズマ生成ガスとしてＨＦガス１００ｓｃｃｍを使用し、高周波電力密度０．０１Ｗ／cm2、処理室圧力５０Ｐａの条件において、処理室に置いた基板のシリコン酸化膜エッチング速度を測定した。図５Ｆにおいて、横軸は基板面内の位置を示し、縦軸は中心のエッチング速度で規格化したシリコン酸化膜のエッチング速度を示す。図５Ｆに示すように、プラズマ生成ガス導入シャワープレートを使用した場合９０１と、従来の導入方法であるシャワープレートを使用しない横方向からの導入の場合９０２とを比較すると、シャワープレートによる導入の場合９０１の方が、エッチング速度面内均一性が良好であった。これは、プラズマ生成空間１０９への均一なガス導入により、プラズマ生成空間１０９で均一な活性種濃度分布が得られ、これが反映されたためと推察される。従って、後述の高周波印加電極１０４の貫通孔１０５による均一なプラズマ生成と相乗された効果により、処理室に導入されるラジカル供給がより均一となることが示された。
FIG. 5F is a diagram for explaining the effect of the plasma generation gas
次に本発明の図１の成膜装置１を使用した半導体素子の製造方法について説明する。
まず、第１の工程の基板処理工程とその条件について説明する。第１の工程で使用する装置は図３に示す基板処理装置１００である。
Next, the manufacturing method of the semiconductor element using the film-forming
First, the substrate processing process and its conditions in the first process will be described. The apparatus used in the first step is a
プラズマ生成ガスとしてＨＦを100sccmプラズマ生成室１０８に供給し、プラズマ生成部でプラズマを発生させ、生成したプラズマ中のラジカルを複数のラジカル通過孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０に形成されたラジカル導入孔１１１を介して処理室１１３に供給した。上記ラジカルの励起エネルギーを抑制するため、処理ガスとしてＨＦを１００ｓｃｃｍを処理室１１３に処理ガス導入孔１１２から供給した。プラズマ生成のための高周波電力密度は０．０１Ｗ／cm2、圧力は５０Ｐａ、処理時間は５ｍｉｎ、基板５の温度は２５℃とした。基板洗浄処理のためのプラズマは、膜堆積処理の場合のプラズマよりも約数１０分の１から数分の１の電力密度である０．００１Ｗ／cm2〜０．２５Ｗ／cm2の高周波電力密度で生成される。それより高い高周波電力密度であると自然酸化膜の選択的エッチングが困難となる。
HF is supplied as a plasma generation gas to the 100 sccm
図１２に、本発明の第１の工程後の表面粗さを調べ、従来のドライ処理、およびウェット処理の結果と比較して示す。図１２に示される通り、本発明の第１の工程を使用して得られた表面粗さＲａは０．１８ｎｍと、希フッ酸溶液によるウェット処理(Wet洗浄)を行った場合の表面粗さＲａの０．１７ｎｍとほぼ同等の良好な表面粗さが得られている。また、処理ガスにＨＦガスを供給しない場合、表面粗さＲａは２．０ｎｍと荒れている。さらに、処理時間を１０ｍｉｎと延長した場合でも表面粗さＲａは０．１９ｎｍと荒れていないことが確認された。表面平坦性が向上した理由については、Siに対し表面自然酸化膜や有機物が選択的に除去された為である。プラズマにより生成した励起エネルギーの高いＨＦと別途処理ガスとして導入した励起していないＨＦを衝突させることにより、励起エネルギーが抑制されたＨＦが生成され、これが表面のSi原子をエッチングすることなく、表面自然酸化膜を選択的に除去していると推察される。これらの結果から、本発明を使用することにより、高温の前処理を必要としないドライ洗浄において、ウェット洗浄と同等の表面平坦性を実現できることが確認された。 FIG. 12 shows the surface roughness after the first step of the present invention, and shows a comparison with the results of the conventional dry treatment and wet treatment. As shown in FIG. 12, the surface roughness Ra obtained by using the first step of the present invention is 0.18 nm, and the surface roughness when wet treatment (wet cleaning) with a diluted hydrofluoric acid solution is performed. A good surface roughness almost equal to Ra of 0.17 nm is obtained. Further, when the HF gas is not supplied to the processing gas, the surface roughness Ra is as rough as 2.0 nm. Furthermore, even when the treatment time was extended to 10 min, it was confirmed that the surface roughness Ra was not as rough as 0.19 nm. The reason why the surface flatness is improved is that the surface natural oxide film and organic substances are selectively removed from Si. By colliding HF with high excitation energy generated by plasma and unexcited HF introduced as a separate processing gas, HF with suppressed excitation energy is generated, and this etches the surface without etching Si atoms on the surface. It is assumed that the natural oxide film is selectively removed. From these results, it was confirmed that by using the present invention, surface flatness equivalent to wet cleaning can be realized in dry cleaning that does not require high-temperature pretreatment.
なお、本発明における表面平坦性は、プラズマにより生成した励起エネルギーの高いＨＦと別途処理ガスとして導入した励起していないＨＦを混合して衝突させることにより、励起エネルギーが抑制されたＨＦが生成されれば良い。従って、これが実現される状態であれば、本実施例の構成に限定されるものではない。 The surface flatness in the present invention is such that HF with suppressed excitation energy is generated by mixing and colliding HF having high excitation energy generated by plasma and unexcited HF introduced as a separate processing gas. Just do it. Therefore, the configuration of this embodiment is not limited as long as this is realized.
すなわち、本実施例ではプラズマにより生成したラジカルを、プラズマ閉じ込め電極板１１０にある複数の貫通孔であるラジカル導入孔１１１を通じて基板に向けて供給しながら、同時に電極板に設けた複数の処理ガス供給孔から処理ガスを供給している。均一性の観点からは、とりわけ大口径の基板に対して均一な処理をすることが必要である場合には、ラジカルと励起しない処理ガスの両方を均一に基板へ供給する必要がある。そのため、本実施例のように、基板に対向した位置にある電極板からラジカルをシャワー供給し、さらに同時に処理ガスをシャワー供給できるような構造が望ましい。
That is, in this embodiment, radicals generated by plasma are supplied toward the substrate through radical introduction holes 111 which are a plurality of through holes in the plasma confining
なお、本実施例でのラジカル生成は、高周波印加によるプラズマ生成により行なったが、マイクロ波によるプラズマ生成、その他の方法でも良く、具体的には図７に示すＵＶ、Ｘ線、マイクロ波励起や、図８に示す触媒化学励起で発生させてもよい。図７ではＵＶ、Ｘ線、マイクロ波が導入室２０３からプラズマガスに照射されプラズマガスをプラズマ化している。５は基板、２０１はプラズマ生成ガス供給系、２０２はプラズマガス生成供給管、２０４は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、２０５はラジカル導入孔、２０６は処理ガス導入孔、２０７は処理室、２０８は基板ホルダー、２０９は処理ガス供給管、２１０は処理ガス供給系、２１１は排気系である。処理ガスシステムは図３の構成と同じである。図８は加熱触媒体３０３によりガスをプラズマ化させる構成である。５は基板、３０１はプラズマ生成ガス供給系、３０２はプラズマ生成ガス供給管、３０４は複数のラジカル通過孔を備えたプラズマ分離用のプラズマ閉じ込め電極板、３０５はラジカル導入孔、３０６は処理ガス導入孔、３０７は処理室、３０８は基板ホルダー、３０９は処理ガス供給管、３１０は処理ガス供給系、３１１は排気系である。処理ガスシステムは図３の構成と同じである。
Note that radical generation in this example was performed by plasma generation by applying high frequency, but plasma generation by microwaves or other methods may be used. Specifically, UV, X-rays, microwave excitation shown in FIG. Alternatively, it may be generated by catalytic chemical excitation shown in FIG. In FIG. 7, UV, X-rays, and microwaves are irradiated to the plasma gas from the
プラズマ生成室に導入するプラズマ生成ガスは、本実施例ではＨＦのみを用いたが、少なくともＨＦを含んでいれば良く、具体的にはＨＦをＡｒで希釈したものを用いても良い。プラズマを発生させ、プラズマ閉じ込め電極板１１０を介すことにより、処理室１１３にはラジカルが導入される。さらに処理室１１３に導入する処理ガスは、本実施例ではＨＦのみを用いたが、少なくともＨＦを含んでいれば良く、具体的にはＨＦをＡｒで希釈したものを用いても良い。プラズマ閉じ込め電極板１１０のラジカル導入孔１１１から処理室１１３に導入されたラジカルと、処理ガス導入孔１１２から導入される処理ガスが混合されることによりラジカルの励起エネルギーが抑制された雰囲気を作り出して、基板であるＳｉに対して基板表面の自然酸化膜と有機物を選択的に除去することによって、表面粗さを抑えながら基板表面処理を行なうことができる。
In this embodiment, only HF is used as the plasma generation gas introduced into the plasma generation chamber. However, it is sufficient that at least HF is included, and specifically, HF diluted with Ar may be used. By generating plasma and passing through the plasma
図１３は、本発明であるプラズマ生成ガスにＨＦを含む場合と、従来のプラズマ生成ガスがＡｒのみである場合を比較した、表面粗さ(Ra)の処理ガスＨＦ比率依存性のグラフである。
従来技術の特開平１０−１７２９５７号では、遠隔プラズマ源で励起されたアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、キセノン（Ｘｅ）、水素（Ｈ２）の励起ガスと、下流で導入されたＨＦガスの混合ガスにより、酸化膜を選択的に除去することができ、シリコン基板に損傷も見られなかったとしている。しかし、近年要求される平坦性のレベルを満足するものではない。プラズマ生成ガス比率 ＨＦ／（ＨＦ＋Ａｒ）＝０とは、プラズマ生成ガスがＡｒガスのみである従来の場合を示す。図１３に示すように、従来のプラズマ生成ガスがＡｒの場合、すなわちＨＦ／（ＨＦ＋Ａｒ）＝０の場合と比較して、本発明のプラズマ生成ガスにＨＦを含む場合では、表面粗さ(Ra)は顕著に良好である。また、プラズマ生成ガスと処理ガスのＨＦとＡｒの混合比率をそれぞれ変えることにより、自然酸化膜除去後の表面粗さが変化した。プラズマ生成ガスの総ガス流量に対するプラズマ生成ガスのＨＦ比率は、０．２〜１．０、さらにウェット洗浄の表面粗さと同等である表面粗さを０．５ｎｍ以下にするには０．６〜１．０の範囲が好ましいことが判明した。プラズマ生成ガスと処理ガスがＨＦのみの場合に自然酸化膜除去後の表面粗さが最も小さい、すなわち平坦であった。
FIG. 13 is a graph of the dependence of surface roughness (Ra) on the processing gas HF ratio, comparing the case where HF is included in the plasma generation gas according to the present invention and the case where the conventional plasma generation gas is only Ar. .
In Japanese Patent Laid-Open No. 10-172957 of the prior art, argon (Ar), helium (He), xenon (Xe), and hydrogen (H2) excited gases excited by a remote plasma source and HF gas introduced downstream are used. It is said that the oxide film can be selectively removed by the mixed gas, and the silicon substrate is not damaged. However, it does not satisfy the level of flatness required in recent years. The plasma generation gas ratio HF / (HF + Ar) = 0 indicates a conventional case where the plasma generation gas is only Ar gas. As shown in FIG. 13, in the case where HF is contained in the plasma generation gas of the present invention as compared with the case where the conventional plasma generation gas is Ar, that is, HF / (HF + Ar) = 0, the surface roughness (Ra ) Is significantly better. Further, the surface roughness after removal of the natural oxide film was changed by changing the mixing ratio of HF and Ar in the plasma generation gas and the processing gas. The HF ratio of the plasma generation gas with respect to the total gas flow rate of the plasma generation gas is 0.2 to 1.0, and 0.6 to less than 0.5 nm for the surface roughness equivalent to the surface roughness of the wet cleaning. A range of 1.0 has been found to be preferred. When the plasma generation gas and the processing gas were only HF, the surface roughness after removal of the natural oxide film was the smallest, that is, flat.
なお、プラズマ生成室１０８に供給するプラズマ生成ガスとしてＨＦガスを使用し、複数のラジカル通過孔１１１を備えたプラズマ分離用のプラズマ閉じ込め電極板１１０に形成されたラジカル導入孔１１１を介してラジカルを供給した場合でも、処理ガスがＡｒのみの場合には、基板表面の自然酸化膜は除去できず、表面処理の目的を達することができなかった。また、プラズマ生成ガスとしてＨＦガスを使用し、処理ガスとして何も流さなかった場合について調べると、表面粗さのＲａは２．５ｎｍと、ＨＦを流した場合と比べ悪化した。
In addition, HF gas is used as a plasma generation gas supplied to the
また、本実施例ではＳｉ基板を用いたが、本発明の基板表面処理はＳｉ基板の表面処理に限るものではない。具体的にはＳｉ、ＳｉＧｅなどのIV族半導体で基板の表面が構成されていれば良く、さらに具体的にはガラス基板上に貼り合わせられたり、又は堆積された薄いＳｉ層などのIV族半導体の表面の自然酸化膜や有機物汚染除去などの基板表面処理に適用できるものである。
なお、高周波印加電極１０４に印加する高周波電力密度は、０．００１〜０．２５Ｗ／cm2であることが好ましい。
In this embodiment, the Si substrate is used. However, the substrate surface treatment of the present invention is not limited to the surface treatment of the Si substrate. Specifically, the surface of the substrate may be composed of a group IV semiconductor such as Si or SiGe, and more specifically, a group IV semiconductor such as a thin Si layer bonded or deposited on a glass substrate. It can be applied to substrate surface treatments such as natural oxide film and organic contaminant removal on the surface of the substrate.
The high frequency power density applied to the high
図６は、プラズマ生成ガスにＨＦガス、処理ガスにＨＦを用いた場合の、自然酸化膜とＳｉのエッチング速度比である自然酸化膜／Ｓｉの高周波電力密度依存性である。高周波電力密度を減少させることにより、Ｓｉのエッチングが抑制され、自然酸化膜のみ選択的にエッチングされる。ここで、自然酸化膜のエッチング量をＳｉのエッチング量で割った値を自然酸化膜／Ｓｉとする。高周波電力密度が小さくなるとＳｉのエッチング量が相対的に減少するため自然酸化膜／Ｓｉが増加する。一方、高周波電力密度が大きくなるとＳｉのエッチングが顕著に起こり、自然酸化膜／Ｓｉは減少する。ここで、高周波電力密度が大きくなるとＳｉのエッチングが起こるため、表面が荒れてしまう。表面の荒れを少なくするためには、自然酸化膜／Ｓｉを大きくし、高周波電力密度を少なくする必要がある。このため、高周波電力密度は上述の０．００１〜０．２５Ｗ／cm2の範囲内、望ましくは０．００１〜０．１２５Ｗ／cm2、さらに望ましくは０．００１〜０．０２５Ｗ／cm2が選ばれる。 FIG. 6 shows the high-frequency power density dependence of the natural oxide film / Si, which is the etching rate ratio between the natural oxide film and Si, when HF gas is used as the plasma generation gas and HF is used as the processing gas. By reducing the high frequency power density, the etching of Si is suppressed and only the natural oxide film is selectively etched. Here, a value obtained by dividing the etching amount of the natural oxide film by the etching amount of Si is defined as a natural oxide film / Si. When the high-frequency power density is reduced, the amount of Si etching is relatively reduced, so that the natural oxide film / Si is increased. On the other hand, when the high-frequency power density is increased, Si is significantly etched, and the natural oxide film / Si is decreased. Here, since the etching of Si occurs when the high-frequency power density increases, the surface becomes rough. In order to reduce the surface roughness, it is necessary to increase the natural oxide film / Si and decrease the high-frequency power density. For this reason, the high frequency power density is within the range of 0.001 to 0.25 W / cm 2 described above, preferably 0.001 to 0.125 W / cm 2 , more preferably 0.001 to 0.025 W / cm 2. To be elected.
次に第２の工程のSi及びSiGeエピタキシャル単結晶成長工程とその条件について説明する。
図１に示した成膜装置１を用いて、図３に示される表面処理装置１００を用いた第１の工程を行うことにより、Si基板上に形成された自然酸化膜を除去した後、真空搬送室６０を通して第２の工程を行うＣＶＤ装置２０に搬送し、表面処理処理後の表面にSi及びSiGeの単結晶膜を成長するプロセスについて述べる。
Next, the Si and SiGe epitaxial single crystal growth step and its conditions in the second step will be described.
The first step using the
第１の工程により表面処理し、第２の工程を行うＣＶＤ装置２０内で基板温度600℃、Si2H6を36sccm供給し、圧力を2E-3Paで保持し、3min処理した。その後、基板温度600℃、Si2H6とGeH4を36sccm供給し、圧力を4E-3Paで保持し、3min処理した。この結果、図１４に示すようにSi上のSiGe単結晶成長表面は、希フッ酸処理を用いたウェット洗浄(Wet洗浄)を行った表面と同等の表面粗さとなっており、良好なSiGe単結晶膜が得られた。また、図１５に示すように、ウェット洗浄を行った後に上記Si/SiGe成長を行った場合に比べて、本実施例の方がSi基板と成長したSi界面の酸素及び炭素の原子密度が少ない。具体的には、界面の酸素及び炭素の原子密度が2×1020atoms/cm3以下である。これは、基板洗浄後の表面を大気に晒すことなく真空搬送を行うことにより、表面への酸素、炭素不純物の吸着を抑制できたためである。ＣＶＤ装置２０におけるＳｉ及びＳｉＧｅの単結晶膜を成長するプロセスにおいては、Ｓｉ2Ｈ6とＧｅＨ4などの水素化物ガスや、それにＢ2Ｈ6、ＰＨ3、ＡｓＨ3などのドーピング材料ガスを混合して使用しても良い。又、Ｓｉ2Ｈ6の代わりにＳｉＨ4も用い得る。
Surface treatment was performed in the first step, and the substrate temperature was 600 ° C., Si 2 H 6 was supplied at 36 sccm in the
次に第３の工程の誘電体膜スパッタ成膜工程と、第４の形成誘電体膜の工程の酸化・窒化工程と、第５の工程の電極スパッタ工程について説明する。第２の工程後、基板を搬送室６０を通してスパッタ装置４０で誘電体材料をスパッタ成膜する第３の工程を行い、この基板を搬送室６０を通して酸化・窒化装置３０で誘電体材料を酸化する第４の工程を行い、その後、基板を搬送室６０を通してスパッタ装置４０で金属電極材料をスパッタする第５の工程を行うプロセスを行い、FETデバイスを製造する。なお、装置１０〜５０は、それぞれの搬送又はプロセスコントローラ７０〜７４により制御されている。
Next, the dielectric film sputter film forming process of the third process, the oxidation / nitriding process of the fourth forming dielectric film process, and the electrode sputtering process of the fifth process will be described. After the second step, a third step is performed in which the substrate is sputtered through the
尚、第３の工程における誘電体材料成膜は、スパッタリングの他、ＣＶＤによるものであっても良い。同様に、第５の工程における金属電極材料成膜は、スパッタリングの他、ＣＶＤによるものであっても良い。 The dielectric material film formation in the third step may be performed by CVD in addition to sputtering. Similarly, the metal electrode material film formation in the fifth step may be performed by CVD in addition to sputtering.
図３Ａに示される表面処理装置１００において、第１の工程を行い、自然酸化膜を除去し、第２の工程を行い、Si単結晶膜を成長させ、その後、基板５を真空搬送室６０を通して誘電体・電極スパッタ装置４０に大気に晒すことなく搬送し、Hfをスパッタ成膜し、成膜した誘電体材料を酸化するため真空の搬送室６０を通して酸化・窒化装置３０に誘電体材料表面を大気に晒すことなく搬送し、プラズマ及びラジカル酸化を行い、さらに基板５を真空搬送室６０を通して誘電体・電極スパッタ装置４０に大気に晒すことなく搬送し、TiN電極をスパッタ成膜しデバイス特性評価を行った結果、図１６、図１７、図１８に示すデータが得られた。
In the
図１５は、本発明と従来の技術(第１の工程の変わりにウェット洗浄した場合)により作成したサンプルの電極部に電圧を印加し、キャパシタンスを測定したＣ−Ｖ曲線である。従来の技術と比較し、従来が３０ｍＶ程のヒステリシスであったものが、ヒステリシスが１０ｍＶと小さい結果が得られている。 FIG. 15 is a CV curve obtained by applying a voltage to the electrode portion of a sample prepared by the present invention and the conventional technique (when wet cleaning is performed instead of the first step) and measuring the capacitance. Compared with the conventional technology, the conventional hysteresis of about 30 mV has a small hysteresis of 10 mV.
図１７は、本発明によって得られた界面準位密度と固定電荷密度の従来の技術(第１の工程の変わりにウェット洗浄した場合)との比較結果である。本発明のプロセスでサンプルを作成し、Ｃ−Ｖ曲線から界面準位密度と固定電荷密度を計算した結果、固定電荷密度、界面準位密度が従来よりも小さくなっている。これは、図１５に示すように、第１の工程の基板洗浄後に第２の工程により成膜したSi表面の酸素、炭素の表面不純物が少ないためである。即ち、ドライ洗浄後の真空一貫処理の効果である。 FIG. 17 shows a comparison result between the interface state density obtained by the present invention and the conventional technique of fixed charge density (when wet cleaning is performed instead of the first step). A sample was prepared by the process of the present invention, and the interface state density and the fixed charge density were calculated from the CV curve. As a result, the fixed charge density and the interface state density were smaller than the conventional one. This is because, as shown in FIG. 15, the surface impurities of oxygen and carbon on the Si surface formed by the second step after the substrate cleaning in the first step are small. That is, the effect of the integrated vacuum processing after dry cleaning.
図１の成膜装置１は、一連のプロセスを真空一貫で行うためのコントローラを各プロセス装置と搬送装置毎に設けられており、すなわち、搬送コントローラ７０は、装置からの入力信号を入力部で信号を受け取り、プロセッサでフローチャートで動作させるようにプログラムされた搬送用プログラムを動かし、真空トランスファーを通しての基板の各プロセス装置への移動の動作指示を装置に出力できるようになっている。また、プロセスコントローラＡ７１〜Ｄ７４は、プロセス装置からの入力信号を受け取り、処理をフローチャートで動作させるようにプログラムされたプログラムを動かし、動作指示を装置に出力できるようになっている。コントローラ７０又は７１〜７４の構成は図２の８１として示すもので、入力部８２、プログラム及びデータを有する記憶部８３、プロセッサ８４及び出力部８５からなり、基本的にはコンピュータ構成であり、対応の装置を制御している。
The
図１０に搬送コントローラ７０とプロセスコントローラＡ〜Ｄ７１〜７４の行う制御を示す。ステップ６１０で自然酸化膜付きSi基板が準備される。搬送コントローラ７０はロードロック装置４０の真空度を１Ｐａ以下になるように指示し（ステップ６１１）、更に表面処理装置１００の真空度を１Ｅ−４Ｐａ以上になるように指示をし、基板Ｓを表面処理装置１００内に搬送室６０を介して移動し、基板ホルダー上に配置する。プロセスコントローラＡ７１は、前述の第１の工程の表面処理を基板５に行う手順を制御する（ステップ６１３）。
FIG. 10 shows the control performed by the
搬送コントローラ７０は、ＣＶＤ成膜装置２０の真空度を１Ｅ−４Ｐａ以下になるよう真空排気する制御を行い、表面処理装置１００内の基板５を搬送室６０を介してＣＶＤ成膜装置２０内に配置する。
The
プロセスコントローラＢ７２は、ＣＶＤ成膜装置２０内で上述した第２の工程の単結晶成長処理を行う制御をする（ステップ６１５）。その後直ちに第３の工程の誘電体・電極スパッタ成膜をするため搬送室６０を介して誘電体・電極スパッタ装置４０内に移動させる（ステップ６１６）。
The process controller B72 controls the single crystal growth process of the second step described above in the CVD film forming apparatus 20 (step 615). Immediately thereafter, the film is moved into the dielectric /
プロセスコントローラＣ７３は、誘電体・電極スパッタ装置４０内で、第３の工程の成膜処理を行う制御をする（ステップ６１７）。搬送コントローラ７０は酸化・窒化装置３０内の真空度を１Ｅ−４Ｐａ以下にして、誘電体・電極スパッタ装置４０内の基板５を酸化・窒化装置３０内へ搬送室６０を介して移動させる（ステップ６１８）。プロセスコントローラＤ７４は、酸化・窒化装置３０内で第４の工程を行う制御をする（ステップ６１９）。その後直ちに第５の工程の金属電極スパッタ成膜をするため搬送室６０を介して誘電体・電極スパッタ装置４０内に移動させる（ステップ６２０）。プロセスコントローラＣ７３は、誘電体・電極スパッタ装置４０内で、実施例３の成膜処理を行う制御をする（ステップ６２１）。その後、搬送コントローラ７０は、ロードロック装置５０により搬送室６０内を大気に開放する（ステップ６２２）。
The process controller C73 controls the film forming process of the third step in the dielectric / electrode sputtering apparatus 40 (step 617). The
上述の本発明の処理によって、図１９のMOS電界効果トランジスタ（ＦＥＴ）９０が製造された。Ｓｉ基板９１におけるソース領域９２とドレイン領域９３との間のゲート電極９４下の誘電体ゲート絶縁膜９５として、HfO膜が用いられた。このゲート絶縁膜９５として、他に、Hf、La、Ta、Al、W、Ti、Si、Geもしくはそれらの合金膜であることが望ましく、さらに具体的にはHfN、HfON、HfLaO、HfLaN、HfLaON、HfAlLaO、HfAlLaN、HfAlLaON、LaAlO、LaAlN、LaAlON、LaO、LaN、LaON、HfSiO、HfSiONが採用され得、比誘電率は３．９〜１００の範囲にある。そして固定電荷密度は０〜１×１０11cm-2である。又、ゲート絶縁層の膜厚は０．５nm〜５．０nmとされている。
The MOS field effect transistor (FET) 90 of FIG. 19 was manufactured by the above-described processing of the present invention. An HfO film was used as the dielectric
ここで、「固定電荷」とは、固定酸化膜電荷とも称するが、SiO2膜中に存在し、電界などで移動せず固定された状態の電荷を云う。固定酸化膜電荷は酸化膜の構造欠陥により生じ、酸化膜の形成状態や熱処理に依存する。また通常Si−SiO2界面近傍にはシリコンの未結合手（ダングリングボンド）に起因するプラスの固定電荷が存在する。固定酸化膜電荷は、ＭＯＳ構造のＣ−Ｖ特性をゲート電圧軸に沿って平行移動させる。固定電荷密度は、Ｃ−Ｖ法で測定される。 Here, the “fixed charge” is also called a fixed oxide film charge, but means a charge that exists in the SiO 2 film and is fixed without being moved by an electric field or the like. The fixed oxide film charge is generated by a structural defect of the oxide film and depends on the oxide film formation state and heat treatment. Further, normally, positive fixed charges due to dangling bonds of silicon exist in the vicinity of the Si-SiO 2 interface. The fixed oxide film charges translate the CV characteristics of the MOS structure along the gate voltage axis. The fixed charge density is measured by the CV method.
図１９のＭＯＳ−ＦＥＴのゲート電極９４として、Ti、Al、TiN、TaN、W等の金属、ポリシリコン（Ｂ（ボロン）−ｄｏｐｅ：ｐ−Ｔｙｐｅ又はＰ（リン）−ｄｏｐｅ：ｎ−Ｔｙｐｅ）又はＮｉ−ＦＵＳＩ（フルシリサイド）が用いられる。
As the
本発明に従って、自然酸化膜が形成されたSi基板を表面処理し、大気に晒すことなくSi単結晶膜を成長し、さらに大気に晒すことなくHf等の誘電膜をスパッタ成膜し酸化・窒化した半導体／絶縁膜接合は、固定電荷や界面準位が大気搬送の接合よりも少ないため、図１６のようなヒステリシスが小さいＣ−Ｖ曲線が得られ、リーク電流が小さくなり、良好なデバイス特性が得られた。「界面準位」とは、異種の半導体接合界面、半導体と金属や絶縁体との接合界面に形成される電子のエネルギー準位を云う。界面では半導体面は原子間の結合が切れた状態になるためダングリングボンドと呼ばれる未結合状態ができ、電荷を捕獲できるエネルギー準位を形成する。界面の不純物や欠陥も電荷を捕獲するエネルギー準位、即ち界面準位を形成する。一般に、界面準位は応答時間が遅く、また不安定であり、デバイス特性に悪影響を及ぼすことが多い。界面準位が少ないほどよい界面といえる。界面準位密度はＣ−Ｖ法で測定される。 In accordance with the present invention, a Si substrate on which a natural oxide film is formed is surface-treated, a Si single crystal film is grown without being exposed to the atmosphere, and a dielectric film such as Hf is sputter-deposited without being exposed to the atmosphere. Since the semiconductor / insulating film junction has a smaller fixed charge and interface state than the atmospheric transport junction, a CV curve having a small hysteresis as shown in FIG. 16 is obtained, a leakage current is reduced, and a good device characteristic is obtained. was gotten. The “interface level” refers to an energy level of electrons formed at different semiconductor junction interfaces, or junction interfaces between semiconductors and metals or insulators. At the interface, the semiconductor surface is in a state where the bonds between atoms are broken, so that an unbonded state called a dangling bond is formed, and an energy level capable of capturing charges is formed. Interfacial impurities and defects also form energy levels for capturing charges, that is, interface levels. In general, interface states have a slow response time and are unstable, and often adversely affect device characteristics. It can be said that the smaller the interface state, the better the interface. The interface state density is measured by the CV method.
なお、本発明の成膜装置では図１に示される通り、表面処理ユニット１００、ＣＶＤ成膜ユニット２０、誘電体・電極スパッタユニット３０、酸化・窒化ユニット４０、ロードロック室５０、搬送室６０は各１つずつの構成を使用しているが、各ユニットは必ずしも１つずつである必要はなく、スループットや膜の構成などのために複数のユニットを備えても構わない。例えば、ロードロックはスループットを上げるためにロードとアンロードの機能を分けた複数のロードロックで置き換えても構わない。また例えば、スパッタユニット３０は誘電体膜を形成するためのユニットと電極を形成するためのユニットの２つ以上のスパッタユニットで置き換えても構わない。
In the film forming apparatus of the present invention, as shown in FIG. 1, the
ただし本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット１００、ＣＶＤ成膜ユニット２０、ロードロック室５０、搬送室６０を少なくとも１つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通してＣＶＤ成膜ユニットへ搬送し、成膜を行なうことによって、Ｓｉ基板表面とＣＶＤ成膜したＳｉ／ＳｉＧｅ層との界面状態を良好に保つことが可能となるからである。
However, in order to effectively use the substrate processing method capable of performing the dry substrate surface treatment while maintaining the flat surface of the present invention, the
またさらに、本発明の平坦な表面を維持しながらドライ基板表面処理を行なうことが可能な基板処理方法を有効に使用するためには、表面処理ユニット１００、誘電体・電極スパッタユニット３０、ロードロック室５０、搬送室６０を少なくとも１つ以上備えていることが好ましい。この構成を持つことにより、ロードロックがあるため安定した雰囲気の減圧状態で高いスループットでドライ基板表面処理を行なうことが可能となり、大気中に基板を持ち出すことなく真空中を搬送室を通して誘電体・電極スパッタユニット３０へ搬送し、成膜を行なうことによって、Ｓｉ基板表面と、その上にスパッタ成膜した、絶縁膜の基礎となる誘電体膜または導電性膜との界面状態を、良好に保つことが可能となるからである。
Furthermore, in order to effectively use the substrate processing method capable of performing the dry substrate surface treatment while maintaining the flat surface of the present invention, the
本実施例ではＣＶＤ成膜ユニット２０の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと保持された基板を加熱するための基板加熱機構と、ＣＶＤ成膜を行なうための原料ガスを含むガスを供給するためのガス導入機構と、チャンバ内部を排気するための排気手段を備えているエピタキシャル成膜ユニットであれば良い。
Although details of the CVD
同様にスパッタユニット３０の詳細は図示していないが、チャンバと、基板を保持するための基板ホルダーと、チャンバ内にガスを導入する機構と、チャンバ内を排気する排気手段、および誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソード、そして高周波電力供給機構又は直流電力供給機構があれば良い。
Similarly, although details of the
なお、スパッタユニット３０の図示しない誘電体又は導電性金属のターゲットを設置するためのスパッタリングカソードは、１つである必要はない。連続または連続しない複数の膜を成膜するため、複数のターゲットを設置するための複数のスパッタリングカソードを備えても良い。また、成膜分布の均一性の観点から、基板ホルダーは載置された基板を回転させるために回転する機構を備えることが好ましい。また、反応性スパッタによる成膜が行なえるように、スパッタユニット３０のガス導入機構は、Ａｒなどの不活性ガスのみならず、Ｎ２やＯ２などの反応性ガス、またはそれら反応性ガスとＡｒガスとの混合ガスも導入できるようになっていることが好ましい。
It should be noted that the number of sputtering cathodes for installing a dielectric or conductive metal target (not shown) of the
Claims (14)
該プラズマ生成室は該プラズマ生成室内に該プラズマ閉じ込め電極と平行して横方向に延在する板状の高周波印加電極を含み、該高周波印加電極はその表面から裏面へと貫通する複数の貫通孔（１０５）が設けられており、該貫通孔を含む高周波印加電極の全体積Ｖ１と貫通孔の全体積Ｖ２との比Ｖ２／Ｖ１は０．０１〜０．８に選ばれており、
該プラズマ閉じ込め電極は、その面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔（１１）を有しており、
該プラズマ閉じ込め電極は更にその面に分布されて該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を有し、
該プラズマ閉じ込め電極は該基板ホルダーの基板支持面と対面するよう構成され、該プラズマ生成室で生成されたプラズマ中のラジカルが該ラジカル導入孔を通して該基板洗浄処理室内へと導入され、処理ガスが該処理ガス導入孔を通して該基板洗浄処理室内へと導入され、該ラジカルと処理ガスとが該プラズマ閉じ込め電極の面から該基板ホルダー上に配置される基板面に向かって導入されるよう構成されている基板洗浄装置。 In a substrate cleaning apparatus comprising a plasma generation chamber (108), a substrate cleaning processing chamber (121) including a substrate holder therein, and a plasma confining electrode plate (110) separating the plasma generation chamber and the substrate cleaning processing chamber,
The plasma generation chamber includes a plate-shaped high-frequency application electrode extending in the lateral direction in parallel with the plasma confinement electrode, and the high-frequency application electrode has a plurality of through holes penetrating from the front surface to the back surface. (105) is provided, and the ratio V2 / V1 between the total volume V1 of the high-frequency applying electrode including the through hole and the total volume V2 of the through hole is selected from 0.01 to 0.8,
The plasma confinement electrode has a plurality of radical introduction holes (11) communicating with the plasma generation chamber and the substrate cleaning processing chamber provided distributed on the surface thereof,
The plasma confinement electrode further has a plurality of processing gas introduction holes distributed on the surface and provided in parallel with at least a part of the radical introduction holes,
The plasma confinement electrode is configured to face the substrate support surface of the substrate holder, radicals in the plasma generated in the plasma generation chamber are introduced into the substrate cleaning processing chamber through the radical introduction holes, and a processing gas is supplied. The substrate is introduced into the substrate cleaning processing chamber through the processing gas introduction hole, and the radical and the processing gas are introduced from the surface of the plasma confinement electrode toward the substrate surface disposed on the substrate holder. Substrate cleaning device.
プラズマ生成室（１０８）内においてＨＦを含有するプラズマ生成ガスを励起して、プラズマを生成し、
該プラズマ中のラジカルを、該プラズマ生成室と該基板洗浄処理室とを仕切るプラズマ閉じ込め電極（１１０）にその面に分布して設けられた複数のプラズマ導入孔を通して該プラズマ生成室から該処理室へと選択的に導入し、
該処理室内に、励起されていないＨＦを含有する処理ガスを導入し、
該処理室内に導入されたラジカルと該処理ガスとの混合した雰囲気によって、該半導体基板の表面の酸化膜を洗浄処理しており、
該処理ガスは、該プラズマ閉じ込め電極の面に分布して該ラジカル導入孔の少なくとも一部と並置して設けられた複数の処理ガス導入孔を通して該プラズマ閉じ込め電極の面から該ラジカルの導入と略平行して該基板洗浄処理室内に導入されている基板洗浄処理方法。 A method for cleaning an oxide film on a surface of a semiconductor substrate disposed in a substrate cleaning processing chamber (121),
A plasma generation gas containing HF is excited in the plasma generation chamber (108) to generate plasma;
Radicals in the plasma are distributed from the plasma generation chamber through a plurality of plasma introduction holes provided on the surface of the plasma confinement electrode (110) that partitions the plasma generation chamber and the substrate cleaning processing chamber. Selectively introduced into the
Introducing a processing gas containing unexcited HF into the processing chamber;
The oxide film on the surface of the semiconductor substrate is cleaned by an atmosphere in which radicals introduced into the processing chamber and the processing gas are mixed,
The processing gas is distributed substantially on the surface of the plasma confinement electrode and is substantially the same as introduction of the radical from the surface of the plasma confinement electrode through a plurality of processing gas introduction holes provided in parallel with at least a part of the radical introduction hole. A substrate cleaning processing method introduced into the substrate cleaning processing chamber in parallel.
請求項４の方法にてSi基板の表面洗浄をし、
該表面洗浄されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄されたSi基板上にエピタキシャル層を形成し、
該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして
該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。 In a method of forming a gate insulating film in a MOS structure,
The surface of the Si substrate is cleaned by the method of claim 4,
The surface-cleaned Si substrate is moved to an epitaxial chamber without being exposed to the atmosphere, and an epitaxial layer is formed on the surface-cleaned Si substrate in the epitaxial chamber,
The Si substrate on which the epitaxial layer is formed is moved to a sputtering chamber without being exposed to the atmosphere, a dielectric film is formed on the epitaxial layer by sputtering, and the Si substrate on which the dielectric film is formed is exposed to the atmosphere. The gate insulating film is formed by moving to the oxidation / nitridation chamber without oxidization / nitridation or oxynitridation of the dielectric film.
該基板洗浄処理室内に該プラズマ閉じ込め電極板の面に相対して平板状の基板を配置し、
該プラズマ閉じ込め電極板の面に分布されて設けられた該プラズマ生成室と基板洗浄処理室とを連通する複数のラジカル導入孔（１１１）を通して、該プラズマ生成室で生成されたプラズマ中のラジカルを該プラズマ室から該基板洗浄処理室へ導入し、そして
該基板洗浄処理室に励起されていない処理ガスを導入することからなり、
該プラズマ生成室内に横方向に延在する高周波印加電極により該プラズマ生成室に０．００１Ｗ／cm2〜０．２５Ｗ／cm2の高周波電力密度の高周波電力を印加しており、該高周波印加電極の表面から裏面へと貫通する複数の貫通孔（１０５）が設けられており、該貫通孔を含む高周波印加電極の全体積Ｖ１と貫通孔の全体積Ｖ２との比Ｖ２／Ｖ１は、０．０１〜０．８に選ばれており、
該処理ガスの導入は、該プラズマ閉じ込め電極板の面に分布されて設けられ、該ラジカル導入孔の少なくとも一部と並置して該基板面に相対した複数の処理ガス導入孔（１１２）から該基板洗浄室内に該ラジカル導入と平行して導入されている方法。 In a method for cleaning a substrate surface in a substrate cleaning apparatus comprising a plasma generation chamber (108), a substrate cleaning processing chamber (121), and a plasma confinement electrode plate (110) separating the plasma generation chamber and the substrate cleaning processing chamber,
A plate-shaped substrate is disposed in the substrate cleaning processing chamber relative to the surface of the plasma confinement electrode plate,
The radicals in the plasma generated in the plasma generation chamber are passed through a plurality of radical introduction holes (111) communicating with the plasma generation chamber and the substrate cleaning processing chamber provided distributed on the surface of the plasma confinement electrode plate. Introducing from the plasma chamber into the substrate cleaning chamber and introducing an unexcited processing gas into the substrate cleaning chamber;
A high-frequency power having a high-frequency power density of 0.001 W / cm 2 to 0.25 W / cm 2 is applied to the plasma generation chamber by a high-frequency application electrode extending laterally in the plasma generation chamber. A plurality of through-holes (105) penetrating from the front surface to the back surface are provided, and the ratio V2 / V1 between the total volume V1 of the high-frequency applying electrode including the through-hole and the total volume V2 of the through-hole is 0. It is chosen as 01-0.8,
The introduction of the processing gas is distributed and provided on the surface of the plasma confining electrode plate, and the processing gas is introduced from a plurality of processing gas introduction holes (112) arranged in parallel with at least a part of the radical introduction holes and facing the substrate surface. A method of introducing into the substrate cleaning chamber in parallel with the introduction of the radical.
請求項９の方法にてSi基板表面の酸化膜を洗浄処理し、
該表面洗浄処理されたSi基板を大気に晒すことなくエピタキシャル室に移動させ、該エピタキシャル室で該表面洗浄処理されたSi基板上にエピタキシャル層を形成し、
該エピタキシャル層が形成されたSi基板を大気に晒すことなくスパッタ室に移動させ、該エピタキシャル層上に誘電体膜をスパッタリングで形成し、そして、
該誘電体膜の形成されたSi基板を大気に晒すことなく酸化・窒化室に移動させ、該誘電体膜を酸化・窒化又は酸窒化して該ゲート絶縁膜を形成している方法。 In a method of forming a gate insulating film in a MOS structure,
Cleaning the oxide film on the surface of the Si substrate by the method of claim 9;
The surface-cleaned Si substrate is moved to an epitaxial chamber without being exposed to the atmosphere, and an epitaxial layer is formed on the surface-cleaned Si substrate in the epitaxial chamber,
The Si substrate on which the epitaxial layer is formed is moved to a sputtering chamber without being exposed to the atmosphere, a dielectric film is formed on the epitaxial layer by sputtering, and
A method in which the Si substrate on which the dielectric film is formed is moved to an oxidation / nitridation chamber without being exposed to the atmosphere, and the gate insulating film is formed by oxidizing / nitriding or oxynitriding the dielectric film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008242665A JP2010074065A (en) | 2008-09-22 | 2008-09-22 | Substrate cleaning method for removing oxide film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008242665A JP2010074065A (en) | 2008-09-22 | 2008-09-22 | Substrate cleaning method for removing oxide film |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010003843A Division JP5006415B2 (en) | 2010-01-12 | 2010-01-12 | Substrate cleaning method for removing oxide film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010074065A true JP2010074065A (en) | 2010-04-02 |
| JP2010074065A5 JP2010074065A5 (en) | 2012-04-12 |
Family
ID=42205555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008242665A Pending JP2010074065A (en) | 2008-09-22 | 2008-09-22 | Substrate cleaning method for removing oxide film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010074065A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014100962A1 (en) * | 2012-12-24 | 2014-07-03 | 中国科学院微电子研究所 | Plasma discharge device |
| WO2015019765A1 (en) * | 2013-08-09 | 2015-02-12 | 東京エレクトロン株式会社 | Plasma processing device and plasma processing method |
| JP2016091821A (en) * | 2014-11-05 | 2016-05-23 | 東京エレクトロン株式会社 | Plasma processing device |
| WO2020087683A1 (en) * | 2018-10-30 | 2020-05-07 | 武汉华星光电技术有限公司 | Plasma generator, and plasma-based cleaning device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236850A (en) * | 1993-02-10 | 1994-08-23 | Sony Corp | Plasma processing apparatus |
| JP2001135628A (en) * | 1999-11-10 | 2001-05-18 | Nec Corp | Plasma cvd device |
| JP2002289596A (en) * | 2001-01-08 | 2002-10-04 | Apl Co Ltd | Equipment and method for surface treatment by using plasma |
| JP2008515223A (en) * | 2004-09-30 | 2008-05-08 | 東京エレクトロン株式会社 | Method of forming a thin, high dielectric constant dielectric layer |
-
2008
- 2008-09-22 JP JP2008242665A patent/JP2010074065A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06236850A (en) * | 1993-02-10 | 1994-08-23 | Sony Corp | Plasma processing apparatus |
| JP2001135628A (en) * | 1999-11-10 | 2001-05-18 | Nec Corp | Plasma cvd device |
| JP2002289596A (en) * | 2001-01-08 | 2002-10-04 | Apl Co Ltd | Equipment and method for surface treatment by using plasma |
| JP2008515223A (en) * | 2004-09-30 | 2008-05-08 | 東京エレクトロン株式会社 | Method of forming a thin, high dielectric constant dielectric layer |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014100962A1 (en) * | 2012-12-24 | 2014-07-03 | 中国科学院微电子研究所 | Plasma discharge device |
| WO2015019765A1 (en) * | 2013-08-09 | 2015-02-12 | 東京エレクトロン株式会社 | Plasma processing device and plasma processing method |
| CN105379428A (en) * | 2013-08-09 | 2016-03-02 | 东京毅力科创株式会社 | Plasma processing device and plasma processing method |
| JPWO2015019765A1 (en) * | 2013-08-09 | 2017-03-02 | 東京エレクトロン株式会社 | Plasma processing apparatus and plasma processing method |
| US9685305B2 (en) | 2013-08-09 | 2017-06-20 | Tokyo Electron Limited | Plasma processing apparatus and plasma processing method |
| CN105379428B (en) * | 2013-08-09 | 2017-07-04 | 东京毅力科创株式会社 | Plasma processing apparatus and method of plasma processing |
| KR101809150B1 (en) | 2013-08-09 | 2017-12-14 | 도쿄엘렉트론가부시키가이샤 | Plasma processing device and plasma processing method |
| JP2016091821A (en) * | 2014-11-05 | 2016-05-23 | 東京エレクトロン株式会社 | Plasma processing device |
| WO2020087683A1 (en) * | 2018-10-30 | 2020-05-07 | 武汉华星光电技术有限公司 | Plasma generator, and plasma-based cleaning device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5006938B2 (en) | Surface treatment apparatus and substrate treatment method thereof | |
| JP4914902B2 (en) | Method and apparatus for forming silicide | |
| US10192735B2 (en) | Substrate processing method and substrate processing apparatus | |
| US8309440B2 (en) | Method and apparatus for cleaning a substrate surface | |
| JP4708426B2 (en) | Method for processing a semiconductor substrate | |
| CN108573866B (en) | Oxide film removing method and apparatus, and contact forming method and system | |
| KR20200043449A (en) | Method and apparatus for surface preparation prior to epitaxial deposition | |
| TW202117931A (en) | Gap fill deposition process | |
| US20100297854A1 (en) | High throughput selective oxidation of silicon and polysilicon using plasma at room temperature | |
| US20140011339A1 (en) | Method for removing native oxide and residue from a germanium or iii-v group containing surface | |
| JP5006415B2 (en) | Substrate cleaning method for removing oxide film | |
| KR102118784B1 (en) | Oxide film removing method, oxide film removing apparatus, contact forming method, and contact forming system | |
| Mannequin et al. | Comparative study of two atomic layer etching processes for GaN | |
| JP4503095B2 (en) | Manufacturing method of semiconductor device | |
| JP6609535B2 (en) | Plasma processing method | |
| JP2010074065A (en) | Substrate cleaning method for removing oxide film | |
| JPH05343391A (en) | Manufacture of semiconductor device | |
| US9269584B2 (en) | N-metal film deposition with initiation layer | |
| JP3664472B2 (en) | Coating processing method and aperture plate | |
| US20220301887A1 (en) | Ruthenium etching process | |
| JP2004273991A (en) | Semiconductor manufacturing method | |
| US20160068969A1 (en) | Integrated processing for microcontamination prevention | |
| JP2006216774A (en) | Method of forming insulating film | |
| JP2006237640A (en) | Manufacturing method for semiconductor | |
| KR20220116254A (en) | Selective Tungsten Deposition in Trench Structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100415 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120229 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121115 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130328 |