JP2010073915A - 半導体装置の製造方法、半導体装置、及び実装基板 - Google Patents
半導体装置の製造方法、半導体装置、及び実装基板 Download PDFInfo
- Publication number
- JP2010073915A JP2010073915A JP2008240278A JP2008240278A JP2010073915A JP 2010073915 A JP2010073915 A JP 2010073915A JP 2008240278 A JP2008240278 A JP 2008240278A JP 2008240278 A JP2008240278 A JP 2008240278A JP 2010073915 A JP2010073915 A JP 2010073915A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- groove
- resin
- sides
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【解決手段】この半導体装置の製造方法は、実装基板100の区画領域200に、半導体チップ300を搭載する工程と、半導体チップ300と実装基板100の間に樹脂400を充填する工程とを備える。区画領域200は、一端が半導体チップ300の下方に位置し、他端がダイシングライン110に位置する第1の溝210を有している。第1の溝210は、半導体チップ300の辺のうち第1の溝210が交わる辺と平行かつ半導体チップ300の中心を通る直線Sを跨いでいない。樹脂400を充填する工程において、樹脂400は、第1の溝210と交わる方向に浸透する。
【選択図】図1
Description
前記半導体チップと前記実装基板の間に樹脂を充填する工程と、
を備え、
前記半導体チップが搭載される前記区画領域は、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝を有し、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記樹脂を充填する工程において、前記樹脂は、前記第1の溝と交わる方向に浸透する半導体装置の製造方法が提供される。
前記実装基板の主面に搭載された半導体チップと、
前記実装基板と前記半導体チップの間に充填された樹脂と、
前記実装基板の前記主面に設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する溝と、
を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記第1の溝に前記樹脂が充填されている半導体装置が提供される。
前記複数の区画領域それぞれに設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がない実装基板が提供される。
110 ダイシングライン
120 ソルダーレジスト層
112 第2の溝
200 区画領域
210 第1の溝
220 ランド
230 ハンダボール
300 半導体チップ
302 辺
304 辺
306 辺
308 辺
310 角
320 バンプ
400 樹脂
500 実装部品
510 実装基板
520 半導体チップ
530 モールド樹脂
540 ワイヤ
550 ハンダボール
Claims (13)
- ダイシングラインによって相互に区画された複数の区画領域を有する実装基板を準備し、少なくとも一つの前記区画領域に半導体チップを搭載する工程と、
前記半導体チップと前記実装基板の間に樹脂を充填する工程と、
を備え、
前記半導体チップが搭載される前記区画領域は、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝を有し、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記樹脂を充填する工程において、前記樹脂は、前記第1の溝と交わる方向に浸透する半導体装置の製造方法。 - 請求項1に記載の半導体装置の製造方法において、
前記実装基板は、前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備える半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられており、
前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記2辺以外の辺から浸透させる半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられており、
前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記2辺以外の2辺から浸透させる半導体装置の製造方法。 - 請求項1又は2に記載の半導体装置の製造方法において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられており、
前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記一つの角から浸透させる半導体装置の製造方法。 - 実装基板と、
前記実装基板の主面に搭載された半導体チップと、
前記実装基板と前記半導体チップの間に充填された樹脂と、
前記実装基板の前記主面に設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記第1の溝に前記樹脂が充填されている半導体装置。 - 請求項6に記載の半導体装置において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられている半導体装置。 - 請求項6に記載の半導体装置において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられている半導体装置。 - 請求項6〜8のいずれか一つに記載の半導体装置において、
前記実装基板の前記第1の溝と同一の面に設けられ、前記半導体チップと重なっていないランドを備え、
前記ランドは前記第1の溝と重なっていない半導体装置。 - 請求項9に記載の半導体装置において、
前記実装基板及び前記半導体チップは半導体パッケージを構成しており、
前記半導体パッケージに積層され、前記ランドに接続している少なくとも一つの実装部品をさらに備える半導体装置。 - ダイシングラインによって相互に区画され、それぞれに半導体チップが搭載される複数の区画領域と、
前記複数の区画領域それぞれに設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がない実装基板。 - 請求項11に記載の実装基板において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられている実装基板。 - 請求項11に記載の実装基板において、
前記半導体チップは四角形であり、
前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられている実装基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240278A JP5280139B2 (ja) | 2008-09-19 | 2008-09-19 | 半導体装置の製造方法及び実装基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008240278A JP5280139B2 (ja) | 2008-09-19 | 2008-09-19 | 半導体装置の製造方法及び実装基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010073915A true JP2010073915A (ja) | 2010-04-02 |
JP5280139B2 JP5280139B2 (ja) | 2013-09-04 |
Family
ID=42205428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008240278A Expired - Fee Related JP5280139B2 (ja) | 2008-09-19 | 2008-09-19 | 半導体装置の製造方法及び実装基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5280139B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167979A (ja) * | 1997-08-13 | 1999-03-09 | Citizen Watch Co Ltd | フリップチップ半導体パッケージの実装構造及びその製造方法 |
JP2006245187A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006344822A (ja) * | 2005-06-09 | 2006-12-21 | Shinko Electric Ind Co Ltd | 半導体装置用実装基板及び半導体装置の実装構造 |
JP2007110114A (ja) * | 2005-10-07 | 2007-04-26 | Samsung Electro-Mechanics Co Ltd | パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法 |
-
2008
- 2008-09-19 JP JP2008240278A patent/JP5280139B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1167979A (ja) * | 1997-08-13 | 1999-03-09 | Citizen Watch Co Ltd | フリップチップ半導体パッケージの実装構造及びその製造方法 |
JP2006245187A (ja) * | 2005-03-02 | 2006-09-14 | Seiko Epson Corp | 半導体装置の製造方法 |
JP2006344822A (ja) * | 2005-06-09 | 2006-12-21 | Shinko Electric Ind Co Ltd | 半導体装置用実装基板及び半導体装置の実装構造 |
JP2007110114A (ja) * | 2005-10-07 | 2007-04-26 | Samsung Electro-Mechanics Co Ltd | パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5280139B2 (ja) | 2013-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4536603B2 (ja) | 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置 | |
US8803323B2 (en) | Package structures and methods for forming the same | |
US9929070B2 (en) | Isolation rings for packages and the method of forming the same | |
JP2007059596A (ja) | 半導体装置 | |
JP2007109965A (ja) | 半導体装置及びその製造方法 | |
US7719101B2 (en) | Semiconductor device with surface-mountable external contacts and method for manufacturing the same | |
TWI458054B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP5473959B2 (ja) | 半導体装置 | |
JP4502204B2 (ja) | 半導体装置 | |
JP2007142037A (ja) | 実装基板および半導体装置 | |
JP4589428B2 (ja) | 半導体チップモジュール | |
JP2006173548A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011171426A (ja) | 半導体装置 | |
JP5280139B2 (ja) | 半導体装置の製造方法及び実装基板 | |
JP2006024752A (ja) | 半導体装置およびその製造方法 | |
JP2007189005A (ja) | 半導体装置の実装構造 | |
JP5454605B2 (ja) | 配線基板及び半導体装置 | |
JP2010103384A (ja) | 半導体装置及びその製造方法 | |
JP4986417B2 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI659507B (zh) | 半導體封裝結構及其製造方法 | |
JP2008034452A (ja) | 電子部品の実装構造、及びその実装方法 | |
JP5394418B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007165402A (ja) | 半導体装置 | |
JP2007329261A (ja) | ウェハレベルcspの基板実装構造 | |
JP2012080024A (ja) | 半導体装置、半導体装置の製造方法、及びパッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120802 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |