JP2010073915A - 半導体装置の製造方法、半導体装置、及び実装基板 - Google Patents

半導体装置の製造方法、半導体装置、及び実装基板 Download PDF

Info

Publication number
JP2010073915A
JP2010073915A JP2008240278A JP2008240278A JP2010073915A JP 2010073915 A JP2010073915 A JP 2010073915A JP 2008240278 A JP2008240278 A JP 2008240278A JP 2008240278 A JP2008240278 A JP 2008240278A JP 2010073915 A JP2010073915 A JP 2010073915A
Authority
JP
Japan
Prior art keywords
semiconductor chip
groove
resin
sides
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008240278A
Other languages
English (en)
Other versions
JP5280139B2 (ja
Inventor
Takashi Taniguchi
敬 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008240278A priority Critical patent/JP5280139B2/ja
Publication of JP2010073915A publication Critical patent/JP2010073915A/ja
Application granted granted Critical
Publication of JP5280139B2 publication Critical patent/JP5280139B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】実装基板と半導体チップの間に樹脂を充填するときに、ボイドが発生することを抑制する。
【解決手段】この半導体装置の製造方法は、実装基板100の区画領域200に、半導体チップ300を搭載する工程と、半導体チップ300と実装基板100の間に樹脂400を充填する工程とを備える。区画領域200は、一端が半導体チップ300の下方に位置し、他端がダイシングライン110に位置する第1の溝210を有している。第1の溝210は、半導体チップ300の辺のうち第1の溝210が交わる辺と平行かつ半導体チップ300の中心を通る直線Sを跨いでいない。樹脂400を充填する工程において、樹脂400は、第1の溝210と交わる方向に浸透する。
【選択図】図1

Description

本発明は、実装基板と半導体チップの間に樹脂を充填する半導体装置の製造方法、半導体装置、及び実装基板に関する。
半導体チップを実装基板に実装する方法の一つに、フリップチップ実装がある。フリップチップ実装は、半導体チップのバンプを直接実装基板の配線に接続し、半導体チップと実装基板の間の空間に樹脂を充填する実装方法である。この実装方法において、樹脂は、毛細管現象により半導体チップと実装基板の間の空間に浸透していくが、この浸透速度は、半導体チップの周辺部のほうが中央部と比べて速く、樹脂が周辺部に沿って回り込んでしまう。このため、樹脂の中にボイドが発生しやすい。
樹脂の中にボイドが発生することを抑制する技術に、特許文献1及び特許文献2に記載の技術がある。特許文献1に記載の技術は、第1の半導体チップを第2の半導体チップ上にフリップチップ実装するときに、第2の半導体チップに溝を形成するものである。溝は、樹脂が充填される方向に形成されているが、さらにこの方向に直交する方向にも形成されるときもある。樹脂が溝に沿って流しこまれるため、第1の半導体チップと第2の半導体チップの間にボイドが発生することを防止できる、と記載されている。また、第1の半導体チップの電極の外周位置に速度制御溝が形成されるときもある。
特許文献2に記載の技術は、実装基板上に、半導体チップの周辺部に位置する突起を設け、樹脂の回り込みを阻害するものである。これにより、周辺部での樹脂の流れは、中央部を流れる樹脂より遅延する、と記載されている。
特開2003−324182号公報 特開平10−50892号公報
しかし、特許文献1に記載のように樹脂を溝に沿って流し込む場合、溝と溝の間に位置する領域において樹脂の流れは遅いままであるため、溝と溝の間でボイドが発生する可能性があった。
また、近年は半導体装置の小型化が進んでおり、実装基板と半導体チップの面積差が小さくなっている。このため、特許文献1に記載の速度制御溝や特許文献2に記載の突起を設けるスペースが少なくなり、その結果、樹脂の流れを十分に制御できず、樹脂の中にボイドが発生する可能性があった。
本発明によれば、ダイシングラインによって相互に区画された複数の区画領域を有する実装基板を準備し、少なくとも一つの前記区画領域に半導体チップを搭載する工程と、
前記半導体チップと前記実装基板の間に樹脂を充填する工程と、
を備え、
前記半導体チップが搭載される前記区画領域は、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝を有し、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記樹脂を充填する工程において、前記樹脂は、前記第1の溝と交わる方向に浸透する半導体装置の製造方法が提供される。
本発明によれば、実装基板と、
前記実装基板の主面に搭載された半導体チップと、
前記実装基板と前記半導体チップの間に充填された樹脂と、
前記実装基板の前記主面に設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する溝と、
を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
前記第1の溝に前記樹脂が充填されている半導体装置が提供される。
本発明によれば、ダイシングラインによって相互に区画され、それぞれに半導体チップが搭載される複数の区画領域と、
前記複数の区画領域それぞれに設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備え、
前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がない実装基板が提供される。
本発明によれば、半導体チップの周辺部を浸透してきた樹脂は、第1の溝に充填されて半導体チップより外側に排出される。この間、周辺部における樹脂の浸透が一時的に中断し、かつ半導体チップの中央部における樹脂の浸透が進む。この中断期間は、第1の溝の他端がダイシングラインに位置しているため、長い。また、第1の溝は、半導体チップの4辺のうち第1の溝が交わる辺と平行かつ半導体チップの中心を通る線を跨いでいないため、樹脂が第1の溝に沿って回り込むことが抑制される。従って、樹脂にボイドが発生することが抑制される。
本発明によれば、樹脂にボイドが発生することが抑制される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図1は、本実施の形態における半導体装置の製造方法に用いられる実装基板100の平面拡大図であり、図2は実装基板の平面概略図である。図1に示された構成のうち一部は図2において図示が省略されている。
実装基板100は、ダイシングライン110によって相互に区画された複数の区画領域200を有する。本実施形態にかかる半導体装置の製造方法は、少なくともひとつの区画領域200に半導体チップ300を搭載する工程と、半導体チップ300と実装基板100の間に樹脂400を充填する工程とを備える。樹脂400を充填する工程において、樹脂400は、第1の溝210と交わる方向に浸透するが、この浸透速度は、半導体チップ300の周辺部のほうが中央部と比べて速い。
区画領域200は第1の溝210を有する。第1の溝210は、一端が半導体チップ300の下方に位置しており、他端がダイシングライン110に位置している。このため、半導体チップ300の周辺部を浸透してきた樹脂400は、第1の溝210に充填されて半導体チップ300より外側に排出される。この間、周辺部における樹脂400の浸透が一時的に中断し、かつ半導体チップ300の中央部における樹脂400の浸透が進む。この中断期間は、第1の溝210の他端がダイシングライン110に位置しているため、長い。
また、第1の溝210は、半導体チップ300の4辺のうち第1の溝210が交わる辺302,304と平行かつ半導体チップ300の中心を通る直線Sを跨いでいないため、樹脂400が第1の溝210に沿って回り込むことが抑制される。
従って、半導体チップ300の周辺部に沿って樹脂400が回り込むことが抑制され、この結果、樹脂400にボイドが発生することが抑制される。以下、詳細に説明する。
図1に示すように、半導体チップ300は、例えば正方形又は長方形などの四角形である。第1の溝210は、半導体チップ300の4つの辺302,304,306,308のうち、互いに対向する2辺302,304それぞれに対応して設けられている。第1の溝210は辺302,304を跨ぐように設けられている。辺302を跨ぐ第1の溝210と辺304を跨ぐ第1の溝210は、直線Sを基準として線対称に設けられており、互いに繋がっていない。本図において第1の溝210は、辺302,304それぞれの下方に一つずつ設けられているが、各辺の下方に複数設けられていてもよい。第1の溝210が辺302,304を跨ぐ位置は、例えば辺302,304の中央部よりも辺308側に寄っている。
半導体チップ300に、辺302,304に沿って複数のバンプ320が設けられている場合、第1の溝210の一端は、バンプ320より半導体チップ300の内側に位置しているのが好ましい。この場合、第1の溝210はバンプ320とバンプ320の間を延伸している。
実装基板100は、第2の溝112を有している。第2の溝112は、ダイシングライン110に設けられており、第1の溝210の他端に繋がっている。第2の溝112は、区画領域200ごとに互に繋がらない形状に設けられてもよい。具体的には、図9に示すように、ダイシングライン110を共有する区画領域200において、第2の溝112の長さを区画領域200の一辺の半分未満にして、2つの第2の溝112をダイシングライン110の延伸方向に並べてもよい。また図10に示すように、ダイシングライン110に2つの第2の溝112をダイシングライン110に対して直角な方向に並べても良い。この場合、ダイシングライン110を太くするか、ダイシングライン110を第2の溝112それぞれごとに設けるのが好ましい。
図3は、図1のA−A´断面図である。実装基板100は、例えば配線層を多層有している多層基板である。実装基板100の表層に設けられた配線層は、ソルダーレジスト層120によって覆われている。ソルダーレジスト層120の一部は、表層の配線層の一部をランドとして露出させるために、除去されている。この除去は、露光および現像により行われる。
第1の溝210及び第2の溝112は、ソルダーレジスト層120を除去することにより形成されている。第1の溝210及び第2の溝112は、例えばランドと同一工程で形成されるが、ランドを形成した後にエッチングにより除去されてもよい。
また実装基板100の裏面には、ハンダボール230が設けられている。ハンダボール230は、実装基板100のいずれかの配線に接続している。
図4の各図は、半導体装置の製造方法の詳細を説明するための平面図である。まず図4(a)に示すように、半導体チップ300を実装基板100の区画領域200に搭載する。このとき、半導体チップ300のバンプと実装基板100のランドが接続される。ついで、半導体チップ300と実装基板100の間の空間に、樹脂400を、半導体チップ300の辺306から浸透させる。半導体チップ300の周辺部における樹脂400の浸透速度は、半導体チップ300の中央部における樹脂400の浸透速度より速い。
そして、図4(b)に示すように、半導体チップ300の周辺部に沿って浸透した樹脂400は、第1の溝210に到達する。すると、半導体チップ300の周辺部に沿って浸透してきた樹脂400は第1の溝210および第2の溝112に流れ込み、一時的に先に進まなくなる。この間に、樹脂400は半導体チップ300の中央部を浸透し続ける。この結果、半導体チップ300の中央部を浸透してきた樹脂400が、半導体チップ300の周辺部に沿って浸透してきた樹脂400より先行する。
そして、図4(c)に示すように、樹脂400は、実装基板100と半導体チップ300の間の空間のすべてに樹脂400が充填される。上記したように、第1の溝210および第2の溝112を設けたことにより、半導体チップ300の中央部を浸透してきた樹脂400が、半導体チップ300の周辺部に沿って浸透してきた樹脂400より先行する。このため、樹脂400にボイドが発生することを抑制できる。この状態において、第1の溝210および第2の溝112には樹脂400が充填されている。
その後、図4(d)に示すように、実装基板100をダイシングライン110に沿って分割する。これにより、実装基板100は、区画領域200それぞれに分割される。本工程において、第1の溝210および第2の溝112に充填された樹脂400は除去される場合もあるし、残る場合もある。また第1の溝210は、実装基板100の端面で開放される。このようにして、実装基板100上に半導体チップ300を実装した半導体パッケージが製造される。
以上、本実施形態によれば、半導体チップ300の周辺部を浸透してきた樹脂400は、第1の溝210に充填されるため、一時的にせき止められる。また第1の溝210の他端はダイシングライン110に位置しているため、第1の溝210による樹脂400のせき止め効果は長い。従って、半導体チップ300の周辺部に沿って樹脂400が回り込むことが抑制され、この結果、半導体チップ300と実装基板100の間に充填された樹脂400にボイドが発生することが抑制される。
また、第1の溝210の他端は、ダイシングライン110に設けられた第2の溝112に繋がっているため、第1の溝210に流入した樹脂400は、第2の溝112にも流入して充填される。従って、第1の溝210による樹脂400のせき止め効果はさらに長くなる。
図5は、第2の実施形態にかかる半導体装置の製造方法を説明するための平面図である。本実施形態にかかる半導体装置の製造方法は、以下の点で、第1の実施形態と異なる。実装基板100の第1の溝210は、半導体チップ300の4辺のうち一つの角を形成している2辺302,308それぞれに、当該辺を跨ぐように設けられている。第2の溝112の位置は、第1の溝210の位置にあわせて移動している。樹脂400を充填する工程において、樹脂400を、半導体チップ300の2辺302,308以外の2辺304,306から浸透させる。これらを除いて、第1の実施形態にかかる半導体装置の製造方法と同様である。第1の溝210が辺302,308を跨ぐ位置は、例えば辺302,308の中央部よりも、辺302,308が形成する角310側に寄っている。
本実施形態によっても、樹脂400は第1の溝210と交わる方向に浸透するため、第1の実施形態と同様の効果が得られる。
図6は、第3の実施形態にかかる半導体装置の製造方法を説明するための平面図である。本実施形態にかかる半導体装置の製造方法は、樹脂400を充填する工程において、樹脂400を、辺302,308から浸透させる点を除いて、第2の実施形態にかかる半導体装置の製造方法と同様である。
第1の溝210が辺302,308を跨ぐ位置は、例えば辺302,308の中央部よりも角310とは反対の角側に寄っている。本実施形態によっても、樹脂400は第1の溝210と交わる方向に浸透するため、第1の実施形態と同様の効果が得られる。なお本実施形態において、樹脂400を充填する工程において、樹脂400を、辺302,308が形成する角310から浸透させても良い。
図7は、第4の実施形態にかかる半導体装置を説明するための断面図であり、図8は図7に示した半導体装置における実装基板100の平面図である。この半導体装置は、実装基板100がランド220を備えている点、及び第1の実施形態に示した半導体パッケージに実装部品500が積層されている点を除いて、第1〜第3の実施形態と同様である。なお図8においては実装部品500を省略している。
ランド220は、第1の溝210と同一の面に複数形成されており、半導体チップ300と重なっていない領域に位置している。第1の溝210は、ランド220と重なっていない。
実装部品500は、例えば半導体パッケージであり、半導体チップ520を実装基板510に実装し、半導体チップ520と実装基板510をワイヤ540で接続したものである。半導体チップ520及びワイヤ540はモールド樹脂530で封止されている。実装基板510の下面にはハンダボール550が設けられている。ハンダボール550は実装基板100のランド220に接続している。
本実施形態によっても、第1の実施形態と同様の効果を得ることができる。また、ランド220を第1の溝210と重ならないようにしたため、第1又は第2の実施形態に示した半導体パッケージの上に実装部品500を積層することができる。なお、本実施形態では、一つの実装部品500を第1の実施形態に示した半導体パッケージに積層した構成を例示したが、複数の実装部品500を積層した構成としても良い。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
第1の実施の形態における半導体装置の製造方法に用いられる実装基板の平面拡大図である。 実装基板の平面概略図である。 図1のA−A´断面図である。 各図は、半導体装置の製造方法の詳細を説明するための平面図である。 第2の実施形態にかかる半導体装置の製造方法を説明するための平面図である。 第3の実施形態にかかる半導体装置の製造方法を説明するための平面図である。 第4の実施形態にかかる半導体装置を説明するための断面図である。 第4の実施形態にかかる半導体装置を説明するための平面図である。 第1の実施形態にかかる半導体装置の変形例を説明するための平面図である。 第1の実施形態にかかる半導体装置の変形例を説明するための平面図である。
符号の説明
100 実装基板
110 ダイシングライン
120 ソルダーレジスト層
112 第2の溝
200 区画領域
210 第1の溝
220 ランド
230 ハンダボール
300 半導体チップ
302 辺
304 辺
306 辺
308 辺
310 角
320 バンプ
400 樹脂
500 実装部品
510 実装基板
520 半導体チップ
530 モールド樹脂
540 ワイヤ
550 ハンダボール

Claims (13)

  1. ダイシングラインによって相互に区画された複数の区画領域を有する実装基板を準備し、少なくとも一つの前記区画領域に半導体チップを搭載する工程と、
    前記半導体チップと前記実装基板の間に樹脂を充填する工程と、
    を備え、
    前記半導体チップが搭載される前記区画領域は、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝を有し、
    前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
    前記樹脂を充填する工程において、前記樹脂は、前記第1の溝と交わる方向に浸透する半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において、
    前記実装基板は、前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備える半導体装置の製造方法。
  3. 請求項1又は2に記載の半導体装置の製造方法において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられており、
    前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記2辺以外の辺から浸透させる半導体装置の製造方法。
  4. 請求項1又は2に記載の半導体装置の製造方法において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられており、
    前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記2辺以外の2辺から浸透させる半導体装置の製造方法。
  5. 請求項1又は2に記載の半導体装置の製造方法において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられており、
    前記樹脂を充填する工程において、前記樹脂を、前記半導体チップの前記一つの角から浸透させる半導体装置の製造方法。
  6. 実装基板と、
    前記実装基板の主面に搭載された半導体チップと、
    前記実装基板と前記半導体チップの間に充填された樹脂と、
    前記実装基板の前記主面に設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
    を備え、
    前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がず、
    前記第1の溝に前記樹脂が充填されている半導体装置。
  7. 請求項6に記載の半導体装置において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられている半導体装置。
  8. 請求項6に記載の半導体装置において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられている半導体装置。
  9. 請求項6〜8のいずれか一つに記載の半導体装置において、
    前記実装基板の前記第1の溝と同一の面に設けられ、前記半導体チップと重なっていないランドを備え、
    前記ランドは前記第1の溝と重なっていない半導体装置。
  10. 請求項9に記載の半導体装置において、
    前記実装基板及び前記半導体チップは半導体パッケージを構成しており、
    前記半導体パッケージに積層され、前記ランドに接続している少なくとも一つの実装部品をさらに備える半導体装置。
  11. ダイシングラインによって相互に区画され、それぞれに半導体チップが搭載される複数の区画領域と、
    前記複数の区画領域それぞれに設けられ、一端が前記半導体チップの下方に位置し、他端が前記ダイシングラインに位置する第1の溝と、
    前記ダイシングラインに設けられ、前記第1の溝に繋がる第2の溝を備え、
    前記第1の溝は、前記半導体チップの辺のうち前記第1の溝が交わる辺と平行かつ前記半導体チップの中心を通る直線を跨がない実装基板。
  12. 請求項11に記載の実装基板において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち互いに対向する2辺それぞれに、当該辺を跨ぐように設けられている実装基板。
  13. 請求項11に記載の実装基板において、
    前記半導体チップは四角形であり、
    前記第1の溝は、前記半導体チップの4辺のうち一つの角を形成している2辺それぞれに、当該辺を跨ぐように設けられている実装基板。
JP2008240278A 2008-09-19 2008-09-19 半導体装置の製造方法及び実装基板 Expired - Fee Related JP5280139B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008240278A JP5280139B2 (ja) 2008-09-19 2008-09-19 半導体装置の製造方法及び実装基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008240278A JP5280139B2 (ja) 2008-09-19 2008-09-19 半導体装置の製造方法及び実装基板

Publications (2)

Publication Number Publication Date
JP2010073915A true JP2010073915A (ja) 2010-04-02
JP5280139B2 JP5280139B2 (ja) 2013-09-04

Family

ID=42205428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008240278A Expired - Fee Related JP5280139B2 (ja) 2008-09-19 2008-09-19 半導体装置の製造方法及び実装基板

Country Status (1)

Country Link
JP (1) JP5280139B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
JP2006245187A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 半導体装置の製造方法
JP2006344822A (ja) * 2005-06-09 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置用実装基板及び半導体装置の実装構造
JP2007110114A (ja) * 2005-10-07 2007-04-26 Samsung Electro-Mechanics Co Ltd パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1167979A (ja) * 1997-08-13 1999-03-09 Citizen Watch Co Ltd フリップチップ半導体パッケージの実装構造及びその製造方法
JP2006245187A (ja) * 2005-03-02 2006-09-14 Seiko Epson Corp 半導体装置の製造方法
JP2006344822A (ja) * 2005-06-09 2006-12-21 Shinko Electric Ind Co Ltd 半導体装置用実装基板及び半導体装置の実装構造
JP2007110114A (ja) * 2005-10-07 2007-04-26 Samsung Electro-Mechanics Co Ltd パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法

Also Published As

Publication number Publication date
JP5280139B2 (ja) 2013-09-04

Similar Documents

Publication Publication Date Title
JP4536603B2 (ja) 半導体装置の製造方法及び半導体装置用実装基板及び半導体装置
US8803323B2 (en) Package structures and methods for forming the same
US9929070B2 (en) Isolation rings for packages and the method of forming the same
JP2007059596A (ja) 半導体装置
JP2007109965A (ja) 半導体装置及びその製造方法
US7719101B2 (en) Semiconductor device with surface-mountable external contacts and method for manufacturing the same
TWI458054B (zh) 半導體裝置及半導體裝置之製造方法
JP5473959B2 (ja) 半導体装置
JP4502204B2 (ja) 半導体装置
JP2007142037A (ja) 実装基板および半導体装置
JP4589428B2 (ja) 半導体チップモジュール
JP2006173548A (ja) 半導体装置および半導体装置の製造方法
JP2011171426A (ja) 半導体装置
JP5280139B2 (ja) 半導体装置の製造方法及び実装基板
JP2006024752A (ja) 半導体装置およびその製造方法
JP2007189005A (ja) 半導体装置の実装構造
JP5454605B2 (ja) 配線基板及び半導体装置
JP2010103384A (ja) 半導体装置及びその製造方法
JP4986417B2 (ja) 半導体装置および半導体装置の製造方法
TWI659507B (zh) 半導體封裝結構及其製造方法
JP2008034452A (ja) 電子部品の実装構造、及びその実装方法
JP5394418B2 (ja) 半導体装置および半導体装置の製造方法
JP2007165402A (ja) 半導体装置
JP2007329261A (ja) ウェハレベルcspの基板実装構造
JP2012080024A (ja) 半導体装置、半導体装置の製造方法、及びパッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120802

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130522

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees