JP2010067030A - 航海機器 - Google Patents
航海機器 Download PDFInfo
- Publication number
- JP2010067030A JP2010067030A JP2008233098A JP2008233098A JP2010067030A JP 2010067030 A JP2010067030 A JP 2010067030A JP 2008233098 A JP2008233098 A JP 2008233098A JP 2008233098 A JP2008233098 A JP 2008233098A JP 2010067030 A JP2010067030 A JP 2010067030A
- Authority
- JP
- Japan
- Prior art keywords
- time
- cpu
- real
- clock
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Clocks (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
【課題】従来よりも安価、かつ長時間連続して運転されても時刻のずれによる性能の低下を招かない航海機器を提供することを目的とする。
【解決手段】航海機器が、1つのリアルタイムクロックと、CPU用振動子が接続するCPUと、を具備し、前記CPUは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記CPU用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてCPU内部時刻を補正する。
【選択図】図1
【解決手段】航海機器が、1つのリアルタイムクロックと、CPU用振動子が接続するCPUと、を具備し、前記CPUは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記CPU用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてCPU内部時刻を補正する。
【選択図】図1
Description
本発明は、自動操舵装置、オートパイロット及び航行速度測定装置等の航海機器に関する。
一般的に、パーソナルコンピュータ及び家電機器等のあらゆる電子機器には、現在の時刻を常に刻み続けるリアルタイムクロックが搭載されている。このリアルタイムクロックは、リアルタイムクロック専用のバックアップ用電源に接続されており、主電源からの電力の供給が停止してもこのバックアップ用電源から供給される電力によって常に動作し続けることが可能である。つまり、電子機器に搭載されているリアルタイムクロック以外の各機能は、電源が「OFF」である時に、すなわち主電源からの電力の供給が停止している時に動作することが出来ないが、リアルタイムクロックは、バックアップ用電源によって常に動作することが出来る。そして、リアルタイムクロックは、必要に応じて、「年」,「月」,「日」,「時」,「分」,「秒」の現在時刻に関する情報を、CPUへ提供する。
そして、このようなタイムクロックを活用した技術として、下記特許文献1には、CPUへ時刻情報を提供するチップセットに搭載されたリアルタイムクロックの時刻精度をより向上させることが出来る電子回路が開示されている。この電子回路は、内部にリアルタイムクロックを有するチップセットと、高い時刻精度を有する第2のリアルタイムクロックと、チップセットと第2のリアルタイムクロックとを接続する専用インタフェースと、電子回路全体をプログラムに基づいて制御するCPUと、CPUとチップセットとを接続するバスから構成されている。この電子回路では、CPUの立ち上げ時に第2のリアルタイムクロックの時刻情報をチップセットのリアルタイムクロックにコピーし、CPUは、必要に応じてチップセットが有するリアルタイムクロックから時刻情報を取得する。
特開平11−194851号公報
ところで、上記従来技術では、CPUの立ち上げ時にチップセットが有するリアルタイムクロックが、高い時刻精度を有する第2のリアルタイムクロックから、時刻情報を提供してもらうことによって、CPUへ提供される時刻情報のずれが抑制される為に、CPUのシステム性能の低下を防いでいる。しかしながら、上記従来技術では、高い時刻精度を実現する為に、2つのリアルタイムクロックを搭載しなければならない。リアルタイムクロックは、電子部品として大変の高価なものであり、2つものリアルタイムクロックを搭載してしまうと、製造に要する経費が高くなってしまう為に、製造業者は、製品の値段を押し上げなければならなくなってしまう。
また、上記従来技術では、CPUの立ち上げ時に、チップセットに搭載されたリアルタイムクロックが第2のタイムクロックから時刻情報を取得することによって時刻の補正を行っているが、船舶用航行機器のような長時間連続して運転される機器、すなわち、頻繁に電源のON/OFFが実行されない機器では、長い間、時刻の補正を実行することが出来ない可能性が高い為に、CPUのシステム性能の低下を招く可能性が高い。
本発明は、上述した事情を鑑みたものであり、従来よりも安価、かつ長時間連続して運転されても時刻のずれによる性能の低下を招かない航海機器を提供することを目的とする。
上記目的を達成するために、本発明では、航海機器に係る第1の解決手段として、1つのリアルタイムクロックと、CPU用振動子が接続するCPUと、を具備し、前記CPUは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記CPU用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてCPU内部時刻を補正するという手段を採用する。
本発明では、航海機器に係る第2の解決手段として、上記第1の解決手段において、前記CPUは、前記リアルタイムクロックから現在時刻を再取得した際に、再取得した現在時刻とCPU内部時刻に所定のしきい値以上のずれが生じている場合に、前記リアルタイムクロックから現在時刻を再取得する時間間隔を短くするという手段を採用する。
本発明では、航海機器に係る第3の解決手段として、上記第1または第2の解決手段において、主電源の電圧を監視し、前記主電源の電圧が所定のしきい値未満になると、低電圧検出信号を前記CPUへ出力する低電圧検出部と、前記主電源の電圧が低下しても、バックアップ用電源からの電力によってデータを保持するデータ退避用メモリと、を具備し、前記CPUは、前記低電圧検出部から低電圧検出信号が入力されると、航海情報及び各機能の状態情報を前記データ退避用メモリへ退避するという手段を採用する。
本発明によれば、航海機器が、リアルタイムクロックと、CPU用振動子が接続するCPUと、を具備し、前記CPUは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記CPU用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてCPU内部時刻を補正する。
このように、1つのリアルタイマクロックによってCPU内部時刻を補正することが出来ることによって、1つのリアルタイマクロックを搭載すればよい為、航海機器の生産に必要な経費を抑えることが出来る。また、CPUが、起動時だけではなく、所定の時間が経過すると再びリアルタイマクロックから現在時刻を取得し、再取得した現在時刻に基づいてCPU内部時刻の補正を実行する為、長時間連続して航海機器が運転されることによって生じるCPU内部時刻のずれを抑制することが出来る。
以下、図面を参照して、本発明の一実施形態について説明する。本実施形態は、船舶の航海における各種演算処理を実行するオートパイロット(自動操舵装置)、ジャイロコンパス、航行速度測定装置(電磁ログ)等の航海機器に関する。
〔第1実施形態〕
まず、第1実施形態について説明する。図1は、第1実施形態に係る航海機器Aの機能ブロック図である。なお、太矢印は、信号の伝送を示し、細矢印は、電力の伝送を示す。
航海機器Aは、図1に示すように、リアルタイムクロックIC(integrated circuit)1、バックアップ用バッテリ2、電源制御部3、メモリ4、CPU(Central Processing Unit)用振動子5及びCPU6から構成されている。また、図1に示す主電源装置は、発電用タービン等の発電機よって構成されており、航海機器Aの主電源であり、発電機によって発生した電力を航海機器Aの各部へ供給する。
〔第1実施形態〕
まず、第1実施形態について説明する。図1は、第1実施形態に係る航海機器Aの機能ブロック図である。なお、太矢印は、信号の伝送を示し、細矢印は、電力の伝送を示す。
航海機器Aは、図1に示すように、リアルタイムクロックIC(integrated circuit)1、バックアップ用バッテリ2、電源制御部3、メモリ4、CPU(Central Processing Unit)用振動子5及びCPU6から構成されている。また、図1に示す主電源装置は、発電用タービン等の発電機よって構成されており、航海機器Aの主電源であり、発電機によって発生した電力を航海機器Aの各部へ供給する。
リアルタイムクロックIC1は、RTC(Real Time Clock)用振動子1a及び発振回路等から構成されており、RTC用振動子の周期的な振動に基づく高精度の時計機能を有する集積回路である。リアルタイムクロックIC1は、RTC用振動子1aの周期的な振動に基づいて時刻を計時するが、RTC用振動子1aの振動の誤差を補正することによって正確な時刻を計時することが出来る。このリアルタイムクロックICは、通常稼動時に、主電源装置から供給される電力に基づいて動作を行うが、主電源装置からの電力の供給が停止されると、電源制御部3の制御の下、バックアップ用バッテリ2から電力が供給され、この電力によって時計機能を維持する。
そして、リアルタイムクロックIC1は、必要に応じて、現在時刻をCPU6へ出力する。なお、リアルタイムクロックIC1とCPU6との通信におけるインタフェースは、シリアルインタフェースであり、このシリアルインタフェースは、比較的安価であるという特徴を有する。
バックアップ用バッテリ2は、例えば鉛蓄電池等によって構成されており、電力が蓄電されていない場合に、電源制御部3の制御の下、主電源装置から供給される電力を蓄電する。また、このバックアップ用バッテリ2は、リアルタイムクロックIC1のバックアップ用の電源であり、主電源装置から航海機器Aの各部への電力の供給が停止している場合に、電源制御部3の制御の下、リアルタイムクロックIC1へ電力を供給する。
電源制御部3は、主電源装置から供給される電圧を検出し、主電源装置の電力供給の停止等によって、主電源装置からの電圧がリアルタイムクロックIC1を動作させることが可能な電圧未満になると、バックアップ用バッテリ2に蓄電している電力をリアルタイムクロックIC1へ供給させる。そして、電源制御部3は、バックアップ用バッテリ2に電力をリアルタイムクロックIC1へ供給させている際に、主電源装置の電力供給の開始によって主電源装置からの電圧がリアルタイムクロックIC1を動作させることが可能な電圧以上になると、リアルタイムクロックIC1への電力供給元をバックアップ用バッテリ2から主電源装置へ切り替える。さらに、電源制御部3は、主電源装置の稼動時に、バックアップ用バッテリ2に電力が蓄電されていないと、主電源装置の電力をバックアップ用バッテリ2へ供給して、バックアップ用バッテリ2に蓄電させる。
メモリ4は、フラッシュメモリ及びSDRAM(Synchronous Dynamic Random Access Memory)から構成されている。フラッシュメモリは、電力がなくてもデータを保持することが可能な不揮発メモリであり、CPU6によって実行される制御プログラムを記憶する。また、SDRAMは、電力が供給されないとデータが失われてしまう揮発性メモリであるDRAMの一種であり、フラッシュメモリから制御プログラムを読み出して記憶する。そして、CPU6は、SDRAMが記憶した制御プログラムに基づいて各種制御処理を実行する。
CPU用振動子5は、水晶振動子またはセラミック振動子であり、CPU6に接続している。そして、CPU6では、このCPU用振動子5の周期的な振動に基づいて、基準クロック信号を生成する。
CPU用振動子5は、水晶振動子またはセラミック振動子であり、CPU6に接続している。そして、CPU6では、このCPU用振動子5の周期的な振動に基づいて、基準クロック信号を生成する。
CPU6は、メモリ4に記憶されている制御プログラム、リアルタイムクロックIC1から入力される時刻情報及びCPU用振動子の周期的な振動に基づいて航海機器Aの全体動作を制御ものであり、発振回路6c、タイマカウンタ6b及び時刻管理部6aを有する。発振回路6cは、CPU用振動子5に接続し、CPU用振動子5の周期的な振動に基づいて、基準クロック信号を生成して、タイマカウンタ6bへ出力する。タイマカウンタ6bは、入力された基準クロック信号が1回H(ハイ)/L(ロー)する毎に、すなわち基準クロック信号の1クロック毎に、タイマカウント値を1ずつインクリメントし、このタイマカウント値を時刻管理部6aへ出力する。時刻管理部6aでは、タイマカウンタ6bのタイマカウント値に基づいて、CPU内部時刻を計時する。
次に、上記構成の航海機器Aの動作について説明する。
主電源装置からの電力の供給の開始によってCPU6が起動すると、CPU6の発振回路6cは、CPU用振動子5の周期的な振動に基づく基準クロック信号をタイマカウンタ6bへ出力し、タイマカウンタ6bは、基準クロック信号に基づいてタイマカウント値を計数する。
時刻管理部6aでは、リアルタイムクロックIC1から現在時刻を取得し、この現在時刻を計時開始時刻として、タイマカウント値に基づいて、CPU内部時刻の計時を開始する。
主電源装置からの電力の供給の開始によってCPU6が起動すると、CPU6の発振回路6cは、CPU用振動子5の周期的な振動に基づく基準クロック信号をタイマカウンタ6bへ出力し、タイマカウンタ6bは、基準クロック信号に基づいてタイマカウント値を計数する。
時刻管理部6aでは、リアルタイムクロックIC1から現在時刻を取得し、この現在時刻を計時開始時刻として、タイマカウント値に基づいて、CPU内部時刻の計時を開始する。
そして、時刻管理部6aは、所定の時間毎に、リアルタイムクロックIC1から現時時刻を再取得し、この現在時刻を計時開始時刻としてCPU内部時刻を計時する、すなわち再取得した現在時刻に基づいてCPU内部時刻を補正する。その際、時刻管理部6aは、リアルタイムクロックIC1から再取得した現在時刻と、CPU内部時刻に所定の時間以上のずれかが生じてしまっている場合に、リアルタイムクロックICから現在時刻を再取得する時間間隔を短くする。例えば、時刻管理部6aは、1時間毎にリアルクロックIC1から現在時刻を取得している場合に、リアルタイムクロックICから取得した現在時刻とCPU内部時刻に所定の時間以上のずれが生じていると、現在時刻を再取得する時間間隔を1時間から30分に短縮する。
以上のように、第1実施形態に係る航海機器AがリアルクロックIC1を1つ具備するものであって、航海機器AのCPU6が起動すると、発振回路6cがCPU用振動子の振動に基づいて基準クロック信号を生成し、タイマカウンタ6bが基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、時刻管理部6aがリアルタイムクロックIC1から取得した現在時刻を計時開始時刻として、タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過すると再びリアルタイムクロックIC1から現在時刻を再取得して、再取得した現在時刻に基づいてCPU内部時刻を補正する。このように、1つのリアルタイマクロックIC1によってCPU内部時効を補正することが出来ることによって、1つのリアルタイマクロックIC1を搭載すればよい為、航海機器Aの製造に要する経費を抑えることが出来る。
また、CPU6の時刻管理部6aが、起動時だけではなく、所定の時間が経過すると再びリアルタイマクロックIC1から現在時刻を取得し、再取得した現在時刻に基づいてCPU内部時刻の補正を実行する為、長時間連続して航海機器Aが運転されることによって生じるCPU内部時刻のずれを抑制することが出来る。さらに航海機器Aは、船舶に搭載される機器であり、温度変化の激しい厳しい環境の中で使用されるものである。そして、このような温度変化の激しい場所で航海機器Aが使用されることによって、CPU内部時刻のずれが大きくなる可能性が高い。しかし、航海機器Aでは、リアルタイムクロックIC1から再取得した現在時刻とCPU内部時刻とが、所定の時間以上のずれが生じている場合に、現在時刻を再取得する間隔を短くする為に、厳しい環境の中で使用されることによって生じるCPU内部時刻のずれを抑制することが出来る。
〔第2実施形態〕
次に、第2実施形態について説明する。図2は、第2実施形態に係る航海機器Bの機能ブロック図である。
航海機器Bは、低電圧検出部11及びデータ退避用メモリ12を具備する点において上記第1実施形態の航海機器Aと相違する。したがって、航海機器Bにおいて第1実施形態の航海機器Aと同一の機能構成要素には同一符号を付し、説明を省略する。
次に、第2実施形態について説明する。図2は、第2実施形態に係る航海機器Bの機能ブロック図である。
航海機器Bは、低電圧検出部11及びデータ退避用メモリ12を具備する点において上記第1実施形態の航海機器Aと相違する。したがって、航海機器Bにおいて第1実施形態の航海機器Aと同一の機能構成要素には同一符号を付し、説明を省略する。
航海機器Bは、リアルタイムクロックIC1、バックアップ用バッテリ2、電源制御部3、メモリ4、CPU用振動子5及びCPU6に加えて、低電圧検出部11及びデータ退避用メモリ12を備えている。
低電圧検出部11は、主電源装置に接続し、主電源装置からの電圧が所定のしきい値未満になると、低電圧検出信号をCPU6へ出力する。
低電圧検出部11は、主電源装置に接続し、主電源装置からの電圧が所定のしきい値未満になると、低電圧検出信号をCPU6へ出力する。
データ退避用メモリ12は、SRAM(Static Random Access Memory)であり、SDRAMと同様に揮発性メモリであるが、SDRAMと異なりリフレッシュ操作が不要あり、データの保持に必要な電力は極めて小さい。データ退避用メモリ12は、主電源装置からの電力の供給が停止しても、電源制御部3の制御の下、バックアップ用バッテリ2から電力が供給され、この電力によってデータを記憶し続けることが出来る。この、データ退避用メモリ12は、CPU6の制御の下、CPU6による演算結果、当該演算に使用したCPU内部時刻及び航海機器Bを構成する各機能の状態情報を記憶する。
上記構成の航海機器Bでは、第1実施形態に係る航海機器Aと同様に、CPU6が起動すると、発振回路6cがCPU用振動子の振動に基づいて基準クロック信号を生成し、タイマカウンタ6bが基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、時刻管理部6aがリアルタイムクロックIC1から取得した現在時刻を計時開始時刻として、タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過すると再びリアルタイムクロックIC1から現在時刻を再取得して、再取得した現在時刻に基づいてCPU内部時刻を補正する。そして、時刻管理部6aは、リアルタイムクロックIC1から取得した現在時刻と、CPU内部時刻に所定の時間以上のずれかが生じてしまっている場合に、リアルタイムクロックICから現在時刻を取得する時間間隔を短くする。
さらに、航海機器Bでは、CPU6が、低電圧検出部11から低電圧検出信号が入力されると、これまでに実行した演算の演算結果、各演算に使用したCPU内部時刻及び航海機器Bを構成する各機能の状態情報をデータ退避用メモリ12に記憶させる。なお、CPU6は、各機能の状情報態として、各機能が起動状態または停止状態であることをデータ退避用メモリ12に記憶させる。
以上のように、第2実施形態に係る航海機器Bでは、1つのリアルタイマクロックIC1によってCPU内部時刻を補正することが出来ることによって、1つのリアルタイマクロックIC1を搭載すればよい為、航海機器Aの生産に必要な経費を抑えることが出来る。また、CPU6の時刻管理部6aが、起動時だけではなく、所定の時間が経過すると再びリアルタイマクロックIC1から現在時刻を取得し、再取得した現在時刻に基づいてCPU内部時刻の補正を実行する為、長時間連続して航海機器Aが運転されることによって生じるCPU内部時刻のずれを抑制することが出来る。さらに、CPU6が、主電源装置からの電圧が低下した場合に、これまでに実行した演算の演算結果、各演算に使用したCPU内部時刻及び航海機器Bの各機能の状態をデータ退避用メモリ12に記憶させることによって、主電源装置の電圧が元に戻った際にデータ退避用メモリ12が記憶するデータに基づいて、CPU6は処理を継続して実行することが出来る。
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されることなく、例えば以下のような変形が考えられる。
(1)上記実施形態の航海機器A及び航海機器Bにおいて、リアルタイムクロックIC1は、自身と同じく航海機器Aまたは航海機器Bに搭載されたCPU6へ時刻情報を提供したが、本発明はこれに限定されない。
例えば、航海機器Aまたは航海機器Bであるオートパイロットが、ジャイロコンパスに接続している場合に、このオートパイロットのリアルタイムクロックIC1が、ジャイロコンパスのCPUへ時刻情報を提供するようにしてもよい。
(1)上記実施形態の航海機器A及び航海機器Bにおいて、リアルタイムクロックIC1は、自身と同じく航海機器Aまたは航海機器Bに搭載されたCPU6へ時刻情報を提供したが、本発明はこれに限定されない。
例えば、航海機器Aまたは航海機器Bであるオートパイロットが、ジャイロコンパスに接続している場合に、このオートパイロットのリアルタイムクロックIC1が、ジャイロコンパスのCPUへ時刻情報を提供するようにしてもよい。
A,B…航海機器、1…リアルタイマクロックIC、1a…RTC用振動子、2…バックアップ用バッテリ、3…電源制御部、4…メモリ、5…CPU用振動子、6…CPU、6a…時刻管理部、6b…タイマカウンタ、6c…発振回路、11…低電圧検出部、12…データ退避用メモリ
Claims (3)
- 1つのリアルタイムクロックと、
CPU用振動子が接続するCPUと、を具備し、
前記CPUは、起動すると、前記リアルタイムクロックから現在時刻を取得し、前記CPU用振動子の周期的な振動に基づいて基準クロック信号を生成し、前記基準クロック信号の1クロック毎にタイマカウント値をインクリメントし、前記現在時刻及び前記タイマカウント値に基づいてCPU内部時刻の計時を開始し、所定の時間が経過する毎に前記リアルタイマクロックから現在時刻を再取得し、再取得した現在時刻に基づいてCPU内部時刻を補正することを特徴とする航海機器。 - 前記CPUは、前記リアルタイムクロックから現在時刻を再取得した際に、再取得した現在時刻とCPU内部時刻に所定のしきい値以上のずれが生じている場合に、前記リアルタイムクロックから現在時刻を再取得する時間間隔を短くすることを特徴とする請求項1に記載の航海機器。
- 主電源の電圧を監視し、前記主電源の電圧が所定のしきい値未満になると、低電圧検出信号を前記CPUへ出力する低電圧検出部と、
前記主電源の電圧が低下しても、バックアップ用電源からの電力によってデータを保持するデータ退避用メモリと、を具備し、
前記CPUは、前記低電圧検出部から低電圧検出信号が入力されると、航海情報及び各機能の状態情報を前記データ退避用メモリへ退避することを特徴とする請求項1または2に記載の航海機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008233098A JP2010067030A (ja) | 2008-09-11 | 2008-09-11 | 航海機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008233098A JP2010067030A (ja) | 2008-09-11 | 2008-09-11 | 航海機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010067030A true JP2010067030A (ja) | 2010-03-25 |
Family
ID=42192563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008233098A Pending JP2010067030A (ja) | 2008-09-11 | 2008-09-11 | 航海機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010067030A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013106329A (ja) * | 2011-11-16 | 2013-05-30 | Fujitsu Ltd | 通信装置 |
US20190081500A1 (en) * | 2017-09-08 | 2019-03-14 | Canon Kabushiki Kaisha | Information processing apparatus and charging method therefor |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5789985U (ja) * | 1980-11-21 | 1982-06-03 | ||
JPS63217455A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | Ramバツクアツプシステム |
JPH0245816A (ja) * | 1988-08-08 | 1990-02-15 | Fujitsu Ltd | コンピュータシステムの時刻校正方式 |
JP2001183478A (ja) * | 1999-12-28 | 2001-07-06 | Osaki Electric Co Ltd | マイコンシステム及び電子式電力量計 |
JP2006172030A (ja) * | 2004-12-15 | 2006-06-29 | Meidensha Corp | ディジタル処理装置における時刻データ取得方法 |
-
2008
- 2008-09-11 JP JP2008233098A patent/JP2010067030A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5789985U (ja) * | 1980-11-21 | 1982-06-03 | ||
JPS63217455A (ja) * | 1987-03-05 | 1988-09-09 | Yokogawa Electric Corp | Ramバツクアツプシステム |
JPH0245816A (ja) * | 1988-08-08 | 1990-02-15 | Fujitsu Ltd | コンピュータシステムの時刻校正方式 |
JP2001183478A (ja) * | 1999-12-28 | 2001-07-06 | Osaki Electric Co Ltd | マイコンシステム及び電子式電力量計 |
JP2006172030A (ja) * | 2004-12-15 | 2006-06-29 | Meidensha Corp | ディジタル処理装置における時刻データ取得方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013106329A (ja) * | 2011-11-16 | 2013-05-30 | Fujitsu Ltd | 通信装置 |
US20190081500A1 (en) * | 2017-09-08 | 2019-03-14 | Canon Kabushiki Kaisha | Information processing apparatus and charging method therefor |
KR20190028296A (ko) * | 2017-09-08 | 2019-03-18 | 캐논 가부시끼가이샤 | 정보 처리 장치 및 그 충전 방법 |
KR102405088B1 (ko) * | 2017-09-08 | 2022-06-07 | 캐논 가부시끼가이샤 | 정보 처리 장치 및 그 충전 방법 |
US11515720B2 (en) * | 2017-09-08 | 2022-11-29 | Canon Kabushiki Kaisha | Information processing apparatus and charging method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4535170B2 (ja) | マイクロコンピュータシステム | |
JP5231047B2 (ja) | 制御装置 | |
WO2016062084A1 (zh) | 掉电处理方法、装置及电子设备 | |
JP6598592B2 (ja) | 半導体集積回路および電子制御ユニット | |
TWI539271B (zh) | 用於在低電力睡眠模式中無須中央處理單元介入之外部裝置電力控制的電路裝置及方法 | |
TWI391808B (zh) | 超頻模組及電腦系統及其超頻方法 | |
JP2013225297A (ja) | 制御装置、制御方法、プログラムおよび半導体装置 | |
TW200528970A (en) | Wake-up reset circuit | |
TWI437419B (zh) | 電腦系統及其睡眠控制方法 | |
JP2010067030A (ja) | 航海機器 | |
CN103150191A (zh) | 一种终端设备 | |
JP5477401B2 (ja) | 電子制御装置 | |
JP5691943B2 (ja) | メモリ電圧制御装置 | |
JP5465799B2 (ja) | 制御装置 | |
US10228752B2 (en) | Voltage scaling system with sleep mode | |
JP5660010B2 (ja) | 情報処理装置、データ復帰方法 | |
JP2012133649A (ja) | 半導体装置及び自動車用コントロールシステム | |
JP4952406B2 (ja) | 時刻補正方法、マイコン内部時計、電子制御ユニット | |
US10049060B2 (en) | Semiconductor device and control method of the same | |
TW201820144A (zh) | 主機板及其電腦系統 | |
JP2010252444A (ja) | 電源管理装置、電源管理方法、及び電源管理プログラム | |
JP2002202830A (ja) | マイクロコンピュータ | |
WO2016014069A1 (en) | Bios real-time clock update | |
JP7183205B2 (ja) | 電子制御装置 | |
US9317095B1 (en) | Voltage scaling system supporting synchronous applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120925 |