JP2010062261A

JP2010062261A - 複合電子部品

Info

Publication number: JP2010062261A
Application number: JP2008225010A
Authority: JP
Inventors: Eiichiro Fukuchi; 英一郎福地; Hidenobu Umeda; 秀信梅田; Koichi Tsunoda; 晃一角田
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2008-09-02
Filing date: 2008-09-02
Publication date: 2010-03-18

Abstract

【課題】セラミック層を有する積層体を複数備える複合電子部品において、セラミック層がＢｉ成分を含有する場合であっても、積層体間のＢｉ成分の拡散移動を十分に抑制できる複合電子部品を提供する。
【解決手段】第１のセラミック層２１と第１の内部導体層２５とが積層された第１の積層体２と、第２のセラミック層３１と第２の内部導体層３５とが積層された第２の積層体３と、第１の積層体２と第２の積層体３との間に設けられる中間材層４と、を備え、第１の内部導体層２５と第２の内部導体層３５とが電気的に接続された複合電子部品１であって、第１のセラミック層２１及び第２のセラミック層３１のうち少なくとも一方のセラミック層がＢｉ元素を含有し、中間材層４がＴｉ元素を含有する複合電子部品１を提供する。
【選択図】図１

Description

本発明は、複合電子部品に関する。

第１のセラミック層及び第１の内部導体層が積層された第１の積層体と、第２のセラミック層及び第２の内部導体層が積層された第２の積層体とが一体的に形成され、第１及び第２の内部導体層が端子電極により電気的に接続された、複合電子部品が知られている。このような複合電子部品としては、例えば、磁性体セラミック層と誘電体セラミック層とを備えるＬＣフィルタや、バリスタ機能を有する半導体セラミックス層と磁性体とを一体焼成して成る複合機能製品等が知られている。

このような複合電子部品は、通常、第１のセラミック層用グリーンシート、第１の内部導体層用グリーンシート、第２のセラミック層用グリーンシート及び第２の内部導体層用グリーンシートを積層した後、焼成を行い、得られた焼結体表面に端子電極用ペーストを印刷又は転写した後、一体焼成することにより製造される。かかる製造方法においては、焼成時に生じる、収縮差による層はがれやデラミネーション、クラックを防止する必要がある。また、電子部品の所望の特性を得るためには、第１の積層体と第２の積層体との間の各構成成分の相互拡散を抑制する必要がある。

積層体間での構成成分の相互拡散を抑制する技術としては、セラミック層の焼結開始温度以上の結晶溶融温度を有した結晶化ガラスを主成分とする中間材層を介して、第１のセラミック層と第２のセラミック層とを積層する手法が知られている（例えば、特許文献１）。

また、層はがれやデラミネーション、クラックを防止しつつ、積層体間での構成成分の相互拡散を抑制する技術としては、第１と第２のセラミック層の間にそれらの混合物から成る中間材を設置する手法や、セラミック層に酸化ビスマスやガラス組成物を含ませる手法が知られている（例えば、特許文献２、３及び４）。
特開２００１−２４４１４０号公報特開平４−２８４６１０号公報特開平７−２２２１０号公報特開平７−２２０９０６号公報

ところで、複合電子部品を製造するにあたり、焼成温度を低下させること、Ａｇ電極材料を使用可能とすること等を目的として、各セラミック層にＢｉ_２Ｏ_３やＢｉを主成分とするガラスなどのＢｉ化合物を含有させることが検討されている。

しかしながら、上述の特許文献１及び２に記載の方法では、第１のセラミック層又は第２のセラミック層にＢｉ化合物を含有させた場合において、Ｂｉ成分の拡散による層間移動を十分に抑制できないことがわかった。また、上述の特許文献３及び４に記載の方法では、仮に層はがれやデラミネーションなく一体化することができたとしても、第１のセラミック層及び第２のセラミック層におけるＢｉ成分の濃度差が大きい場合、各セラミック層の組成が異なる場合などには、Ｂｉ成分の拡散による層間移動を十分に抑制できないことがわかった。

そこで、本発明の目的は、セラミック層を有する積層体を複数備える複合電子部品において、セラミック層がＢｉ成分を含有する場合であっても、積層体間のＢｉ成分の拡散移動を十分に抑制できる複合電子部品を提供することを目的とする。

本発明は、第１のセラミック層と第１の内部導体層とが積層された第１の積層体と、第２のセラミック層と第２の内部導体層とが積層された第２の積層体と、第１の積層体と第２の積層体との間に設けられる中間材層と、を備え、第１の内部導体層と第２の内部導体層とが電気的に接続された複合電子部品であって、第１のセラミック層及び第２のセラミック層のうち少なくとも一方のセラミック層がＢｉ化合物を含有し、中間材層がＴｉＯ_２を含有する複合電子部品を提供する。

本発明の複合電子部品は、上述の構成を有することにより、Ｂｉ成分のセラミック層間の移動を十分に低減することができる。本発明者らは、このような効果が得られる理由を以下の通り推察している。本発明の複合電子部品は、Ｔｉ元素を含有する酸化チタン（ＴｉＯ_２）などのＴｉ成分を含む中間材層を備えることを特徴の一つとしている。この酸化チタンなどのＴｉ成分は、複合電子部品を形成する際に、Ｂｉ成分と反応し易い傾向を有する。このため、焼結等に移動するＢｉ成分は中間材層のＴｉ成分と化学反応し、反応物層を形成する。つまり、Ｂｉ成分は、Ｂｉ成分を含むセラミック層と中間材層との界面でトラップされるため、焼結時において一方のセラミック層中のＢｉ成分が中間材層を通り抜けて他方のセラミック層へ移動することが抑制されると推察している。ただし、本発明の効果が得られる要因は、上述の理由に限定されるものではない。

上記中間材層におけるＴｉＯ_２の含有量は５０質量％以上であることが好ましい。中間材層におけるＴｉＯ_２の含有量をこのような範囲とすることで、焼結時のＢｉ成分の拡散による移動を更に抑制することができる。

また、本発明では、中間材層のＴｉ元素をＴｉＯ_２に、セラミック層のＢｉ元素をＢｉ_２Ｏ_３にそれぞれ換算したときに、ＴｉＯ_２に対するＢｉ_２Ｏ_３の質量比率が、１／１５以下であることが好ましい。中間材層に含まれるＴｉ元素及びセラミックス層に含まれるＢｉ元素の含有量を上記範囲とすると、Ｂｉ成分の移動を十分にトラップすることが可能となり、第１の積層体と第２の積層体との間のＢｉ成分の移動を一層低減することができる。

また、本発明の複合電子部品は、中間材層と前記セラミック層との間に、チタン酸ビスマスを含む反応物層を備えることが好ましい。このような反応物層を備えることで、十分電気特性に優れた複合電子部品とすることができる。

本発明によれば、セラミック層を有する積層体を複数備える複合電子部品において、セラミック層がＢｉ成分を含有する場合であっても、積層体間のＢｉ成分の拡散移動を十分に抑制できる複合電子部品を提供することができる。このような複合電子部品は、Ｂｉ成分の拡散が十分に抑制されていることから電気特性に十分優れている。

以下、場合により図面を参照して、複合電子部品をＬＣ複合部品としたときの好適な実施形態について説明する。なお、図面の説明において、同一又は同等の要素には同一符号を用い、重複する説明を省略する。

図１は、本発明の複合電子部品の一実施形態を、その一部を切り欠いて示す斜視図である。図１に示される複合電子部品１（ＬＣ複合部品）は、複数の第１のセラミック層２１と複数の第１の内部導体層２５とが交互に積層された第１の積層体２と、複数の第２のセラミック層３１と複数の第２の内部導体層３５とが交互に積層された第２の積層体３と、が中間材層４を介して一体化された構造を有する。さらに、複合電子部品１は、その表面に、第１の内部導体層と第２の内部導体層とを電気的に接続する複数の端子電極５１を有する。

本実施形態において、第１のセラミック層２１は誘電体材料から形成される誘電体セラミック層であり、第２のセラミック層３１は磁性体材料から形成される磁性体セラミック層である。

第１のセラミック層２１及び第２のセラミック層３１の少なくとも一方はＢｉ元素を含有し、第１のセラミック層２１及び第２のセラミック層３１におけるＢｉ元素の含有量は互いに異なっている。Ｂｉ元素は、例えばＢｉ_２Ｏ_３などのＢｉ化合物として、各セラミック層中に存在する。このようにＢｉ化合物を用いることによって、複合電子部品を作製する際の焼成温度を低下させることができ、焼結密度の高い第１のセラミック層２１及び第２のセラミック層３１を形成することができる。

Ｂｉ化合物を含有するセラミック層２１（３１）におけるＢｉ化合物の含有量は、セラミック層２１（３１）の総質量に対して、Ｂｉ_２Ｏ_３換算で７質量％未満であることが好ましい。Ｂｉ化合物の含有量が７質量％以上であると、焼結時にセラミックスの異常粒成長や不均一成長が生じやすくなったり、得られる複合電子部品の電気特性が低下したりする傾向がある。

本実施形態の中間材層４は、Ｔｉ成分を主成分として含有する。好適なＴｉ成分としては、ＴｉＯ_２が挙げられる。中間材層４がＴｉＯ_２を含有することによって、第１のセラミック層２１及び第２のセラミック層３１の間のＢｉ成分の移動を十分に抑制することができる。中間材層４は、ＴｉＯ_２のみからなるものであってもよく、他のセラミック材料とＴｉＯ_２との混合物からなるものであってもよい。ＴｉＯ_２とともに用いられるセラミック材料は、Ｂｉ化合物以外の物質であることが好ましい。このようなセラミック材料としては、例えば、Ｆｅ_２Ｏ_３、ＣｕＯ、ＮｉＯ、ＺｎＯ、Ｍｎ_３Ｏ_４、ＣｏＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ、ＺｒＯ_２などが挙げられる。

また、中間材層４は、焼結助剤として配合された低融点酸化物やガラスを含んでいてもよい。

低融点酸化物としては、例えば、Ｖ酸化物、Ｍｏ酸化物、Ｂ酸化物などが挙げられる。ガラスとしては、例えば、ホウケイ酸亜鉛ガラスなど、Ｂ、Ｓｉ、Ｚｎ、Ａｌ、Ｔｉ、Ｖ、アルカリ金属元素、アルカリ土類金属元素等を原料とするものが挙げられる。

中間材層４におけるＴｉＯ_２の含有量は、５０質量％以上であることが好ましく、７５質量％以上であることがより好ましい。ＴｉＯ_２の含有量が７５質量％以上の場合、焼結時のＢｉ成分の拡散による積層体間の移動、すなわち第１のセラミック層２１と第２のセラミック層との間の移動を一層十分に抑制することができる。

中間材層４におけるＴｉ元素をＴｉＯ_２に、第１のセラミック層２１又は第２のセラミック層３１のＢｉ元素をＢｉ_２Ｏ_３に換算したときに、ＴｉＯ_２に対するＢｉ_２Ｏ_３の質量比率は１／１５以下であることが好ましい。また、中間材層４におけるＴｉ元素をＴｉＯ_２に、第１のセラミック層２１及び第２のセラミック層３１のＢｉ元素をそれぞれＢｉ_２Ｏ_３に換算したときに、ＴｉＯ_２に対するＢｉ_２Ｏ_３の質量比率は、双方ともに１／１５以下であることがより好ましい。これによって、中間材層４でＢｉ化合物を一層確実にトラップすることが可能となり、第１のセラミック層２１と第２のセラミック層との間のＢｉ成分の拡散を一層十分に抑制することができる。

中間材層４の厚みに特に制限はなく、用途に応じて適宜選択すればよいが、５〜３００μｍであることが好ましく、２０〜５０μｍであることがより好ましい。また、図１においては、単層の中間材層４を用いた例を示したが、中間材層４としては、Ｔｉ元素を含有する層を有する限りにおいて、組成が互いに異なる複数の層からなる多層構造のものを用いてもよい。

本実施形態の複合電子部品１は、中間材層４とＢｉ化合物を含むセラミック層（第１のセラミック層２１及び／又は第２のセラミック層３１）と間に、チタン酸ビスマスを含む反応物層を備えることが好ましい。反応物層は、複合電子部品１を形成する際の焼成時に、セラミック層２１（３１）中のＢｉ成分と中間材層４のＴｉ成分とを反応させて形成することができる。このような反応物層を備える複合電子部品１は、第１のセラミック層２１と第２のセラミック層３１との間のＢｉ成分の焼成中の拡散が一層十分に抑制され、十分電気特性に優れたものとなる。

第１のセラミック層２１に含まれる誘電体材料としては、例えば、チタン酸系複合化合物、ジルコン酸系複合化合物などが挙げられる。これらの化合物の一種を単独で又は二種以上を含むことができる。

チタン酸系複合化合物としては、例えば、ＢａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＴｉＯ_３、ＭｇＴｉＯ_３が挙げられる。なお、これらの化合物は、一種を単独で又は二種以上を組み合わせて含むことができる。

ジルコン酸系複合酸化物としては、例えば、ＢａＺｒＯ_３、ＳｒＺｒＯ_３、ＣａＺｒＯ_３、ＭｇＺｒＯ_３が挙げられる。なお、これらの化合物は、一種を単独で又は二種以上を組み合わせて含むことができる。

第１のセラミック層２１の形成に用いられる誘電体材料は、必要に応じ、上述の化合物に加え、焼成温度を低下させるための焼結助剤を含んでいてもよい。焼結助剤としては、例えば、上述のＢｉ化合物や、低融点酸化物、ガラスが挙げられる。なお、これらの化合物は、一種を単独で又は二種以上を組み合わせて含むことができる。

第２のセラミック層３１は、磁性体材料として、例えば、Ｎｉ−Ｃｕ−Ｚｎフェライト、Ｎｉ−Ｚｎフェライトなどのフェライトを含有する。また、Ｃｕ−Ｚｎフェライト、Ｚｎフェライトなどの非磁性のフェライトを含有してもよい。これらのフェライトの一種を単独で又は二種以上を組み合わせて含むことができる。

フェライトは、例えば、原料としてＦｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ及びＺｎＯを用いて構成される。この場合、フェライト原料全量に対するＮｉＯ、ＣｕＯ及びＺｎＯの配合量は、それぞれ、０〜４５モル％、０〜１５モル％及び５〜５０モル％であることが好ましい。なお、上述の組成において、ＮｉＯ又はＣｕＯを０モル％とした場合には、それぞれＣｕ−Ｚｎフェライト又はＮｉ−Ｚｎフェライトとなり、Ｆｅ_２Ｏ_３、ＮｉＯ、ＣｕＯ及びＺｎＯを全て含有させた場合にはＮｉ−Ｃｕ−Ｚｎフェライトとなる。

なお、第２のセラミック層３１の形成に用いられる磁性体材料は、必要に応じて、Ｃｏ化合物、Ｍｎ化合物、Ｃａ化合物、Ｓｉ化合物、Ｐｂ化合物などを含有させてもよい。これらの化合物を含有させる場合、磁性体材料の全質量に対して、Ｃｏ化合物及びＭｎ化合物の比率は、好ましくは５質量％以下であり、Ｃａ化合物、Ｓｉ化合物及びＰｂ化合物の比率は、好ましくは１質量％以下である。

また、第２のセラミック層３１は、焼成温度を低減するために焼結助剤を含んでいてもよい。焼結助剤としては、例えば、上述のＢｉ化合物や、低融点酸化物、ガラスが挙げられる。なお、これらの化合物は、一種を単独で又は二種以上を組み合わせて含むことができる。

第１の内部導体層２５は、導電性を有するものであれば特に制限はなく、例えば、Ａｇ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ合金を含有する。なお、これらは、一種を単独で又は二種以上を組み合わせて用いてもよい。第１の内部導体層２５の形状はコンデンサパターンとすることができる。

第１のセラミック層２１と第１の内部導体層２５との積層数は用途に応じて適宜選択される。通常、この積層数は、１〜１００とされる。なお、第１のセラミック層２１一層あたりの厚みは、通常５〜１００μｍであることが好ましい。第１の内部導体層２５一層あたりの厚さは、５〜１００μｍであることが好ましい。

第１のセラミック層２１と第１の内部導体層２５とが積層された第１の積層体２の形状は用途に応じて選択すればよく、ＬＣ複合部品のコンデンサとして用いる場合には、通常、直方体状のものが用いられる。なお、第１のセラミック層２１と第１の内部導体層２５との積層体である第１の積層体２の厚みは、１００〜１０００μｍであることが好ましく、１５０〜７００μｍであることがより好ましく、２００〜５００μｍであることが更に好ましい。

第２の内部導体３５は、導電性を有するものであれば特に制限はなく、例えば、Ａｇ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ合金を含有する。なお、これらは、一種を単独で又は二種以上を組み合わせて用いてもよい。

第２の内部導体３５の形状は、スパイラル形状の巻線（コイルパターン）とすることができる。なお、第２のセラミック層３１と第２の内部導体層３５との積層数は用途に応じて適宜選択される。第２のセラミック層一層あたりの厚みは、通常５〜１００μｍであることが好ましい。第２の内部導体層３５一層あたりの厚さは、５〜１００μｍであることが好ましい。

第２のセラミック層３１と第２の内部導体層３５とが積層された第２の積層体３の形状は通常、直方体形状とすることができる。なお、第２のセラミック層３１と第２の内部導体層３５との積層体である第２の積層体３の厚みは、１００〜１０００μｍであることが好ましく、１５０〜７００μｍであることがより好ましく、２００〜５００μｍであることが更に好ましい。

第１の内部導体層２５及び第２の内部導体層３５に接続される端子電極５１は、導電性を有し、第１の内部導体層２５及び第２の内部導体層３５を電気的に接続できるものであれば如何なるものも使用できる。端子電極５１は、例えば、Ａｇ、Ｐｔ、Ｐｄ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ合金を含有する。なお、これらは、一種を単独で又は二種以上を組み合わせて用いてもよい。コストと導電性の観点からは、Ａｇを含有する合金が好ましい。また、端子電極５１の厚みとしては、１００〜２５００μｍが好ましい。

複合電子部品１の寸法には特に制限はないが、通常は（５．０ｍｍ）×（１０．０ｍｍ）×（５．０ｍｍ）程度かそれより小さいものが用いられる。なお、複合電子部品１のサイズが小さくなるにつれ、各セラミック層が薄くなるため、Ｂｉの拡散が複合電子部品１の電気特性に与える影響が大きくなる。しかしながら、本実施形態の複合電子部品１においてはＢｉの拡散を抑制することができるため、セラミック層がＢｉ化合物を含有する場合においてもその複合電子部品１のサイズが小さくすることが可能となる。

次に、図１に示す複合電子部品１の製造方法について説明する。

まず、後述のように第１のセラミック層用ペースト、第２のセラミック層用ペースト、中間材層用ペースト、第１の内部導体層用ペースト、第２の内部導体層用ペースト及び端子電極用ペーストを作製する。

（第１のセラミック層用ペーストの作製）
第１のセラミック層２１の形成材料として、例えば、酸化チタン系及びチタン酸系複合酸化物等を構成する元素の酸化物を準備する。なお、酸化物の代わりに、焼成により酸化物になる化合物、例えば、炭酸塩、硫酸塩、硝酸塩、シュウ酸塩、有機金属化合物等を用いることもできる。また、必要に応じ、ビスマス化合物、焼結助剤及びその他の化合物を準備する。

準備した材料を必要に応じて粉砕し、０．１〜５μｍの粒径を有する原料粉末を準備する。得られた粉末を、任意のバインダ及び溶剤と混練して第１のセラミック層用ペーストとする。

（第２のセラミック層用ペーストの作製）
第２のセラミック層３１の形成材料として、例えば、ＮｉＯ、ＺｎＯ、ＣｕＯ、Ｆｅ_２Ｏ_３などのフェライト原料を準備する。準備したフェライト原料を、必要に応じて粉砕し、０．１〜１０μｍの粒径を有する原料粉末を準備する。そして、準備した原料粉末を、ボールミル等により湿式混合する。混合した原料を、例えばスプレードライヤーにより乾燥し、その後仮焼する。仮焼して得られた材料を、ボールミルで平均粒径が０．１〜１．０μｍ程度になるまで湿式粉砕した後、スプレードライヤーにより再度乾燥する。

このように得られた粉末に、必要に応じビスマス化合物、焼結助剤及びその他の化合物の粉末を混合する。そして、当該粉末を任意のバインダ及び溶剤と混練して第２のセラミック層用ペーストとする。なお、使用する材料によっては、仮焼は必ずしも必要ではない。

（中間材層用ペーストの作製）
中間材層４の形成材料として、例えば、ＴｉＯ_２を準備する。準備した材料を必要に応じて粉砕し、原料粉末を準備する。また、必要に応じ、ビスマス化合物、焼結助剤及びその他の化合物を準備する。そして、準備した粉末を、任意のバインダ及び溶剤とともに混練して中間材層用ペーストとする。

（第１の内部導体層用ペースト、第２の内部導体層ペースト、端子電極用ペースト）
第１の内部導体層２５、第２の内部導体層３５及び端子電極５１の形成材料として、例えば、上述したような導電性金属、合金準備する。なお、これらの導電性金属及び合金の代わりに、焼結後に導電材料となるような各種酸化物、有機金属化合物等を準備してもよい。

準備した材料を任意のバインダ及び溶剤と混練して、第１の内部導体層用ペースト、第２の内部導体層用ペースト及び端子電極用ペーストとする。

なお、上述のいずれのペーストにおいても、バインダ及び溶剤の種類や含有量に制限はないが、通常はペースト全質量を基準として、バインダが１〜５質量％、溶剤が１０〜５０質量％となるように調整される。また、上述のいずれのペーストにおいても、必要に応じて、分散剤、可塑剤、誘電体、絶縁体等の添加物が添加されていてもよい。なお、これらを添加する場合の添加物の総質量は、ペーストの全質量に対して１０質量％以下であることが好ましい。

次に、第１のセラミック層用ペースト及び第２のセラミック層用ペーストを用いてそれぞれのグリーンシートを形成する。次いで第１のセラミック層用グリーンシート上に第１の内部導体層用ペーストを、第２のセラミック層用グリーンシート上に第２の内部導体層用ペーストをそれぞれ印刷する。そして、中間材層用ペーストを用いてグリーンシートを形成した後、第１の内部導体層用ペーストが印刷された第１のセラミック層用グリーンシート、中間材層用グリーンシート及び第２の内部導体層用ペーストが印刷された第２のセラミック層用グリーンシートを所望の枚数及び順序で積層し加圧することにより、それぞれのグリーンシートを圧着する。さらに、得られた積層体を所定形状に切断することでグリーンチップを形成する。

ここで、中間材層用グリーンシートの厚みは１０〜３０μｍ程度とすることが好ましい。

なお、グリーンチップは以下の方法によって形成してもよい。上述のように準備した第２のセラミック層用ペースト及び第２の内部導体層用ペーストを、ＰＥＴ等の基板上に積層印刷し、次いで、第２のセラミック層用ペースト上に中間材層用ペーストを印刷する。そして、中間材層用ペースト上に第１のセラミック層用ペースト及び第１の内部導体層用ペーストを積層印刷する。得られた積層体を所定形状に切断した後、基板から剥離することでグリーンチップを得ることができる。

そして、上述のように形成したグリーンチップを焼成する。その後、焼成されたグリーンチップに端子電極用ペーストを印刷又は転写して更に焼成することにより複合電子部品１を得ることができる。

なお、端子電極の形成は、グリーンチップの焼成前に、グリーンチップ上に端子電極用ペーストを印刷又は転写して、その後、焼成を施すことによって端子電極を形成してもよい。

焼成温度は、８００〜９３０℃が好ましく、８５０〜９００℃が更に好ましい。焼成時間は、０．０５〜５時間が好ましく、０．１〜３時間が更に好ましい。なお、焼成雰囲気に特に制限はないが、通常は空気中で行われる。

図１に示す複合電子部品１は、例えば、ハンダ付けにより端子電極をプリント基板上に実装することにより、電子機器等の部品として使用することができる。

以上、複合電子部品の例としてＬＣ複合部品について説明したが、本発明は上述の実施形態に限定されるものではない。例えば、各積層体は、誘電体セラミック層及び磁性体セラミック層をそれぞれ積層したものに限定されるものではなく、絶縁性セラミック層及び誘電体セラミック層をそれぞれ積層したものであってもよい。また、第１のセラミック層と第２のセラミック層とは、その構成材料そのものが互いに異なっていてもよいし、又は、同種の構成材料であるが、その成分構成比の異なるものであってもよい。

また、複合電子部品１の中間材層４は、複数層設けられていてもよい。また、構成材料が互いに異なるセラミック層を有する３つ以上の積層体を有する複合電子部品の場合、各積層体間にそれぞれ中間材層を有することが好ましい。

以下、実施例によって本発明を更に詳細に説明するが、本発明はこれらの実施例に制限されるものではない。

［複合電子部品１の作製１］
以下の方法により、複合電子部品１を作製し、焼成によるＢｉ元素の拡散の有無を評価した。
（実施例１）
＜第１のセラミック層用グリーンシートの作製＞
ＳｒＴｉＯ_３、Ｂｉ_２Ｏ_３、Ｂ_２Ｏ_３、ＣｕＯの粉末を下記の比率となるように混合した。
ＳｒＴｉＯ_３：９３質量％；
Ｂｉ_２Ｏ_３：５質量％；
Ｂ_２Ｏ_３：１質量％；
ＣｕＯ：１質量％；

次いで、その混合物を仮焼し、粉砕して得た材料用いて、第１のセラミック層用ペーストを作製した。

作製した第１のセラミック層用ペーストを、ドクターブレード法により、厚み２０μｍの第１のセラミック層用グリーンシートとして成形した。

＜第２のセラミック層用グリーンシートの作製＞
Ｆｅ_２Ｏ_３、ＺｎＯ、ＣｕＯの粉末を下記の比率となるように混合した。
Ｆｅ_２Ｏ_３：４９ｍｏｌ％；
ＺｎＯ：３９ｍｏｌ％；
ＣｕＯ：１２ｍｏｌ％；

次いで、その混合物を仮焼し、粉砕して得た材料用いて、第２のセラミック層用ペーストを作製した。

作製した第２のセラミック層用ペーストを、ドクターブレード法により、厚み２０μｍの第２のセラミック層用グリーンシートとして成形した。

＜中間材層用グリーンシートの作製＞
ＴｉＯ_２、ＮｉＯ、ＣｕＯの粉末を下記の比率となるように混合した。
ＴｉＯ_２：９２質量％；
ＮｉＯ：５質量％；
ＣｕＯ：３質量％；

次いで、その混合物を仮焼し、粉砕して得た材料用いて、中間材層用ペーストを作製した。

作製した中間材層用ペーストを用いて、ドクターブレード法により、厚み２０μｍの中間材層用グリーンシートを成形した。

＜第１の内部導体層用ペースト＞
Ａｇ電極材料を用いて、第１の内部導体層用ペーストを作製した。

＜第２の内部導体層用ペースト＞
Ａｇ電極材料を用いて、第２の内部導体層用ペーストを作製した。

＜端子電極用ペースト＞
Ａｇ電極材料を用いて、端子電極用ペーストを作製した。

次いで、第１のセラミック層用グリーンシート上に第１の内部導体層用ペーストをコンデンサパターン（対向電極）で印刷した。また、第２のセラミック層用グリーンシート上に第２の内部導体層用ペーストをコイルパターンで印刷した。そして、第１の内部導体層用ペーストが印刷された第１のセラミック層用グリーンシート、中間材層用グリーンシート及び第２の内部導体層用ペーストが印刷された第２のセラミック層用グリーンシートをこの順で積層した。

なお、第１の内部導体層用ペーストが印刷された第１のセラミック層用グリーンシートの積層部分の厚みは４００μｍ程度であり、第２の内部導体層用ペーストが印刷された第２のセラミック層用グリーンシートの積層部分の厚みは４００μｍ程度であった。中間材層用グリーンシートの積層部分の厚みは４０μｍ程度であった。

上述のように作製した積層体を加圧して、それぞれのグリーンシートを圧着した後、所定形状に切断し、グリーンチップを得た。

次いで、そのグリーンチップを８７５℃で２時間焼成した。焼成後の中間材層の厚みは、３２μｍ程度であった。その後、焼成されたグリーンチップに端子電極用ペーストを塗布し、６６０℃で焼成した。以上によって、複合電子部品１を作製した。

（比較例１）
中間材層用の原料粉末の組成を以下の通りに変更したこと以外は、実施例１と同様の方法で複合電子部品１を作製した。中間材層用の原料粉末の調整方法を以下に示す。

Ｆｅ_２Ｏ_３、ＺｎＯ、ＣｕＯの粉末を下記の組成となるように混合した。
Ｆｅ_２Ｏ_３：４７ｍｏｌ％；
ＺｎＯ：４８ｍｏｌ％；
ＣｕＯ：５ｍｏｌ％；

そして、Ｆｅ_２Ｏ_３、ＺｎＯ、ＣｕＯの粉末の混合物１００質量部に対して、２質量部のホウケイ酸亜鉛ガラスを混合し原料粉末を得た後、その原料粉末を仮焼し、粉砕して中間材材料を得た。

［複合電子部品１の評価１］
上述のように作製した実施例１及び比較例１の複合電子部品１について、ＥＰＭＡ（ＥｌｅｃｔｒｏｎＰｒｏｂｅＭｉｃｒｏＡｎａｌｙｓｅｒ：電子線マイクロアナライザー）による元素マッピングにより、Ｂｉ元素及びＴｉ元素の分布及び含有量を測定した。

図２は、実施例１及び比較例１の複合電子部品１の積層方向に沿った断面におけるＢｉ元素及びＴｉ元素の分布及び含有量を示すＥＰＭＡによる写真である。輝度の高い部分がそれぞれの元素が多く含有される部分を示す。図２からわかるように、中間材層にＴｉ成分を含まない比較例１（図２の上側の写真）の場合、第１のセラミック層２１中に含まれるＢｉ成分が第２のセラミック層３１に拡散移動していることが確認された。一方、中間材層４にＴｉ成分を含む実施例１の場合（図２の下側の写真）、第２のセラミック層３１にＢｉ成分が検出されなかった。この結果から、第１のセラミック層２１中に含まれるＢｉ成分の第２のセラミック層３１への拡散移動を抑制できたことが確認された。

［複合電子部品１の作製２］
（実施例２）
第１のセラミック層用グリーンシート及び中間材層用グリーンシートの組成を以下の通りに変更したこと、第１のセラミック層用グリーンシート及び中間材層用グリーンシートの厚みを以下の通りに変更したこと、焼成条件を以下の通りに変更したこと以外は実施例１と同様の方法で複合電子部品１を作製した。実施例１との相違点のみ以下に示す。

＜第１のセラミック層用グリーンシートの作製＞
ＺｎＯ、Ｂｉ_２Ｏ_３、Ｃｏ_３Ｏ_４、Ｐｒ_６Ｏ_１１の粉末を下記の比率となるように混合した。
ＺｎＯ：９４．７質量％；
Ｂｉ_２Ｏ_３：２．５質量％；
Ｃｏ_３Ｏ_４：２．５質量％；
Ｐｒ_６Ｏ_１１：０．３質量％；

次いで、その混合物を用いて、第１のセラミック層用ペーストを作製した。

作製した第１のセラミック層用ペーストを、ドクターブレード法により、厚み３０μｍの第１のセラミック層用グリーンシートとして成形した。

＜中間材層用グリーンシートの作製＞
ＴｉＯ_２１００質量部に対して、３質量部のホウケイ酸亜鉛ガラスを混合した。次いで、その混合物を用いて、中間材層用ペーストを作製した。

作製した中間材層用ペーストを用いて、ドクターブレード法により、厚み３０μｍの中間材層用グリーンシートを成形した。

ここで、第１のセラミック層用グリーンシートの積層部分の厚みは５００〜６００μｍであり、中間材層用グリーンシートの積層部分の厚みは５００〜６００μｍであった。また、グリーンチップの焼成条件は、９００℃で２時間とした。

（実施例３）
中間材層用の原料粉末の組成を変更したこと以外は、実施例２と同様の方法で複合電子部品１を作製した。中間材層用の原料粉末の調整方法を以下に示す。

ＴｉＯ_２、ＺｎＯの粉末を下記の組成となるように混合した。
ＴｉＯ_２：３３質量％；
ＺｎＯ：６７質量％；

そして、ＴｉＯ_２、ＺｎＯの粉末の混合物１００質量部に対して、３質量部のホウケイ酸亜鉛ガラスを混合した。

（比較例２）
中間材層用の原料粉末の組成を以下の通りに変更したこと以外は、実施例２と同様の方法で複合電子部品１を作製した。中間材層用の原料粉末の調整方法を以下に示す。

ＺｎＯ１００質量部に対して、３質量部のホウケイ酸亜鉛ガラスを混合した。

［複合電子部品１の評価２］
上述のように作製した実施例２、３及び比較例２の複合電子部品１について、ＥＰＭＡ（ＥｌｅｃｔｒｏｎＰｒｏｂｅＭｉｃｒｏＡｎａｌｙｓｅｒ：電子線マイクロアナライザー）によりＢｉ元素の含有量を検出した。

図３は、実施例２、３及び比較例２の複合電子部品１の積層方向に沿った断面のうち、第１のセラミック層及び中間材層部分のＢｉ元素の分布及び含有量を示すＥＰＭＡによる写真である。なお、図３中、（ａ）は実施例２を表し、（ｂ）は実施例３を表し、（ｃ）は比較例２を表す。実施例２、３及び比較例２において、左側に元素マッピングデータを、右側に線分析データを示す。元素マッピングデータにおいては、輝度の高い部分がＢｉ元素を多く含有する部分である。図３からわかるように、実施例２では、反応物層５が形成されており、Ｂｉ化合物の中間材層４への拡散移動が抑制されていた。反応物層５によって、Ｂｉ化合物がトラップされたと考えられる（図３（ａ））。一方、中間材層４にＴｉ化合物を含有させなかった比較例２においては、第１のセラミック層２１中に含まれるＢｉ化合物が中間材層４に拡散移動した（図３（ｃ））。また、ＴｉＯ_２、ＺｎＯの合計量に対して、ＴｉＯ_２を３３質量％含有させた実施例３については、実施例２と同様の反応物層５が形成されており、比較例２と比較し、Ｂｉ化合物の中間材層４への拡散移動がやや抑制されていた（図３（ｂ））。

図４は、実施例２の複合電子部品１の積層方向に沿った断面のうち、第１のセラミック層及び中間材層部分のＢｉ元素及びＴｉ元素の含有量を示すＥＤＳ（エネルギー分散型Ｘ線分析装置）による写真である。それぞれ、輝度の高い部分が各元素を多く含有する部分である。図４からわかるように、中間材層４及び第１のセラミック層２１の間に形成された反応物層５には、Ｂｉ元素及びＴｉ元素の双方が存在する。反応物層５はＢｉ元素及びＴｉ元素が反応して得られたチタン酸ビスマス（高融点化合物）を含有する層であると推定される。

［複合電子部品１の作製と評価３］
上述の実施例及び比較例に加え、中間材層中のＴｉＯ_２含有量及びセラミックス層中のＢｉ_２Ｏ_３含有量を表１に示す通りにそれぞれ変化させた場合の評価を行った。なお、中間材層中のＴｉＯ_２含有量及びセラミックス層中のＢｉ_２Ｏ_３含有量を変更したこと以外は、実施例２と同様の方法によって複合電子部品１を作製した。ＥＰＭＡマッピング図の視覚的評価によって、作製した複合電子部品１のそれぞれの評価を行った。評価基準は、Ｂｉ元素の中間層への拡散が特に少なかったものを「良好」、Ｂｉ元素の中間層への拡散がやや抑制され反応物層５が形成されたものの、「良好」としたものよりは、拡散が多く見られたものを「やや不良」とした。また、Ｂｉ元素の中間層への拡散が多く、反応物層５が形成されなかったものを「不良」とした。結果を表１に示す。

表１の結果より、中間材層におけるＴｉＯ_２の含有量は５０質量％以上であることが好ましく、中間材層のＴｉＯ_２に対する、第１セラミック層のＢｉ_２Ｏ_３の質量比率は、１／１５以下であることが好ましいことがわかる。

本実施形態の好適な複合電子部品をその一部を切り欠いて示す斜視図である。実施例１及び比較例１の複合電子部品１の積層方向に沿った断面におけるＢｉ元素及びＴｉ元素の分布及び含有量を示すＥＰＭＡによる写真である。実施例２、３及び比較例２の複合電子部品１の積層方向に沿った断面のうち、第１のセラミック層及び中間材層部分のＢｉ元素の分布及び含有量を示すＥＰＭＡによる写真である。実施例２の複合電子部品１の積層方向に沿った断面のうち、第１のセラミック層及び中間材層部分のＢｉ元素及びＴｉ元素の含有量を示すＥＤＳによる写真である。

符号の説明

２…第１の積層体、３…第２の積層体、４…中間材層、５…反応物層、２１…第１のセラミック層（セラミック層）、２５…第１の内部導体層、３１…第２のセラミック層（セラミック層）、３５…第２の内部導体層、５１…端子電極。

Claims

第１のセラミック層と第１の内部導体層とが積層された第１の積層体と、
第２のセラミック層と第２の内部導体層とが積層された第２の積層体と、
前記第１の積層体と前記第２の積層体との間に設けられる中間材層と、を備え、前記第１の内部導体層と前記第２の内部導体層とが電気的に接続された複合電子部品であって、
前記第１のセラミック層及び前記第２のセラミック層のうち少なくとも一方のセラミック層がＢｉ元素を含有し、前記中間材層がＴｉ元素を含有する複合電子部品。
前記中間材層におけるＴｉ元素のＴｉＯ_２換算の含有量が５０質量％以上である請求項１に記載の複合電子部品。
前記中間材層の前記Ｔｉ元素をＴｉＯ_２に、前記セラミック層の前記Ｂｉ元素をＢｉ_２Ｏ_３にそれぞれ換算したときに、前記ＴｉＯ_２に対する前記Ｂｉ_２Ｏ_３の質量比率が１／１５以下である請求項１又は２に記載の複合電子部品。
前記中間材層と前記Ｂｉ元素を含む前記セラミック層との間に、チタン酸ビスマスを含む反応物層を備える請求項１〜３のいずれか一項に記載の複合電子部品。