JP2010056620A - Driver circuit - Google Patents
Driver circuit Download PDFInfo
- Publication number
- JP2010056620A JP2010056620A JP2008216548A JP2008216548A JP2010056620A JP 2010056620 A JP2010056620 A JP 2010056620A JP 2008216548 A JP2008216548 A JP 2008216548A JP 2008216548 A JP2008216548 A JP 2008216548A JP 2010056620 A JP2010056620 A JP 2010056620A
- Authority
- JP
- Japan
- Prior art keywords
- pull
- circuit
- resistor circuit
- output terminal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Abstract
Description
本発明は、データ伝送に使用されるドライバ回路、特に高速シリアル通信で使用される送信側ドライバ回路に関する。本発明は、モジュール間データ伝送、チップ間データ伝送などにも応用可能である。 The present invention relates to a driver circuit used for data transmission, and more particularly to a transmission side driver circuit used in high-speed serial communication. The present invention can also be applied to inter-module data transmission, inter-chip data transmission, and the like.
近年、製品のインタフェース速度は高速化されており、高速シリアル通信を使ったシステムの開発が進んでいる。通常の高速シリアル通信では、高速なデータ送信を可能にするために、低振幅の差動電圧信号を用いた低電圧差動信号伝送（Low Voltage Differential Signaling：ＬＶＤＳ）方式を採用している。
図１はＰＣＩ−ＥｘＰＲｅｓｓ ｇｅｎ２の高速シリアル通信システムの構成例を示す回路図である。
図１に示されるように、高速シリアル通信システム１は、送信側回路２、受信側回路３、及び差動伝送線路４を備える。差動伝送線路４は、送信側回路２と受信側回路３との間に設けられた往路伝送線路５と復路伝送線路６とにより構成されている。受信側回路３は、受信側レシーブ回路７と、差動伝送線路４の終端抵抗である２つの抵抗Ｒ１、Ｒ２を備える。受信側レシーブ回路７の２つの入力端は差動伝送線路４に接続されている。
In recent years, the interface speed of products has been increased, and the development of systems using high-speed serial communication is progressing. In normal high-speed serial communication, in order to enable high-speed data transmission, a low voltage differential signal transmission (LVDS) method using a low-amplitude differential voltage signal is adopted.
FIG. 1 is a circuit diagram showing a configuration example of a high-speed serial communication system of PCI-ExPRess gen2.
As shown in FIG. 1, the high-speed
以下では、受信側レシーブ回路７の一方の入力端と往路伝送線路５との接続部を「ＲＸＰ」といい、受信側レシーブ回路７の他方の入力端と復路伝送線路６との接続部を「ＲＸＭ」という。
各抵抗Ｒ１、Ｒ２は、２つの接続部ＲＸＰ、ＲＸＭの間で直列に接続され、各抵抗Ｒ１、Ｒ２の接続部は、接地電圧ＧＮＤに接続されている。
送信側回路２は、デジタル回路８とドライバ回路９とを備える。ドライバ回路９の２つの出力端「ＴＸＰ」、「ＴＸＭ」は、対応するワイヤボンディング１０、１１を介して往路伝送線路５及び復路伝送線路６にそれぞれ接続されている。デジタル回路８は、相反する信号レベルを有する対となる制御信号１２をドライバ回路９にそれぞれ出力する。ドライバ回路９は、デジタル回路８からそれぞれ出力された制御信号１２を低振幅のアナログ差動信号に変換して対応するワイヤボンディング１０及びワイヤボンディング１１に出力する。
送信側回路２は、差動伝送線路４を介して、アナログ差動信号を受信側回路３に送信する。そして、その差動信号は、受信側レシーブ回路７に入力される。各抵抗Ｒ１，Ｒ２は、受信側回路３におけるインピーダンス整合用の終端抵抗であり、差動伝送線路４上で伝送される差動信号の電圧振幅は、各抵抗Ｒ１，Ｒ２の抵抗値によって決まる。各抵抗Ｒ１，Ｒ２の抵抗値はそれぞれ５０Ωである。インピーダンス整合は、差動伝送線路４上において、低振幅の差動信号を送受信する際に信号品質を良好なものにするために必要とされる。
Hereinafter, a connection portion between one input end of the receiving side receive circuit 7 and the
The resistors R1 and R2 are connected in series between the two connecting portions RXP and RXM, and the connecting portions of the resistors R1 and R2 are connected to the ground voltage GND.
The
The
ここで、ドライバ回路９の従来技術の一例として、特許文献１の図２には、差動信号を伝送する一対の伝送線路に接続された第１及び第２の各出力端子を備え、外部から入力されたデータ信号を前記の差動信号に変換し第１及び第２の各出力端子に出力するドライバ回路において、第１の出力端子は、第１のプルアップ抵抗回路２４を介して所定の電源電圧に接続されると共に、第１のプルダウン抵抗回路２５を介して接地電圧に接続され、第２の出力端子は、第２のプルアップ抵抗回路２６を介して前記の電源電圧に接続されると共に、第２のプルダウン抵抗回路２７を介して接地電圧に接続され、第１及び第２の各プルアップ抵抗回路、並びに第１及び第２の各プルダウン抵抗回路は、データ信号に応じて抵抗値がそれぞれ変化するドライバ回路が記載されている。このドライバ回路は、出力する振幅の大きさに関わらず５０Ωで終端されることを特徴とする。
また、特許文献２の図１には、ＩＣ内部終端用の各終端端子を分離し、それぞれの端子と実装基板あるいはパッケージリードとが接続されるようにワイヤを配置することで、実装ごとに出力端子のワイヤ長あるいはワイヤの形状が異なった場合でも、インダクタピーキーング量あるいは出力整合を最適化することができるドライバ回路が記載されている。
Also, in FIG. 1 of
しかしながら、近年の５Ｇｂｐｓ以上のデータパターンの場合、ワイヤボンディング１０、１１（図１参照）による減衰を無視できなくなり、高速なデータパターンの場合、特許文献１の構成を有するドライバ回路では所望の振幅を得ることが難しい。
また特許文献２に記載されたドライバ回路では、データパターンによるインピーダンスの変動には対応できない。さらに、従来電源パッドが１つで済むところ、電源パッドを２つ配置しているため（Ｐ３、Ｐ４）、面積の増加につながる。
本発明は、上述の問題に鑑みてなされたものであり、高速なデータパターンの時のみ受動素子で周波数特性を改善して振幅にエンファシスをかけ、高速でないデータパターンは抵抗のみで５０Ω終端することで、所望の振幅を得ることが可能な送信側ドライバ回路を提供することを目的とする。
However, in the case of a data pattern of 5 Gbps or more in recent years, attenuation due to the wire bonding 10 and 11 (see FIG. 1) cannot be ignored. In the case of a high-speed data pattern, the driver circuit having the configuration of
Further, the driver circuit described in
The present invention has been made in view of the above-mentioned problems, and improves the frequency characteristics with a passive element only when a high-speed data pattern is applied and applies amplitude emphasis, and a non-high-speed data pattern is terminated with 50 Ω only by a resistor. An object of the present invention is to provide a transmission side driver circuit capable of obtaining a desired amplitude.
上記の課題を解決するために、請求項１に記載の発明は、差動信号を伝送する一対の伝送線路に接続された第１の出力端子と第２の出力端子とを備え、外部から入力された制御信号を前記差動信号に変換して前記第１の出力端子と第２の出力端子とに出力するドライバ回路において、前記第１の出力端子は、第１のプルアップ抵抗回路を介して所定の電源電圧に接続されると共に、第１のプルダウン抵抗回路を介して接地電圧に接続され、第１の受動素子と第２のプルアップ抵抗回路を介して前記所定の電源電圧に接続されると共に、前記第１の受動素子と第２のプルダウン抵抗回路を介して前記接地電圧に接続され、前記第２の出力端子は、第３のプルアップ抵抗回路を介して前記所定の電源電圧に接続されると共に、第３のプルダウン抵抗回路を介して前記接地電圧に接続され、第２の受動素子と第４のプルアップ抵抗回路を介して前記所定の電源電圧に接続されると共に、前記第４の受動素子と第４のプルダウン抵抗回路を介して前記接地電圧に接続され、前記制御信号は第１の制御信号と第２の制御信号とを含み、前記第１のプルアップ抵抗回路と前記第３のプルアップ抵抗回路と前記第１のプルダウン抵抗回路と前記第３のプルダウン抵抗回路は、前記第１の制御信号に応じて抵抗値がそれぞれ変化し、前記第２のプルアップ抵抗回路と前記第４のプルアップ抵抗回路と前記第２のプルダウン抵抗回路と前記第４のプルダウン抵抗回路は、前記第２の制御信号に応じて抵抗値がそれぞれ変化することを特徴とする。
In order to solve the above-mentioned problem, the invention described in
請求項２に記載の発明は、前記第１の出力端子へ流れる電流、又は前記第２の出力端子へ流れる電流を分流する第５のプルダウン抵抗回路を備え、前記制御信号は第３の制御信号を含み、前記第５のプルダウン抵抗回路は、前記第３の制御信号に応じて抵抗値が変化する請求項１に記載のドライバ回路を特徴とする。
請求項３に記載の発明は、前記第１乃至第４のプルアップ抵抗回路及びプルダウン抵抗回路は、スイッチング素子と抵抗とを直列に接続してなる部分抵抗回路を備え、前記第１のプルアップ抵抗回路は、前記第１の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第３のプルアップ抵抗回路は、前記第２の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第１のプルダウン抵抗回路は、前記第１の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第３のプルダウン抵抗回路は、前記第２の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第２のプルアップ抵抗回路は、前記第１の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第４のプルアップ抵抗回路は、前記第２の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第２のプルダウン抵抗回路は、前記第１の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第４のプルダウン抵抗回路は、前記第２の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、前記第１のプルアップ抵抗回路と前記第３のプルアップ抵抗回路と前記第１のプルダウン抵抗回路と前記第３のプルダウン抵抗回路は、該各抵抗回路に含まれるそれぞれのスイッチング素子が前記第１の制御信号に応じてオン又はオフすることにより抵抗値がそれぞれ変化し、前記第２のプルアップ抵抗回路と前記第４のプルアップ抵抗回路と前記第２のプルダウン抵抗回路と前記第４のプルダウン抵抗回路は、該各抵抗回路に含まれるそれぞれのスイッチング素子が前記第２の制御信号に応じてオン又はオフすることにより抵抗値がそれぞれ変化する請求項１または２に記載のドライバ回路を特徴とする。
The invention according to
According to a third aspect of the present invention, each of the first to fourth pull-up resistor circuits and the pull-down resistor circuit includes a partial resistor circuit formed by connecting a switching element and a resistor in series, and the first pull-up resistor circuit is provided. The resistor circuit includes one or more partial resistor circuits connected in parallel between the first output terminal and the predetermined power supply voltage, and the third pull-up resistor circuit includes the second pull-up resistor circuit. One or a plurality of the partial resistance circuits are connected in parallel between the output terminal and the predetermined power supply voltage, and the first pull-down resistance circuit includes the first output terminal and the ground voltage. 1 or a plurality of the partial resistance circuits are connected in parallel, and the third pull-down resistance circuit includes one or a plurality of the partial resistances between the second output terminal and the ground voltage. A circuit connected in parallel The second pull-up resistor circuit includes one or more partial resistor circuits connected in parallel between the first output terminal and the predetermined power supply voltage; The up resistor circuit includes one or more partial resistor circuits connected in parallel between the second output terminal and the predetermined power supply voltage, and the second pull-down resistor circuit includes the first pull-down resistor circuit. One or a plurality of the partial resistance circuits are connected in parallel between the output terminal and the ground voltage, and the fourth pull-down resistor circuit is between the second output terminal and the ground voltage. 1 or a plurality of the partial resistance circuits connected in parallel, the first pull-up resistor circuit, the third pull-up resistor circuit, the first pull-down resistor circuit, and the third pull-down resistor. The circuit is the resistance circuit Each of the included switching elements is turned on or off in accordance with the first control signal, so that the resistance value changes, and the second pull-up resistor circuit, the fourth pull-up resistor circuit, and the second pull-up resistor circuit The resistance value of each of the pull-down resistor circuit and the fourth pull-down resistor circuit changes as a result of each switching element included in each resistor circuit being turned on or off according to the second control signal. Alternatively, the driver circuit described in 2 is characterized.
請求項４に記載の発明は、前記第５のプルダウン抵抗回路は、少なくとも２つの抵抗でスイッチング素子を挟むように直列に接続してなる分流用部分抵抗回路を備え、前記分流用部分抵抗回路の一端は前記第１の出力端子に接続され、他端は前記第２の出力端子に接続されるとともに、前記第５のプルダウン抵抗回路は、前記第３の制御信号に応じて前記分流用部分抵抗回路のスイッチング素子がオン又はオフすることにより抵抗値が変化する請求項２及び３に記載のドライバ回路を特徴とする。
請求項５に記載の発明は、前記受動素子はインダクタンスである請求項１乃至４の何れか一項に記載のドライバ回路を特徴とする。
請求項６に記載の発明は、前記受動素子はキャパシタンスである請求項１乃至４の何れか一項に記載のドライバ回路を特徴とする。
According to a fourth aspect of the present invention, the fifth pull-down resistor circuit includes a shunt partial resistance circuit that is connected in series so that the switching element is sandwiched between at least two resistors. One end is connected to the first output terminal, the other end is connected to the second output terminal, and the fifth pull-down resistor circuit is connected to the shunt partial resistor in response to the third control signal. 4. The driver circuit according to
A fifth aspect of the invention is characterized in that the passive element is an inductance, and the driver circuit according to any one of the first to fourth aspects.
The invention according to
本発明によれば、受動素子を介した抵抗回路を所望のデータパターンの時に制御することで、所望のデータパターンの振幅が改善可能となり、更にＤＣの時の出力インピーダンスに影響を与えないドライバ回路を提供可能になる。 According to the present invention, a driver circuit that can improve the amplitude of a desired data pattern and does not affect the output impedance at the time of DC by controlling a resistance circuit via a passive element at a desired data pattern. Can be provided.
以下、本発明の実施形態を図面に基づき説明する。
＜第一の実施形態＞
図２は、第一の実施形態に係る送信側ドライバ回路９１の詳細な構成例を示す回路図である。図２に示されるように、ドライバ回路９１は、１２個のインバータ４００乃至４１１と、第１のプルアップ抵抗回路Ｐ４１と第１のプルダウン抵抗回路Ｎ４１、出力端ＴＸＰ（第１の出力端子）にインダクタンス（第１の受動素子）Ｌ４１を介して接続される第２のプルアップ回路Ｐ４２と第２のプルダウン抵抗回路Ｎ４２と、第３のプルアップ抵抗回路Ｐ４３と第３のプルダウン抵抗回路Ｎ４３、出力端ＴＸＭ（第２の出力端子）にインダクタンス（第２の受動素子）Ｌ４２を介して接続される第４のプルアップ回路Ｐ４４と第４のプルダウン抵抗回路Ｎ４４とから構成される。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<First embodiment>
FIG. 2 is a circuit diagram showing a detailed configuration example of the transmission
第１のプルアップ抵抗回路Ｐ４１は、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で並列に接続された４つの部分抵抗回路ＰＲ４０乃至ＰＲ４３を備える。ここで、部分抵抗回路ＰＲ４０乃至ＰＲ４３は全て同じ構成である。一例として、部分抵抗回路ＰＲ４１は、直列に接続されたＰ型金属酸化膜電界効果トランジスタ（以下、「ＰＭＯＳトランジスタ」という。）Ｐ４１１と抵抗Ｒ１０とから構成されている。各ＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３のゲートはインバータ４００の出力端に接続され、ＰＭＯＳトランジスタＰ４１４のゲートはインバータ４０１の出力端に接続されている。
第１のプルダウン抵抗回路Ｎ４１は、出力端ＴＸＰと所定のＧＮＤとの間で並列に接続された４つの部分抵抗回路ＮＲ４０乃至ＮＲ４３を備える。ここで、部分抵抗回路ＮＲ４０乃至ＮＲ４３は全て同じ構成である。一例として、部分抵抗回路ＮＲ４０は、直列に接続されたＮ型金属酸化膜電界効果トランジスタ（以下、「ＮＭＯＳトランジスタ」という。）Ｎ４１１と抵抗Ｒ２０とから構成されている。各ＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３のゲートは、インバータ４０５の出力端に接続され、ＮＭＯＳトランジスタＮ４１４のゲートはインバータ４０４の出力端に接続されている。
The first pull-up resistor circuit P41 includes four partial resistor circuits PR40 to PR43 connected in parallel between the output terminal TXP and a predetermined power supply voltage Vcc. Here, the partial resistance circuits PR40 to PR43 all have the same configuration. As an example, the partial resistance circuit PR41 includes a P-type metal oxide field effect transistor (hereinafter referred to as “PMOS transistor”) P411 and a resistor R10 connected in series. The gates of the PMOS transistors P411 to P413 are connected to the output terminal of the
The first pull-down resistor circuit N41 includes four partial resistor circuits NR40 to NR43 connected in parallel between the output terminal TXP and a predetermined GND. Here, the partial resistance circuits NR40 to NR43 all have the same configuration. As an example, the partial resistance circuit NR40 includes an N-type metal oxide field effect transistor (hereinafter referred to as “NMOS transistor”) N411 and a resistor R20 connected in series. The gates of the NMOS transistors N411 to N413 are connected to the output terminal of the
第２のプルアップ抵抗回路は、出力端ＴＸＰとインダクタンスＬ４１を介して、所定の電源電圧Ｖｃｃとの間で直列に接続された、ＰＭＯＳトランジスタＰ４２１と抵抗Ｒ１４とからなる部分抵抗回路ＰＲ４４からなり、ＰＭＯＳトランジスタＰ４２１のゲートはインバータ４０２の出力端と接続されている。
第２のプルダウン抵抗回路は、出力端ＴＸＰとインダクタンスＬ４１を介して、所定のＧＮＤとの間で直列に接続された、ＮＭＯＳトランジスタＮ４２１と抵抗Ｒ２４とからなる部分抵抗回路ＮＲ４４からなり、ＮＭＯＳトランジスタＮ４２１のゲートはインバータ４０３の出力端と接続されている。
The second pull-up resistor circuit includes a partial resistor circuit PR44 including a PMOS transistor P421 and a resistor R14 connected in series between a predetermined power supply voltage Vcc via an output terminal TXP and an inductance L41. The gate of the PMOS transistor P421 is connected to the output terminal of the
The second pull-down resistor circuit includes a partial resistor circuit NR44 including an NMOS transistor N421 and a resistor R24 connected in series between the output terminal TXP and a predetermined GND via an inductance L41. The NMOS transistor N421 Are connected to the output terminal of the
第３のプルアップ抵抗回路Ｐ４３、第３のプルダウン抵抗回路Ｎ４３、第４のプルアップ抵抗回路Ｐ４４、第４のプルダウン抵抗回路Ｎ４４は、それぞれ第１のプルアップ抵抗回路Ｐ４１、第１のプルダウン抵抗回路Ｎ４１、第２のプルアップ抵抗回路Ｐ４２、第２のプルダウン抵抗回路Ｎ４２と同様の構成を有するため、詳細な説明を省略する。
第３のプルアップ抵抗回路Ｐ４３と第３のプルダウン抵抗回路Ｎ４３は出力端ＴＸＭに直接に接続され、また第４のプルアップ抵抗回路Ｐ４４と第４のプルダウン抵抗回路Ｎ４４は出力端ＴＸＭとインダクタンスＬ４２を介して接続されている。
また、各ＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３のゲートはインバータ４０６の出力端に接続され、ＰＭＯＳトランジスタＰ４３４のゲートはインバータ４０７の出力端に接続され、ＰＭＯＳトランジスタＰ４４１のゲートはインバータ４０８の出力端と接続されている。
また、各ＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３のゲートはインバータ４１１の出力端に接続され、ＮＭＯＳトランジスタＮ４３４のゲートはインバータ４１０の出力端に接続され、ＮＭＯＳトランジスタＮ４４１のゲートはインバータ４０９の出力端と接続されている。
そして、インバータ４００乃至４１１には、デジタル回路８から出力される制御信号１２（図１参照）を構成するデジタル信号ＤＥＭＰＨＰＰ、ＳＤＡＴＡＰ、ＥＭＰＨＰＰ、ＥＭＰＨＰＮ、ＳＤＡＴＡＰ、ＤＥＭＰＨＰＮ、ＤＥＭＰＨＭＰ、ＳＤＡＴＡＭ、ＥＭＰＨＭＰ、ＥＭＰＨＭＮ、ＳＤＡＴＡＭ、ＤＥＭＰＨＭＮがそれぞれ入力される。
また、差動伝送線路４で伝送される高周波損失を防ぐために、差動信号の振幅を大きくして、Ｓ／Ｎ比をかせぐことが好ましい。なお、各抵抗Ｒ１０乃至Ｒ１３、Ｒ２０乃至Ｒ２３、Ｒ１５乃至Ｒ１８、Ｒ２５乃至Ｒ２８は２００Ωで、Ｒ１４、Ｒ２４、Ｒ１９、Ｒ２９は６６．６Ωである。
The third pull-up resistor circuit P43, the third pull-down resistor circuit N43, the fourth pull-up resistor circuit P44, and the fourth pull-down resistor circuit N44 are respectively a first pull-up resistor circuit P41 and a first pull-down resistor circuit. Since the configuration is the same as that of the circuit N41, the second pull-up resistor circuit P42, and the second pull-down resistor circuit N42, detailed description thereof is omitted.
The third pull-up resistor circuit P43 and the third pull-down resistor circuit N43 are directly connected to the output terminal TXM, and the fourth pull-up resistor circuit P44 and the fourth pull-down resistor circuit N44 are connected to the output terminal TXM and the inductance L42. Connected through.
The gates of the PMOS transistors P431 to P433 are connected to the output terminal of the
The gates of the NMOS transistors N431 to N433 are connected to the output terminal of the
The
In order to prevent high frequency loss transmitted through the differential transmission line 4, it is preferable to increase the amplitude of the differential signal to increase the S / N ratio. The resistors R10 to R13, R20 to R23, R15 to R18, R25 to R28 are 200Ω, and R14, R24, R19, and R29 are 66.6Ω.
次にドライバ回路９１の動作を説明する。図３は、ドライバ回路９１の動作を説明するためのタイミングチャートである。図３において、「ＴＸＰ」、「ＴＸＭ」は出力端ＴＸＰ、ＴＸＭに出力された差動電圧の波形を示している。ＰＣＩ−ＥｘＰＲｅｓｓ ｇｅｎ２の高速通信シリアルシステムにおいて、プリエンファシス時の差動電圧の振幅は５００ｍＶであり、それ以外のディエンファシス時の差動電圧の振幅は２５０ｍＶである。
また、図３に示すＳＤＡＴＡＰ、ＳＤＡＴＡＭ、ＥＭＰＨＰＰ、ＥＭＰＨＭＮ、ＥＭＰＨＰＮ、ＥＭＰＨＭＰ、ＤＥＭＰＨＰＰ、ＤＥＭＰＨＭＮ、ＤＥＭＰＨＰＮ、ＤＥＭＰＨＭＰは、デジタル回路８からそれぞれ出力された対応する各デジタル信号の波形を示している。
ここで、シリアルデータ信号ＳＤＡＴＡＰとＳＤＡＴＡＭの信号の組、ディエンファシス制御信号ＤＥＭＰＨＰＰとＤＥＭＰＨＭＮの信号の組、ディエンファシス制御信号ＤＥＭＰＨＰＮ及びＤＥＭＰＨＭＰの信号の組は、それぞれ対を成す信号の組であり、これらの信号を第１の制御信号と表現する。また、エンファシス制御信号ＥＭＰＨＰＰとＥＭＰＨＰＭＮの信号の組、エンファシス制御信号ＥＭＰＨＰＮとＥＭＰＨＭＰの信号の組は、それぞれ対を成すデジタル信号の組であり、これらの信号を第２の制御信号と表現する。
「差動データ」は、一対のシリアルデータ信号ＳＤＴＡＰ、ＳＤＴＡＭに応じて差動伝送線路４に出力される差動データである。
Next, the operation of the
Also, SDATAT, SDATAM, EMPHPP, EMPHMN, EMPHPN, EMPHMP, DEMHPPP, DEMPHMN, DEMHPPN, and DEMPHMP shown in FIG. 3 indicate the waveforms of the corresponding digital signals respectively output from the
Here, a set of serial data signals SDATAT and SDATAM, a set of deemphasis control signals DEMHPPP and DEMPHMN, and a set of deemphasis control signals DEMHPPN and DEMPHMP are pairs of signals, respectively. Is expressed as a first control signal. A set of signals of emphasis control signals EMPHPP and EMPHPMN and a set of signals of emphasis control signals EMPHPN and EMPHMP are a pair of digital signals that form a pair, and these signals are expressed as a second control signal.
“Differential data” is differential data output to the differential transmission line 4 in accordance with a pair of serial data signals SDTAP and SDTAM.
プリエンファシス時におけるドライバ回路９１の動作について説明する。
プリエンファシス時にはＳＤＡＴＡＰとＥＭＰＨＰＰとＥＭＰＨＰＮの信号レベルが一致し、ＳＤＡＴＡＭとＥＭＰＨＭＰとＥＭＰＨＭＮの信号レベルが一致する。
この時、ＤＥＭＰＨＰＰはＬレベルにあり、インバータ４００で反転された信号の電圧がＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３の各ゲートに印加され、ＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３はオフになる。同様に、ＤＥＭＰＨＰＮはＨレベルにあってＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３をオフにし、ＤＥＭＰＨＭＰはＬレベルにあってＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３をオフにし、ＤＥＭＰＨＭＮはＨレベルにあってＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３をオフにする。すなわち、プリエンファシス時には、ＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３、Ｐ４３１乃至Ｐ４３３、ＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３、Ｎ４３１乃至Ｎ４３３がオフになる。
プリエンファシス時でかつ差動データが「１」の場合には、ＳＤＡＴＡＰとＥＭＰＨＰＰとＥＭＰＨＰＮはＨレベルであり、ＳＤＡＴＡＭとＥＭＰＨＭＰとＥＭＰＨＭＮはＬレベルである。
The operation of the
During pre-emphasis, the signal levels of SDATAP, EMPHPP, and EMPHPN match, and the signal levels of SDATAM, EMPHMP, and EMPHMN match.
At this time, DEMHPPP is at the L level, the voltage of the signal inverted by the
When pre-emphasis is performed and differential data is “1”, SDATAP, EMPHPP, and EMPHPN are at the H level, and SDATAM, EMPHMP, and EMPHMN are at the L level.
ここで、図２を参照すると、デジタル回路８から出力されたＳＤＡＴＡＰはインバータ４０１によって反転され、その反転された信号の電圧がＰＭＯＳトランジスタＰ４１４のゲートに印加される。同様にＥＭＰＨＰＰはインバータ４０２によって、ＥＭＰＨＰＮはインバータ４０３によって、ＳＤＡＴＡＰはインバータ４０４によってその信号レベルが反転され、その反転された信号の電圧が、それぞれＰＭＯＳトランジスタＰ４２１、ＮＭＯＳトランジスタＮ４２１、ＮＭＯＳトランジスタＮ４１４の各ゲートにそれぞれ印加される。
これにより、ＰＭＯＳトランジスタＰ４１４、Ｐ４２１はオンし、ＮＭＯＳトランジスタＮ４１４、Ｎ４２１はオフする。すなわち、出力端ＴＸＰはプルアップされる。
Here, referring to FIG. 2, SDATAP output from the
As a result, the PMOS transistors P414 and P421 are turned on, and the NMOS transistors N414 and N421 are turned off. That is, the output terminal TXP is pulled up.
一方、デジタル回路８から出力されたＳＤＡＴＡＭ、ＥＭＰＨＭＰ、ＥＭＰＨＭＮも同様にインバータ４０７乃至４１０によってその信号レベルが反転され、その反転された信号の電圧が、それぞれＰＭＯＳトランジスタＰ４３４、Ｐ４４１、ＮＭＯＳトランジスタＮ４３４、ＮＭＯＳトランジスタＮ４４１の各ゲートにそれぞれ印加される。
これにより、ＰＭＯＳトランジスタＰ４３４、Ｐ４４１はオフし、ＮＭＯＳトランジスタＮ４３４、Ｎ４４１はオンする。すなわち、出力端ＴＸＭはプルダウンされる。
プリエンファシス時でかつ差動データが「０」の場合には、ＳＤＡＴＡＰとＥＭＰＨＰＰとＥＭＰＨＰＮはＬレベルであり、ＳＤＡＴＡＭとＥＭＰＨＭＰとＥＭＰＨＭＮはＨレベルである。従って、差動データ「１」の時に比べると、各トランジスタのゲートに印加されるデジタル信号の電圧が反転するので、各トランジスタのオン、オフ関係も反転する。
これにより、ＰＭＯＳトランジスタＰ４１４、Ｐ４２１はオフし、ＮＭＯＳトランジスタＮ４１４、Ｎ４２１はオンする。すなわち、出力端ＴＸＰはプルダウンされる。また、ＰＭＯＳトランジスタＰ４３４、Ｐ４４１はオンし、ＮＭＯＳトランジスタＮ４３４、Ｎ４４１はオフする。すなわち、出力端ＴＸＭはプルアップされる。
On the other hand, the signal levels of SDATA, EMPHMP, and EMPHMN output from the
As a result, the PMOS transistors P434 and P441 are turned off, and the NMOS transistors N434 and N441 are turned on. That is, the output terminal TXM is pulled down.
When pre-emphasis is performed and differential data is “0”, SDATAP, EMPHPP, and EMPHPN are at L level, and SDATAM, EMPHMP, and EMPHMN are at H level. Therefore, compared to the differential data “1”, the voltage of the digital signal applied to the gate of each transistor is inverted, so the on / off relationship of each transistor is also inverted.
As a result, the PMOS transistors P414 and P421 are turned off, and the NMOS transistors N414 and N421 are turned on. That is, the output terminal TXP is pulled down. The PMOS transistors P434 and P441 are turned on, and the NMOS transistors N434 and N441 are turned off. That is, the output terminal TXM is pulled up.
ディエンファシス時におけるドライバ回路９１の動作について説明する。
ディエンファシス時には、ＥＭＰＨＰＰはＬレベルにあってＰＭＯＳトランジスタＰ４２１をオフにし、ＥＭＰＨＰＮはＨレベルにあってＮＭＯＳトランジスタＮ４２１をオフにする。また、ＥＭＰＨＭＰはＬレベルにあってＰＭＯＳトランジスタＰ４４１をオフにし、ＥＭＰＨＭＮはＨレベルにあってＮＭＯＳトランジスタＮ４４１をオフにする。すなわち、ディエンファシス時には、ＰＭＯＳトランジスタＰ４２１、Ｐ４４１、ＮＭＯＳトランジスタＮ４２１、Ｎ４４１がオフになる。
ディエンファシス時でかつ差動データが「１」の場合には、ＤＥＭＰＨＰＰはＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３をオンにし、ＤＥＭＰＨＰＮはＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３をオフにし、ＤＥＭＰＨＭＰはＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３をオフにし、ＤＥＭＰＨＭＮはＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３をオンにする。この時、ＮＭＯＳトランジスタＮ４１４はオンで、ＰＭＯＳトランジスタＰ４３４はオンである。従って、出力端ＴＸＰはプルアップされる。
ディエンファシス時でかつ差動データが「０」の場合には、ＤＥＭＰＨＰＰはＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３をオフにし、ＤＥＭＰＨＰＮはＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３をオンにし、ＤＥＭＰＨＭＰはＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３をオンにし、ＤＥＭＰＨＭＮはＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３をオフにする。この時、ＮＭＯＳトランジスタＮ４１４をオフで、ＰＭＯＳトランジスタＰ４３４はオフである。従って、出力端ＴＸＭはプルアップされる。
The operation of the
At the time of de-emphasis, EMPHPP is at L level to turn off the PMOS transistor P421, and EMPHPN is at H level to turn off the NMOS transistor N421. EMPHMP is at L level to turn off the PMOS transistor P441, and EMPHMN is at H level to turn off the NMOS transistor N441. That is, at the time of de-emphasis, the PMOS transistors P421 and P441 and the NMOS transistors N421 and N441 are turned off.
At the time of de-emphasis and when the differential data is “1”, DEMHPP turns on PMOS transistors P411 to P413, DEMHPN turns off NMOS transistors N411 to N413, DEMPHMP turns off PMOS transistors P431 to P433, DEMPHMN turns on NMOS transistors N431 through N433. At this time, the NMOS transistor N414 is on and the PMOS transistor P434 is on. Therefore, the output terminal TXP is pulled up.
At the time of de-emphasis and when the differential data is “0”, DEMHPP turns off PMOS transistors P411 to P413, DEMHPN turns on NMOS transistors N411 to N413, DEMPHMP turns on PMOS transistors P431 to P433, DEMPHMN turns off NMOS transistors N431 to N433. At this time, the NMOS transistor N414 is off and the PMOS transistor P434 is off. Therefore, the output end TXM is pulled up.
以上のように構成されて動作するドライバ回路９１を含む高速シリアル通信システム１の状態について、図４、図５に基づいて説明する。
図４は、差動データ「１」かつプリエンファシス時の高速シリアル通信システム１の状態を説明する図である。
上述したように、差動データ「１」のプリエンファシス時には、部分抵抗回路ＰＲ４０乃至ＰＲ４２のＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３がオフし、部分抵抗回路ＰＲ４３のＰＭＯＳトランジスタＰ４１４はオンする。また、部分抵抗回路ＰＲ４５乃至ＰＲ４８のＰＭＯＳトランジスタのＰ４３１乃至Ｐ４３４がオフする。また、部分抵抗回路ＰＲ４４のＰＭＯＳトランジスタＰ４２１がオンし、部分抵抗回路ＰＲ４９のＰＭＯＳトランジスタＰ４４１はオフする。
The state of the high-speed
FIG. 4 is a diagram for explaining the state of the high-speed
As described above, during the pre-emphasis of the differential data “1”, the PMOS transistors P411 to P413 of the partial resistance circuits PR40 to PR42 are turned off, and the PMOS transistor P414 of the partial resistance circuit PR43 is turned on. Also, the PMOS transistors P431 to P434 of the partial resistance circuits PR45 to PR48 are turned off. Further, the PMOS transistor P421 of the partial resistance circuit PR44 is turned on, and the PMOS transistor P441 of the partial resistance circuit PR49 is turned off.
また、部分抵抗回路ＮＲ４０乃至ＮＲ４３のＮＭＯＳトランジスタＮ４１１乃至Ｎ４１４は全てオフし、部分抵抗回路ＮＲ４５乃至ＮＲ４７のＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３がオフし、部分抵抗回路ＮＲ４８のＮＭＯＳトランジスタＮ４３４がオンする。また、部分抵抗回路ＮＲ４４のＮＭＯＳトランジスタＮ４２１はオフし、部分抵抗回路ＮＲ４９のＮＭＯＳトランジスタＮ４４１がオンする。
これにより、出力端ＴＸＰと電源電圧Ｖｃｃとの間で、抵抗Ｒ１３（２００Ω）とＲ１４（６６．６Ω）が並列に接続されるので、抵抗Ｒ１３とＲ１４の合成抵抗Ｒｃｏｍ１の抵抗値は５０Ωとなる。一方、出力端ＴＸＭとＧＮＤとの間でＲ２８（２００Ω）とＲ２９（６６．６Ω）が並列に接続され、各抵抗Ｒ２８乃至Ｒ２９の合成抵抗Ｒｃｏｍ２の抵抗値は５０Ωとなる。ここで、電源電圧Ｖｃｃを１Ｖとし、各合成抵抗Ｒｃｏｍ１、Ｒｃｏｍ２及び各終端抵抗Ｒ１、Ｒ２の分圧比を考慮すれば、出力端ＴＸＰと出力端ＴＸＭの電圧は、それぞれ７５０ｍＶ及び２５０ｍＶであり、差動伝送線路４の電圧振幅は５００ｍＶである。また、この場合に、出力端ＴＸＰから出力端ＴＸＭに流れる定電流は５ｍＡである。
また、差動データ「０」のプリエンファシス時は、出力端ＴＸＰと出力端ＴＸＭの電圧は、それぞれ２５０ｍＶ及び７５０ｍＶとなる。なお、上述したように、各合成抵抗Ｒｃｏｍ１及びＲｃｏｍ２はそれぞれ５０Ωであり、終端抵抗のインピーダンス整合を実現している。
Further, the NMOS transistors N411 to N414 of the partial resistance circuits NR40 to NR43 are all turned off, the NMOS transistors N431 to N433 of the partial resistance circuits NR45 to NR47 are turned off, and the NMOS transistor N434 of the partial resistance circuit NR48 is turned on. Further, the NMOS transistor N421 of the partial resistance circuit NR44 is turned off, and the NMOS transistor N441 of the partial resistance circuit NR49 is turned on.
As a result, the resistors R13 (200Ω) and R14 (66.6Ω) are connected in parallel between the output terminal TXP and the power supply voltage Vcc, so that the combined resistance Rcom1 of the resistors R13 and R14 has a resistance value of 50Ω. . On the other hand, R28 (200Ω) and R29 (66.6Ω) are connected in parallel between the output terminals TXM and GND, and the resistance value of the combined resistance Rcom2 of the resistors R28 to R29 is 50Ω. Here, if the power supply voltage Vcc is 1 V and the voltage dividing ratio of each combined resistor Rcom1, Rcom2 and each terminating resistor R1, R2 is taken into consideration, the voltages at the output end TXP and the output end TXM are 750 mV and 250 mV, respectively. The voltage amplitude of the dynamic transmission line 4 is 500 mV. In this case, the constant current flowing from the output end TXP to the output end TXM is 5 mA.
In pre-emphasis of differential data “0”, the voltages at the output end TXP and the output end TXM are 250 mV and 750 mV, respectively. As described above, each of the combined resistors Rcom1 and Rcom2 is 50Ω, and the impedance matching of the termination resistor is realized.
図５は、ディエンファシス時の高速シリアル通信システム１の状態を説明する図である。上述したように、データ「１」のディエンファシス時には、部分抵抗回路ＰＲ４０乃至ＰＲ４２のＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３がオンし、部分抵抗回路ＰＲ４３のＰＭＯＳトランジスタＰ４１４がオフする。また部分抵抗回路ＰＲ４５乃至ＰＲ４７のＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３がオフし、部分抵抗回路ＰＲ４８のＰＭＯＳトランジスタＰ４３４がオンする。また、部分抵抗回路ＰＲ４４のＰＭＯＳトランジスタＰ４２１がオフし、部分抵抗回路ＰＲ４９のＰＭＯＳトランジスタＰ４４１がオフする。
また、部分抵抗回路ＮＲ４０乃至ＮＲ４２のＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３のトランジスタがオフし、部分抵抗回路ＮＲ４３のＮＭＯＳトランジスタＮ４１４がオンする。また、部分抵抗回路ＮＲ４５乃至ＮＲ４７のＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３がオンし、部分抵抗回路ＮＲ４８のＮＭＯＳトランジスタＮ４３４がオフする。また、部分抵抗回路ＮＲ４４のＮＭＯＳトランジスタＮ４２１がオフし、部分抵抗回路ＮＲ４９のＮＭＯＳトランジスタＮ４４１がオフする。
FIG. 5 is a diagram for explaining the state of the high-speed
Also, the NMOS transistors N411 to N413 of the partial resistance circuits NR40 to NR42 are turned off, and the NMOS transistor N414 of the partial resistance circuit NR43 is turned on. Further, the NMOS transistors N431 to N433 of the partial resistance circuits NR45 to NR47 are turned on, and the NMOS transistor N434 of the partial resistance circuit NR48 is turned off. Further, the NMOS transistor N421 of the partial resistance circuit NR44 is turned off, and the NMOS transistor N441 of the partial resistance circuit NR49 is turned off.
これにより、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で、抵抗Ｒ１０乃至Ｒ１２が並列に接続されるので、抵抗Ｒ１０乃至Ｒ１２（いずれも２００Ω）の合成抵抗は６６．６Ωである。また、出力端ＴＸＰとＧＮＤとの間で抵抗Ｒ２３（２００Ω）が接続されるので、ＧＮＤに接続されている抵抗は２００Ωで、これらの合成抵抗Ｒｃｏｍ３は５０Ωである。一方、出力端ＴＸＭと電源電圧Ｖｃｃとの間では、抵抗Ｒ１８（２００Ω）が接続されるので、電源電圧Ｖｃｃとの間に接続されている抵抗は２００Ωである。また、出力端ＴＸＭとＧＮＤとの間では抵抗Ｒ２５乃至Ｒ２７が並列に接続されており、抵抗Ｒ２５乃至Ｒ２７（いずれも２００Ω）の合成抵抗は６６．６Ωである。よって、出力端ＴＸＭに接続されている抵抗の合成抵抗値は５０Ωである。これらの抵抗の分圧で出力端ＴＸＰは６２５ｍＶ、出力端ＴＸＭは３７５ｍＶを出力し、差分の電圧は２５０ｍＶで、ディエンファシス時の電圧を出力する。
このようにオンオフする抵抗の数を変えることで、合成抵抗を５０Ωにして出力振幅の値を変えることが可能となる。
Thus, since the resistors R10 to R12 are connected in parallel between the output terminal TXP and the predetermined power supply voltage Vcc, the combined resistance of the resistors R10 to R12 (all 200Ω) is 66.6Ω. In addition, since the resistor R23 (200Ω) is connected between the output terminal TXP and GND, the resistor connected to GND is 200Ω, and the combined resistance Rcom3 is 50Ω. On the other hand, since the resistor R18 (200Ω) is connected between the output terminal TXM and the power supply voltage Vcc, the resistor connected to the power supply voltage Vcc is 200Ω. Further, resistors R25 to R27 are connected in parallel between the output terminal TXM and GND, and the combined resistance of the resistors R25 to R27 (all 200Ω) is 66.6Ω. Therefore, the combined resistance value of the resistors connected to the output terminal TXM is 50Ω. With the divided voltage of these resistors, the output terminal TXP outputs 625 mV, the output
By changing the number of resistors that are turned on and off in this manner, the combined resistance can be 50Ω and the value of the output amplitude can be changed.
図６は、ドライバ回路９１の動作を説明するための図である。説明を容易にするため、出力端ＴＸＰが「１」（Ｈｉｇｈ）でインダクタンスＬ４１が０ｎＨの時の図を示している。Ｒｃｏｍは部分抵抗回路で作る合成抵抗５０Ωを示し、Ｃ１は静電保護容量（１．２ｐＦ相当）、１０はワイヤボンディング（３ｎＨ相当）、Ｒ１は終端抵抗５０Ωを示す。この時２．５ＧＨｚ相当の振幅は４５０ｍＶで５０ｍＶ程度の振幅の減衰が見られる。
図７は、ドライバ回路９１の動作を説明するための図である。出力端ＴＸＰが「１」でインダクタンスＬ４１が０ｎＨではない時の図を示している。プリエンファシス時には抵抗Ｒ１４とインダクタンスＬ４１がＲｃｏｍ（Ｒ１３）に並列に接続される。インダクタンスＬ４１の値によって、振幅が変化する。
FIG. 6 is a diagram for explaining the operation of the
FIG. 7 is a diagram for explaining the operation of the
図８は、静電保護容量Ｃ１が１．２ｐＦ、ワイヤボンディング１０が３ｎＨ相当で、インダクタンスＬ４１を０ｎＨ〜５ｎＨまで変化させた時のグラフである。縦軸が振幅（Ｖ）、横軸はインダクタンス（Ｈ）を示している。インダクタンスＬ４１を２．２５ｎＨ程度にすると振幅が４７５ｍＶで、２５ｍＶの振幅の改善が可能である。インダクタンスＬ４１はプリエンファシス時のみ接続されるので、プリエンファシス時の振幅の改善をすることが可能である。振幅をより改善するために部分抵抗回路ＰＲ４４と部分抵抗回路ＮＲ４４の抵抗値を下げ、部分抵抗回路ＰＲ４０乃至ＰＲ４３と部分抵抗回路ＮＲ４０乃至ＮＲ４３の抵抗値を上げることで、振幅の改善度を変えることが可能である。但し、プリエンファシス時及び、ディエンファシス時のＤＣでの合成抵抗は５０Ωになるように変更する必要がある。
このように本実施形態によれば、受動素子を介した抵抗回路のスイッチング素子を所望のデータパターンの時に制御することで、所望のデータパターン（本実施形態ではプリエンファシス時のみ）の振幅を改善することができる。更にＤＣの時の出力インピーダンスに影響を与えないドライバ回路を提供することができる。
また、並列に接続された部分抵抗回路のスイッチング素子をオン又はオフすることによって抵抗が変化するので、より低消費電力化が可能なドライバ回路を提供することができる。
FIG. 8 is a graph when the electrostatic protection capacitance C1 is 1.2 pF, the
As described above, according to the present embodiment, the amplitude of the desired data pattern (in the present embodiment only during pre-emphasis) is improved by controlling the switching element of the resistance circuit via the passive element at the desired data pattern. can do. Furthermore, it is possible to provide a driver circuit that does not affect the output impedance during DC.
In addition, since the resistance is changed by turning on or off the switching elements of the partial resistance circuits connected in parallel, a driver circuit capable of further reducing power consumption can be provided.
＜第二の実施形態＞
本発明の第二の実施形態について、図面に基づいて説明する。
図９は、第二の実施形態に係る送信側ドライバ回路９２の詳細な構成例を示す回路図である。本発明の第一の実施形態に係るドライバ回路９１と異なる点は、インダクタンスＬ４１の替わりにキャパシタンス（第１の受動素子）Ｃ４１を備え、インダクタンスＬ４２の替わりにキャパシタンス（第２の受動素子）Ｃ４２を備え、抵抗Ｒ１４、抵抗Ｒ２４、抵抗Ｒ１９、抵抗Ｒ２９が排除された点にある。構成は実施例１とほぼ同様なので、詳細な説明を省略する。
次にドライバ回路９２の動作を説明する。図１０は、ドライバ回路９２の動作を説明するためのタイミングチャートである。図１０において、「ＴＸＰ」、「ＴＸＭ」は出力端ＴＸＰ、ＴＸＭに出力された差動電圧の波形を示している。ＰＣＩ−ＥｘＰＲｅｓｓ ｇｅｎ２の高速通信シリアルシステムにおいて、プリエンファシス時の差動電圧の振幅が５００ｍＶの場合、それ以外のディエンファシス時の差動電圧は２５０ｍＶである。
<Second Embodiment>
A second embodiment of the present invention will be described with reference to the drawings.
FIG. 9 is a circuit diagram showing a detailed configuration example of the transmission
Next, the operation of the
また、図１０に示すＳＤＡＴＡＰ、ＳＤＡＴＡＭ、ＥＭＰＨＰＰ、ＥＭＰＨＭＮ、ＥＭＰＨＰＮ、ＥＭＰＨＭＰ、ＤＥＭＰＨＰＰ、ＤＥＭＰＨＭＰは、デジタル回路８からそれぞれ出力された対応する各デジタル信号の波形を示している。
ここで、シリアルデータ信号ＳＤＡＴＡＰとＳＤＡＴＡＭの信号の組、ディエンファシス制御信号ＤＥＭＰＨＰＰとＤＥＭＰＨＰＮの信号の組は、それぞれ対を成す信号の組であり、これらの信号を第１の制御信号と表現する。また、エンファシス制御信号ＥＭＰＨＰＰとＥＭＰＨＰＮの信号の組、エンファシス制御信号ＥＭＰＨＮＭＰとＥＭＰＨＭＮの信号の組は、それぞれ対を成す信号の組であり、これらの信号を第２の制御信号と表現する。
「差動データ」は、一対のシリアルデータ信号ＳＤＴＡＰ、ＳＤＴＡＭに応じて差動伝送線路４に出力される差動データであり、ＳＤＡＴＡＰがＬｏｗ（Ｌ）レベルで、かつＳＤＡＴＡＭがＨｉｇｈ（Ｈ）レベルの時、差動データ「０」が出力される。ＳＤＡＴＡＭがＬレベルで、ＳＤＡＴＡＰがＨレベルの時、差動データ「１」が出力される。
Further, SDATAT, SDATAM, EMPHPP, EMPHMN, EMPHPN, EMPHMP, DEMHPPP, and DEMPHMP shown in FIG. 10 indicate waveforms of corresponding digital signals respectively output from the
Here, the set of serial data signals SDATAT and SDATAM and the set of deemphasis control signals DEMHPPP and DEMHPPN are pairs of signals, and these signals are expressed as a first control signal. A set of signals of emphasis control signals EMPHPP and EMPHPN and a set of signals of emphasis control signals EMPHNMP and EMPHMN are pairs of signals, respectively, and these signals are expressed as a second control signal.
“Differential data” is differential data output to the differential transmission line 4 in response to a pair of serial data signals SDTAP and SDTAM. SDATAT is at a low (L) level and SDATAM is at a high (H) level. At this time, differential data “0” is output. When SDATAM is at L level and SDATAP is at H level, differential data “1” is output.
プリエンファシス時におけるドライバ回路９２の動作について説明する。
プリエンファシス時にはＳＤＡＴＡＰとＥＭＰＨＰＰの信号レベルが一致し、ＳＤＡＴＡＭとＥＭＰＨＭＰの信号レベルが一致する。
プリエンファシス時でかつ差動データが「１」の場合には、ＤＥＭＰＨＰＰとＳＤＡＴＡＰとＥＭＰＨＰＰとＥＭＰＨＰＮはＨレベルにあって、ＰＭＯＳトランジスタＰ４１１乃至Ｐ４１４、Ｐ４２１をオンにする。また、ＮＭＯＳトランジスタＮ４１１乃至Ｎ４１４、Ｎ４２１をオフにする。すなわち、出力端ＴＸＰはプルアップされる。
ＤＥＭＰＨＭＰとＳＤＡＴＡＭとＥＭＰＨＭＰとＥＭＰＨＭＮはＬレベルにあって、ＰＭＯＳトランジスタＰ４３１乃至Ｐ４３４、Ｐ４４１をオフにする。また、ＮＭＯＳトランジスタＮ４３１乃至Ｎ４３４、Ｎ４４１をオンにする。すなわち、出力端ＴＸＭはプルダウンされる。
プリエンファシス時でかつ差動データが「０」の場合には、ＤＥＭＰＨＰＰとＳＤＡＴＡＰとＥＭＰＨＰＰとＥＭＰＨＰＮはＬレベルにあって、ＰＭＯＳトランジスタＰ４１１乃至Ｐ４１４、Ｐ４２１をオフにする。また、ＮＭＯＳトランジスタＮ４１１乃至Ｎ４１４、Ｎ４２１をオンにする。すなわち、出力端ＴＸＰはプルダウンされる。
ＤＥＭＰＨＭＰとＳＤＡＴＡＭとＥＭＰＨＭＰとＥＭＰＨＭＮはＨレベルにあって、ＰＭＯＳトランジスタＰ４３１乃至Ｐ４３４、Ｐ４４１をオンにする。また、ＮＭＯＳトランジスタＮ４３１乃至Ｎ４３４、Ｎ４４１をオフにする。すなわち、出力端ＴＸＭはプルアップされる。
The operation of the
During pre-emphasis, the signal levels of SDATAP and EMPHPP match, and the signal levels of SDATAM and EMPHMP match.
When pre-emphasis is performed and the differential data is “1”, DEMHPPP, SDATAP, EMPHPP, and EMPHPN are at the H level, and the PMOS transistors P411 to P414 and P421 are turned on. Further, the NMOS transistors N411 to N414 and N421 are turned off. That is, the output terminal TXP is pulled up.
DEMPHMP, SDATAM, EMPHMP, and EMPHMN are at the L level, and the PMOS transistors P431 to P434 and P441 are turned off. Also, the NMOS transistors N431 to N434 and N441 are turned on. That is, the output terminal TXM is pulled down.
When pre-emphasis is performed and the differential data is “0”, DEMHPPP, SDATAP, EMPHPP, and EMPHPN are at the L level, and the PMOS transistors P411 to P414 and P421 are turned off. Further, the NMOS transistors N411 to N414 and N421 are turned on. That is, the output terminal TXP is pulled down.
DEMPHMP, SDATAM, EMPHMP, and EMPHMN are at the H level, and the PMOS transistors P431 to P434 and P441 are turned on. Further, the NMOS transistors N431 to N434 and N441 are turned off. That is, the output terminal TXM is pulled up.
ディエンファシス時におけるドライバ回路９２の動作について説明する。
ディエンファシス時には、ＥＭＰＨＰＰはＬレベルにあってＰＭＯＳトランジスタＰ４２１をオフにし、ＥＭＰＨＰＮはＨレベルにあってＮＭＯＳトランジスタＮ４２１をオフにし、ＥＭＰＨＭＰはＬレベルにあってＰＭＯＳトランジスタＰ４４１をオフにし、ＥＭＰＨＭＮはＨレベルにあってＰＭＯＳトランジスタＰ４４１をオフにする。すなわち、ディエンファシス時には、ＰＭＯＳトランジスタＰ４２１、Ｐ４４１、ＮＭＯＳトランジスタＮ４２１、Ｎ４４１がオフになる。
ディエンファシス時でかつ差動データが「１」の場合には、ＤＥＭＰＨＰＰはＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３をオンにし、ＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３をオフにする。この時、ＰＭＯＳトランジスタＰ４１４はオフで、ＮＭＯＳトランジスタＮ４１４はオンである。また、ＤＥＭＰＨＭＰはＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３をオフにし、ＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３をオンにする。この時、ＰＭＯＳトランジスタＰ４３４はオンで、ＮＭＯＳトランジスタＮ４３４はオフである。従って、出力端ＴＸＰがプルアップされ、出力端ＴＸＭがプルダウンされる。
ディエンファシス時でかつ差動データが「０」の場合には、ＤＥＭＰＨＰＰはＰＭＯＳトランジスタＰ４１１乃至Ｐ４１３をオフにし、ＮＭＯＳトランジスタＮ４１１乃至Ｎ４１３をオンにする。この時、ＰＭＯＳトランジスタＰ４１４はオンで、ＮＭＯＳトランジスタＮ４１４はオフである。また、ＤＥＭＰＨＭＰはＰＭＯＳトランジスタＰ４３１乃至Ｐ４３３をオンにし、ＮＭＯＳトランジスタＮ４３１乃至Ｎ４３３をオフにする。この時、ＰＭＯＳトランジスタＰ４３４はオフで、ＮＭＯＳトランジスタＮ４３４はオンである。従って、出力端ＴＸＰがプルダウンされ、出力端ＴＸＭがプルアップされる。
The operation of the
At the time of de-emphasis, EMPHPP is at L level and the PMOS transistor P421 is turned off, EMPHPN is at H level and the NMOS transistor N421 is turned off, EMPHMP is at L level and the PMOS transistor P441 is turned off, and EMPHMN is at H level. Then, the PMOS transistor P441 is turned off. That is, at the time of de-emphasis, the PMOS transistors P421 and P441 and the NMOS transistors N421 and N441 are turned off.
At the time of de-emphasis and when the differential data is “1”, DEMHPP turns on the PMOS transistors P411 to P413 and turns off the NMOS transistors N411 to N413. At this time, the PMOS transistor P414 is off and the NMOS transistor N414 is on. DEMPHMP turns off PMOS transistors P431 to P433 and turns on NMOS transistors N431 to N433. At this time, the PMOS transistor P434 is on and the NMOS transistor N434 is off. Therefore, the output terminal TXP is pulled up and the output terminal TXM is pulled down.
When de-emphasis is performed and the differential data is “0”, DEMHPP turns off the PMOS transistors P411 to P413 and turns on the NMOS transistors N411 to N413. At this time, the PMOS transistor P414 is on and the NMOS transistor N414 is off. DEMPHMP turns on PMOS transistors P431 through P433 and turns off NMOS transistors N431 through N433. At this time, the PMOS transistor P434 is off and the NMOS transistor N434 is on. Therefore, the output terminal TXP is pulled down and the output terminal TXM is pulled up.
図１１はドライバ回路９２の動作を説明するための図である。プリエンファシス時で、かつ出力端ＴＸＰが「１」（Ｈｉｇｈ）の状態を示している。Ｒｃｏｍは部分抵抗回路ＰＲ４０乃至ＰＲ４３で作る合成抵抗５０Ωを示し、Ｃ１は静電保護容量（１．２ｐＦ相当）、１０はワイヤボンディング（３ｎＨ相当）、Ｒ１は終端抵抗５０Ωを示す。図示するように、Ｃ４１はＲｃｏｍに並列に接続される。
図１２は、静電保護容量Ｃ１が１．２ｐＦ、ワイヤボンディング１０が３ｎＨ相当で、キャパシタンスＣ４１を０ｐ〜５ｐＦまで変化させた時のグラフである。縦軸が振幅（Ｖ）で、横軸は容量（Ｆ）を示している。キャパシタンスＣ４１はプリエンファシス時のみ接続されるので、プリエンファシス時の振幅の改善をすることが可能である。ＤＣ時と同程度の振幅を得るには、キャパシタンスＣ４１は１．５ｐＦの容量が必要である。容量素子（受動素子）をインダクタンスからキャパシタンスにすることで、より大きく振幅を改善することが可能である。
このように本実施形態によれば、受動素子を介した抵抗回路のスイッチング素子を所望のデータパターンの時に制御することで、所望のデータパターン（本実施形態ではプリエンファシス時のみ）の振幅を改善することができる。更にＤＣの時の出力インピーダンスに影響を与えないドライバ回路を提供することができる。
また、並列に接続された部分抵抗回路のスイッチング素子をオン又はオフすることによって抵抗が変化するので、より低消費電力化が可能なドライバ回路を提供することができる。
FIG. 11 is a diagram for explaining the operation of the
FIG. 12 is a graph when the electrostatic protection capacitance C1 is 1.2 pF, the
As described above, according to the present embodiment, the amplitude of the desired data pattern (in the present embodiment only during pre-emphasis) is improved by controlling the switching element of the resistance circuit via the passive element at the desired data pattern. can do. Furthermore, it is possible to provide a driver circuit that does not affect the output impedance during DC.
In addition, since the resistance is changed by turning on or off the switching elements of the partial resistance circuits connected in parallel, a driver circuit capable of further reducing power consumption can be provided.
＜第三の実施形態＞
図１３は、第三の実施形態に係る送信側ドライバ回路９３の詳細な構成例を示す回路図である。図１３に示されるように、ドライバ回路９３は９個のインバータ１４００乃至１４０８と、第１のプルアップ抵抗回路Ｐ１４１と第１のプルダウン抵抗回路Ｎ１４１、出力端ＴＸＰ（第１の出力端子）にインダクタンス（第１の受動素子）Ｌ１４１を介して接続される第２のプルアップ回路Ｐ１４２と第２のプルダウン抵抗回路と、第３のプルアップ抵抗回路Ｐ１４３と第３のプルダウン抵抗回路Ｎ１４３、出力端ＴＸＭ（第２の出力端子）にインダクタンス（第２の受動素子）Ｌ１４２を介して接続される第４のプルアップ回路Ｐ１４４と第４のプルダウン抵抗回路Ｎ１４４と第５のプルダウン回路Ｍ１４１とから構成される。
<Third embodiment>
FIG. 13 is a circuit diagram showing a detailed configuration example of the transmission
第１のプルアップ抵抗回路Ｐ１４１は、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で接続された部分抵抗回路ＰＲ１４１を備える。部分抵抗回路ＰＲ１４１は、直列に接続されたＰＭＯＳトランジスタＰ１４１１と抵抗Ｒ１１とから構成されている。なお、本実施形態における回路では、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で接続された部分抵抗回路は、部分抵抗回路ＰＲ１４１と同様の構成を有するため、以下その説明を省略する。ＰＭＯＳトランジスタＰ１４１１のゲートは、インバータ１４００の出力端に接続される。
第１のプルダウン抵抗回路Ｎ１４１は、出力端ＴＸＰと所定のＧＮＤとの間で接続された部分抵抗回路ＮＲ１４１を備える。部分抵抗回路ＮＲ１４１は、直列に接続されたＮＭＯＳトランジスタＮ１４１１と抵抗Ｒ２１とから構成されている。なお、本実施形態における回路では、出力端ＴＸＰと所定のＧＮＤとの間で接続された部分抵抗回路は、部分抵抗回路ＮＲ１４１と同様の構成を有するため、以下その説明を省略する。ＮＭＯＳトランジスタＮ１４１１のゲートは、インバータ１４０３の出力端に接続される。
The first pull-up resistor circuit P141 includes a partial resistor circuit PR141 connected between the output terminal TXP and a predetermined power supply voltage Vcc. The partial resistance circuit PR141 includes a PMOS transistor P1411 and a resistor R11 connected in series. In the circuit according to the present embodiment, the partial resistance circuit connected between the output terminal TXP and the predetermined power supply voltage Vcc has the same configuration as the partial resistance circuit PR141, and therefore the description thereof is omitted below. The gate of the PMOS transistor P1411 is connected to the output terminal of the
The first pull-down resistor circuit N141 includes a partial resistor circuit NR141 connected between the output terminal TXP and a predetermined GND. The partial resistance circuit NR141 includes an NMOS transistor N1411 and a resistor R21 connected in series. In the circuit according to the present embodiment, the partial resistance circuit connected between the output terminal TXP and the predetermined GND has the same configuration as the partial resistance circuit NR141, and therefore the description thereof is omitted below. The gate of the NMOS transistor N1411 is connected to the output terminal of the
第３のプルアップ抵抗回路は、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で部分抵抗回路ＰＲ１４３を備える。部分抵抗回路ＰＲ１４３に含まれるＰＭＯＳトランジスタＰ１４３１のゲートは、インバータ１４０４の出力端と接続される。
第３のプルダウン抵抗回路は、出力端ＴＸＰと所定のＧＮＤとの間で接続された部分抵抗回路ＮＲ１４３を備える。部分抵抗回路ＮＲ１４３に含まれるＮＭＯＳトランジスタＮ１４３１のゲートは、インバータ１４０７の出力端と接続される。
第２のプルアップ抵抗回路は、出力端ＴＸＰとインダクタンスＬ１４１を介して、所定の電源電圧Ｖｃｃとの間で直列に接続された、部分抵抗回路ＰＲ１４２を備える。部分抵抗回路ＰＲ１４２に含まれるＰＭＯＳトランジスタＰ１４２１のゲートはインバータ１４０１の出力端と接続される。
第２のプルダウン抵抗回路は、出力端ＴＸＰとインダクタンスＬ１４１を介して、所定のＧＮＤとの間で直列に接続された、部分抵抗回路ＮＲ１４２を備える。部分抵抗回路Ｒ１４２に含まれるＮＭＯＳトランジスタＮ１４２１のゲートは、インバータ１４０２の出力端と接続されている。
The third pull-up resistor circuit includes a partial resistor circuit PR143 between the output terminal TXP and a predetermined power supply voltage Vcc. The gate of the PMOS transistor P1431 included in the partial resistance circuit PR143 is connected to the output terminal of the
The third pull-down resistor circuit includes a partial resistor circuit NR143 connected between the output terminal TXP and a predetermined GND. The gate of the NMOS transistor N1431 included in the partial resistance circuit NR143 is connected to the output terminal of the
The second pull-up resistor circuit includes a partial resistor circuit PR142 connected in series between the output terminal TXP and a predetermined power supply voltage Vcc via an inductance L141. The gate of the PMOS transistor P1421 included in the partial resistance circuit PR142 is connected to the output terminal of the
The second pull-down resistor circuit includes a partial resistor circuit NR142 connected in series between the output terminal TXP and a predetermined GND via an inductance L141. The gate of the NMOS transistor N1421 included in the partial resistance circuit R142 is connected to the output terminal of the
第４のプルアップ抵抗回路は、出力端ＴＸＭとインダクタンスＬ１４２を介して、所定の電源電圧Ｖｃｃとの間で直列に接続された、部分抵抗回路ＰＲ１４４を備える。部分抵抗回路ＰＲ１４４に含まれるＰＭＯＳトランジスタＰ１４４１のゲートはインバータ１４０５の出力端と接続される。
第４のプルダウン抵抗回路は、出力端ＴＸＭとインダクタンスＬ１４２を介して、所定のＧＮＤとの間で直列に接続された、部分抵抗回路ＮＲ１４４を備える。部分抵抗回路ＮＲ１４４に含まれるＮＭＯＳトランジスタ、Ｎ１４４１のゲートはインバータ１４０６の出力端と接続されている。
本実施形態におけるドライバ回路９３は、分流回路として働く第５のプルダウン抵抗回路Ｍ１４１を備える。第５のプルダウン抵抗回路Ｍ１４１は、出力端ＴＸＰと抵抗Ｒ３１を介してＮＭＯＳトランジスタＮ１４５１と直列に接続され、出力端ＴＸＭと抵抗Ｒ３２を介して、ＮＭＯＳトランジスタＮ１４５１と直列に接続されている。抵抗Ｒ３２は、抵抗Ｒ３１が接続されていない方に接続されている。また、ＮＭＯＳトランジスタＮ１４５１のゲートは、インバータ１４０８の出力端と接続される。
The fourth pull-up resistor circuit includes a partial resistor circuit PR144 connected in series between the output terminal TXM and a predetermined power supply voltage Vcc via an inductance L142. The gate of the PMOS transistor P1441 included in the partial resistance circuit PR144 is connected to the output terminal of the
The fourth pull-down resistor circuit includes a partial resistor circuit NR144 connected in series between the output terminal TXM and a predetermined GND via an inductance L142. The gate of the NMOS transistor N1441 included in the partial resistance circuit NR144 is connected to the output terminal of the
The
次にドライバ回路９３の動作を説明する。図１４は、ドライバ回路９３の動作を説明するためのタイミングチャートである。図１４において、「ＴＸＰ」、「ＴＸＭ」は出力端ＴＸＰ、ＴＸＭに出力された差動電圧の波形を示している。ＰＣＩ−ＥｘＰＲｅｓｓ ｇｅｎ２の高速通信シリアルシステムにおいて、プリエンファシス時の差動電圧の振幅が５００ｍＶの場合、それ以外のディエンファシス時の差動電圧は２５０ｍＶである。また、シリアルデータ信号ＳＤＡＴＡＰ及びＳＤＡＴＡＭは対を成す信号であり、これらを第１の制御信号と呼ぶ。第２の制御信号はまた、エンファシス制御信号ＥＭＰＨＰＰとＥＭＰＨＰＮの信号の組、エンファシス制御信号ＥＭＰＨＮＭＰとＥＭＰＨＭＮの信号の組は、それぞれ対を成す信号の組であり、これらの信号を第２の制御信号と呼ぶ。また、制御信号ＭＤＡＴＡを第３の制御信号と呼ぶ。
Next, the operation of the
「差動データ」は、一対のシリアルデータ信号ＳＤＴＡＰ、ＳＤＴＡＭに応じて差動伝送線路４に出力される差動データであり、ＳＤＡＴＡＰがＬｏｗ（Ｌ）レベルでＳＤＡＴＡＭがＨｉｇｈ（Ｈ）レベルの時、差動データ「０」が出力され、ＳＤＡＴＡＭがＬｏｗレベルで、ＳＤＡＴＡＰがＨｉｇｈレベルの時、差動データ「１」が出力される。
プリエンファシス時にはＳＤＡＴＡＰとＥＭＰＨＰＰとＥＭＰＨＰＮの信号レベルが一致し、ＳＤＡＴＡＭとＥＭＰＨＭＰとＥＭＰＨＭＮの信号レベルが一致する。この時、ＭＤＡＴＡはＨレベルにあって、ＮＭＯＳトランジスタＮ１４５１をオフにする。
ディエンファシス時にはＥＭＰＨＰＰはＰＭＯＳトランジスタＰ１４２１をオフにし、ＥＭＰＨＰＮはＮＭＯＳトランジスタＮ１４２１をオフにし、ＥＭＰＨＭＰはＰＭＯＳトランジスタＰ１４４１をオフにし、ＥＭＰＨＭＮはＮＭＯＳトランジスタＮ１４４１をオフにし、ＭＤＡＴＡはＮＭＯＳトランジスタＮ１４５１をオンにする。
“Differential data” is differential data output to the differential transmission line 4 in response to a pair of serial data signals SDTAP and SDTAM. When SDATAP is at a low (L) level and SDATAM is at a high (H) level. When differential data “0” is output, SDATAM is low level, and SDATAP is high level, differential data “1” is output.
During pre-emphasis, the signal levels of SDATAP, EMPHPP, and EMPHPN match, and the signal levels of SDATAM, EMPHMP, and EMPHMN match. At this time, MDATA is at the H level, and the NMOS transistor N1451 is turned off.
During de-emphasis, EMPHPP turns off the PMOS transistor P1421, EMPHPN turns off the NMOS transistor N1421, EMPHMP turns off the PMOS transistor P1441, EMPHMN turns off the NMOS transistor N1441, and MDATA turns on the NMOS transistor N1451.
図１５はディエンファシス時の高速シリアル通信システム１の状態を説明する図である。差動データ「１」のディエンファシス時には、部分抵抗回路ＰＲ１４２のＰＭＯＳトランジスタＰ１４２１がオフし、部分抵抗回路ＰＲ１４１のＰＭＯＳトランジスタＰ１４１１がオンする。また部分抵抗回路ＰＲ１４３乃至ＰＲ１４４のＰＭＯＳトランジスタＰ１４３１乃至Ｐ１４４１がオフする。
部分抵抗回路ＰＲ１４２のＰＭＯＳトランジスタＰ１４２１がオフし、ＰＲ１４４のＰＭＯＳトランジスタＰ１４４１がオフする。
部分抵抗回路ＮＲ１４１とＮＲ１４３のＮＭＯＳトランジスタＮ１４１１がオフし、部分抵抗回路ＮＲ１４３のＮＭＯＳトランジスタＮ１４３１がオンする。
部分抵抗回路ＮＲ１４２のＮＭＯＳトランジスタＮ１４２１がオフし、部分抵抗回路ＮＲ１４４のＮＭＯＳトランジスタＮ１４４１がオフする。
部分抵抗回路ＭＲ１４１（分流用部分抵抗回路）のＮＭＯＳトランジスタＮ１４５１がオンする。
FIG. 15 is a diagram for explaining the state of the high-speed
The PMOS transistor P1421 of the partial resistance circuit PR142 is turned off, and the PMOS transistor P1441 of the PR144 is turned off.
The NMOS transistors N1411 of the partial resistance circuits NR141 and NR143 are turned off, and the NMOS transistor N1431 of the partial resistance circuit NR143 is turned on.
The NMOS transistor N1421 of the partial resistance circuit NR142 is turned off, and the NMOS transistor N1441 of the partial resistance circuit NR144 is turned off.
The NMOS transistor N1451 of the partial resistance circuit MR141 (a partial resistance circuit for shunting) is turned on.
これにより、出力端ＴＸＰと電源電圧Ｖｃｃとの間で、抵抗Ｒ１１が接続されるので、抵抗は１００Ωである。また出力端ＴＸＭとＧＮＤとの間で抵抗Ｒ２３が接続されるので、ＧＮＤに接続されている抵抗は１００Ωである。一方、出力端ＴＸＰは抵抗Ｒ３１と抵抗Ｒ３２が接続されるので、合成抵抗は２００Ωである。これらの合成抵抗は出力端ＴＸＰと出力端ＴＸＭそれぞれ、５０Ωである。これらの抵抗の分圧で出力端ＴＸＰは６２５ｍＶ、出力端ＴＸＭは３７５ｍＶを出力し、差分の電圧は２５０ｍＶで、ディエンファシス時の電圧を出力する。この時流れる電流は３．７５ｍＡで実施例１の構成のディエンファシス時より低消費電流化が可能である。
トランジスタのサイズや抵抗を細分化し、オンオフする抵抗の数を変えることで、合成抵抗を５０Ωにして出力振幅の値を変えることが可能となる。
尚、エンファシス時の構成は実施例１と等価なので、動作特性の説明は省略する。
本実施形態によれば、プリエンファシス時のみ振幅が改善され、且つＤＣのインピーダンスは５０Ω整合が可能なドライバ回路を提供することができる。また、第一又は第二の実施形態に比べてスイッチング素子の個数が少なく、消費電流が小さいドライバ回路を提供可能にする。
As a result, the resistor R11 is connected between the output terminal TXP and the power supply voltage Vcc, so that the resistor is 100Ω. Further, since the resistor R23 is connected between the output end TXM and GND, the resistor connected to GND is 100Ω. On the other hand, since the resistor R31 and the resistor R32 are connected to the output terminal TXP, the combined resistance is 200Ω. These combined resistances are 50Ω at the output terminal TXP and the output terminal TXM, respectively. With the divided voltage of these resistors, the output terminal TXP outputs 625 mV, the output
By subdividing the size and resistance of the transistor and changing the number of resistors to be turned on / off, the combined resistance can be 50Ω and the output amplitude value can be changed.
Since the configuration at the time of emphasis is equivalent to that of the first embodiment, description of the operating characteristics is omitted.
According to this embodiment, it is possible to provide a driver circuit in which the amplitude is improved only during pre-emphasis and the impedance of DC can be matched by 50Ω. In addition, it is possible to provide a driver circuit with a smaller number of switching elements and lower current consumption than the first or second embodiment.
＜第四の実施形態＞
図１６は、本発明の第四の実施形態に係る送信側ドライバ回路９４の詳細な構成例を示す回路図である。第三の実施形態に係るドライバ回路９３と異なる点は、
インダクタンスＬ１４１、Ｌ１４２の替わりにキャパシタンスＣ１７１、Ｃ１７２を配置した点、出力端にキャパシタンスを介して接続される部分抵抗回路内に抵抗を備えていない点、第１のプルアップ抵抗回路と第１のプルダウン抵抗回路内の部分抵抗回路の数が異なる点にある。
図１６に示されるように、ドライバ回路９４は９個のインバータ１４００乃至１４０８と、出力端ＴＸＰに接続される第１のプルアップ抵抗回路Ｐ１４１と第１のプルダウン抵抗回路Ｎ１４１と第２のプルアップ抵抗回路Ｐ１７１と第２のプルダウン抵抗回路Ｎ１７１と、出力端ＴＸＭに接続される第３のプルアップ抵抗回路Ｐ１４３と第３のプルダウン抵抗回路Ｎ１４３と第４のプルアップ抵抗回路Ｐ１７２と第４のプルダウン抵抗回路Ｎ１７２と、第５のプルダウン回路Ｍ１４１とを備える。
<Fourth embodiment>
FIG. 16 is a circuit diagram showing a detailed configuration example of the transmission
The point that the capacitances C171 and C172 are disposed instead of the inductances L141 and L142, the point that no resistance is provided in the partial resistance circuit connected to the output terminal via the capacitance, the first pull-up resistor circuit and the first pull-down resistor The number of partial resistance circuits in the resistance circuit is different.
As shown in FIG. 16, the
第１のプルアップ抵抗回路Ｐ１４１は、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で接続された部分抵抗回路ＰＲ１４１を備える。
第１のプルダウン抵抗回路Ｎ１４１は、出力端ＴＸＰと所定のＧＮＤとの間で接続された部分抵抗回路ＮＲ１４１を備える。部分抵抗回路ＰＲ１４１のＰＭＯＳトランジスタＰ１４１１のゲートはインバータ１４００の出力端に接続され、部分抵抗回路ＮＲ１４１のＮＭＯＳトランジスタＮ１４１１のゲートは、インバータ１４０３の出力端に接続される。
第３のプルアップ抵抗回路Ｐ１４３は、出力端ＴＸＭと所定の電源電圧Ｖｃｃとの間で接続された部分抵抗回路ＰＲ１４３を備える。
第３のプルダウン抵抗回路Ｎ１４３は、出力端ＴＸＭと所定のＧＮＤとの間で接続された部分抵抗回路ＮＲ１４３を備える。部分抵抗回路ＰＲ１４３のＰＭＯＳトランジスタＰ１４３１のゲートはインバータ１４０４の出力端に接続され、部分抵抗回路ＮＲ１４３のＮＭＯＳトランジスタＮ１４３１のゲートは、インバータ１４０７の出力端に接続される。
The first pull-up resistor circuit P141 includes a partial resistor circuit PR141 connected between the output terminal TXP and a predetermined power supply voltage Vcc.
The first pull-down resistor circuit N141 includes a partial resistor circuit NR141 connected between the output terminal TXP and a predetermined GND. The gate of the PMOS transistor P1411 of the partial resistance circuit PR141 is connected to the output terminal of the
The third pull-up resistor circuit P143 includes a partial resistor circuit PR143 connected between the output terminal TXM and a predetermined power supply voltage Vcc.
The third pull-down resistor circuit N143 includes a partial resistor circuit NR143 connected between the output terminal TXM and a predetermined GND. The gate of the PMOS transistor P1431 of the partial resistance circuit PR143 is connected to the output terminal of the
第２のプルアップ抵抗回路Ｐ１７１は、出力端ＴＸＰと所定の電源電圧Ｖｃｃとの間で接続された部分抵抗回路ＰＲ１４２と、出力端ＴＸＰとキャパシタンスＣ１７１（第１の受動素子）を介して所定の電源電圧Ｖｃｃとの間で直列に接続された部分抵抗回路ＰＲ１７１とを備える。部分抵抗回路ＰＲ１７１は、ＰＭＯＳトランジスタＰ１７２１からなる。部分抵抗回路ＰＲ１４２のＰＭＯＳトランジスタＰ１４１２と部分抵抗回路ＰＲ１７１のＰＭＯＳトランジスタＰ１７２１のゲートはインバータ１４０１の出力端と接続される。
第２のプルダウン抵抗回路Ｎ１７１は、出力端ＴＸＰと所定のＧＮＤとの間で接続された部分抵抗回路ＮＲ１４２と、出力端ＴＸＰとキャパシタンスＣ１７１を介して、所定のＧＮＤとの間で直列に接続された部分抵抗回路ＮＲ１７１とを備える。部分抵抗回路ＮＲ１７１は、ＮＭＯＳトランジスタＮ１７２１からなる。部分抵抗回路ＮＲ１４２のＮＭＯＳトランジスタＮ１４１２と部分抵抗回路ＮＲ１７１のＮＭＯＳトランジスタＮ１７２１のゲートはインバータ１４０２の出力端と接続される。
第４のプルアップ抵抗回路Ｐ１７２は、出力端ＴＸＭと所定の電源電圧Ｖｃｃとの間で接続された部分抵抗回路ＰＲ１４４と、出力端ＴＸＭとキャパシタンスＣ１７２（第２の受動素子）を介して所定の電源電圧Ｖｃｃとの間で直列に接続された部分抵抗回路ＰＲ１７２とを備える。部分抵抗回路ＰＲ１７２は、ＰＭＯＳトランジスタＰ１７２２からなる。ＰＭＯＳトランジスタＰ１４３２とＰ１７２２のゲートはインバータ１４０５の出力端と接続されている。
第４のプルダウン抵抗回路Ｎ１７２は、出力端ＴＸＭと所定のＧＮＤとの間で接続された部分抵抗回路ＮＲ１４４と、出力端ＴＸＭとキャパシタンスＣ１７２を介して所定のＧＮＤとの間で直列に接続された部分抵抗回路ＮＲ１７２とを備える。部分抵抗回路ＮＲ１７２は、ＮＭＯＳトランジスタＮ１７２２からなる。部分抵抗回路ＮＲ１４４のＮＭＯＳトランジスタＮ１４３２と部分抵抗回路ＮＲ１７２のＮＭＯＳトランジスタＮ１７２２のゲートはインバータ１４０６の出力端と接続される。
第５のプルダウン抵抗回路Ｍ１４１は、出力端ＴＸＰと抵抗Ｒ３１を介してＮＭＯＳトランジスタＮ１４５１と直列に接続され、出力端ＴＸＭと抵抗Ｒ３２を介して、ＮＭＯＳトランジスタＮ１４５１と直列に接続されている。抵抗Ｒ３２は、抵抗Ｒ３１が接続されていない方に接続されている。また、ＮＭＯＳトランジスタＮ１４５１のゲートは、インバータ１４０８の出力端と接続されている。
The second pull-up resistor circuit P171 has a predetermined resistance via the partial resistor circuit PR142 connected between the output terminal TXP and a predetermined power supply voltage Vcc, and the output terminal TXP and the capacitance C171 (first passive element). And a partial resistance circuit PR171 connected in series with the power supply voltage Vcc. The partial resistance circuit PR171 includes a PMOS transistor P1721. The gates of the PMOS transistor P1412 of the partial resistance circuit PR142 and the PMOS transistor P1721 of the partial resistance circuit PR171 are connected to the output terminal of the
The second pull-down resistor circuit N171 is connected in series between the partial resistor circuit NR142 connected between the output terminal TXP and the predetermined GND, and the predetermined GND via the output terminal TXP and the capacitance C171. And a partial resistance circuit NR171. The partial resistance circuit NR171 includes an NMOS transistor N1721. The gates of the NMOS transistor N1412 of the partial resistance circuit NR142 and the NMOS transistor N1721 of the partial resistance circuit NR171 are connected to the output terminal of the
The fourth pull-up resistor circuit P172 has a predetermined resistance via a partial resistor circuit PR144 connected between the output terminal TXM and a predetermined power supply voltage Vcc, and the output terminal TXM and a capacitance C172 (second passive element). And a partial resistance circuit PR172 connected in series with the power supply voltage Vcc. The partial resistance circuit PR172 includes a PMOS transistor P1722. The gates of the PMOS transistors P1432 and P1722 are connected to the output terminal of the
The fourth pull-down resistor circuit N172 is connected in series between the partial resistor circuit NR144 connected between the output terminal TXM and the predetermined GND, and the predetermined GND via the output terminal TXM and the capacitance C172. And a partial resistance circuit NR172. The partial resistance circuit NR172 includes an NMOS transistor N1722. The gates of the NMOS transistor N1432 of the partial resistance circuit NR144 and the NMOS transistor N1722 of the partial resistance circuit NR172 are connected to the output terminal of the
The fifth pull-down resistor circuit M141 is connected in series with the NMOS transistor N1451 through the output terminal TXP and the resistor R31, and is connected in series with the NMOS transistor N1451 through the output terminal TXM and the resistor R32. The resistor R32 is connected to the side to which the resistor R31 is not connected. The gate of the NMOS transistor N1451 is connected to the output terminal of the
ドライバ回路９４の動作については、第三の実施形態に係るドライバ回路９３と同様であり、タイミングチャートも同様なので（図１４参照）、その説明を省略する。
本実施形態によれば、プリエンファシス時のみ振幅が改善され、且つＤＣのインピーダンスは５０Ω整合が可能なドライバ回路を提供することができる。また、本実施形態に係るドライバ回路は、第一又は第二の実施形態に係るドライバ回路より消費電流を小さくすることが可能である。
The operation of the
According to this embodiment, it is possible to provide a driver circuit in which the amplitude is improved only during pre-emphasis and the impedance of DC can be matched by 50Ω. In addition, the driver circuit according to the present embodiment can reduce current consumption as compared with the driver circuit according to the first or second embodiment.
１…高速シリアル通信システム、２…送信側回路、３…受信側回路、４…差動伝送線路、５…往路伝送線路、６…復路伝送線路、７…受信側レシーブ回路、８…デジタル回路、９、９１、９２、９３、９４…（送信側）ドライバ回路、１０、１１…ワイヤボンディング、１２…制御信号
DESCRIPTION OF
Claims (6)
前記第１の出力端子は、第１のプルアップ抵抗回路を介して所定の電源電圧に接続されると共に、第１のプルダウン抵抗回路を介して接地電圧に接続され、第１の受動素子と第２のプルアップ抵抗回路を介して前記所定の電源電圧に接続されると共に、前記第１の受動素子と第２のプルダウン抵抗回路を介して前記接地電圧に接続され、
前記第２の出力端子は、第３のプルアップ抵抗回路を介して前記所定の電源電圧に接続されると共に、第３のプルダウン抵抗回路を介して前記接地電圧に接続され、第２の受動素子と第４のプルアップ抵抗回路を介して前記所定の電源電圧に接続されると共に、前記第４の受動素子と第４のプルダウン抵抗回路を介して前記接地電圧に接続され、
前記制御信号は第１の制御信号と第２の制御信号とを含み、
前記第１のプルアップ抵抗回路と前記第３のプルアップ抵抗回路と前記第１のプルダウン抵抗回路と前記第３のプルダウン抵抗回路は、前記第１の制御信号に応じて抵抗値がそれぞれ変化し、前記第２のプルアップ抵抗回路と前記第４のプルアップ抵抗回路と前記第２のプルダウン抵抗回路と前記第４のプルダウン抵抗回路は、前記第２の制御信号に応じて抵抗値がそれぞれ変化することを特徴とするドライバ回路。 A first output terminal and a second output terminal connected to a pair of transmission lines for transmitting a differential signal, and converting a control signal input from the outside into the differential signal to convert the first output In the driver circuit that outputs to the terminal and the second output terminal,
The first output terminal is connected to a predetermined power supply voltage via a first pull-up resistor circuit, and is connected to a ground voltage via a first pull-down resistor circuit. Connected to the predetermined power supply voltage via two pull-up resistor circuits, and connected to the ground voltage via the first passive element and a second pull-down resistor circuit,
The second output terminal is connected to the predetermined power supply voltage via a third pull-up resistor circuit, and is connected to the ground voltage via a third pull-down resistor circuit. And connected to the predetermined power supply voltage via a fourth pull-up resistor circuit, and connected to the ground voltage via the fourth passive element and a fourth pull-down resistor circuit,
The control signal includes a first control signal and a second control signal;
The first pull-up resistor circuit, the third pull-up resistor circuit, the first pull-down resistor circuit, and the third pull-down resistor circuit have resistance values that change according to the first control signal. The resistance values of the second pull-up resistor circuit, the fourth pull-up resistor circuit, the second pull-down resistor circuit, and the fourth pull-down resistor circuit change according to the second control signal, respectively. A driver circuit characterized by:
前記制御信号は第３の制御信号を含み、
前記第５のプルダウン抵抗回路は、前記第３の制御信号に応じて抵抗値が変化することを特徴とする請求項１に記載のドライバ回路。 A fifth pull-down resistor circuit for shunting a current flowing to the first output terminal or a current flowing to the second output terminal;
The control signal includes a third control signal;
2. The driver circuit according to claim 1, wherein a resistance value of the fifth pull-down resistor circuit changes according to the third control signal.
前記第１のプルアップ抵抗回路は、前記第１の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第３のプルアップ抵抗回路は、前記第２の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第１のプルダウン抵抗回路は、前記第１の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第３のプルダウン抵抗回路は、前記第２の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第２のプルアップ抵抗回路は、前記第１の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第４のプルアップ抵抗回路は、前記第２の出力端子と前記所定の電源電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第２のプルダウン抵抗回路は、前記第１の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第４のプルダウン抵抗回路は、前記第２の出力端子と前記接地電圧との間に１又は複数の前記部分抵抗回路を並列に接続したものであり、
前記第１のプルアップ抵抗回路と前記第３のプルアップ抵抗回路と前記第１のプルダウン抵抗回路と前記第３のプルダウン抵抗回路は、該各抵抗回路に含まれるそれぞれのスイッチング素子が前記第１の制御信号に応じてオン又はオフすることにより抵抗値がそれぞれ変化し、
前記第２のプルアップ抵抗回路と前記第４のプルアップ抵抗回路と、前記第２のプルダウン抵抗回路と前記第４のプルダウン抵抗回路は、該各抵抗回路に含まれるそれぞれのスイッチング素子が前記第２の制御信号に応じてオン又はオフすることにより抵抗値がそれぞれ変化することを特徴とする請求項１または２に記載のドライバ回路。 The first to fourth pull-up resistor circuits and pull-down resistor circuits each include a partial resistor circuit formed by connecting a switching element and a resistor in series.
The first pull-up resistor circuit has one or more partial resistor circuits connected in parallel between the first output terminal and the predetermined power supply voltage.
The third pull-up resistor circuit has one or more partial resistor circuits connected in parallel between the second output terminal and the predetermined power supply voltage.
The first pull-down resistor circuit is formed by connecting one or more partial resistor circuits in parallel between the first output terminal and the ground voltage,
The third pull-down resistor circuit is formed by connecting one or more partial resistor circuits in parallel between the second output terminal and the ground voltage,
The second pull-up resistor circuit has one or more partial resistor circuits connected in parallel between the first output terminal and the predetermined power supply voltage.
The fourth pull-up resistor circuit has one or more partial resistor circuits connected in parallel between the second output terminal and the predetermined power supply voltage.
The second pull-down resistor circuit is formed by connecting one or more partial resistor circuits in parallel between the first output terminal and the ground voltage,
The fourth pull-down resistor circuit has one or more partial resistor circuits connected in parallel between the second output terminal and the ground voltage,
In the first pull-up resistor circuit, the third pull-up resistor circuit, the first pull-down resistor circuit, and the third pull-down resistor circuit, each switching element included in each resistor circuit includes the first pull-up resistor circuit, the first pull-down resistor circuit, and the third pull-down resistor circuit. The resistance value changes by turning on or off according to the control signal,
In the second pull-up resistor circuit, the fourth pull-up resistor circuit, the second pull-down resistor circuit, and the fourth pull-down resistor circuit, each switching element included in each resistor circuit has the first pull-up resistor circuit. 3. The driver circuit according to claim 1, wherein the resistance value is changed by turning on or off in accordance with the control signal of 2.
前記分流用部分抵抗回路の一端は前記第１の出力端子に接続され、他端は前記第２の出力端子に接続されるとともに、
前記第５のプルダウン抵抗回路は、前記第３の制御信号に応じて前記分流用部分抵抗回路のスイッチング素子がオン又はオフすることにより抵抗値が変化することを特徴とする請求項２及び３に記載のドライバ回路。 The fifth pull-down resistor circuit includes a shunt partial resistor circuit that is connected in series so that the switching element is sandwiched between at least two resistors.
One end of the shunt partial resistance circuit is connected to the first output terminal, the other end is connected to the second output terminal, and
The resistance value of the fifth pull-down resistor circuit is changed by turning on or off a switching element of the shunt partial resistor circuit according to the third control signal. The driver circuit described.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008216548A JP5540479B2 (en) | 2008-08-26 | 2008-08-26 | Driver circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008216548A JP5540479B2 (en) | 2008-08-26 | 2008-08-26 | Driver circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010056620A true JP2010056620A (en) | 2010-03-11 |
| JP5540479B2 JP5540479B2 (en) | 2014-07-02 |
Family
ID=42072127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008216548A Expired - Fee Related JP5540479B2 (en) | 2008-08-26 | 2008-08-26 | Driver circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5540479B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013046332A (en) * | 2011-08-26 | 2013-03-04 | Renesas Electronics Corp | Semiconductor device |
| JP2015062296A (en) * | 2010-12-14 | 2015-04-02 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers |
| JP2015228554A (en) * | 2014-05-30 | 2015-12-17 | ソニー株式会社 | Transmitter, receiver and communication system |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161943A (en) * | 1987-12-18 | 1989-06-26 | Nec Corp | Pulse transmission circuit |
| JPH02111126A (en) * | 1988-10-19 | 1990-04-24 | Nec Corp | Transmission circuit |
| JP2000068816A (en) * | 1998-06-05 | 2000-03-03 | Telefon Ab L M Ericsson | Output buffer circuit for transmitting digital signal through pre-emphasis transmission line |
| JP2004088693A (en) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | Differential data driver circuit |
| JP2006345532A (en) * | 2005-06-09 | 2006-12-21 | Agilent Technol Inc | Signal shaping circuit |
| JP2007036848A (en) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | Driver circuit |
| JP2007124644A (en) * | 2005-10-27 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | Electronic circuit, differential transmitter configured as the electronic circuit, and method for forming self-series terminated transmitter (self series terminated serial link transmitter having segmentation for amplitude control, pre-emphasis control and slew rate control and voltage regulation for amplitude accuracy and high voltage protection) |
| JP2008211620A (en) * | 2007-02-27 | 2008-09-11 | Advantest Corp | Driver circuit |
| JP2008294837A (en) * | 2007-05-25 | 2008-12-04 | Fuji Xerox Co Ltd | Signal transmission circuit and system |
| JP2009147512A (en) * | 2007-12-12 | 2009-07-02 | Yokogawa Electric Corp | Pre-emphasis circuit |
-
2008
- 2008-08-26 JP JP2008216548A patent/JP5540479B2/en not_active Expired - Fee Related
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01161943A (en) * | 1987-12-18 | 1989-06-26 | Nec Corp | Pulse transmission circuit |
| JPH02111126A (en) * | 1988-10-19 | 1990-04-24 | Nec Corp | Transmission circuit |
| JP2000068816A (en) * | 1998-06-05 | 2000-03-03 | Telefon Ab L M Ericsson | Output buffer circuit for transmitting digital signal through pre-emphasis transmission line |
| JP2004088693A (en) * | 2002-08-29 | 2004-03-18 | Toshiba Corp | Differential data driver circuit |
| JP2006345532A (en) * | 2005-06-09 | 2006-12-21 | Agilent Technol Inc | Signal shaping circuit |
| JP2007036848A (en) * | 2005-07-28 | 2007-02-08 | Ricoh Co Ltd | Driver circuit |
| JP2007124644A (en) * | 2005-10-27 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | Electronic circuit, differential transmitter configured as the electronic circuit, and method for forming self-series terminated transmitter (self series terminated serial link transmitter having segmentation for amplitude control, pre-emphasis control and slew rate control and voltage regulation for amplitude accuracy and high voltage protection) |
| JP2008211620A (en) * | 2007-02-27 | 2008-09-11 | Advantest Corp | Driver circuit |
| JP2008294837A (en) * | 2007-05-25 | 2008-12-04 | Fuji Xerox Co Ltd | Signal transmission circuit and system |
| JP2009147512A (en) * | 2007-12-12 | 2009-07-02 | Yokogawa Electric Corp | Pre-emphasis circuit |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015062296A (en) * | 2010-12-14 | 2015-04-02 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | Pre-emphasis technique for on-chip voltage-driven single-ended-termination drivers |
| JP2013046332A (en) * | 2011-08-26 | 2013-03-04 | Renesas Electronics Corp | Semiconductor device |
| CN102957420A (en) * | 2011-08-26 | 2013-03-06 | 瑞萨电子株式会社 | Semiconductor device |
| US8674747B2 (en) | 2011-08-26 | 2014-03-18 | Renesas Electronics Corporation | Semiconductor device |
| CN102957420B (en) * | 2011-08-26 | 2017-03-01 | 瑞萨电子株式会社 | Semiconductor device |
| JP2015228554A (en) * | 2014-05-30 | 2015-12-17 | ソニー株式会社 | Transmitter, receiver and communication system |
| US10038346B2 (en) | 2014-05-30 | 2018-07-31 | Sony Corporation | Transmission unit, reception unit, and communication system |
| US10756579B2 (en) | 2014-05-30 | 2020-08-25 | Sony Corporation | Transmission unit, reception unit, and communication system |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5540479B2 (en) | 2014-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795919B2 (en) | Transmitter driver circuit in high-speed serial communications system | |
| US7514952B2 (en) | I/O circuitry for reducing ground bounce and VCC sag in integrated circuit devices | |
| US20100289522A1 (en) | Signal transmitting device suited to fast signal transmission | |
| US7916497B2 (en) | Printed circuit board and differential signaling structure | |
| US7446558B2 (en) | High speed IO buffer | |
| JPH0823354A (en) | Signal input output device | |
| US8989238B2 (en) | Bi-directional interface circuit having a switchable current-source bias | |
| JPH08250995A (en) | Output circuit | |
| CN104113498A (en) | Equalizer circuit and receiver circuit including the same | |
| JP5540479B2 (en) | Driver circuit | |
| US20090154591A1 (en) | High-speed serial data signal transmitter driver circuitry | |
| JP4012040B2 (en) | Center tap termination circuit and printed wiring board having center tap termination circuit | |
| CN109714041B (en) | High-speed signal driving circuit | |
| US6838900B2 (en) | Middle pull-up point-to-point transceiving bus structure | |
| US7262630B1 (en) | Programmable termination for single-ended and differential schemes | |
| JP2003018224A (en) | Difference signal transmission system and ic for use in transmission and reception of difference signal transmission | |
| GB2323756A (en) | Arrangement for enhancing signal integrity on a bus | |
| JPH118542A (en) | Output circuit | |
| US6812869B1 (en) | Noise reduction techniques for programmable input/output circuits | |
| US20060202710A1 (en) | Transmission line termination impedance compensation circuit | |
| JP3438375B2 (en) | Signal transmission device and signal receiving module | |
| JPS631211A (en) | Interface circuit | |
| WO2019146430A1 (en) | Communication system and transmission device | |
| JP4443392B2 (en) | Transmission switching circuit and semiconductor integrated circuit | |
| US7579876B1 (en) | Multi-use input/output pin systems and methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110607 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130409 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130820 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140421 |
|
| LAPS | Cancellation because of no payment of annual fees |