JP2010056295A - スパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法 - Google Patents

Abstract

【課題】イオンスパッタを用いて半導体ウエハ上の結晶シリコン等の深さ方向元素もしくは深さ方向不純物分析を行う際に、アモルファスシリコンで構成される深さ校正用標準試料から結晶シリコン等の正確なスパッタ率を評価することのできるスパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法を提供すること。
【解決手段】第１の材料２からなる第１の層と、第２の材料３からなる第２の層と、を備え、第１の層は、第２の層の上に積層され、第１の層と第２の層は、それぞれ面方向に隣接する第１の領域４と第２の領域５を有し、第１の層における第１の領域４と第２の領域５とは、上面位置が同一であり、第１の領域４における第１の層の厚さは、第２の領域５における第１の層の厚さより薄く形成されていること。
【選択図】 図１

Description

本発明は、二次イオン質量分析、オージェ電子分光分析、および、Ｘ線光電子分光分析により、イオンスパッタを用いて半導体ウエハ上の結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜の深さ方向元素もしくは深さ方向不純物分析を行う際に、アモルファスシリコンで構成される深さ校正用標準試料から結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜の正確なスパッタ率を評価するためのスパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法に関する。

半導体ウエハ上に付けられた膜の組成・不純物の深さ方向分布を測定する表面分析方法として、二次イオン質量分析法、オージェ電子分光分析法、および、Ｘ線光電子分光分析法がある。これらの方法では、減圧された密閉容器内に配置された試料表面にイオンビームを照射し、試料表面をスパッタエッチングすることで深さ方向分析を行う。

最近の半導体の分析では、ゲート絶縁膜や浅い拡散層等の分析対象が数１０ｎｍから数ｎｍ以下と非常に薄く（浅く）なっている。分析後に生じるスパッタクレータの深さが非常に浅いため、触針式段差計等を用いて精度良く評価することが困難であり、得られた深さ方向分布の深さを正確に決めることができなくなっている（正確な深さ校正が困難）。このため、深さ校正用の多層デルタドープ標準試料を用いた深さ校正法が行われるようになっている（非特許文献１）。この方法では、多層デルタドープ標準試料の測定データからスパッタ率を算出し、多層デルタドープ標準試料のスパッタ条件と同一条件でスパッタした測定対象試料の深さ方向分布にそのスパッタ率を適用することで、測定対象試料の深さ方向分布の深さ校正を行っている。

多層デルタドープ標準試料は、アモルファスシリコンで構成されることが多い。アモルファスシリコンは室温もしくは室温近傍（１００℃以下）で作製されるが、低温製膜であるため深さ校正のマーカーとなる急峻なデルタドーピングが可能で、ＭＢＥ（分子線エピタキシー法）やＣＶＤ（化学気相成長法）のような高温製膜法に比べて、マーカー位置決定精度に優れているという利点を有している。また、アモルファスシリコンで構成される多層デルタドープ標準試料をマグネトロンスパッタ法で作製する場合には、ＭＢＥやＣＶＤに比べてウエハ面内の膜厚均一性が高く、試料を消費するスパッタ分析法の標準試料としてメリットが大きいといわれている（非特許文献２）。

一方、この多層デルタドープ標準試料はアモルファスシリコンで構成されていることから、同一スパッタ条件下において測定対象である結晶シリコンとスパッタ率が異なると報告されている（非特許文献３）。このため、アモルファスシリコン／結晶シリコン間のスパッタ率比を正確に評価し、アモルファスシリコンで構成された多層デルタドープ標準試料から得られるスパッタ率を補正することが求められている。

Ｍ．Ｔｏｍｉｔａ， Ｍ．Ｓｕｚｕｋｉ， Ｔ．Ｔａｃｈｉｂｅ， Ｓ．Ｋｏｚｕｋａ ａｎｄ Ａ．Ｍｕｒａｋｏｓｈｉ， Ａｐｐｌ．Ｓｕｒｆ．Ｓｃｉ． ２０３−２０４ （２００３） ３７７． Ｙ．Ｈｏｍｍａ， Ｈ．Ｔａｋｅｎａｋａ， Ｆ．Ｔｏｕｊｏｕ， Ａ．Ｔａｋａｎｏ， Ｓ．Ｈａｙａｓｈｉ ａｎｄ Ｒ．Ｓｈｉｍｉｚｕ， Ｓｕｒｆ．Ｉｎｔｅｒｆａｃｅ Ａｎａｌ． ３５ （２００３） ５４４． Ｍ．Ｔｏｍｉｔａ， Ｈ．Ｔａｎａｋａ， Ｍ．Ｋｏｉｋｅ ａｎｄ Ｓ．Ｔａｋｅｎｏ， Ｊ．Ｓｕｒｆ．Ａｎａｌ． １２ （２００５） １６１．

しかしながら、アモルファスシリコン／結晶シリコン間のスパッタ率比を正確に評価する方法はなく、アモルファスシリコンで構成された多層デルタドープ標準試料から、スパッタ率がアモルファスシリコンと異なる測定対象である結晶シリコンの正しいスパッタ率を得ることが困難であった。

また、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜のような半導体素子の作製に用いられる材料のスパッタ率を求めるための多層デルタドープ標準試料は準備されていないため、それらの材料のスパッタ率を評価する新たな方法が求められていた。

本発明は、上記に鑑みてなされたものであって、二次イオン質量分析、オージェ電子分光分析、および、Ｘ線光電子分光分析により、イオンスパッタを用いて半導体ウエハ上の結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜の深さ方向元素もしくは深さ方向不純物分析を行う際に、アモルファスシリコンで構成される深さ校正用標準試料から結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜の正確なスパッタ率を評価することのできるスパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、第１の材料からなる第１の層と、第２の材料からなる第２の層と、を備え、前記第１の層は、前記第２の層の上に積層され、前記第１の層と前記第２の層は、それぞれ面方向に隣接する第１の領域と第２の領域を有し、前記第１の層における前記第１の領域と前記第２の領域とは、上面位置が同一であり、前記第１の領域における前記第１の層の厚さは、前記第２の領域における前記第１の層の厚さより薄く形成されていること、を特徴とする。

また、本発明は、第１の材料からなる第１の層と、第２の材料からなる第２の層と、を備え、前記第１の層は、前記第２の層の上に積層され、前記第１の層と前記第２の層は、それぞれ面方向に隣接する第１の領域と第２の領域を有し、前記第１の層における前記第１の領域と前記第２の領域とは、上面位置が同一であり、前記第１の領域における前記第１の層の厚さは、前記第２の領域における前記第１の層の厚さより薄く形成されていること、を特徴とするスパッタ率補正用標準試料を用いた前記第１の材料と前記第２の材料のスパッタ率比の算出方法において、前記第１の領域と前記第２の領域とを上面から同時にイオンスパッタするスパッタ工程と、前記スパッタ工程で、前記イオンスパッタが前記第１の領域における前記第１の材料と前記第２の材料の界面に到達する第１の時間を計測する第１の計測工程と、前記第１の時間の少なくとも２倍以上１万倍以下の時間が経過後、前記スパッタ工程を終了し、前記スパッタ工程を行った全時間である第２の時間を計測する第２の計測工程と、前記スパッタ工程の終了後に、前記第１もしくは第２の領域のスパッタ深さを測定する第１の測定工程と、スパッタ部分における前記第１の領域と前記第２の領域のスパッタ深さの差とを測定する第２の測定工程と、を含むこと、を特徴とする。

本発明によれば、スパッタ率補正用標準試料の第１の領域と第２の領域とを上面から同時にスパッタすることにより、第１の材料と第２の材料のスパッタ率比を算出することができるので、第１の材料のスパッタ率が分かれば、第２の材料のスパッタ率を算出することができるという効果を奏する。

以下に添付図面を参照して、この発明にかかるスパッタ率補正用標準試料およびその試料を用いたスパッタ率比の算出方法の最良な実施の形態を詳細に説明する。なお、以下において示す図面では、説明の便宜上、図面の各部材の縮尺を異ならせて記載してある場合がある。

半導体ウエハ上に付けられた膜の組成・不純物の深さ方向分布を測定する表面分析方法として、二次イオン質量分析法、オージェ電子分光分析法、および、Ｘ線光電子分光分析法がある。これらの方法では、減圧された密閉容器内に配置された試料表面にイオンビームを照射し、試料表面をスパッタエッチングすることで深さ方向分析を行う。以下にそれぞれの分析法で行われる深さ分析法について述べる。

二次イオン質量分析法とは、試料表面に一次イオンを連続的に照射し、試料表面をスパッタすることで発生する二次イオンの質量分析をすることで試料表面近傍に存在する元素の深さ方向分析を行う方法のことである。オージェ電子分光分析法とは、試料表面への希ガスイオンの照射による試料表面のスパッタと、その表面への電子線照射に伴い励起されるオージェ電子の検出とを交互に行うことで、試料表面近傍に存在する元素の深さ方向分析を行う方法のことである。Ｘ線光電子分光分析法とは、試料表面への希ガスイオンの照射による試料表面のスパッタと、その表面へのＸ線照射に伴い励起される光電子の検出とを交互に行うことで、試料表面近傍に存在する元素の深さ方向分析を行う方法のことである。

これらの分析方法による深さ分析において、深さ校正用の多層デルタドープ標準試料（アモルファスシリコンで構成）を用いた深さ校正法が行われるようになっている。この方法では多層デルタドープ標準試料の測定データからスパッタ率を算出し、多層デルタドープ標準試料のスパッタ条件と同一条件でスパッタした測定対象試料の深さ方向分布にそのスパッタ率を適用することで、測定対象試料の深さ方向分布の深さ校正を行っている。なお、スパッタ率とは、試料表面へのイオン照射により単位時間あたりにスパッタエッチングされる深さ（距離）のことを言う。

深さ方向分布の深さ校正を正確に行うためには、正確なスパッタ率が必要であるが、そのスパッタ率を評価するための深さ校正用多層デルタドープ標準試料がアモルファスシリコンから構成されているため、結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜とは異なるスパッタ率を与える。このため、結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜の深さ方向分布の正確な深さ校正を行うため、アモルファスシリコン／結晶シリコン間、アモルファスシリコン／シリコン酸化物間、アモルファスシリコン／シリコンゲルマニウム間、または、アモルファスシリコン／ゲルマニウム間のスパッタ率比を正確に評価する必要がある。

しかしながら、このようなスパッタ率比を評価することは、特にスパッタ率比がほぼ同じであるアモルファスシリコン／結晶シリコン間の場合、以下の理由により困難である。理由の一つとして、アモルファスシリコンと結晶シリコンの２つの試料をそれぞれイオンスパッタし、それにより生じるスパッタクレータ深さからスパッタ率を評価する場合、触針式段差計によるスパッタクレータの測定精度がよくても〜２ｎｍ程度と精度が不十分であること、および、２つの試料間で同一照射条件（高精度での同一電流密度のイオン照射）を実現することが困難であることが挙げられる。

さらに、別の理由として、アモルファスシリコンで構成された上記の多層デルタドープ標準試料と、結晶シリコンからなる多層デルタドープ試料とを準備し、これら２つの多層デルタドープ試料の深さ方向分布からスパッタ率を評価する場合、複数試料間で同一照射条件（高精度での同一電流密度のイオン照射）を実現することが困難であることが挙げられる。このような理由から、新たなアモルファスシリコン／結晶シリコンのスパッタ率比を評価する方法が必要となっている。

また、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜のような半導体素子の作製に用いられる材料のスパッタ率を求めるための多層デルタドープ標準試料は準備されていないため、それらの材料のスパッタ率を評価する新たな方法が必要となっている。

このような背景から、以下の実施の形態では、結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜の深さ方向分布の正確な深さ校正を行うため、アモルファスシリコン／結晶シリコン間、アモルファスシリコン／シリコン酸化物間、アモルファスシリコン／シリコンゲルマニウム間、または、アモルファスシリコン／ゲルマニウム間のスパッタ率比を正確に評価できるスパッタ率補正用標準試料およびその試料を用いたスパッタ率の補正方法について、詳細に説明する。

なお、深さ校正用の標準試料は、デルタドープ層の間隔が透過型電子顕微鏡法やＸ線反射率法等で測定され既知となっている多層デルタドープ標準試料の他に、各層の厚さが透過型電子顕微鏡法やＸ線反射率法等で測定され既知となっている多層膜試料も含まれる。

（第１の実施の形態）
図１は、第１の実施の形態にかかるスパッタ率補正用標準試料の断面図である。スパッタ率補正用標準試料１は、第１の材料２からなる第１の層と第２の材料３からなる第２の層とを備えて構成されている。そして、第１の材料２からなる第１の層は、第２の材料３からなる第２の層の上面（表面）に積層された構造となっている。

第１の材料２の上面（表面）は平坦となっており、第１の材料２の下面（裏面）は段差部分を有した構造となっている。このため、第１の材料２は、図の左側が薄く、図の右側が厚い構造となっている。第２の材料３は、第１の材料２の下面（裏面）と接しており、従って、段差部分を有した構造となっている。また、第２の材料３の下面（裏面）は平坦となっている。このため、第２の材料３は、図の左側が厚く、図の右側が薄い構造となっている。

以後、第１の材料２が第２の材料３より薄い領域（図の左側）を第１の領域４とし、第１の材料２が第２の材料３より厚い領域（図の右側）を第２の領域５とする。この場合、スパッタ率補正用標準試料１は、第１の領域４と第２の領域５とが、上面（表面）位置（下面（裏面）位置）を同一にして、面方向に隣接した構造となる。そして、第１の領域４の第１の材料２は、第２の領域５の第１の材料２より薄く、第１の領域４の第２の材料３は、第２の領域５の第２の材料３より厚い構造となっている。

第１の領域４における第１の材料２の厚さは、２ｎｍ以上５０ｎｍ以下であればよく、より好ましくは、５ｎｍ以上２０ｎｍ以下であればよい。第１の領域４における第２の材料３の厚さは、２０ｎｍ以上５ｍｍ以下であればよく、より好ましくは、５０ｎｍ以上５ｍｍ以下であればよい。

また、第２の領域５における第１の材料２の厚さは、２０ｎｍ以上５ｍｍ以下であればよく、より好ましくは、５０ｎｍ以上５ｍｍ以下であればよい。第２の領域５における第２の材料３の厚さは、特に限定されず、どのような厚さであってもよい。さらに、第２の領域５における第２の材料３は無くてもよい。

第１の材料２および第２の材料３に使用される材料の組み合わせは、具体的には、以下の３通りが考えられる。１つ目の組み合わせは、第１の材料２が不純物元素を含むアモルファス質のシリコン、第２の材料３が第１の材料２中の不純物と元素種・濃度が異なる不純物を含むまたは不純物を一切含まない（ノンドープ）結晶シリコンである。また、２つ目の組み合わせは、第１の材料２がアモルファスシリコン、第２の材料３がシリコン酸化物である。さらに、３つ目の組み合わせは、第１の材料２がアモルファスシリコン、第２の材料３がシリコンゲルマニウムまたはゲルマニウムである。

また、１つ目の組み合わせにおける第１の材料２および第２の材料３中の不純物濃度は、それぞれ１Ｅ１７ｃｍ^−３以上５Ｅ２０ｃｍ^−３以下であることが好ましい。ここで、不純物濃度が５Ｅ２０ｃｍ^−３以下が好ましいのは、この濃度を超えると不純物ではなく組成とみなされ、その不純物が混入することでスパッタ率を変えてしまうからである。また、不純物濃度が１Ｅ１７ｃｍ^−３以上が好ましいのは、この濃度を下回ると検出が困難となるか、もしくは、ノイズが多い検出となってしまうからである。

そして、第１の材料２と第２の材料３中の不純物（元素種・濃度）、または、第１の材料２と第２の材料３の材質が異なっているため、イオンビームによるスパッタの最中に、今までとは異なる元素、または、不純物を検出することにより、スパッタ表面位置が第１の材料２から第２の材料３に変化する瞬間（第１の材料２と第２の材料３の界面にスパッタが到達した時間）のスパッタ時間を知ることができる。

（スパッタ率補正用標準試料の作製方法）
次に、本実施の形態にかかるスパッタ率補正用標準試料の作製方法について説明する。図２−１〜図２−４は、本実施の形態にかかるスパッタ率補正用標準試料１の工程断面図である。

最初に、第２の材料３からなる基板上に、後述するＣＭＰ（化学的機械的研磨）のストッパ層となる膜、例えばＳｉＯ_２膜６を基板上面から見てライン状に付ける。そして、ＳｉＯ_２膜６のラインを付けた間の領域が、最終的に、第１の領域４および第２の領域５となる。ＳｉＯ_２膜６のライン同士の内側の距離、すなわち、第１の領域４と第２の領域５とを合わせた幅は、０．１μｍ以上１０ｍｍ以下であればよく、より好ましくは、１０μｍ以上、１ｍｍ以下であればよい。

ライン状のＳｉＯ_２膜６を付ける方法はどのような方法でもよいが、例えばフォトエッチングプロセス工程を用いることができる。ＳｉＯ_２膜６の厚さは、第１の領域４の第１の材料２の厚さと同等であればよい。ライン状に付けるＳｉＯ_２膜６の幅は、０．１μｍ以上１０ｍｍ以下であればよく、より好ましくは、１０μｍ以上１ｍｍ以下であればよい。なお、ＳｉＯ_２膜の代わりにＳｉＮ膜を使用してもよい。図２−１は、第２の材料３からなる基板上にＳｉＯ_２膜６が付けられた後のスパッタ率補正用標準試料１の工程断面図である。

次に、この試料上のＳｉＯ_２膜６が付いていない領域の左半分およびＳｉＯ_２膜６上に、例えばＰＥＰプロセスでレジストを付け、レジストが付いていない領域に、例えばＲＩＥ（リアクティブイオンエッチング）加工を行い、その後、レジストを剥離する。そして、レジストが付けられＲＩＥ加工が行われなかった部分が第１の領域４となり、レジストが付けられずＲＩＥ加工が行われた領域が第２の領域５となる。この時、第１の領域４と第２の領域５の幅の比率は、５：１から１：５の間であればよく、より好ましくは、１：１であればよい。図２−２は、レジストを剥離後のスパッタ率補正用標準試料１の工程断面図である。

次に、この試料上に第１の材料２を、例えば、スパッタ、ＣＶＤ、ＡＬＤ（原子層堆積法）、または、ＭＢＥで堆積する。図２−３は、試料上に第１の材料２が堆積した後のスパッタ率補正用標準試料１の工程断面図である。最後に、ＳｉＯ_２膜６をストッパ層にして、この試料を例えばＣＭＰで研磨する。図２−４は、試料を研磨上した後のスパッタ率補正用標準試料１の工程断面図である。以上の工程を経て作製された試料は、ＳｉＯ_２膜６が付けられた部分を除けば、スパッタ率補正用標準試料１と同等の構造となる。なお、図２−４では、第２の領域５側において、第１の材料２と接しているＳｉＯ_２膜６の側面と第２の材料３の側面とは同一面となっているが、同一面となっている必要はない。

また、ＣＭＰ研磨工程で、ストッパ層であるＳｉＯ_２膜６の間にある第１の材料２が平坦に削られず凹んでしまう場合がある。図３は、第１の材料２の上面（表面）が凹んでいるスパッタ率補正用標準試料１の断面図である。図をみると、第１の領域４と第２の領域５の境界を底とする凹み７が、第１の領域４と第２の領域５に渡る第１の材料２の上面（表面）に発生していることがわかる。このような場合でも、第１の領域４と第２の領域５の境界を中心として全体で０．１μｍ幅以上平坦であれば、その境界近傍をスパッタすればよいので、特に問題はない。

図４は、第１の領域４にある第２の材料３と第２の領域５にある第１の材料２の上面（表面）位置が同一であるスパッタ率補正用標準試料の断面図である。この様なスパッタ率補正用標準試料を作製することができれば、スパッタ率を算出することは可能であるが、現実には不可能である。なぜなら一般に材質・結晶性の異なる第１の材料２と第２の材料３の上面（表面）位置を同一にして研磨することは不可能だからである。すなわち、本発明の利点には、現実的に作製可能なスパッタ率補正用試料を提供することができることも含まれる。

（スパッタ率比の算出方法）
次に、スパッタ率補正用標準試料を用いて、第１の材料２と第２の材料３のスパッタ率比を算出する方法について説明する。まず、スパッタ率補正用標準試料１の第１の領域４と第２の領域５とを同時にスパッタし、第２の領域５のスパッタ深さ（または第１の領域４のスパッタ深さ）、および、第１の領域４と第２の領域５のスパッタ深さの差を求める。この結果より、第１の材料と第２の材料のスパッタ率比を算出することができるので、第１の材料のスパッタ率が分かれば（アモルファスシリコンで構成される深さ校正用標準試料からアモルファスシリコンのスパッタ率が分かれば）、第２の材料（結晶シリコン、シリコン酸化膜、シリコンゲルマニウム膜、または、ゲルマニウム膜）のスパッタ率を算出することができる。

初めに、二次イオン質量分析装置、オージェ電子分光分析装置、および、Ｘ線光電子分光分析装置のいずれかの装置に、スパッタ率補正用標準試料１を入れる。

次に、スパッタ率補正用標準試料１を、スパッタ率比を評価したいイオンスパッタ条件（イオン種、エネルギー、イオン電流密度、角度等）にてスパッタする。その際、広いエリアに渡って均一にスパッタできるようにスパッタイオンをラスタースキャンする。スキャン範囲は、第１の領域４と第２の領域５とが含まれるように設定する。この時、第１の領域４と第２の領域５の境界が、スキャン範囲のほぼ中央にくるようにすることが好ましい。ラスタースキャン範囲にストッパ層であるＳｉＯ_２膜６が含まれていてもいなくても構わない。

そして、第１の領域４における元素・不純物分析を、スパッタをしながら、もしくは、スパッタと交互に行い、第１の領域４の深さ方向分布を取得する。この時、第１の材料２と第２の材料３とに含まれる不純物濃度・元素種が異なるため、もしくは、第１の材料２と第２の材料３の組成が異なるため、深さ方向分布上において、第１の領域４における第１の材料２と第２の材料３の界面にスパッタエッチングが到達した時間を知ることができる。

さらに、第１の領域４における第１の材料２と第２の材料３の界面に到達するまでのスパッタ時間の少なくとも２倍以上１万倍以下の時間、そのままスパッタを続ける。ただし、スパッタを続けることにより第２の領域５において第１の材料２が完全にスパッタされ、第２の材料３との界面に到達したかどうかを知るために、第２の領域５においても元素・不純物野の深さ方向分布を取得することが好ましい。

なお、第２の領域５における第１の材料２と第２の材料３の界面にスパッタが到達後もそのままスパッタを続けてもよいが、スパッタ率比の計算が複雑になるので、第２の領域５における第１の材料２と第２の材料３の界面に到達する前にスパッタを終了させることが好ましい（計算は複雑となるが、同様の計算によりスパッタ率比の算出は可能である）。

そして、スパッタの終了時点で、スパッタ前は同一の高さ（同一面）であった第１の領域４と第２の領域５とを比べると、高さに違い（段差）が生じる。これは、第１の領域４では、第１の材料２のみがスパッタされていたのに対し、第２の領域５では、初めは第１の材料２がスパッタされていたものの、途中から第２の材料３がスパッタされたため、第１の材料２と第２の材料３のスパッタ率の違いによりスパッタ深さに差が出たためである。このスパッタ深さの差（段差）は、第１の材料２と第２の材料３のスパッタ率の比および実際にスパッタする深さに依存する。

例えば、第１の材料２がアモルファスシリコン、第２の材料３が結晶シリコンであり、スパッタ深さが１００ｎｍ程度あれば、スパッタ率比は１に近いため、スパッタ深さの差（段差）は数ｎｍ〜１０数ｎｍ程度となる。このような小さな深さの差（段差）を触針式段差計で測定しようとすると、触針式段差計の精度が悪く正確に測定できないので、原子間力顕微鏡（ＡＦＭ）または光干渉式表面形状測定器で測定する必要がある。なお、スパッタ前の上面（表面）位置からのスパッタ深さは、触針式段差計で測定すればよいが、この時の深さの測定は、第１の領域４または第２の領域５のどちらかでよい。

図５は、スパッタ率補正用標準試料１をスパッタした場合のスパッタ時間とスパッタ深さの関係を示したグラフである。ここで、深さが０〜数ｎｍの上面（表面）近傍をスパッタするスパッタの初期では、バルク中のスパッタよりも一般的にスパッタ率が大きくなる現象（増速スパッタ現象）が知られている。このため、スパッタの初期では、図５に示すようなスパッタ時間とスパッタ深さの関係となる。特に、スパッタイオンが酸素イオンやセシウムイオンの場合には、スパッタ初期での増速スパッタ現象が起きやすい。そして、第１の領域４における第１の材料２の厚さは、この増速スパッタ現象が生じる深さ（数ｎｍ）よりも厚い必要がある。

増速スパッタ現象が生じる上面（表面）から数ｎｍまでの深さを過ぎると、スパッタ率は一定となり、図５のグラフの傾きは一定となる。グラフの傾きが一定となった領域の直線部分をスパッタ時間が０分のところまで伸ばすと、その切片の距離はシフト距離と呼ばれる。従って、シフト距離とは、増速スパッタ現象を考慮せずに深さ方向分布の深さ校正を行った場合と、増速スパッタ現象を考慮して深さ方向分布の深さ校正を行った場合で、深さ方向分布の深さ軸がずれる距離を意味する。

シフト距離、すなわち、増速スパッタ現象により横軸がずれる距離は、一般に材料の組成により異なる。そして、本発明に係るスパッタ率補正用試料の効果としては、第１の領域４と第２の領域５の最上面（最表面）が両方とも第１の材料２で覆われているため、材料の組成の違いを原因とするシフト距離の違いを、後述するスパッタ率比の算出において考慮しなくてもよい点が挙げられる。

さらにスパッタを続けていくと、第１の材料２が薄い第１の領域４では、スパッタが第２の材料３に到達する。なお、第１の材料２と第２の材料３の界面に到達したことは、第１の領域４におけるスパッタ表面の組成や不純物濃度の違いから検出することができる。第２の材料３のスパッタ率が第１の材料２のスパッタ率よりも小さい場合、図に示したように第１の領域４でのスパッタ時間とスパッタ深さの関係の直線は、第２の領域５でのスパッタ時間とスパッタ深さの関係の直線よりも下方に位置することになる。

次に、第２の領域５のスパッタ深さ、および、第１の領域４と第２の領域５のスパッタ深さの差から、第１の材料２と第２の材料３のスパッタ率比を算出する。

第１の領域４のスパッタ深さＤ１は、式（１）で表される。ただし、Ｌｓ：第１の材料２のシフト距離、ｔ１：第１の領域４における第１の材料２と第２の材料３の界面に到達するまでのスパッタ時間、Ｓ１：第１の材料２のスパッタ率、ｔ：全スパッタ時間、Ｓ２：第２の材料３のスパッタ率である。シフト距離Ｌｓは、第１の材料２がアモルファスシリコンであるとすると、深さ校正用の多層デルタドープ標準試料（アモルファスシリコンで構成）のスパッタ測定から評価することができる（詳細は、非特許文献１参照）。

また、第２の領域５のスパッタ深さＤ２は、式（２）で表される。ただし、Ｌｓ：第１の材料２のシフト距離、ｔ：全スパッタ時間、Ｓ１：第１の材料２のスパッタ率である。

式（２）と式（１）の差分から、スパッタ後の第１の領域４と第２の領域５の深さの差（段差）Ｄｄは、式（３）で表される。

式(２)と式(３)から、第１の材料２と第２の材料３のスパッタ率比Ｓ２／Ｓ１は、式（４）で表される。

前述したように、第１の領域４と第２の領域５の深さの差（段差）Ｄｄは、ＡＦＭで、第２の領域５のスパッタ深さＤ２は、触針式段差計でそれぞれ測定することにより得ることができる。また、シフト距離Ｌｓ、全スパッタ時間ｔ、および、第１の領域４における第１の材料２と第２の材料３の界面に到達するまでのスパッタ時間ｔ１もそれぞれ測定で求めることができる。

式（４）は、第２の領域５のスパッタ深さＤ２を測定することを前提としているが、式(２)と式(３)から、第１の領域４のスパッタ深さＤ１を測定することを前提とする式に展開し、触針式段差計で測定した第１の領域４のスパッタ深さＤ１を用いて、スパッタ率比Ｓ２／Ｓ１を算出しても問題はない。

なお、第１の領域４のスパッタ深さと第２の領域５のスパッタ深さを触針式段差計で測定することで、計算上はスパッタ後の第１の領域４と第２の領域５の深さの差（段差：Ｄｄ）を算出することができるが、前述したように、触針式段差計での精度が悪く（２ｎｍ以上）、スパッタ深さが５０ｎｍ以上でも段差は数ｎｍ〜１０数ｎｍ程度しかないため、第１の領域４と第２の領域５の深さの差からこの段差を正確に評価することは難しい。

アモルファスシリコンのスパッタ率は、アモルファスシリコンで構成される多層デルタドープ標準試料を用いて得ることができる。このため、スパッタ率補正用標準試料１の第１の材料２をアモルファスシリコンとし、第２の材料３を結晶シリコン、シリコン酸化物、シリコンゲルマニウム、または、ゲルマニウムとして算出したスパッタ率比Ｓ２／Ｓ１を用いることにより、シリコン酸化物、シリコンゲルマニウム、または、ゲルマニウムのスパッタ率を正確に評価することができる。

そして、このように得られた結晶シリコン、シリコン酸化物、シリコンゲルマニウム、または、ゲルマニウムのスパッタ率を用いることで、結晶シリコン、シリコン酸化物、シリコンゲルマニウム、または、ゲルマニウムの深さ方向分布の深さ校正を正確に行うことができる。

さらに、スパッタ率補正用標準試料１は、現実的な半導体プロセスにて作製可能である。また、スパッタ時間−スパッタ深さの関係におけるシフト距離の材料組成による違いをスパッタ率比の算出において考慮しなくてもよい。

（変形例１）
次に、第１の実施の形態にかかるスパッタ率補正用標準試料の変形例１について説明する。図６は、変形例１にかかるスパッタ率補正用標準試料の断面図である。スパッタ率補正用標準試料１０は、第１の材料２、第２の材料３、および、基板材料１１を備えて構成されている。そして、基板材料１１の上面（表面）に、前述したスパッタ率補正用標準試料１とおなじ構造である第１の材料２と第２の材料３とが積層された構造となっている。なお、第２の領域５に第２の材料３は無くてもよい。基板材料１１の材料は、第２の材料３と同一であっても、異なっていてもよい。また、基板材料１１の厚さは、特に限定されず、どのような厚さであってもよい。また、スパッタ率補正用標準試料１０を作製する場合、基板材料１１上に、第２の材料３を平坦に付け、その後、前述したスパッタ率補正用標準試料１を作製する手順を行えばよい。

（変形例２）
次に、第１の実施の形態にかかるスパッタ率補正用標準試料の変形例２について説明する。図７は、変形例２にかかるスパッタ率補正用標準試料の断面図である。スパッタ率補正用標準試料２０は、第１の材料２、第２の材料３、および、不純物元素２１を備えて構成されている。なお、スパッタ率補正用標準試料２０では、第１の材料２および第２の材料３に使用される材料の組み合わせは、第１の材料２がアモルファス質のシリコン、第２の材料３が結晶質のシリコンとなる。

不純物元素２１は、第１の材料２と第２の材料３の界面に存在する１原子層以下の不純物元素である。なお、不純物元素２１は、第１の領域４における第１の材料２と第２の材料３の界面だけにあればよく、第２の領域５における第１の材料２と第２の材料３の界面、および、第１の領域４と第２の領域５の界面にはなくてもよい。

また、スパッタ率補正用標準試料２０を作製する場合、前述したスパッタ率補正用標準試料１を作製する手順において、ＲＩＥ加工後のレジスト剥離後に、不純物元素２１を、例えば、スパッタ、ＣＶＤ、ＡＬＤ（原子層堆積法）、または、ＭＢＥで堆積し、その後、同様の手順で作製を行えばよい。

そして、スパッタ率補正用標準試料２０を用いて、第１の材料２と第２の材料３のスパッタ率比を算出する場合には、第１の領域４における元素・不純物分析を、スパッタをしながら、もしくは、スパッタと交互に行い、第１の領域４の深さ方向分布を取得している時に、第１の材料２と第２の材料３の界面に不純物元素２１が存在するため、深さ方向分布上において、第１の領域４における第１の材料２と第２の材料３の界面にスパッタエッチングが到達した時間を知ることができる。

なお、本実施の形態にかかるスパッタ率補正用標準試料は、第２の材料３の下面（裏面）が平坦である構造となっているが、第２の領域５側の下面（裏面）が第１の領域４側の下面（裏面）より下側に突き出るような段差部分を有した構造であってもよい。

このように、第１の材料２と第２の材料３の界面に不純物元素２１を入れることにより、前述したイオンビームによるスパッタの最中にその不純物元素を検出することで、第１の領域４における第１の材料２と第２の材料３の界面（必要であれば、第２の領域５における第１の材料２と第２の材料３の界面）にスパッタが到達したときのスパッタ時間を知ることができる。

このように、第１の実施の形態にかかるスパッタ率補正用標準試料によれば、スパッタ率補正用標準試料の第１の領域と第２の領域とを上面から同時にスパッタすることにより、第１の材料と第２の材料のスパッタ率比を算出することができるので、第１の材料のスパッタ率が分かれば、第２の材料のスパッタ率を算出することができるという効果を奏する。

（第２の実施の形態）
第２の実施の形態では、スパッタ率補正用標準試料を用いて、深さ方向分布の深さ校正を行う方法について具体的に説明する。第２の実施の形態について、添付図面を参照して説明する。本実施の形態にかかるスパッタ率補正用標準試料の構成のうち、第１の実施の形態と異なる部分を説明する。他の部分については第１の実施の形態と同様であるので、上述した説明を参照し、ここでの説明を省略する。

まず、深さ方向分布を測定する試料を準備する。図８は、測定試料（ボロンイオン注入試料）の構造を示す概略断面図である。測定試料（ボロンイオン注入試料）３０は、シリコン半導体基板（結晶質）３１に、エネルギー０．２ｋｅＶ、ドーズ量１Ｅ１５ｃｍ^−２の条件にて質量数１１のボロン（１１Ｂ）３２をイオン注入し、フラッシュランプアニールしたものである。そして、本実施の形態では、測定試料（ボロンイオン注入試料）３０の深さ方向分布を測定する。

次に、この試料の深さ方向分布の深さ校正を行うために、マグネトロンスパッタ法で作成されたアモルファスシリコンで構成された多層ボロンデルタドープ試料を準備する。図９は、多層ボロンデルタドープ試料の構造を示す概略断面図である。多層ボロンデルタドープ試料４０は、４層のアモルファスＳｉ層４１、３層のデルタボロン層４２、および、シリコン基板４３を備えて構成されている。

そして、アモルファスＳｉ層４１をα−Ｓｉ、デルタボロン層４２をＢとした場合、試料の表面から、α−Ｓｉ４．０ｎｍ／Ｂ／α−Ｓｉ８．０ｎｍ／Ｂ／α−Ｓｉ８．０ｎｍ／Ｂ／α−Ｓｉ５０ｎｍ／シリコン基板４３となり、アモルファスＳｉ層４１間にデルタボロン層４２がある多層構造をしている。そして、アモルファスＳｉ層４１には、ボロンは一切含まれておらず、デルタボロン層４２のボロンは、１原子層以下である。なお、デルタボロン層４２の間隔は、透過型電子顕微鏡（ＴＥＭ）にて評価済みである。

さらに、スパッタ率補正用標準試料１を準備する。スパッタ率補正用標準試料１は、第１の実施の図２−４と同じ構造で、第１の材料２がマグネトロンスパッタ法で作製したアモルファスシリコン（多層ボロンデルタドープ試料４０と同じ製膜法、製膜条件である必要がある）、第２の材料３が結晶シリコン（シリコン基板：ノンドープ基板）で作製されている。このスパッタ率補正用標準試料１の具体的な作製方法は、以下のとおりである。

最初に、第２の材料３であるシリコン基板の上にＣＭＰのストッパ層となる膜であるＳｉＯ_２膜６を試料上面から見てライン状に付ける。図１０は、第２の材料３上にＳｉＯ_２膜６がライン状に付けられた上面図である。ＳｉＯ_２膜６の膜厚は１０ｎｍ、ＳｉＯ_２膜６のラインの幅は１００μｍ、ＳｉＯ_２膜６のラインとラインの間隔を１００μｍとする。このライン状のＳｉＯ_２膜６を付けるために、フォトエッチングプロセス工程を用いる。次に、ＳｉＯ_２膜６が付いていない領域の半分（５０μｍ幅）およびＳｉＯ_２膜６上にＰＥＰプロセスでレジストを付け、ＲＩＥ加工により、レジストが付いていない第２の材料３であるシリコン基板表面がむき出しになっている表面のエッチングを行い、レジストを剥離する（これは、第１の実施の形態の図２−２の構造と同じである）。

第２の材料３であるシリコン基板がＲＩＥ加工によりエッチングされた深さは２００ｎｍである。次に、この試料上にマグネトロンスパッタ法にてアモルファスシリコン（ボロン濃度：約１Ｅ１９ｃｍ−３）をデポする（これは、第１の実施の形態の図２−３の構造と同じである）。最後に、ＳｉＯ_２膜６をストッパ層にしてＣＭＰ研磨を行い、スパッタ率補正用標準試料１が完成する（これは、第１の実施の形態の図２−４の構造と同じである）。このとき、触針式段差計でＣＭＰ研磨後の表面段差をＳｉＯ_２膜６のラインに直交する方向で測定すると、ほぼ完全に平坦な表面となっていることがわかる。

次に、二次イオン質量分析装置に、測定試料（ボロンイオン注入試料）３０、多層ボロンデルタドープ試料４０、および、スパッタ率補正用標準試料１を入れる。そして、これらの試料を、酸素イオン（Ｏ^２＋イオン）、エネルギー０．２ｋｅＶ、電流量５０ｎＡ、ラスター幅２００μｍ×２００μｍ、入射角０度の条件にて同時にスパッタ分析を行う。これらの試料から出てくる信号（二次イオン）として、１１Ｂ^＋を検出する。なお、これら３つの試料はすべて同じ条件でスパッタを行う。ここで、スパッタ率補正用標準試料１をスパッタする場合には、ラスター幅２００μｍの中心が図２−４における第１の領域４と第２の領域５の境界になるようにスパッタを行う。このとき、両側にあるライン状のＳｉＯ_２膜６の半分の幅もスパッタされることになるが、特に問題はない。

スパッタする時間は、測定試料（ボロンイオン注入試料）３０の場合、１１Ｂ^＋イオンが検出されなくなるまで、多層ボロンデルタドープ試料４０の場合、３層のボロンデルタ層４２を完全にスパッタし終わるまで、スパッタ率補正用標準試料１の場合、約７０ｎｍスパッタするまでである。実際には、測定試料（ボロンイオン注入試料）３０のスパッタ時間は９０分、スパッタ率補正用標準試料１のスパッタ時間は３００分である。なお、スパッタ中におけるスパッタ率補正用標準試料１のおおよそのスパッタ深さは、３層のボロンデルタ層４２から得られるスパッタ率（既知のデルタ層間隔とスパッタ時間）から知ることができる。

図１１−１は、測定試料（ボロンイオン注入試料）３０におけるボロンイオンの深さ方向分布を示したグラフであり、図１１−２は、多層ボロンデルタドープ試料４０におけるボロンイオンの深さ方向分布を示したグラフであり、図１１−３は、スパッタ率補正用標準試料１におけるボロンイオンの深さ方向分布を示したグラフである。いずれのグラフも、横軸がスパッタ時間、縦軸がボロンイオン強度を表す。なお、スパッタ率補正用標準試料１では、第１の領域４において、第１の材料２であるアモルファスシリコンと第２の材料３である結晶シリコンの界面にスパッタが到達する時間を知るために、スパッタ率補正用標準試料１の深さ方向分布の縦軸のボロンイオン強度は、第１の領域４からのみ検出した二次イオンの強度を用いている。

そして、図１１−２の多層ボロンデルタドープ試料４０の深さ方向分布から、アモルファスシリコンのスパッタ率とシフト距離とを求める。前述したように、第１デルタドープピーク（試料表面から１番目のデルタボロン層４２）から第３デルタドープピーク（試料表面から３番目のデルタボロン層４２）までの距離は、透過型電子顕微鏡の観察から１６．０ｎｍと分かっている。また、第１デルタドープピークから第３デルタドープピークまでのスパッタ時間は、図１１−２のデルタドープの分布のピークからピークまでの時間から算出すると、７２．７分である。このため、このスパッタ条件でのアモルファスシリコンのスパッタ率は、０．２２ｎｍ／分となる。

また、試料表面から第１デルタドープピークまでの距離は、透過型電子顕微鏡の観察から４．０ｎｍと分かっており、その距離をスパッタする時間は１３．６分である。ここで、第１の実施の形態の式（２）から、アモルファスシリコンのシフト距離Ｌは、スパッタ距離Ｄ、スパッタ時間ｔ、アモルファスシリコンのスパッタ率Ｓ１とすると、Ｌ＝Ｄ−ｔ×Ｓ１で求めることができる。従って、このスパッタ条件でのアモルファスシリコンのシフト距離は、４．０ｎｍ−１３．６分×０．２２ｎｍ／分≒１．０ｎｍとなる。

次に、図１１−３のスパッタ率補正用標準試料１の深さ方向分布から、第１の領域４において第１の材料２であるアモルファスシリコンと第２の材料３である結晶シリコンの界面にスパッタが到達する時間を求める。この界面にスパッタが到達する時間はボロンイオン強度が急激に下がり始める時間であり、３６．４分である。ちなみに、この時間と、先ほど求めたアモルファスシリコンのスパッタ率Ｓ１＝０．２２ｎｍ／分、シフト距離Ｌ＝１．０ｎｍ、および、第１の実施の形態の式（２）を用いると、第１の領域４のアモルファスシリコンの膜厚は、３６．４分×０．２２ｎｍ／分＋１．０ｎｍ＝９．０ｎｍとなる。ＣＭＰ研磨のストッパ層であるＳｉＯ_２膜６の膜厚は１０ｎｍであるので、設計上はアモルファスシリコンの膜厚も１０ｎｍであるはずだが、多少オーバーエッチされたものと考えられる。しかしながら、このことはスパッタ率比を求める上で問題はない。

次に、スパッタ率補正用標準試料１のイオンスパッタクレータの中心部近傍、すなわちスパッタされた第１の領域４と第２の領域５の界面近傍（３μｍ角の視野）のＡＦＭ像を測定する。図１２は、スパッタ後のスパッタ率補正用標準試料１の断面図であり、図１３は、スパッタ後の第１の領域４と第２の領域５の界面近傍のＡＦＭ測定結果を断面から見た際の模式図である。図１３から分かるように、この時スパッタされた第１の領域４と第２の領域５の深さの差（段差）は、５．３ｎｍである。また、第２の領域５のスパッタ深さを触針式段差計で測定すると、その値は６７．０ｎｍである。図１４は、スパッタ後のスパッタ率補正用標準試料１の上面図である。触針式段差計により、第２の領域５でのスパッタ深さを、第１の領域４と第２の領域５の界面から数１０μｍ以内の第２の領域５で測定する。測定されるスパッタ深さは、スパッタクレータの外側とスパッタクレータの内側の段差となる。

これまでの測定により得られた値を用いて、アモルファスシリコンと結晶シリコンのスパッタ率比（Ｓ２／Ｓ１：結晶シリコン／アモルファスシリコン）を算出する。第１の実施の形態の式（４）から、スパッタ率比Ｓ２／Ｓ１＝１−（５．３ｎｍ／（６７．０ｎｍ−１．０ｎｍ）×（３００分／（３００分−３６．４分）≒０．９１となる。また、アモルファスシリコンのスパッタ率は、０．２２ｎｍ／分であるため、結晶シリコンのスパッタ率は、０．２２ｎｍ／分×０．９１＝０．２０ｎｍ／分であると計算できる。

最後に結晶シリコンで構成される測定試料（ボロンイオン注入試料）３０の深さ方向分布の深さ校正を行う。結晶シリコンのスパッタ率は、今回の測定の場合０．２０ｎｍ／分であると分かったため、図１１−１の測定試料（ボロンイオン注入試料）３０の深さ方向分布の横軸であるスパッタ時間にこの結晶シリコンのスパッタ率をかけ算し、さらにシフト距離（アモルファスシリコンで構成される多層ボロンデルタドープ試料４０で評価したアモルファスシリコンの値：１．０ｎｍ）を足せば、スパッタ時間である横軸が深さ軸に正確に校正されることになる（校正深さ＝０．２０ｎｍ／分×スパッタ時間（分）＋１．０ｎｍ）。

なお、厳密には、結晶シリコンとアモルファスシリコンとを比べると、シフト距離は異なるかもしれないが、シフト距離そのものが１．０ｎｍ前後の値であり、その違いは１ｎｍ以下という小さい値であるため、深さ校正された横軸の正確さに大きな影響を与えるものではない。よって、測定試料（ボロンイオン注入試料）３０がスパッタされた深さ（校正深さ）は、測定試料（ボロンイオン注入試料）３０のスパッタ時間が９０分であったことから、１９．０ｎｍであることがわかる。

（比較例）
本発明の方法を使わなかった場合、すなわち、スパッタ率補正用標準試料を使わず、測定対象試料であるボロンイオン注入試料（結晶質）とアモルファスシリコンで構成された多層ボロンデルタドープ試料のみを用いて、ボロンイオン注入試料の深さ方向分布の深さ校正を行った場合の例について述べる。

多層ボロンデルタドープ試料から得られるスパッタ率、シフト距離は、それぞれ０．２２ｎｍ／分、１．０ｎｍである。このため、ボロンイオン注入試料の深さ方向分布深さ校正は次の式で行われる。校正深さ＝０．２２ｎｍ／分×スパッタ時間（分）＋１．０ｎｍ。この計算から得られるボロンイオン注入試料のスパッタ深さは、スパッタ時間が９０分であったことから２０．８ｎｍとなる。すなわち、本実施の形態で求めたスパッタ深さの値１９．０ｎｍと比べて、２ｎｍ近くずれていることになる。従って、２０ｎｍ付近では２ｎｍ近い誤差（割合にして１割近い誤差）が生じていることになり、非常に問題である。

このように、第２の実施の形態にかかるスパッタ率補正用標準試料によれば、スパッタ率補正用標準試料を用いることにより、多層デルタドープ試料を構成するアモルファスシリコンと測定対象試料である結晶シリコンのスパッタ率の違い（スパッタ率比）を正確に算出することができるため、測定対象試料である結晶シリコン中の深さ方向分布の深さ校正を正確に行うことが可能となる。

本発明は、全ての半導体材料のスパッタ率比の算出に有用である。

第１の実施の形態にかかるスパッタ率補正用標準試料の断面図である。 第２の材料からなる基板上にＳｉＯ_２膜が付けられた後のスパッタ率補正用標準試料の工程断面図である。 レジストを剥離後のスパッタ率補正用標準試料の工程断面図である。 試料上に第１の材料が堆積した後のスパッタ率補正用標準試料の工程断面図である。 試料を研磨上した後のスパッタ率補正用標準試料の工程断面図である。 第１の材料の上面（表面）が凹んでいるスパッタ率補正用標準試料の断面図である。 第１の領域にある第２の材料と第２の領域にある第１の材料の上面（表面）位置が同一であるスパッタ率補正用標準試料の断面図である。 スパッタ率補正用標準試料をスパッタした場合のスパッタ時間とスパッタ深さの関係を示したグラフである。 変形例１にかかるスパッタ率補正用標準試料の断面図である。 変形例２にかかるスパッタ率補正用標準試料の断面図である。 測定試料（ボロンイオン注入試料）の構造を示す概略断面図である。 多層ボロンデルタドープ試料の構造を示す概略断面図である。 第２の材料上にＳｉＯ_２膜がライン状に付けられた上面図である。 測定試料（ボロンイオン注入試料）におけるボロンイオンの深さ方向分布を示したグラフである。 多層ボロンデルタドープ試料におけるボロンイオンの深さ方向分布を示したグラフである。 スパッタ率補正用標準試料におけるボロンイオンの深さ方向分布を示したグラフである。 スパッタ後のスパッタ率補正用標準試料の断面図である。 スパッタ後の第１の領域と第２の領域の界面近傍のＡＦＭ測定結果を断面から見た際の模式図である。 スパッタ後のスパッタ率補正用標準試料の上面図である。

符号の説明

１、１０、２０ スパッタ率補正用標準試料
２ 第１の材料
３ 第２の材料
４ 第１の領域
５ 第２の領域
６ ＳｉＯ_２膜
７ 凹み
１１ 基板材料
２１ 不純物元素
３０ 測定試料（ボロンイオン注入試料）
３１ シリコン半導体基板（結晶質）
３２ ボロン（１１Ｂ）
４０ 多層ボロンデルタドープ試料
４１ アモルファスＳｉ層
４２ デルタボロン層
４３ シリコン基板

Claims (10)

1. 第１の材料からなる第１の層と、
   第２の材料からなる第２の層と、を備え、
   前記第１の層は、前記第２の層の上に積層され、
   前記第１の層と前記第２の層は、それぞれ面方向に隣接する第１の領域と第２の領域を有し、
   前記第１の層における前記第１の領域と前記第２の領域とは、上面位置が同一であり、
   前記第１の領域における前記第１の層の厚さは、前記第２の領域における前記第１の層の厚さより薄く形成されていること、
   を特徴とするスパッタ率補正用標準試料。
2. 前記第１の材料は、不純物元素を含むアモルファス質のシリコンであり、前記第２の材料は、前記第１の材料中の不純物と元素種・濃度が異なる不純物を含むまたは不純物を含まない結晶質のシリコンであること、を特徴とする請求項１に記載のスパッタ率補正用標準試料。
3. 前記第１の材料中の不純物濃度、および、前記第２の材料中の不純物濃度は、それぞれ、１Ｅ１７ｃｍ^−３以上５Ｅ２０ｃｍ^−３以下であること、を特徴とする請求項２に記載のスパッタ率補正用標準試料。
4. 前記第１の材料は、アモルファス質のシリコンであり、前記第２の材料は、結晶質のシリコンであり、さらに、前記第１の材料と前記第２の材料の界面に１原子層以下の不純物元素が存在すること、を特徴とする請求項１に記載のスパッタ率補正用標準試料。
5. 前記第１の材料は、アモルファス質のシリコンであり、前記第２の材料は、シリコン酸化物であること、を特徴とする請求項１に記載のスパッタ率補正用標準試料。
6. 前記第１の材料は、アモルファス質のシリコンであり、前記第２の材料は、シリコンゲルマニウムまたはゲルマニウムであること、を特徴とする請求項１に記載のスパッタ率補正用標準試料。
7. 前記第１の領域において、前記第１の層の厚さは、２ｎｍ以上５０ｎｍ以下であり、前記第２の層の厚さは、２０ｎｍ以上５ｍｍ以下であり、
   前記第２の領域において、前記第１の層の厚さは、２０ｎｍ以上５ｍｍ以下であること、を特徴とする請求項１から６のいずれか一項に記載のスパッタ率補正用標準試料。
8. 前記第１の領域の幅と前記第２の領域の幅の比率は、５：１から１：５の間であること、を特徴とする請求項１から７のいずれか一項に記載のスパッタ率補正用標準試料。
9. 第１の材料からなる第１の層と、第２の材料からなる第２の層と、を備え、前記第１の層は、前記第２の層の上に積層され、前記第１の層と前記第２の層は、それぞれ面方向に隣接する第１の領域と第２の領域を有し、前記第１の層における前記第１の領域と前記第２の領域とは、上面位置が同一であり、前記第１の領域における前記第１の層の厚さは、前記第２の領域における前記第１の層の厚さより薄く形成されていること、を特徴とするスパッタ率補正用標準試料を用いた前記第１の材料と前記第２の材料のスパッタ率比の算出方法において、
   前記第１の領域と前記第２の領域とを上面から同時にイオンスパッタするスパッタ工程と、
   前記スパッタ工程で、前記イオンスパッタが前記第１の領域における前記第１の材料と前記第２の材料の界面に到達する第１の時間を計測する第１の計測工程と、
   前記第１の時間の少なくとも２倍以上１万倍以下の時間が経過後、前記スパッタ工程を終了し、前記スパッタ工程を行った全時間である第２の時間を計測する第２の計測工程と、
   前記スパッタ工程の終了後に、前記第１もしくは第２の領域のスパッタ深さを測定する第１の測定工程と、
   スパッタ部分における前記第１の領域と前記第２の領域のスパッタ深さの差を測定する第２の測定工程と、を含むこと、
   を特徴とするスパッタ率比の算出方法。
10. 前記第１の測定工程では、触針式段差計、または、光干渉式表面形状測定器を使用して測定を行い、前記第２の測定工程では、原子間力顕微鏡、または、光干渉式表面形状測定器を使用して測定を行うこと、を特徴とする請求項９に記載のスパッタ率比の算出方法。

Images