JP2010056266A - Method of manufacturing semiconductor apparatus - Google Patents

Method of manufacturing semiconductor apparatus Download PDF

Info

Publication number
JP2010056266A
JP2010056266A JP2008219183A JP2008219183A JP2010056266A JP 2010056266 A JP2010056266 A JP 2010056266A JP 2008219183 A JP2008219183 A JP 2008219183A JP 2008219183 A JP2008219183 A JP 2008219183A JP 2010056266 A JP2010056266 A JP 2010056266A
Authority
JP
Japan
Prior art keywords
film
forming
wiring
resist film
columnar electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008219183A
Other languages
Japanese (ja)
Other versions
JP2010056266A5 (en
Inventor
Shoichi Kotani
昭一 児谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2008219183A priority Critical patent/JP2010056266A/en
Publication of JP2010056266A publication Critical patent/JP2010056266A/en
Publication of JP2010056266A5 publication Critical patent/JP2010056266A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To make it hard to generate a resist residue when peeling off a plating resist film for forming a column-shaped electrode and to reduce the number of processes in a semiconductor apparatus called CSP. <P>SOLUTION: A two-layer structure metal film for forming wiring 7a consisting of a titanium film and a copper film formed by spattering is formed on the whole upper surface of a protection film 5. Then, a plating resist film for forming column-shaped electrode 23 consisting a negative type dry film resist is patterned on an upper surface of the metal film for forming wiring 7a. Further, electrolytic plating of copper which uses the metal film for forming wiring 7a as a plating current path is carried out to form a column-shaped electrode 8 on the upper surface of the metal film for forming wiring 7a in an opening 24 of the plating resist film for forming column-shaped electrode 23. Furthermore, the plating resist film for forming column-shaped electrode 23 is peeled off. In this case, since the plating resist film for forming column-shaped electrode 23 is formed on the upper surface of the metal film for forming wiring 7a which has a very high planarity, it is hard to generate a resist residue of the plating resist film for forming the column-shaped electrode 23, and the number of processes can be reduced. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

この発明は半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

従来のＣＳＰ(chip size package)と呼ばれる半導体装置には、半導体基板上に形成された配線の接続パッド部上面に柱状電極を形成したものがある（例えば、特許文献１参照）。この場合、配線は、半導体基板上に形成された銅を含む金属からなる下地金属層と、下地金属層の上面に形成された銅からなる上部金属層との２層構造となっている。   Some conventional semiconductor devices called CSP (chip size package) have columnar electrodes formed on the upper surface of connection pad portions of wiring formed on a semiconductor substrate (see, for example, Patent Document 1). In this case, the wiring has a two-layer structure of a base metal layer made of a metal containing copper formed on the semiconductor substrate and an upper metal layer made of copper formed on the upper surface of the base metal layer.

特開２００８−８４９１９号公報JP 2008-84919 A

上記従来の半導体装置の製造方法では、まず、半導体基板上の全面に形成された下地金属層の上面に形成された上部金属層を含む下地金属層の上面に、感光剤を含まない液状樹脂からなる被覆膜を形成する。この場合、被覆膜によって上部金属層を完全に覆い、上部金属層間に上部金属層の厚さよりも厚い被覆膜が形成されるようにする。被覆膜は、後述する柱状電極形成用メッキレジスト膜を剥離する際に、レジスト残渣が発生しにくいようにするためのものである。   In the above-described conventional method for manufacturing a semiconductor device, first, a liquid resin not containing a photosensitizer is formed on the upper surface of the base metal layer including the upper metal layer formed on the upper surface of the base metal layer formed on the entire surface of the semiconductor substrate. A coating film is formed. In this case, the upper metal layer is completely covered with the coating film, and a coating film thicker than the thickness of the upper metal layer is formed between the upper metal layers. The coating film is for preventing resist residue from being easily generated when a columnar electrode forming plating resist film, which will be described later, is peeled off.

次に、被覆膜の上面にネガ型のドライフィルムレジストをラミネートし、未露光の柱状電極形成用メッキレジスト膜を形成する。次に、露光、現像を行うことにより、上部金属層の接続パッド部つまり柱状電極形成領域に対応する部分における柱状電極形成用メッキレジスト膜および被覆膜に開口部を形成する。次に、下地金属層をメッキ電流路とした銅の電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜および被覆膜の開口部内の上部金属層の接続パッド部上面に柱状電極を形成する。   Next, a negative dry film resist is laminated on the upper surface of the coating film to form an unexposed columnar electrode forming plating resist film. Next, by performing exposure and development, openings are formed in the columnar electrode forming plating resist film and the coating film in the connection pad portion of the upper metal layer, that is, the portion corresponding to the columnar electrode formation region. Next, the columnar electrode is formed on the upper surface of the connection pad portion of the upper metal layer in the opening portion of the coating resist film and the coating film by performing electrolytic plating of copper using the base metal layer as a plating current path. .

次に、柱状電極形成用メッキレジスト膜およびその下に形成された被覆膜を同時に剥離する。これにより、柱状電極形成用メッキレジスト膜のレジスト残渣が発生しにくいようにすることができる。次に、上部金属層をマスクとして下地金属層の不要な部分をエッチングして除去すると、上部金属層下にのみ下地金属層が残存される。この状態では、上部金属層およびその下に残存された下地金属層により、２層構造の配線が形成されている。   Next, the columnar electrode forming plating resist film and the coating film formed thereunder are simultaneously peeled off. Thereby, it is possible to make it difficult for resist residues of the plating resist film for columnar electrode formation to occur. Next, when unnecessary portions of the base metal layer are removed by etching using the upper metal layer as a mask, the base metal layer remains only under the upper metal layer. In this state, a two-layer wiring is formed by the upper metal layer and the underlying metal layer remaining therebelow.

しかしながら、上記従来の半導体装置の製造方法では、半導体基板上の全面に形成された下地金属層の上面に形成された上部金属層間に、柱状電極形成用メッキレジスト膜が入り込まないようにするために、予め、上部金属層の厚さよりも厚い被覆膜を形成しているので、被覆膜を形成する工程が必要となり、工程数が増加するという問題があった。   However, in the above conventional semiconductor device manufacturing method, in order to prevent the columnar electrode forming plating resist film from entering between the upper metal layers formed on the upper surface of the base metal layer formed on the entire surface of the semiconductor substrate. Since a coating film thicker than the thickness of the upper metal layer is formed in advance, a process for forming the coating film is required, and there is a problem that the number of processes increases.

そこで、この発明は、柱状電極形成用メッキレジスト膜のレジスト残渣が発生しにくいようにすることができ、且つ、工程数を少なくすることができる半導体装置の製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a method for manufacturing a semiconductor device, which can make resist residues of a plating resist film for columnar electrode formation less likely to occur and can reduce the number of steps. .

請求項１に記載の発明は、半導体基板上の全面に配線形成用金属膜を形成する工程と、前記配線形成用金属膜上に、柱状電極形成領域に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、前記エッチング金属膜をメッキ電流路とした電解メッキを行なうことにより、前記柱状電極形成用メッキレジスト膜の開口部内の前記配線形成用金属膜上に柱状電極を形成する工程と、前記柱状電極形成用メッキレジスト膜を剥離する工程と、前記柱状電極を含む前記配線形成用金属膜上の配線形成領域にエッチングレジスト膜を形成する工程と、前記エッチングレジスト膜をマスクとして前記エッチングレジスト膜下以外の領域における前記配線形成用金属膜をエッチングして除去することにより、前記柱状電極を含む前記エッチングレジスト膜下に配線を形成する工程と、前記エッチングレジスト膜を剥離する工程と、を有することを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記配線形成用金属膜を形成する工程は、スパッタにより形成されたチタン膜上にスパッタにより銅膜を形成する工程であることを特徴とするものである。
請求項３に記載の発明は、請求項２に記載の発明において、前記銅膜の厚さは前記チタン膜の厚さよりも厚くすることを特徴とするものである。
請求項４に記載の発明は、請求項３に記載の発明において、前記配線形成用金属膜の厚さは２〜５μｍとすることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記柱状電極形成用メッキレジスト膜はドライフィルムレジストで形成することを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記エッチングレジスト膜は液状レジストで形成することを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記エッチングレジスト膜は、スピンコート法により形成されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより形成することを特徴とするものである。
請求項８に記載の発明は、請求項６に記載の発明において、前記エッチングレジスト膜はインクジェットプリント法により形成することを特徴とするものである。 The invention according to claim 1 includes a step of forming a wiring forming metal film on the entire surface of a semiconductor substrate, and a columnar electrode having an opening in a portion corresponding to the columnar electrode forming region on the wiring forming metal film. A columnar electrode is formed on the wiring forming metal film in the opening of the columnar electrode forming plating resist film by performing a step of forming a plating resist film for forming and electrolytic plating using the etching metal film as a plating current path. Forming the columnar electrode forming plating resist film, forming the etching resist film on the wiring forming region on the wiring forming metal film including the columnar electrode, and the etching resist film. The wiring-forming metal film in the region other than the region under the etching resist film is removed by etching using the mask as a mask, thereby including the columnar electrode Forming a wiring under serial etching resist film, it is characterized in that and a step of removing the etching resist film.
The invention according to claim 2 is the invention according to claim 1, wherein the step of forming the wiring forming metal film is a step of forming a copper film by sputtering on the titanium film formed by sputtering. It is characterized by.
The invention according to claim 3 is the invention according to claim 2, wherein the thickness of the copper film is larger than the thickness of the titanium film.
According to a fourth aspect of the present invention, in the third aspect of the present invention, the wiring forming metal film has a thickness of 2 to 5 μm.
According to a fifth aspect of the present invention, in the first aspect of the invention, the columnar electrode forming plating resist film is formed of a dry film resist.
According to a sixth aspect of the present invention, in the first aspect of the present invention, the etching resist film is formed of a liquid resist.
The invention described in claim 7 is the invention described in claim 6, wherein the etching resist film is formed by patterning a resist film formed by a spin coating method by a photolithography method. It is.
The invention described in claim 8 is the invention described in claim 6, wherein the etching resist film is formed by an ink jet printing method.

この発明によれば、半導体基板上の全面に形成された配線形成用金属膜上に柱状電極形成用メッキレジスト膜を形成しているので、柱状電極形成用メッキレジスト膜の形成面となる配線形成用金属膜の上面の平坦性を極めて高くすることができ、ひいては柱状電極形成用メッキレジスト膜を剥離した際にレジスト残渣が発生しにくいようにすることができる。また、平坦性が極めて高い配線形成用金属膜の上面に柱状電極形成用メッキレジスト膜を形成しているので、従来のような被覆膜を形成する必要がなく、その分、工程数を少なくすることができる。   According to the present invention, since the columnar electrode forming plating resist film is formed on the wiring forming metal film formed on the entire surface of the semiconductor substrate, the wiring formation which becomes the formation surface of the columnar electrode forming plating resist film is formed. Accordingly, the flatness of the upper surface of the metal film can be made extremely high, and as a result, resist residues are hardly generated when the columnar electrode forming plating resist film is peeled off. In addition, since the plating resist film for columnar electrode formation is formed on the upper surface of the metal film for wiring formation with extremely high flatness, it is not necessary to form a coating film as in the prior art, and the number of processes is reduced accordingly. can do.

図１はこの発明の製造方法により製造された半導体装置の一例の断面図を示す。この半導体装置は、一般的にはＣＳＰと呼ばれるものであり、シリコン基板（半導体基板）１を備えている。シリコン基板１の上面には集積回路、特に、トランジスタ、ダイオード、抵抗、コンデンサ等の素子（図示せず）が設けられ、上面周辺部には、上記集積回路に接続されたアルミニウム系金属等からなる接続パッド２が設けられている。接続パッド２は２個のみを図示するが実際にはシリコン基板１の上面周辺部に多数配列されている。   FIG. 1 is a sectional view showing an example of a semiconductor device manufactured by the manufacturing method of the present invention. This semiconductor device is generally called a CSP and includes a silicon substrate (semiconductor substrate) 1. An integrated circuit, in particular, an element (not shown) such as a transistor, a diode, a resistor, or a capacitor is provided on the upper surface of the silicon substrate 1, and the periphery of the upper surface is made of an aluminum-based metal connected to the integrated circuit. A connection pad 2 is provided. Although only two connection pads 2 are shown in the figure, a large number are actually arranged around the upper surface of the silicon substrate 1.

接続パッド２の中央部を除くシリコン基板１の上面には酸化シリコン等からなる絶縁膜３が設けられ、接続パッド２の中央部は絶縁膜３に設けられた開口部４を介して露出されている。絶縁膜３の上面にはポリイミド系樹脂等からなる保護膜５が設けられている。絶縁膜３の開口部４に対応する部分における保護膜５には開口部６が設けられている。   An insulating film 3 made of silicon oxide or the like is provided on the upper surface of the silicon substrate 1 excluding the central portion of the connection pad 2, and the central portion of the connection pad 2 is exposed through an opening 4 provided in the insulating film 3. Yes. A protective film 5 made of polyimide resin or the like is provided on the upper surface of the insulating film 3. An opening 6 is provided in the protective film 5 at a portion corresponding to the opening 4 of the insulating film 3.

保護膜５の上面には配線７が設けられている。配線７は、詳細には図示していないが、保護膜５の上面に設けられたチタン膜と、チタン膜の上面に設けられた銅膜との２層構造となっている。配線７の一端部は、絶縁膜３および保護膜５の開口部４、６を介して接続パッド２に接続されている。   A wiring 7 is provided on the upper surface of the protective film 5. Although not shown in detail, the wiring 7 has a two-layer structure of a titanium film provided on the upper surface of the protective film 5 and a copper film provided on the upper surface of the titanium film. One end of the wiring 7 is connected to the connection pad 2 through the openings 4 and 6 of the insulating film 3 and the protective film 5.

配線７の接続パッド部上面には銅からなる柱状電極８が設けられている。配線７を含む保護膜５の上面にはエポキシ系樹脂等からなる封止膜９がその上面が柱状電極８の上面と面一となるように設けられている。柱状電極８の上面には半田ボール１０が設けられている。   A columnar electrode 8 made of copper is provided on the upper surface of the connection pad portion of the wiring 7. A sealing film 9 made of an epoxy resin or the like is provided on the upper surface of the protective film 5 including the wiring 7 so that the upper surface thereof is flush with the upper surface of the columnar electrode 8. A solder ball 10 is provided on the upper surface of the columnar electrode 8.

次に、この半導体装置の製造方法の一実施形態について説明する。まず、図２に示すように、ウエハ状態のシリコン基板（以下、半導体ウエハ２１という）の上面にアルミニウム系金属等からなる接続パッド２、酸化シリコン等からなる絶縁膜３およびポリイミド系樹脂等からなる保護膜５が形成され、接続パッド２の中央部が絶縁膜３および保護膜５に形成された開口部４、６を介して露出されたものを準備する。なお、図２において、符号２２で示す領域はダイシングストリートに対応する領域である。   Next, an embodiment of a method for manufacturing this semiconductor device will be described. First, as shown in FIG. 2, the upper surface of a silicon substrate in a wafer state (hereinafter referred to as a semiconductor wafer 21) is formed of a connection pad 2 made of aluminum metal, an insulating film 3 made of silicon oxide, and a polyimide resin. The protective film 5 is formed, and the connection pad 2 is exposed through the openings 4 and 6 formed in the insulating film 3 and the protective film 5. In FIG. 2, an area indicated by reference numeral 22 is an area corresponding to dicing street.

次に、図３に示すように、絶縁膜３および保護膜５の開口部４、６を介して露出された接続パッド２の上面を含む保護膜５の上面全体に配線形成用金属膜７ａを形成する。この場合、配線形成用金属膜７ａは、詳細には図示していないが、スパッタにより形成されたチタン膜とその上にスパッタにより形成された銅膜との２層構造となっている。また、銅膜はチタン膜よりも厚く形成され、全体としての配線形成用金属膜７ａの厚さは２〜５μｍと比較的厚くなっている。ちなみに、上記特許文献１に記載の下地金属層の場合には、スパッタにより形成されたチタン膜とその上にスパッタにより形成された銅膜との２層構造であっても、その厚さは一般的に１μｍ以下である。   Next, as shown in FIG. 3, a wiring forming metal film 7a is formed on the entire upper surface of the protective film 5 including the upper surface of the connection pad 2 exposed through the openings 4 and 6 of the insulating film 3 and the protective film 5. Form. In this case, although not shown in detail, the wiring forming metal film 7a has a two-layer structure of a titanium film formed by sputtering and a copper film formed by sputtering on the titanium film. Further, the copper film is formed thicker than the titanium film, and the thickness of the wiring forming metal film 7a as a whole is relatively thick at 2 to 5 μm. Incidentally, in the case of the base metal layer described in the above-mentioned Patent Document 1, even if it has a two-layer structure of a titanium film formed by sputtering and a copper film formed thereon by sputtering, the thickness is generally 1 μm or less.

次に、図４に示すように、配線形成用金属膜７ａの上面にネガ型のドライフィルムレジストからなる柱状電極形成用メッキレジスト膜２３を形成する。この場合、柱状電極８形成領域に対応する部分における柱状電極形成用メッキレジスト膜２３には、フォトリソグラフィ法により、開口部２４が形成されている。   Next, as shown in FIG. 4, a columnar electrode forming plating resist film 23 made of a negative dry film resist is formed on the upper surface of the wiring forming metal film 7a. In this case, an opening 24 is formed in the columnar electrode forming plating resist film 23 in a portion corresponding to the columnar electrode 8 formation region by photolithography.

ここで、保護膜５の上面全体に形成された配線形成用金属膜７ａの上面の平坦性は極めて高い。このため、配線形成用金属膜７ａと柱状電極形成用メッキレジスト膜２３との間に空気（気泡）が残存しないようにすることができ、ひいてはこの気泡に起因する柱状電極形成用メッキレジスト膜２３の不要な剥離が生じないようにすることができる。   Here, the flatness of the upper surface of the wiring forming metal film 7a formed on the entire upper surface of the protective film 5 is extremely high. For this reason, it is possible to prevent air (bubbles) from remaining between the wiring forming metal film 7a and the columnar electrode forming plating resist film 23, and as a result, the columnar electrode forming plating resist film 23 caused by the bubbles. It is possible to prevent unnecessary peeling.

次に、配線形成用金属膜７ａをメッキ電流路とした銅の電解メッキを行なうことにより、柱状電極形成用メッキレジスト膜２３の開口部２４内の配線形成用金属膜７ａの上面に柱状電極８を形成する。次に、柱状電極形成用メッキレジスト膜２３を剥離する。この場合、柱状電極形成用メッキレジスト膜２３は平坦性の極めて高い配線形成用金属膜７ａの上面に形成されているため、図１に示す配線７間の間隔が狭くなった場合であっても、配線７間に柱状電極形成用メッキレジスト膜２３のレジスト残渣が発生することがなく、柱状電極形成用メッキレジスト膜２３のレジスト残渣に起因する配線７間でのショートの発生を確実に防止することができる。   Next, by performing electrolytic plating of copper using the wiring forming metal film 7a as a plating current path, the columnar electrode 8 is formed on the upper surface of the wiring forming metal film 7a in the opening 24 of the columnar electrode forming plating resist film 23. Form. Next, the columnar electrode forming plating resist film 23 is peeled off. In this case, since the columnar electrode forming plating resist film 23 is formed on the upper surface of the wiring forming metal film 7a having extremely high flatness, even if the interval between the wirings 7 shown in FIG. The resist residue of the columnar electrode forming plating resist film 23 is not generated between the wirings 7 and the occurrence of a short circuit between the wirings 7 due to the resist residue of the columnar electrode forming plating resist film 23 is reliably prevented. be able to.

次に、図５に示すように、柱状電極８を含む配線形成用金属膜７ａの上面に、スピンコート法等により、液状レジストからなるエッチングレジスト膜２５を形成する。次に、図６に示すように、エッチングレジスト膜２５をフォトリソグラフィ法によりパターニングすることにより、柱状電極８を含む配線形成用金属膜７ａの上面の配線形成領域にエッチングレジスト膜２５を残存させる。   Next, as shown in FIG. 5, an etching resist film 25 made of a liquid resist is formed on the upper surface of the wiring forming metal film 7a including the columnar electrode 8 by spin coating or the like. Next, as shown in FIG. 6, the etching resist film 25 is patterned by photolithography to leave the etching resist film 25 in the wiring formation region on the upper surface of the wiring forming metal film 7 a including the columnar electrode 8.

次に、エッチングレジスト膜２５をマスクとしてレジスト膜２５下以外の領域における配線形成用金属膜７ａをエッチングして除去すると、図７に示すように、エッチングレジスト膜２５下に配線が形成される。この状態では、配線７の接続パッド部上面には柱状電極８が形成されている。次に、エッチングレジスト膜２５を剥離する。   Next, when the wiring forming metal film 7a is removed by etching using the etching resist film 25 as a mask in regions other than the resist film 25, wiring is formed under the etching resist film 25 as shown in FIG. In this state, the columnar electrode 8 is formed on the upper surface of the connection pad portion of the wiring 7. Next, the etching resist film 25 is peeled off.

ここで、エッチングレジスト膜２５は配線形成用金属膜７ａをエッチングして配線７を形成するためのものであるので、上記特許文献１に記載の配線用の上部金属層を電解メッキにより形成するためのメッキレジスト膜のような厚さ精度を要求されることがなく、したがって柱状電極８を形成した後であっても、良好に形成することができる。   Here, since the etching resist film 25 is used to form the wiring 7 by etching the wiring forming metal film 7a, the upper metal layer for wiring described in Patent Document 1 is formed by electrolytic plating. Thus, the thickness accuracy as in the case of the plating resist film is not required, and therefore, it can be satisfactorily formed even after the columnar electrode 8 is formed.

次に、図８に示すように、配線７および柱状電極８を含む保護膜５の上面に、スクリーン印刷法、スピンコート法等により、エポキシ系樹脂等からなる封止膜９をその厚さが柱状電極８の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極８の上面は封止膜９によって覆われている。   Next, as shown in FIG. 8, a sealing film 9 made of epoxy resin or the like is formed on the upper surface of the protective film 5 including the wiring 7 and the columnar electrode 8 by screen printing, spin coating, or the like. The columnar electrode 8 is formed to be slightly thicker than the height. Therefore, in this state, the upper surface of the columnar electrode 8 is covered with the sealing film 9.

次に、封止膜９の上面側を適宜に研削し、図９に示すように、柱状電極８の上面を露出させ、且つ、この露出された柱状電極８の上面を含む封止膜９の上面を平坦化する。次に、図１０に示すように、柱状電極８の上面に半田ボール１０を形成する。次に、図１１に示すように、封止膜９、保護膜５、絶縁膜３および半導体ウエハ２１をダイシングストリート２２に沿って切断すると、図１に示す半導体装置が複数個得られる。   Next, the upper surface side of the sealing film 9 is appropriately ground to expose the upper surface of the columnar electrode 8 and the sealing film 9 including the exposed upper surface of the columnar electrode 8 as shown in FIG. Flatten the top surface. Next, as shown in FIG. 10, solder balls 10 are formed on the upper surfaces of the columnar electrodes 8. Next, as shown in FIG. 11, when the sealing film 9, the protective film 5, the insulating film 3, and the semiconductor wafer 21 are cut along the dicing street 22, a plurality of semiconductor devices shown in FIG. 1 are obtained.

以上のように、この半導体装置の製造方法では、平坦性が極めて高い配線形成用金属膜７ａの上面に柱状電極形成用メッキレジスト膜２３を形成しているので、従来のような被覆膜を形成する必要がなく、その分、工程数を少なくすることができる。また、配線用の上部金属層を電解メッキにより形成する必要もなく、工程数をより一層少なくすることができる。   As described above, in this method of manufacturing a semiconductor device, since the columnar electrode forming plating resist film 23 is formed on the upper surface of the wiring forming metal film 7a having extremely high flatness, a conventional coating film is formed. There is no need to form it, and the number of steps can be reduced accordingly. Further, it is not necessary to form an upper metal layer for wiring by electrolytic plating, and the number of steps can be further reduced.

なお、上記実施形態では、エッチングのレジスト膜２５を、スピンコート法により形成されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより形成しているが、これに限らず、パターンを直接描画することができるインクジェットプリンタ法により形成するようにしてもよい。このようにした場合には、フォトリソグラフィ工程が不要となり、工程数をより一層少なくすることができる。   In the above embodiment, the etching resist film 25 is formed by patterning a resist film formed by a spin coating method using a photolithography method. However, the present invention is not limited to this, and a pattern can be directly drawn. You may make it form by the inkjet printer method which can be performed. In such a case, the photolithography process becomes unnecessary, and the number of processes can be further reduced.

この発明の製造方法により製造された半導体装置の一例の断面図。Sectional drawing of an example of the semiconductor device manufactured by the manufacturing method of this invention. 図１に示す半導体装置の製造方法の一実施形態において、当初準備したものの断面図。Sectional drawing of what was initially prepared in one Embodiment of the manufacturing method of the semiconductor device shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図８に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図９に続く工程の断面図。Sectional drawing of the process following FIG. 図１０に続く工程の断面図。Sectional drawing of the process following FIG.

符号の説明Explanation of symbols

１ シリコン基板
２ 接続パッド
３ 絶縁膜
５ 保護膜
７ 配線
8 柱状電極
９ 封止膜
１０ 半田ボール
２１ 半導体ウエハ
２２ ダイシングストリート
２３ 柱状電極形成用メッキレジスト膜
２５ エッチングレジスト膜 1 Silicon substrate 2 Connection pad 3 Insulating film 5 Protective film 7 Wiring
8 Columnar electrode 9 Sealing film 10 Solder ball 21 Semiconductor wafer 22 Dicing street 23 Plating resist film for columnar electrode formation 25 Etching resist film

Claims (8)

半導体基板上の全面に配線形成用金属膜を形成する工程と、
前記配線形成用金属膜上に、柱状電極形成領域に対応する部分に開口部を有する柱状電極形成用メッキレジスト膜を形成する工程と、
前記配線形成用金属膜をメッキ電流路とした電解メッキを行なうことにより、前記柱状電極形成用メッキレジスト膜の開口部内の前記配線形成用金属膜上に柱状電極を形成する工程と、
前記柱状電極形成用メッキレジスト膜を剥離する工程と、
前記柱状電極を含む前記配線形成用金属膜上の配線形成領域にエッチングレジスト膜を形成する工程と、
前記配線形成用レジスト膜をマスクとして前記エッチングレジスト膜下以外の領域における前記配線形成用金属膜をエッチングして除去することにより、前記柱状電極を含む前記エッチングレジスト膜下に配線を形成する工程と、
前記エッチングレジスト膜を剥離する工程と、
を有することを特徴とする半導体装置の製造方法。 Forming a wiring forming metal film on the entire surface of the semiconductor substrate;
Forming a columnar electrode forming plating resist film having an opening in a portion corresponding to the columnar electrode forming region on the wiring forming metal film;
Forming a columnar electrode on the wiring-forming metal film in the opening of the columnar electrode-forming plating resist film by performing electrolytic plating using the wiring-forming metal film as a plating current path;
Peeling the plating resist film for columnar electrode formation;
Forming an etching resist film in a wiring forming region on the wiring forming metal film including the columnar electrode;
Forming a wiring under the etching resist film including the columnar electrode by etching and removing the wiring forming metal film in a region other than under the etching resist film using the wiring forming resist film as a mask; ,
Removing the etching resist film;
A method for manufacturing a semiconductor device, comprising: 請求項１に記載の発明において、前記配線形成用金属膜を形成する工程は、スパッタにより形成されたチタン膜上にスパッタにより銅膜を形成する工程であることを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the step of forming the wiring forming metal film is a step of forming a copper film by sputtering on a titanium film formed by sputtering. . 請求項２に記載の発明において、前記銅膜の厚さは前記チタン膜の厚さよりも厚くすることを特徴とする半導体装置の製造方法。   3. The method for manufacturing a semiconductor device according to claim 2, wherein the copper film is thicker than the titanium film. 請求項３に記載の発明において、前記配線形成用金属膜の厚さは２〜５μｍとすることを特徴とする半導体装置の製造方法。   4. The method of manufacturing a semiconductor device according to claim 3, wherein the wiring forming metal film has a thickness of 2 to 5 [mu] m. 請求項１に記載の発明において、前記柱状電極形成用メッキレジスト膜はドライフィルムレジストで形成することを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the plating resist film for forming columnar electrodes is formed of a dry film resist. 請求項１に記載の発明において、前記エッチング用レジスト膜は液状レジストで形成することを特徴とする半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the resist film for etching is formed of a liquid resist. 請求項６に記載の発明において、前記エッチングレジスト膜は、スピンコート法により形成されたレジスト膜をフォトリソグラフィ法によりパターニングすることにより形成することを特徴とする半導体装置の製造方法。   7. The method of manufacturing a semiconductor device according to claim 6, wherein the etching resist film is formed by patterning a resist film formed by a spin coating method by a photolithography method. 請求項６に記載の発明において、前記エッチングレジスト膜はインクジェットプリント法により形成することを特徴とする半導体装置の製造方法。   7. The method of manufacturing a semiconductor device according to claim 6, wherein the etching resist film is formed by an ink jet printing method.
JP2008219183A 2008-08-28 2008-08-28 Method of manufacturing semiconductor apparatus Pending JP2010056266A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008219183A JP2010056266A (en) 2008-08-28 2008-08-28 Method of manufacturing semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008219183A JP2010056266A (en) 2008-08-28 2008-08-28 Method of manufacturing semiconductor apparatus

Publications (2)

Publication Number Publication Date
JP2010056266A true JP2010056266A (en) 2010-03-11
JP2010056266A5 JP2010056266A5 (en) 2011-05-19

Family

ID=42071876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008219183A Pending JP2010056266A (en) 2008-08-28 2008-08-28 Method of manufacturing semiconductor apparatus

Country Status (1)

Country Link
JP (1) JP2010056266A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304586A (en) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 Chip embedded-type encapsulation structure with reinforcing structure and encapsulation method of same
CN110095935A (en) * 2018-01-30 2019-08-06 住友重机械工业株式会社 Film forming method, membrane formation device and the composite substrate for being formed with film
KR20210063236A (en) 2019-11-22 2021-06-01 스미도모쥬기가이고교 가부시키가이샤 Apparatus for controlling ink application and method for applying ink
CN114361050A (en) * 2021-12-24 2022-04-15 苏州科阳半导体有限公司 Multi-chip flip reset wafer level packaging structure and method
CN114361051A (en) * 2021-12-24 2022-04-15 苏州科阳半导体有限公司 Multi-chip normal-mounting reset wafer-level packaging structure and method

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135742A (en) * 1999-11-01 2001-05-18 Toppan Printing Co Ltd Method for manufacturing semiconductor device
JP2001291733A (en) * 2000-04-11 2001-10-19 Casio Comput Co Ltd Semiconductor device and method of manufacturing the same
JP2005158929A (en) * 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2005310817A (en) * 2004-04-16 2005-11-04 Seiko Epson Corp Method of manufacturing semiconductor device, circuit board, and electronic apparatus
JP2007294786A (en) * 2006-04-27 2007-11-08 Elpida Memory Inc Semiconductor device, and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001135742A (en) * 1999-11-01 2001-05-18 Toppan Printing Co Ltd Method for manufacturing semiconductor device
JP2001291733A (en) * 2000-04-11 2001-10-19 Casio Comput Co Ltd Semiconductor device and method of manufacturing the same
JP2005158929A (en) * 2003-11-25 2005-06-16 Shinko Electric Ind Co Ltd Semiconductor device and manufacturing method thereof
JP2005310817A (en) * 2004-04-16 2005-11-04 Seiko Epson Corp Method of manufacturing semiconductor device, circuit board, and electronic apparatus
JP2007294786A (en) * 2006-04-27 2007-11-08 Elpida Memory Inc Semiconductor device, and method of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105304586A (en) * 2015-11-20 2016-02-03 江阴长电先进封装有限公司 Chip embedded-type encapsulation structure with reinforcing structure and encapsulation method of same
CN110095935A (en) * 2018-01-30 2019-08-06 住友重机械工业株式会社 Film forming method, membrane formation device and the composite substrate for being formed with film
CN110095935B (en) * 2018-01-30 2022-05-10 住友重机械工业株式会社 Film forming method, film forming apparatus, and composite substrate having film formed thereon
KR20210063236A (en) 2019-11-22 2021-06-01 스미도모쥬기가이고교 가부시키가이샤 Apparatus for controlling ink application and method for applying ink
CN114361050A (en) * 2021-12-24 2022-04-15 苏州科阳半导体有限公司 Multi-chip flip reset wafer level packaging structure and method
CN114361051A (en) * 2021-12-24 2022-04-15 苏州科阳半导体有限公司 Multi-chip normal-mounting reset wafer-level packaging structure and method
CN114361051B (en) * 2021-12-24 2023-03-10 苏州科阳半导体有限公司 Multi-chip normal-mounting reset wafer-level packaging structure and method

Similar Documents

Publication Publication Date Title
JP4922891B2 (en) Semiconductor device and manufacturing method thereof
JP3707481B2 (en) Manufacturing method of semiconductor device
JP2009043857A (en) Semiconductor device and manufacturing method thereof
JP5249080B2 (en) Semiconductor device
JP2007220870A (en) Semiconductor board and method for manufacturing semiconductor element
JP2010056266A (en) Method of manufacturing semiconductor apparatus
JP4645863B2 (en) Manufacturing method of semiconductor device
JP2010153750A (en) Method of manufacturing semiconductor device
JP2004158758A (en) Semiconductor device and manufacturing method therefor
JP2010232230A (en) Semiconductor device and manufacturing method thereof
JP2008244383A (en) Semiconductor device and its manufacturing method
JP2008130880A (en) Method of manufacturing semiconductor device
JP5536388B2 (en) Semiconductor device and manufacturing method thereof
JP3915670B2 (en) Semiconductor device and manufacturing method thereof
JP2010062170A (en) Semiconductor device and manufacturing method thereof
JP2012074461A (en) Semiconductor device, and method of manufacturing the same
JP2007250849A (en) Method of manufacturing semiconductor device
JP2007042735A (en) Method of manufacturing semiconductor device
JP2007287901A (en) Semiconductor device, and its manufacturing method
JP4971960B2 (en) Manufacturing method of semiconductor device
JP4987910B2 (en) Method for manufacturing solder layer of semiconductor element, method for manufacturing mark of semiconductor element, and method for dicing semiconductor element
JP2010135554A (en) Method of manufacturing semiconductor device
JP4341694B2 (en) Manufacturing method of semiconductor device
JP2011018750A (en) Semiconductor device, and method of manufacturing the same
JP4506780B2 (en) Manufacturing method of semiconductor substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110406

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120626