JP2010288129A - 発振器 - Google Patents
発振器 Download PDFInfo
- Publication number
- JP2010288129A JP2010288129A JP2009141115A JP2009141115A JP2010288129A JP 2010288129 A JP2010288129 A JP 2010288129A JP 2009141115 A JP2009141115 A JP 2009141115A JP 2009141115 A JP2009141115 A JP 2009141115A JP 2010288129 A JP2010288129 A JP 2010288129A
- Authority
- JP
- Japan
- Prior art keywords
- voltage controlled
- oscillator
- output
- switch
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【課題】 位相雑音特性を劣化させることなく可変周波数帯域の広帯域化を図ることができる発振器を提供する。
【解決手段】 可変周波数帯域の異なる複数の電圧制御発振器(15a、15b)と、複数の電圧制御発振器からの出力のいずれかを選択出力する切替器16と、パラメータに基づいて発振器出力が所定の周波数となるよう制御するデジタルPLL回路13とを備え、制御部18が、各電圧制御発振器に対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じて電圧制御発振器を選択し、当該電圧制御発振器からの出力を選択出力するよう切替器16を切り替え、当該電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルPLL回路13に設定する発振器としている。
【選択図】 図1
【解決手段】 可変周波数帯域の異なる複数の電圧制御発振器(15a、15b)と、複数の電圧制御発振器からの出力のいずれかを選択出力する切替器16と、パラメータに基づいて発振器出力が所定の周波数となるよう制御するデジタルPLL回路13とを備え、制御部18が、各電圧制御発振器に対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じて電圧制御発振器を選択し、当該電圧制御発振器からの出力を選択出力するよう切替器16を切り替え、当該電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルPLL回路13に設定する発振器としている。
【選択図】 図1
Description
本発明は、発振器に係り、特に位相雑音を増大させずに可変周波数の広帯域化を図ることができる発振器に関する。
[先行技術の説明]
一般に、電圧制御発振器(VCO;Voltage Controlled Oscillator)の開発においては、周波数可変範囲を大きくすると、低位相雑音化を図ることが困難になる。
無線通信機や測定器等では、周波数可変範囲が広く、位相雑音特性の良好なVCOが必要とされている。
一般に、電圧制御発振器(VCO;Voltage Controlled Oscillator)の開発においては、周波数可変範囲を大きくすると、低位相雑音化を図ることが困難になる。
無線通信機や測定器等では、周波数可変範囲が広く、位相雑音特性の良好なVCOが必要とされている。
[関連技術]
尚、VCOに関する技術としては、特開2006−148356号公報「発振器、集積回路、通信装置」(出願人:シャープ株式会社、特許文献1)、特開2003−318731号公報「ローカル信号発生回路およびそれを搭載する集積回路」(出願人:シャープ株式会社、特許文献2)がある。
尚、VCOに関する技術としては、特開2006−148356号公報「発振器、集積回路、通信装置」(出願人:シャープ株式会社、特許文献1)、特開2003−318731号公報「ローカル信号発生回路およびそれを搭載する集積回路」(出願人:シャープ株式会社、特許文献2)がある。
特許文献1には、1つの筐体内に複数のVCOを備え、いずれかを選択して使用して、良好な位相ノイズを有しつつ回路面積を抑えた発振器が記載されている。
しかし、特許文献1は、複数のVCOに対して1つのループフィルタを備えた構成であり、各VCOにそれぞれ対応するループフィルタを設けた構成は記載されていない。
しかし、特許文献1は、複数のVCOに対して1つのループフィルタを備えた構成であり、各VCOにそれぞれ対応するループフィルタを設けた構成は記載されていない。
特許文献2には、複数のVCOを備え、スイッチで切り替えて使用し、各VCOからの出力信号レベルを一定とし、位相雑音を改善することが記載されている。
しかし、特許文献2は、PLL回路で各VCOに対してそれぞれループゲインやダンピングファクタを調整するものではない。
しかし、特許文献2は、PLL回路で各VCOに対してそれぞれループゲインやダンピングファクタを調整するものではない。
しかしながら、従来の発振器では、可変周波数帯域を広くすると位相雑音特性が劣化してしまうという問題点があった。
本発明は上記実状に鑑みて為されたもので、位相雑音特性を劣化させることなく可変周波数帯域の広帯域化を図ることができる発振器を提供することを目的とする。
上記従来例の問題点を解決するための本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第1の切替器と、パラメータに基づいて、第1の切替器からの出力が所定の周波数となるよう制御するデジタルPLL回路と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第1の切替器を切り替え、選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルPLL回路に設定する制御部とを備えたことを特徴としている。
また、本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第1の切替器と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて第1の切替器からの出力が所定の周波数となるよう制御するデジタルPLL回路と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第1の切替器を切り替え、選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示をデジタルPLL回路に出力する制御部とを備えたことを特徴としている。
また、本発明は、上記発振器において、複数の電圧制御発振器に電源を供給する電源回路を備え、制御部が、選択された電圧制御発振器に対して電源を供給するよう電源回路に指示を出力し、電源回路が、選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しないことを特徴としている。
また、本発明は、上記発振器において、デジタルPLL回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第2の切替器を備え、制御部が、選択された電圧制御発振器に対して制御電圧を出力するよう第2の切替器を切り替えることを特徴としている。
また、本発明は、上記発振器において、電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続することを特徴としている。
また、本発明は、発振器において、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、各電圧制御発振器の入力段に設けられ、各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、複数の電圧制御発振器からの出力のいずれかを選択出力する第3の切替器と、第3の切替器からの出力を所定の分周比で分周する分周器と、分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、当該位相差に応じた電圧を生成するチャージポンプと、チャージポンプから出力される電圧を複数のループフィルタのいずれかに出力する第4の切替器と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択して、第3の切替器を、選択された電圧制御発振器からの出力を選択出力するよう切り替え、第4の切替器を、選択された電圧制御発振器に電圧を出力するよう切り替える制御部とを備えたことを特徴としている。
本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第1の切替器と、パラメータに基づいて、第1の切替器からの出力が所定の周波数となるよう制御するデジタルPLL回路と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第1の切替器を切り替え、選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとしてデジタルPLL回路に設定する制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、選択された電圧制御発振器に応じて適切なパラメータをデジタルPLL回路に設定して制御を行うことができ、位相雑音特性を向上させることができる効果がある。
また、本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、複数の電圧制御発振器からの出力のいずれかを選択出力する第1の切替器と、複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて第1の切替器からの出力が所定の周波数となるよう制御するデジタルPLL回路と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択し、選択された電圧制御発振器からの出力を選択出力するよう第1の切替器を切り替え、選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示をデジタルPLL回路に出力する制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、デジタルPLL回路が、選択された電圧制御発振器に応じて適切なループゲイン及びダンピングファクタを選択して制御を行うことができ、位相雑音特性を向上させることができる効果がある。
また、本発明によれば、複数の電圧制御発振器に電源を供給する電源回路を備え、制御部が、選択された電圧制御発振器に対して電源を供給するよう電源回路に指示を出力し、電源回路が、選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しない上記発振器としているので、使用する電圧制御発振器のみに電源を供給して、消費電力を低減することができる効果がある。
また、本発明によれば、デジタルPLL回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第2の切替器を備え、制御部が、選択された電圧制御発振器に対して制御電圧を出力するよう第2の切替器を切り替える上記発振器としているので、選択されなかった電圧制御発振器の影響を排除して、発振器の特性劣化を防ぐことができる効果がある。
また、本発明によれば、電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続する上記発振器としているので、異なる特性の電圧制御発振器を適宜差し替えて利用でき、同一のユニットでユーザの多様なニーズに柔軟に対応することができる効果がある。
また、本発明によれば、並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、各電圧制御発振器の入力段に設けられ、各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、複数の電圧制御発振器からの出力のいずれかを選択出力する第3の切替器と、第3の切替器からの出力を所定の分周比で分周する分周器と、分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、当該位相差に応じた電圧を生成するチャージポンプと、チャージポンプから出力される電圧を複数のループフィルタのいずれかに出力する第4の切替器と、外部から周波数の値が入力されると、入力された周波数の値に応じていずれかの電圧制御発振器を選択して、第3の切替器を、選択された電圧制御発振器からの出力を選択出力するよう切り替え、第4の切替器を、選択された電圧制御発振器に電圧を出力するよう切り替える制御部とを備えた発振器としているので、可変周波数帯域を広くすることができると共に、どの電圧制御発振器が選択された場合でも、最適なループゲイン及びダンピングファクタを備えたループフィルタを介して制御電圧を印加することができ、位相雑音特性を向上させることができる効果がある。
[発明の概要]
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のVCOと、当該複数のVCOのいずれかを選択して発振器出力として出力する切替器と、発振器出力を所定の周波数に制御するDPLL(Digital Phase Locked Loop)とを備え、制御部が、各VCOに対応する適切なループゲインとダンピングファクタとを記憶しており、外部から指定された周波数の値に応じて使用するVCOを特定して、切替器にVCOを選択する指示を出力し、DPLLにループゲインとダンピングファクタ指定し、DPLLが指定されたループゲインとダンピングファクタを設定して動作し、切替器が選択されたVCO出力を選択出力するようにしており、可変周波数帯域を広くすることができると共に、各VCO毎に最適なループゲイン及びダンピングファクタを用いてループ制御を行うことができ、低位相雑音化を図ることができるものである。
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のVCOと、当該複数のVCOのいずれかを選択して発振器出力として出力する切替器と、発振器出力を所定の周波数に制御するDPLL(Digital Phase Locked Loop)とを備え、制御部が、各VCOに対応する適切なループゲインとダンピングファクタとを記憶しており、外部から指定された周波数の値に応じて使用するVCOを特定して、切替器にVCOを選択する指示を出力し、DPLLにループゲインとダンピングファクタ指定し、DPLLが指定されたループゲインとダンピングファクタを設定して動作し、切替器が選択されたVCO出力を選択出力するようにしており、可変周波数帯域を広くすることができると共に、各VCO毎に最適なループゲイン及びダンピングファクタを用いてループ制御を行うことができ、低位相雑音化を図ることができるものである。
また、本発明の実施の形態に係る発振器は、可変周波数帯域の異なる複数のVCOと、当該複数のVCO出力の内のいずれかを選択して発振器出力として出力する第1の切替器と、発振器出力を所定の分周比で分周する分周器と、分周器の出力と基準信号とを比較して位相差を検出する位相比較器と、位相差をアナログ信号に変換するチャージポンプと、チャージポンプの出力を調整して制御電圧として対応するVCOに出力する複数のループフィルタと、チャージポンプの出力をいずれかのループフィルタに出力する第2の切替器とを備え、各ループフィルタが、対応するVCOの位相雑音特性が良好となる適切なループゲイン及びダンピングファクタを備えており、制御部が、外部から指定された周波数の値に応じて使用するVCOを特定して、第1及び第2の切替器にVCOを選択する指示を出力するようにしており、可変周波数帯域を広くすることができると共に、選択されたVCOに対応したループゲイン及びダンピングファクタを備えたループフィルタによって最適な制御電圧を印加でき、低位相雑音化を図ることができるものである。
[実施の形態に係る発振器:図1]
本実施の形態に係る発振器の構成について図1を用いて説明する。図1は、本実施の形態に係る発振器(本発振器)の概略構成ブロック図である。
図1に示すように、本発振器は、基準信号生成部11と、分周器(図では「1/N」)12と、DPLL13と、切替器14と、VCO1(15a)と、VCO2(15b)と、切替器16と、電源回路17と、制御部18とを備えている。
本実施の形態に係る発振器の構成について図1を用いて説明する。図1は、本実施の形態に係る発振器(本発振器)の概略構成ブロック図である。
図1に示すように、本発振器は、基準信号生成部11と、分周器(図では「1/N」)12と、DPLL13と、切替器14と、VCO1(15a)と、VCO2(15b)と、切替器16と、電源回路17と、制御部18とを備えている。
各構成部分について説明する。
VCO1及びVCO2は、切替器14からの制御電圧に応じた周波数を発振するものであり、本発振器の特徴として、VCO1とVCO2は周波数特性が異なっている。そして、本回路では、ユーザの設定に応じて、並列に接続されたVCO1とVCO2のいずれかを選択して使用するようにしており、可変周波数帯域を広くすることができるものである。
例えば、VCO1として可変周波数帯域が1.9〜2.6GHz、VCO2として2.5〜3.1GHzのVCOを用いることにより、本発振器の可変周波数帯域を2.0〜3.0GHzとすることができるものである。
尚、ここでは説明を簡単にするために、VCOを2個としているが、3個以上であってもよく、その場合一層可変周波数帯域を広くすることができるものである。
VCO1及びVCO2は、切替器14からの制御電圧に応じた周波数を発振するものであり、本発振器の特徴として、VCO1とVCO2は周波数特性が異なっている。そして、本回路では、ユーザの設定に応じて、並列に接続されたVCO1とVCO2のいずれかを選択して使用するようにしており、可変周波数帯域を広くすることができるものである。
例えば、VCO1として可変周波数帯域が1.9〜2.6GHz、VCO2として2.5〜3.1GHzのVCOを用いることにより、本発振器の可変周波数帯域を2.0〜3.0GHzとすることができるものである。
尚、ここでは説明を簡単にするために、VCOを2個としているが、3個以上であってもよく、その場合一層可変周波数帯域を広くすることができるものである。
切替器16は、制御部18からの指示に従って、VCO1又はVCO2の出力のいずれかを切り替えて発振器出力として出力する。切替器16は、請求項に記載した第1の切替器に相当する。
分周器12は、発振器出力を所定の分周比で分周する。
基準信号生成部11は、基準信号を生成する。
分周器12は、発振器出力を所定の分周比で分周する。
基準信号生成部11は、基準信号を生成する。
DPLL13は、FPGA(Field Programmable Gate Array)等で構成される処理回路であり、分周された発振器出力と基準信号11からの基準信号の位相を比較して、発振器出力を所定の周波数とするよう制御する制御値を出力する。
DPLL13の構成については後で説明するが、本発振器の特徴として、DPLL13は、パラメータとして、制御部18から指定されたループゲイン及びダンピングファクタの値を記憶しておき、当該ループゲイン及びダンピングファクタに基づいて処理を行う。
DPLL13の構成については後で説明するが、本発振器の特徴として、DPLL13は、パラメータとして、制御部18から指定されたループゲイン及びダンピングファクタの値を記憶しておき、当該ループゲイン及びダンピングファクタに基づいて処理を行う。
切替器14は、制御部18からの指示に従って、制御電圧をVCO1又はVCO2のいずれかに切り替えて出力する。切替器14は、請求項に記載した第2の切替器に相当する。
電源回路17は、制御部18からの指示に従って、VCO1又はVCO2のいずれかに電源を供給する。
尚、切替器16でVCO1又はVCO2のいずれかの出力のみを選択することによって、切替器14や、電源回路17の切り替え制御がなくても動作可能であるが、本発振器では、切替器14及び電源回路17を備えることにより、選択されていないVCOの影響を完全に排除して、特性の劣化を抑えるものである。
また、電源回路17の切り替え制御によって、使用されるVCOのみに電源を供給することにより、消費電力を低減できるものである。
電源回路17は、制御部18からの指示に従って、VCO1又はVCO2のいずれかに電源を供給する。
尚、切替器16でVCO1又はVCO2のいずれかの出力のみを選択することによって、切替器14や、電源回路17の切り替え制御がなくても動作可能であるが、本発振器では、切替器14及び電源回路17を備えることにより、選択されていないVCOの影響を完全に排除して、特性の劣化を抑えるものである。
また、電源回路17の切り替え制御によって、使用されるVCOのみに電源を供給することにより、消費電力を低減できるものである。
制御部18は、VCO1を使用する周波数範囲とVCO2を使用する周波数範囲とを記憶しており、ユーザから設定された周波数に基づいてVCO1又はVCO2のいずれかを選択し、切替器14、切替器16、電源回路17に指示を出力する。すなわち、設定された周波数がVCO1の周波数範囲であればVCO1を選択し、VCO2の周波数範囲であればVCO2を選択する。
VCOが3個以上の場合にも同様に、記憶された周波数範囲と設定された周波数に基づいて、どのVCOに切り替えるのかを切替器14、切替器16、電源回路17に指示する。
VCOが3個以上の場合にも同様に、記憶された周波数範囲と設定された周波数に基づいて、どのVCOに切り替えるのかを切替器14、切替器16、電源回路17に指示する。
また、本発振器の特徴として、制御部18は、VCO1及びVCO2のそれぞれについて、位相雑音特性が良好となる最適なループゲイン及びダンピングファクタを記憶しており、外部からの周波数設定に基づいてVCO1又はVCO2のいずれかを選択すると、選択されたVCOに対応するループゲイン及びダンピングファクタを読み出して、DPLL13に設定する。
VCOが3個以上設けられている場合にも、制御部18には、それぞれのVCOに対応する最適なループゲイン及びダンピングファクタを記憶しておき、設定された周波数に応じて選択されたVCOに対応するループゲイン及びダンピングファクタをDPLL13に設定する。
尚、各VCOに最適なループゲイン及びダンピングファクタは、予め実験により求められるものである。
VCOが3個以上設けられている場合にも、制御部18には、それぞれのVCOに対応する最適なループゲイン及びダンピングファクタを記憶しておき、設定された周波数に応じて選択されたVCOに対応するループゲイン及びダンピングファクタをDPLL13に設定する。
尚、各VCOに最適なループゲイン及びダンピングファクタは、予め実験により求められるものである。
このように、本発振器では、発振器の特性に大きな影響を与えるループゲイン及びダンピングファクタを、使用するVCOに応じて変えることにより、位相雑音特性の劣化を防ぐことができるものである。
尚、制御部18は、CPU(Central Processing Unit)等で構成される処理手段や、メモリやハードディスク等の記憶手段、また、ユーザが周波数を設定するキーボード等の入力手段を備えたコンピュータで実現される。あるいは、スイッチとメモリを備えたマイコンで構成することも可能である。
尚、制御部18は、CPU(Central Processing Unit)等で構成される処理手段や、メモリやハードディスク等の記憶手段、また、ユーザが周波数を設定するキーボード等の入力手段を備えたコンピュータで実現される。あるいは、スイッチとメモリを備えたマイコンで構成することも可能である。
また、ここでは、制御部18にVCOとループゲイン及びダンピングファクタの組を複数記憶するものとしているが、DPLL13内に記憶するようにしてもよく、その場合には、制御部18から、選択するVCOを指示することにより、DPLL13がそれに対応するループゲイン及びダンピングファクタを用いて処理を行う。
更に、VCOの接続部分をソケットで構成しておき、発振器に組み込むVCOを適宜差し替えて変更できるようにしてもよい。この場合、制御部は、組み込まれることが予想される複数種類のVCOについてそれぞれループゲイン及びダンピングファクタを記憶しておく。
これにより、可変周波数帯域を自由に設定することができると共に、組み込むVCOに応じて制御部18から適切なループゲイン及びダンピングファクタをパラメータとしてDPLLに設定すれば、可変周波数帯域が広く、位相雑音特性が良好で、同一のユニットで様々なユーザのニーズに対応可能な発振器を実現できるものである。
これにより、可変周波数帯域を自由に設定することができると共に、組み込むVCOに応じて制御部18から適切なループゲイン及びダンピングファクタをパラメータとしてDPLLに設定すれば、可変周波数帯域が広く、位相雑音特性が良好で、同一のユニットで様々なユーザのニーズに対応可能な発振器を実現できるものである。
[本発振器の動作]
次に、本発振器の動作について図1を用いて説明する。
ユーザによって外部から制御部18に周波数が設定されると、制御部18は、設定された周波数に応じてVCO1又はVCO2を選択し(ここではVCO1を選択するものとする)、切替器14、切替器16、電源回路17にVCO1を選択するよう指示を出力する。更に、制御部18は、選択されたVCO1に対応して記憶されているループゲイン及びダンピングファクタをDPLL13に設定する。
次に、本発振器の動作について図1を用いて説明する。
ユーザによって外部から制御部18に周波数が設定されると、制御部18は、設定された周波数に応じてVCO1又はVCO2を選択し(ここではVCO1を選択するものとする)、切替器14、切替器16、電源回路17にVCO1を選択するよう指示を出力する。更に、制御部18は、選択されたVCO1に対応して記憶されているループゲイン及びダンピングファクタをDPLL13に設定する。
電源回路17は、制御部18からの指示に従って、VCO1へ電源を供給し、VCO2への電源供給は行わない。また、切替器14,16はVCO1側に接続を切り替える。
そして、切替器16でVCO1の出力が選択されて、発振器出力として出力されると、分周器12が、切替器16から出力された発振器出力を所定の分周比で分周し、分周された信号は、A/D変換(図示せず)後、DPLL13に入力される。
DPLL13が、分周された発振器出力と基準信号との位相を比較して位相差を検出し、位相差に基づいた制御値を出力する。ここで、DPLL13は、制御部18から設定されたループフィルタ及びダンピングファクタの値に基づいて制御値を調整する。
そして、切替器16でVCO1の出力が選択されて、発振器出力として出力されると、分周器12が、切替器16から出力された発振器出力を所定の分周比で分周し、分周された信号は、A/D変換(図示せず)後、DPLL13に入力される。
DPLL13が、分周された発振器出力と基準信号との位相を比較して位相差を検出し、位相差に基づいた制御値を出力する。ここで、DPLL13は、制御部18から設定されたループフィルタ及びダンピングファクタの値に基づいて制御値を調整する。
制御値は、D/A変換(図示せず)された後、切替器14に入力され、切替器14でVCO1側に切り替えられて制御電圧としてVCO1に印加される。
そして、VCO1は、制御電圧に応じた周波数を発振する。このようにして本発振器の動作が行われるものである。
そして、VCO1は、制御電圧に応じた周波数を発振する。このようにして本発振器の動作が行われるものである。
[DPLL13の構成:図2]
次に、DPLL13の具体的な構成について図2を用いて説明する。図2は、DPLLの構成を示す模式説明図である。
図2に示すように、DPLL13は、乗算器21と、直交検波器22と、位相回転器(Phase rotator)23と、LPF(LPF0)24と、位相検出器25と、LPF(LPF1)26と、周波数微調整回路27と、AGC回路28と、PLL回路(PLLcct)29と、PWM内挿器30と、粗調制御回路31と、粗調DACインタフェース32と、パラメータ出力部33とを備えている。
次に、DPLL13の具体的な構成について図2を用いて説明する。図2は、DPLLの構成を示す模式説明図である。
図2に示すように、DPLL13は、乗算器21と、直交検波器22と、位相回転器(Phase rotator)23と、LPF(LPF0)24と、位相検出器25と、LPF(LPF1)26と、周波数微調整回路27と、AGC回路28と、PLL回路(PLLcct)29と、PWM内挿器30と、粗調制御回路31と、粗調DACインタフェース32と、パラメータ出力部33とを備えている。
乗算器21は、図1に示した分周器12からの出力がA/D変換された信号を入力し、当該入力信号とAGC回路28からの出力を乗算して直交検波器22に出力する。
直交検波器22は、実部のハイパスフィルタ(H_fil Real)と虚部のハイパスフィルタ(H_fil Imag)とを備え、直交検波によって同相成分(I成分)と直交成分(Q成分)を出力する。
直交検波器22は、実部のハイパスフィルタ(H_fil Real)と虚部のハイパスフィルタ(H_fil Imag)とを備え、直交検波によって同相成分(I成分)と直交成分(Q成分)を出力する。
位相回転器23は、パラメータ出力部33から出力されるパラメータ(f_data1)に従って直交検波器22からのI成分,Q成分について位相を回転させ、LPF24に出力する。
LPF24は、位相回転器23からの出力に対して直流(DC)成分を除去し、位相検出器25に出力する。
LPF24は、位相回転器23からの出力に対して直流(DC)成分を除去し、位相検出器25に出力する。
位相検出器25は、LPF24から出力されるI成分とQ成分から位相を検出し、位相検出結果を位相情報としてLPF26に出力する。また、位相検出器25は、I成分,Q成分を基に、振幅情報を求め、振幅情報から求められるAGCの補正値をAGC回路28に出力する。
LPF26は、位相検出器25からの位相情報について低周波成分を除去するフィルタである。
LPF26は、位相検出器25からの位相情報について低周波成分を除去するフィルタである。
周波数微調整回路27は、パラメータ出力部33から出力されるパラメータ(NN, f_data2)に従ってLPF26からの位相情報の周波数成分について周波数の微調整を行う。
AGC回路28は、位相検出器25からの補正値に基づき電圧を発生させる回路であり、フィルタによって構成されている。
AGC回路28は、位相検出器25からの補正値に基づき電圧を発生させる回路であり、フィルタによって構成されている。
PLL回路29は、周波数微調整回路27からの出力を入力し、同期信号を生成し、PWM内挿器30に出力する。PLL回路29には、パラメータ出力部33からリセット(reset)信号が入力され、リセットが為される。PLL回路29は、フィルタによって構成されている。また、本発振器の特徴として、PLL回路29は、制御部18から設定されたループゲイン及びダンピングファクタに基づいて同期信号を生成する。
PWM(Pulse Width Modulation:パルス幅変調)内挿器30は、PLL回路29からの同期信号を入力し、粗調制御回路31から出力されるロック検出信号(lock_det)を入力して、パルス幅変調を行って微調用のパルスを生成し、極性情報(Polarity)とオフセット調整情報(offset_adjust)を出力する。
粗調制御回路31は、PWM内挿器30からオフセット調整情報、極性情報を入力し、パラメータ出力部33から分周値(NN)を入力し、位相検出器25から入力される信号についてロックを検出し、ロック検出信号をPWM内挿器32及び外部に出力する。
粗調DACインタフェース32は、粗調制御回路31からの信号を入力して、パラメータ出力部33からの周波数パラメータ(f_data 3)に従って、後段のD/A変換器(図示せず)用の信号に整える制御を行うインタフェース部である。
パラメータ出力部33は、制御部18から、ユーザの入力に基づいて所定の周波数範囲で周波数が入力され、分周値(NN)、位相回転器23への周波数パラメータ(f_data 1)、周波数微調整回路27への周波数パラメータ(f_data 2)、粗調DACインタフェース32への周波数パラメータ(f_data 3)を計算し、更に計算されたタイミングでリセット信号(reset)及び上記パラメータ等を出力する。
そして、PWM内挿器30から出力された信号と、粗調DACインタフェース32から出力された信号は、それぞれD/A変換された後、結合され、フィルタによって平滑化されて、切替器14を介してVCO1又はVCO2に制御電圧として印加されるようになっている。
[実施の形態の効果]
本発振器によれば、DPLL13と、周波数特性の異なるVCO1とVCO2とを備え、制御部18が、設定された周波数に応じて適切なVCOを選択し、切替器14,16を選択されたVCO側に切り替え、選択されたVCOに電源回路17によって電源を供給させ、当該選択されたVCOに対応する最適なループゲイン及びダンピングファクタをDPLL13に設定する発振器としているので、可変周波数帯域を広くすることができ、DPLL13が選択されたVCOに最適なループゲイン及びダンピングファクタを用いて制御を行うことができ、良好な位相雑音特性を保持することができる効果がある。
本発振器によれば、DPLL13と、周波数特性の異なるVCO1とVCO2とを備え、制御部18が、設定された周波数に応じて適切なVCOを選択し、切替器14,16を選択されたVCO側に切り替え、選択されたVCOに電源回路17によって電源を供給させ、当該選択されたVCOに対応する最適なループゲイン及びダンピングファクタをDPLL13に設定する発振器としているので、可変周波数帯域を広くすることができ、DPLL13が選択されたVCOに最適なループゲイン及びダンピングファクタを用いて制御を行うことができ、良好な位相雑音特性を保持することができる効果がある。
また、本発振器によれば、VCOをソケットに挿入して接続する構造とすることにより、所望の周波数帯域のVCOに容易に変更することができ、可変周波数帯域を一層広くすることができ、また、設計変更等に柔軟に対応することができる効果がある。
[別の実施の形態の構成:図3]
次に、本発明の別の実施の形態に係る発振器について図3を用いて説明する。図3は、本発明の別の実施の形態に係る発振器(別の発振器)の概略構成ブロック図である。
図3に示すように、別の発振器は、基準信号生成部41と、分周器(図では「1/N」)42と、位相比較器43と、チャージポンプ44と、切替器45と、ループフィルタ1(46a)と、ループフィルタ2(46b)と、VCO1(47a)と、VCO2(47b)と、切替器48と、電源回路49と、制御部50とを備えている。
次に、本発明の別の実施の形態に係る発振器について図3を用いて説明する。図3は、本発明の別の実施の形態に係る発振器(別の発振器)の概略構成ブロック図である。
図3に示すように、別の発振器は、基準信号生成部41と、分周器(図では「1/N」)42と、位相比較器43と、チャージポンプ44と、切替器45と、ループフィルタ1(46a)と、ループフィルタ2(46b)と、VCO1(47a)と、VCO2(47b)と、切替器48と、電源回路49と、制御部50とを備えている。
上記構成部分の内、基準信号生成部41と、分周器42と、VCO1(47a)と、VCO2(47b)と、切替器45と、切替器48と、電源回路49は、図1に示した本発振回路と同様の部分であり、構成及び動作が同じであるため説明は省略する。尚、切替器45,48は、それぞれ、請求項に記載した第4の切替器、第3の切替器に相当している。
別の発振器では、図1に示したDPLL13の代わりに位相比較器43とチャージポンプ44とが設けられ、更に、別の発振器の特徴として、VCO1及びVCO2のそれぞれに対応してループフィルタ1,2が設けられているものである。
位相比較器43は、基準信号と、分周された発振器出力との位相を比較して位相差を検出する。
チャージポンプは、位相差に基づく電圧を生成する。
位相比較器43は、基準信号と、分周された発振器出力との位相を比較して位相差を検出する。
チャージポンプは、位相差に基づく電圧を生成する。
ループフィルタ1は、VCO1の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
同様に、ループフィルタ2は、VCO2の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
ループフィルタ1,2は、それぞれ、請求項に記載した第1,第2のループフィルタに相当している。
同様に、ループフィルタ2は、VCO2の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えたフィルタである。
ループフィルタ1,2は、それぞれ、請求項に記載した第1,第2のループフィルタに相当している。
尚、別の発振器においてもVCOを3個以上設けてもよく、その場合にはそれぞれ対応するループフィルタを備え、各ループフィルタの特性は、対応するVCOの位相雑音特性が良好となるループゲイン及びダンピングファクタを備えるものとする。
これにより、別の発振器では、どのVCOが選択された場合でも最適に調整されたループフィルタを介して制御電圧が印加されるため、良好な位相雑音特性が得られるものである。
これにより、別の発振器では、どのVCOが選択された場合でも最適に調整されたループフィルタを介して制御電圧が印加されるため、良好な位相雑音特性が得られるものである。
上記構成の別の発振器の動作について簡単に説明する。
ユーザによって外部から制御部50に周波数が設定されると、制御部50は、設定された周波数に応じてVCO1又はVCO2を選択し(ここではVCO1を選択するものとする)、切替器45、切替器48、電源回路49にVCO1を選択するよう指示を出力する。
指示に応じて、電源回路49はVCO1に電源を供給し、切替器45,48はVCO1側に接続を切り替える。
ユーザによって外部から制御部50に周波数が設定されると、制御部50は、設定された周波数に応じてVCO1又はVCO2を選択し(ここではVCO1を選択するものとする)、切替器45、切替器48、電源回路49にVCO1を選択するよう指示を出力する。
指示に応じて、電源回路49はVCO1に電源を供給し、切替器45,48はVCO1側に接続を切り替える。
そして、切替器48でVCO1の出力が発振器出力として出力され、分周器42で分周され、位相比較器43で基準信号との位相差が検出され、チャージポンプでアナログ信号に変換されて、制御信号として、切替器45を介してループフィルタ1に入力される。
ループフィルタ1は、VCO1に合わせた最適なループゲイン及びダンピングファクタを備えており、制御信号を最適な制御電圧に調整してVCO1に出力する。
そして、VCO1が制御電圧に応じた周波数を発振する。このようにして別の発振器の動作が行われるものである。
そして、VCO1が制御電圧に応じた周波数を発振する。このようにして別の発振器の動作が行われるものである。
[別の実施の形態の効果]
別の発振器によれば、周波数特性の異なるVCO1とVCO2と、VCO1に最適なループゲイン及びダンピングファクタを有するループフィルタ1と、VCO2に最適なループゲイン及びダンピングファクタを有するループフィルタ2とを備え、制御部50が、設定された周波数に応じて適切なVCOを選択し、切替器45,48を選択されたVCO側に切り替え、選択されたVCOに電源回路49によって電源を供給する発振器としているので、可変周波数帯域を広くすることができ、選択されたVCOに対して、最適なループゲイン及びダンピングファクタを備えたループフィルタで調整された制御電圧を印加することにより、良好な位相雑音特性を保持することができる効果がある。
別の発振器によれば、周波数特性の異なるVCO1とVCO2と、VCO1に最適なループゲイン及びダンピングファクタを有するループフィルタ1と、VCO2に最適なループゲイン及びダンピングファクタを有するループフィルタ2とを備え、制御部50が、設定された周波数に応じて適切なVCOを選択し、切替器45,48を選択されたVCO側に切り替え、選択されたVCOに電源回路49によって電源を供給する発振器としているので、可変周波数帯域を広くすることができ、選択されたVCOに対して、最適なループゲイン及びダンピングファクタを備えたループフィルタで調整された制御電圧を印加することにより、良好な位相雑音特性を保持することができる効果がある。
また、別の発振器では、各VCOの発振周波数をそれぞれ固定の値としてもよく、このようにすれば対応するループフィルタの特性を絞り込んで設定することができ、位相雑音特性を一層良好にすることができる効果がある。
本発明は、位相雑音を増大させずに可変周波数の広帯域化を図ることができる発振器に適している。
11,41…基準信号生成部、 12,42…分周器、 13…DPLL、 14,16,45,48…切替器、 15,47…VCO、 17…電源回路、 18…制御部、 21…乗算器、 22…直交検波器、 23…位相回転機器、 24,26…LPF、 25…位相検出器、 27…周波数微調整回路、 28…AGC回路、 29…PLL回路、 30…PWM内挿器、 31…粗調整制御回路、 32…粗調DACインタフェース、 33…パラメータ出力部、 43…位相比較器、 44…チャージポンプ、 46…ループフィルタ、 50…制御部
Claims (6)
- 並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第1の切替器と、
パラメータに基づいて、前記第1の切替器からの出力が所定の周波数となるよう制御するデジタルPLL回路と、
前記複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択し、前記選択された電圧制御発振器からの出力を選択出力するよう前記第1の切替器を切り替え、前記選択された電圧制御発振器に対応して記憶されているループゲイン及びダンピングファクタをパラメータとして前記デジタルPLL回路に設定する制御部とを備えたことを特徴とする発振器。 - 並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第1の切替器と、
前記複数の電圧制御発振器のそれぞれに対応して、良好な位相雑音特性が得られるループゲイン及びダンピングファクタを記憶しておき、指示に応じて選択されたループゲイン及びダンピングファクタに基づいて前記第1の切替器からの出力が所定の周波数となるよう制御するデジタルPLL回路と、
外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択し、前記選択された電圧制御発振器からの出力を選択出力するよう前記第1の切替器を切り替え、前記選択された電圧制御発振器に対応するループゲイン及びダンピングファクタを選択する指示を前記デジタルPLL回路に出力する制御部とを備えたことを特徴とする発振器。 - 複数の電圧制御発振器に電源を供給する電源回路を備え、
制御部が、選択された電圧制御発振器に対して電源を供給するよう前記電源回路に指示を出力し、
前記電源回路が、前記選択された電圧制御発振器に電源を供給すると共に他の電圧制御発振器には電源を供給しないことを特徴とする請求項1又は2記載の発振器。 - デジタルPLL回路からの出力に基づく制御電圧を、複数の電圧制御発振器のいずれかに出力する第2の切替器を備え、
制御部が、選択された電圧制御発振器に対して前記制御電圧を出力するよう前記第2の切替器を切り替えることを特徴とする請求項1又は2記載の発振器。 - 電圧制御発振器との接続部分がソケットで構成されており、電圧制御発振器を脱着可能に接続することを特徴とする請求項1又は2記載の発振器。
- 並列に接続され、可変周波数帯域の異なる複数の電圧制御発振器と、
前記各電圧制御発振器の入力段に設けられ、前記各電圧制御発振器の位相雑音特性が良好となるループゲイン及びダンピングファクタを備えた複数のループフィルタと、
前記複数の電圧制御発振器からの出力のいずれかを選択出力する第3の切替器と、
前記第3の切替器からの出力を所定の分周比で分周する分周器と、
前記分周された信号と外部からの基準信号との位相を比較して位相差を検出する位相比較器と、
前記位相差に応じた電圧を生成するチャージポンプと、
前記チャージポンプから出力される電圧を前記複数のループフィルタのいずれかに出力する第4の切替器と、
外部から周波数の値が入力されると、前記入力された周波数の値に応じていずれかの前記電圧制御発振器を選択して、前記第3の切替器を、前記選択された電圧制御発振器からの出力を選択出力するよう切り替え、前記第4の切替器を、前記選択された電圧制御発振器に前記電圧を出力するよう切り替える制御部とを備えたことを特徴とする発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009141115A JP2010288129A (ja) | 2009-06-12 | 2009-06-12 | 発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009141115A JP2010288129A (ja) | 2009-06-12 | 2009-06-12 | 発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010288129A true JP2010288129A (ja) | 2010-12-24 |
Family
ID=43543504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009141115A Pending JP2010288129A (ja) | 2009-06-12 | 2009-06-12 | 発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010288129A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI699091B (zh) * | 2015-12-15 | 2020-07-11 | 台灣積體電路製造股份有限公司 | 具有用於接收器相位同步的時脈及資料恢復功能的鎖相迴路 |
CN112925439A (zh) * | 2021-02-04 | 2021-06-08 | 优方科技(东莞)有限公司 | 一种适用于电容式触控跳频***及跳频处理方法 |
-
2009
- 2009-06-12 JP JP2009141115A patent/JP2010288129A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI699091B (zh) * | 2015-12-15 | 2020-07-11 | 台灣積體電路製造股份有限公司 | 具有用於接收器相位同步的時脈及資料恢復功能的鎖相迴路 |
CN112925439A (zh) * | 2021-02-04 | 2021-06-08 | 优方科技(东莞)有限公司 | 一种适用于电容式触控跳频***及跳频处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8085101B2 (en) | Spread spectrum clock generation device | |
KR101012510B1 (ko) | 자동적인 주파수 동조를 구비한 위상 고정 루프 | |
KR101622542B1 (ko) | 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기 | |
JP2008523737A5 (ja) | ||
JP2006295343A (ja) | スイッチトキャパシタフィルタ及びフィードバックシステム | |
JP2011259331A (ja) | Pll回路 | |
US8264258B1 (en) | Phase lock loop circuit | |
US20170264333A1 (en) | Semiconductor integrated circuit device and wireless communication apparatus | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
US8253502B2 (en) | Spread spectrum clock generator and semiconductor device | |
JP2006324750A (ja) | クロック生成回路 | |
JP2009201016A (ja) | 発振器制御装置 | |
JP2006222939A (ja) | Pll回路 | |
JP2007006307A (ja) | 無線装置 | |
JP2010288129A (ja) | 発振器 | |
JP4033154B2 (ja) | フラクショナルn周波数シンセサイザ装置 | |
US8125255B2 (en) | PLL circuit | |
US10615746B2 (en) | Method and apparatus for multi-band voltage-controlled oscillator (VCO) band selection | |
JP6725187B2 (ja) | Pll回路 | |
JP2009016973A (ja) | シンセサイザ | |
JP2007295027A (ja) | スペクトラム拡散クロックジェネレータ | |
JP2009081557A (ja) | 位相ロックループ回路 | |
JP2009164929A (ja) | 信号発生回路 | |
JP2005057458A (ja) | Pll回路 | |
JP2023135017A (ja) | 発振回路 |