JP2010040897A - 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器 - Google Patents

有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器 Download PDF

Info

Publication number
JP2010040897A
JP2010040897A JP2008203881A JP2008203881A JP2010040897A JP 2010040897 A JP2010040897 A JP 2010040897A JP 2008203881 A JP2008203881 A JP 2008203881A JP 2008203881 A JP2008203881 A JP 2008203881A JP 2010040897 A JP2010040897 A JP 2010040897A
Authority
JP
Japan
Prior art keywords
layer
organic
film transistor
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008203881A
Other languages
English (en)
Inventor
Kazumasa Nomoto
和正 野本
Nobuhide Yoneya
伸英 米屋
Takahiro Oe
貴裕 大江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008203881A priority Critical patent/JP2010040897A/ja
Priority to US12/510,408 priority patent/US8853017B2/en
Priority to TW098125905A priority patent/TW201014005A/zh
Priority to KR1020090072468A priority patent/KR20100019375A/ko
Priority to CN2009101617313A priority patent/CN101645488B/zh
Priority to CN2012103477460A priority patent/CN102891254A/zh
Publication of JP2010040897A publication Critical patent/JP2010040897A/ja
Priority to US13/610,964 priority patent/US20130005120A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】有機材料からなる下地の絶縁性層に対してダメージを与えることなく、かつ上部に設けられる有機半導体層に対して良好なオーミックコンタクトが得られるソース電極およびドレイン電極を低コストで得ることを可能にする。
【解決手段】有機絶縁層からなる基板１１と、基板１１上にめっき成膜された層からなるソース電極１３ｓおよびドレイン電極１３ｄの第１層１３-1と、第１層１３-1よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり第１層１３-1を覆う状態でめっき成膜されたソース電極１３ｓおよびドレイン電極１３ｄの第２層１３-2と、第１層１３-1および第２層１３-2で構成されたソース電極１３ｓおよびドレイン電極１３ｄ間にわたって設けられた有機半導体層１５とを備えた有機薄膜トランジスタ１ａである。
【選択図】図１

Description

本発明は、有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器に関し、特にはソース電極とドレイン電極との上層に有機半導体層を設けてなるボトムコンタクト型の有機薄膜トランジスタとその製造方法、さらにはこの有機薄膜トランジスタを備えた電子機器に関する。
近年、活性層として有機半導体層を用いた薄膜トランジスタ、いわゆる有機薄膜トランジスタが注目されている。有機薄膜トランジスタは、活性層となる有機半導層を塗布成膜によって低温で形成することが可能であるため、低コスト化に有利であると共に、プラスチック等の耐熱性のないフレキシブルな基板上への形成も可能である。また、活性層だけではなく、ゲート絶縁膜、ソース・ドレイン電極、さらにはゲート電極も、塗布系材料を用いることにより、印刷法によるパターン形成が可能となるため、さらなる低コスト化が図られると共に、基板の大面積化が可能になる。
このような有機薄膜トランジスタにおいては、有機半導体層と良好なオーミックコンタクトを形成可能なソース・ドレイン電極を用いることが、トランジスタ特性の向上を図る上で重要である。このようなソース・ドレイン電極材料としては、例えば無機材料であれば、金（Ａｕ）、プラチナ（Ｐｔ）、さらにはパラジウム（Ｐｄ）が用いられている。これらの材料は、p型有機半導体と良好なオーミックコンタクトを有する材料として知られている。また有機材料であれば、ポリエチレンジオキシチオフェン／ポリスチレンスルホン酸の混合材料や、ドープされたポリアニリン、カーボンナノチューブ等を用いることが報告されている。
また、デバイス寿命の長期化を目的としたソース・ドレイン電極の形成方法も提案されている。この場合、例えば窒化チタン（ＴｉＮx）や導電ペーストからなるベース層をパターン形成し、このパターンにニッケル（Ｎｉ）を無電界めっきで形成し、その後さらに置換めっきによってＮｉの表面をＡｕに置き換える。これにより、窒化チタン（ＴｉＮx）や導電ペーストからなるベース層が、Ｎｉ層を介してＡｕ層で覆った構成のソース・ドレイン電極が形成される（例えば下記特許文献１参照）。
特開２００１−２０３３６４号公報
しかしながら、以上のような各構成のソース・ドレイン電極を備えた有機薄膜トランジスタは、次のような課題があった。
すなわち、p型有機半導体と良好なオーミックコンタクトを有する材料として知られているＡｕ,Ｐｔ,Ｐｄは高価である。このため、これらの材料を大量に用いることは、有機薄膜トランジスタの低コスト化に不向きである。またこれらの材料は、有機絶縁膜上に従来のスパッタリング法で形成しようとすると、プラズマ中に存在する高いエネルギーの分子や、高い温度や高い電界によって生じた高いエネルギーをもつ金属によって下地層にダメージが加わる。このため、例えば下地が有機半導体層であるトップコンタクト型の有機薄膜トランジスタの製造に不向きであるばかりで無く、下地が有機材材料からなるゲート絶縁膜や基板であるボトムコンタクト型の有機薄膜トランジスタの製造にも不向きである。
またさらに、ドープされたポリアニリンやカーボンナノチューブ等の有機材料は、塗布プロセスで形成できると共に、ｐ型の有機半導体とオーミックコンタクトを形成することが知られているが、導電性が十分ではない。このため、ソース・ドレイン電極と同一層に配線が設けられる電子機器においては、これらの配線を導電性が不十分なソース・ドレイン電極と同一構成にすることはできない。このことは、ソース・ドレイン電極の構成材料に有機材料を適用することの妨げになっている。
そして上記特許文献１に開示されたソース・ドレイン電極の形成方法では、先ず、ＴｉＮｘまたは導電性ペーストを用いたベース層が形成されることになる。このうちＴｉＮｘからなるベース層の形成ではスパッタ法での成膜が行われるが、スパッタ法による成膜では、金属原子が下地層に拡散する現象が生じる。また、導電性ペーストを用いたベース層の形成においても、導電性ペーストをパターン印刷した後に行われる焼成において、金属原子が下地層に拡散する現象が生じる。そしてこのような金属原子の下地層への拡散は、素子特性を劣化させる要因となる。
そこで本発明は、有機材料からなる下地の絶縁性層に対してダメージを与えることなく、かつ上部に設けられる有機半導体層に対して良好なオーミックコンタクトが得られるソース電極およびドレイン電極を低コストで得ることを可能にする。そしてこれにより、低コストでありながらも特性の良好な有機薄膜トランジスタを提供すること、さらにはこの有機薄膜トランジスタの製造方法、およびこの有機薄膜トランジスタを有する電子機器を提供することを目的とする。
このような目的を達成するための本発明の有機薄膜トランジスタは、有機絶縁層と、この上部に設けたソース電極およびドレイン電極と、ソース電極およびドレイン電極間にわたって設けられた有機半導体層とを備えている。そして特に、ソース電極とドレイン電極とは、第１層と、第１層を覆う第２層とで構成されている。第１層は、有機絶縁層上にめっき成膜された層からなる。また第２層は、第１層よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり当該第１層を覆う状態でめっき成膜された層である。
また本発明の有機薄膜トランジスタの製造方法は、次の工程を順次行なう。先ず第１工程では、有機絶縁層上に、金属材料膜を無電解めっきによって成膜する。第２工程では、金属材料膜をパターニングすることによりソース電極およびドレイン電極の第１層を形成する。第３工程では、第１層の露出表面に、当該第１層よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなるソース電極およびドレイン電極の第２層を無電解めっきによって形成する。これにより、第１層と第２層とからなるソース電極およびドレイン電極を形成する。その後第４工程では、ソース電極およびドレイン電極間にわたって有機半導体層を形成する。
また本発明の電子機器は、以上のような構成の有機薄膜トランジスタを有する電子機器である。
以上の構成では、第１層の表面を第２層が覆っているため、この第２層に対して有機半導体層が接合された状態となる。そして、有機半導体材料に対して低オーミック接合を形成する金属材料からなる第２層で第１層を覆った構成であるため、第１層に対してはオーミック特性が要求されることはなく、低コスト材料での構成が可能である。また第１層は金属材料からなるため、導電性が良好である。またさらに、ソース電極およびドレイン電極を構成する第１層とこの表面を覆う第２層との両方ともが、めっき成膜された層からなる。このためソース電極およびドレイン電極は、スパッタや焼成などの処理によって下地に対してダメージを加えること無く形成されたものとなる。
以上説明したように本発明によれば、有機材料からなる下地の絶縁性層に対してダメージを与えることなく、かつ上部に設けられる有機半導体層に対して良好なオーミックコンタクトが得られるソース電極およびドレイン電極を低コストで得ることが可能である。またこれにより、低コストでありながらも特性の良好な有機薄膜トランジスタおよびこの有機薄膜トランジスタを有することによって特性の良好な電子機器を得ることが可能になる。
以下、本発明を適用した各実施の形態を、図面に基づいて説明する。尚、第１実施形態から第３実施形態においては、有機薄膜トランジスタの構成、有機薄膜トランジスタの製造方法の順に説明し、その後、電子機器としての表示装置の実施形態を説明する。
≪第１実施形態の有機薄膜トランジスタの構成≫
図１（ａ）は第１実施形態の有機薄膜トランジスタの断面図であり、図１（ｂ）は第１実施形態の有機薄膜トランジスタの平面図である。尚、図１（ａ）は、図１（ｂ）のＡ−Ａ’断面に相等する。
これらの図に示す有機薄膜トランジスタ１ａは、トップゲート・ボトムコンタクト型の薄膜トランジスタとして構成されており、基板１１側から順に、ソース電極１３ｓおよびレイン電極１３ｄ、有機半導体層１５、ゲート絶縁膜１７、およびゲート電極１９を備えている。このうち特にソース電極１３ｓおよびドレイン電極１３ｄが、第１層１３-1と第２層１３-2との積層構造であるところが特徴的である。以下、基板１１側から順に詳細な構成を説明する。
基板１１は、例えばプラスチックのような有機絶縁層で一体形成されたもの、またはガラス基板や石英基板などからなる支持基板の表面側を、有機絶縁層で覆った構成となっている。支持基板の表面側を覆う有機絶縁層としては、例えばポリビニルフェノール（polyvinylphenol：ＰＶＰ）、ポリメチルメタクリレート（Polymethylmethacrylate：ＰＭＭＡ）、さらにはＰＶＰとオクタデシルトリクウロロシラン（octadeciltriclorosilane：ＯＴＳ）との混合物のような塗布系の有機材料が好適に用いられる。ここでは一例として、フレキシブルな屈曲性を有するプラスチックからなる基板１１を用いることとする。
この基板１１上に設けられるソース電極１３ｓおよびドレイン電極１３ｄを構成する層のうち、第１層１３-1は、有機材料からなる絶縁層である基板１１上にめっき成膜された層からなるものである。このような第１層１３-1は、導電性の良好な金属材料を用いて構成され、例えばタングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料膜が用いられる。このうち特に、ＮｉおよびＣｕの少なくとも１つを単体でまたは合金として用いることにより、高い導電性が維持された層であることが好ましい。このような第１層１３-1は、ソース電極１３ｓおよびドレイン電極１３ｄの形状にパターニングされている。
また第２層１３-2は、第１層１３-1よりも、有機半導体材料からなる有機半導体層１５に対して低オーミック接合を形成する金属材料からなることとする。このような第２層１３-2を構成する金属材料は、例えば有機半導体層１５がｐ型半導体であれば、金（Ａｕ）、プラチナ（Ｐｔ）、およびパラジウム（Ｐｄ）の少なくとも１つを単体でまたは合金として用いることが好ましい。またこのような第２層１３-2は、第１層１３-1の表面を覆う状態でめっき成膜された層からなり、基板１１上に設けられた第１層１３-1の露出表面の全面を覆って設けられている。
また有機半導体層１５は、ソース電極１３ｓおよびドレイン電極１３ｄ間にわたって設けられる。この有機半導体層１５は、対向配置されたソース電極１３ｓおよびドレイン電極１３ｄにおける第２層１３-2に接する状態で基板１１上に設けられていることが重要である。またこの有機半導体層１５は、ここでの図示を省略した隣接する有機薄膜トランジスタ1ａとの素子分離のため、基板１１上において島状にパターニングされていることとする。このような有機半導体層１５は、ここでは例えばペンタセン、ポリチオフェン、ポリフルオレン、ルブレン等のp型半導体からなることとする。
そしてゲート絶縁膜１７は、有機半導体層１５と共に、ソース電極１３ｓおよびドレイン電極１３ｄが形成された基板１１上を覆う状態で設けられている。このゲート絶縁膜１７は、例えばポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の塗布や印刷によって成膜可能な有機高分子材料が好適に用いられる。またゲート絶縁膜１７は、ＣＶＤ法やスパッタ法によって成膜される酸化シリコンや窒化シリコンなどの無機材料と有機高分子材料の多層膜であっても良い。
またこのゲート絶縁膜１７上に設けられたゲート電極１９は、対向配置されたソース電極１３ｓ−ドレイン電極１３ｄ間にわたって有機半導体層１５上に配置されることが重要である。このようなゲート電極１９は、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等のスパッタリング法、蒸着法、あるいはめっき法によって成膜された金属材料膜をパターニングしてなるもであって良い。またゲート電極１７は、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成されたものであっても良い。
≪第１実施形態の有機薄膜トランジスタの製造方法≫
図２は、以上のような構成の有機薄膜トランジスタの製造手順の一例を示す断面工程図である。次にこれらの断面工程図に基づいて第１実施形態の有機薄膜トランジスタ１ａの製造方法を説明する。
先ず、図２（１）に示すように、少なくとも表面が有機材料からなる絶縁層で構成された基板１１（ここでは例えばプラスチック基板）を用意する。そしてその表面を、パラジウム塩や銀塩を含む溶液に曝して触媒処理を行い、次の無電解めっきが効果的に行なわれるようにする。またこのような触媒処理を効果的に行うために、触媒処理に先立って予め基板１１の表面にアミノシランカップリング処理を行うか、またはアミノシランカップリング剤を含んだ樹脂を基板１１表面に塗布する。
次に、基板１１の表面全体に対して無電解めっき法によってＮｉおよびＣｕの少なくとも一方を用いた金属材料膜２１を成膜する。
例えば、Ｎｉからなる金属材料膜２１を成膜するのであれば、無電界Ｎｉめっき液として、硫酸ニッケル２５ｇ／Ｌ、次亜リン酸ナトリウム２０ｇ／Ｌ、酢酸ナトリウム１０ｇ／Ｌ、クエン酸ナトリウム１０ｇ／Ｌからなる水溶液を用いた無電界Ｎｉめっきを行なう。また、Ｃｕからなる金属材料膜２１を成膜するのであれば、無電解Ｃｕめっき液として、硫酸銅１０ｇ／Ｌ、ホルマリン２０ｍｌ／Ｌ、水酸化ナトリウム１０ｇ／Ｌ、ＥＤＴＡ4Ｎａ２５ｇ／Ｌからなる水溶液を用いた無電界Ｃｕめっきを行う。
尚、金属材料膜２１は、めっき法を適用して基板１１上に成膜される導電性の良好な膜であれば、ＮｉやＣｕを用いた合金であっても良く、さらにはＷ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ等の金属材料膜を用いても良い。
その後、図２（２）に示すように、フォトリソグラフィーにより金属材料膜２１上にレジストパターン(図示省略）を形成し、これをマスクにして金属材料膜２１をエッチングする。これにより、基板１１上に、ソース電極（１３ｓ）およびドレイン電極（１３ｄ）の第１層１３-1をパターン形成する。この際、例えばＮｉからなる金属材料膜２１のエッチングには、硝酸と硫酸と燐酸との混酸水溶液をエッチャントとして用いたウェットエッチングを行う。またエッチング終了後には、レジストパターンを剥離する。
次に、図２（３）に示すように、第１層１３-1の露出面を金シアン化カリウムとアンモニアとの水溶液に浸すことにより、ＮｉやＣｕを用いた第１層１３-1の露出表面をＡｕで置換めっきしてなる第２層１３-2を成膜する。尚、この第２層は、Ａｕめっき層以外にも、Ｐｔめっき層、またはＰｄめっき層、さらにはこれらの金属の合金のめっき層であっても良い。また、この第２層１３-2の形成は、第１層１３-1の表面層に対する置換めっき法に限定されず、無電解めっき法によって第１層１３-1の露出表面のみに金属材料を析出させても良い。
以上により、基板１１上にパターン形成された第１層１３-1の露出表面を第２層１３-2で覆ったソース電極１３ｓおよびドレイン電極１３ｄが形成される。
次いで図２（４）に示すように、ソース電極１３ｓおよびドレイン電極１３ｄ間にわたる基板１１上に、有機半導体層１５をパターン形成する。ここでは必要に応じて、有機半導体層１５の形成部を囲む形状のバンク（土手：図示を省略）をパターン形成しておく。その後、蒸着法、塗布法、インクジェット法、スクリーン印刷、オフセット印刷、さらにはグラビア印刷等の印刷技術により、ソース電極１３ｓおよびドレイン電極１３ｄ間にわたる所定位置に有機半導体層１５を形成する。
以上の後には、図２（５）に示すように、有機半導体層１５と共に、ソース電極１３ｓおよびドレイン電極１３ｄを覆う状態で、ゲート絶縁膜１７を成膜する。このゲート絶縁膜１７は、例えばポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の塗布や印刷によって成膜可能な有機高分子材料が好適に用いられる。またゲート絶縁膜１７は、ＣＶＤ法やスパッタ法によって成膜される酸化シリコンや窒化シリコンなどの無機材料と有機高分子材料の多層膜であっても良い。
以上の後には、図２（５）に示すように、有機半導体層１５と共に、ソース電極１３ｓおよびドレイン電極１３ｄを覆う状態で、ゲート絶縁膜１７を成膜する。この際、酸化シリコンや窒化シリコン等の無機材料からなるゲート絶縁膜１７であれば、ＣＶＤ法やスパッタリング法による成膜を行う。一方、ポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の有機高分子材料からなるゲート絶縁膜１７であれば、塗布法や印刷法による成膜を行なう。
次に、図２（６）に示すように、ゲート絶縁膜１７を介して有機半導体層１５上にゲート電極１９を形成する。この場合、例えば先ず、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料膜を、スパッタリング法、蒸着法、あるいはめっき法によって成膜する。その後、フォトリソグラフィーにより金属材料膜上にレジストパターン(図示省略）を形成し、これをマスクにして金属材料膜をエッチングする。これにより、ゲート絶縁膜１７上にゲート電極１９をパターン形成する。また別の方法としては、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってゲート電極１９をパターン形成しても良い。
以上により、図１を用いて説明した構成の有機薄膜トランジスタ１ａが得られる。尚、トランジスタの信頼性，耐環境性を向上させるために、ポリビニルアルコール、ペリレン、窒化シリコン、または酸化シリコン等からなる保護膜によって薄膜トランジスタ１ａをうことが好ましい。
以上の第１実施形態によれば、ボトムコンタクト型の有機薄膜トランジスタ１ａにおいて、ソース電極１３ｓおよびドレイン電極１３ｄの構成を、有機半導体材料に対して低オーミック接合を形成する金属材料からなる第２層１３-2で第１層１３-1を覆った構成とした。このため、第１層１３-1に対してはオーミック特性が要求されることはなく、低コスト材料での構成が可能である。また第１層１３-1は金属材料からなるため、導電性が良好である。またさらに、ソース電極１３ｓおよびドレイン電極１３ｄを構成する第１層１３-1とこの表面を覆う第２層１３-2との両方ともが、めっき成膜された層からなる。このためソース電極１３ｓおよびドレイン電極１３ｄは、スパッタや焼成などの処理によって下地の有機絶縁層からなる基板１１に対してダメージを加えること無く形成されたものとなる。
以上の結果、有機材料からなる基板１１の表面に対してダメージを与えることなく、かつ上部に設けられる有機半導体層１５に対して良好なオーミックコンタクトが得られるソース電極１３ｓおよびドレイン電極１３ｄを低コストで得ることが可能である。またこれにより、特性の良好な有機薄膜トランジスタ１ａを低コストで得ることが可能になる。
≪第２実施形態の有機薄膜トランジスタの構成≫
図３（ａ）は第２実施形態の有機薄膜トランジスタの断面図であり、図３（ｂ）は第２実施形態の有機薄膜トランジスタの平面図である。図３（ａ）は、図３（ｂ）のＡ−Ａ’断面に相等する。以下、図１を用いて説明した第１実施形態の有機薄膜トランジスタと同一の構成要素には同一の符号を付して、第２実施形態の有機薄膜トランジスタ１ｂの構成を説明する。
これらの図に示す有機薄膜トランジスタ１ｂは、ボトムゲート・ボトムコンタクト型の薄膜トランジスタとして構成されており、基板１１’側から順に、ゲート電極１９、ゲート絶縁膜１７’、ソース電極１３ｓおよびレイン電極１３ｄ、および有機半導体層１５を備えている。そして第１実施形態で説明したと同様に、このうち特にソース電極１３ｓおよびドレイン電極１３ｄが、第１層１３-1と第２層１３-2との積層構造であるところが特徴的である。以下、基板１１’側から順に詳細な構成を説明する。
基板１１’は、少なくとも表面側が絶縁性材料で構成されていれば良く、例えばプラスチック基板、ガラス基板、石英基板、さらには支持基板の表面側が有機または無機の絶縁層で覆われた基板を用いることができる。ここでは一例として、フレキシブルな屈曲性を有するプラスチックからなる基板１１’を用いることとする。
この基板１１’上に設けられたゲート電極１９は、第１実施形態と同様であって良く、この上部に互いに対向配置されているソース電極１３ｓ−ドレイン電極１３ｄ間にわたって配置されることが重要である。このようなゲート電極１９は、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等のスパッタリング法、蒸着法、あるいはめっき法によって成膜された金属材料膜をパターニングしてなるもであって良い。またゲート電極１７は、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってパターン形成されたものであっても良い。
ゲート絶縁膜１７’は有機材絶縁層として構成されており、ゲート電極１９が形成された基板１１’上を覆う状態で設けられている。このゲート絶縁膜１７’は、例えばポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の塗布や印刷によって成膜可能な有機高分子材料が好適に用いられる。またゲート絶縁膜１７は、ＣＶＤ法やスパッタ法によって成膜される酸化シリコンや窒化シリコンなどの無機材料や，有機高分子材料と無機材料の多層膜あっても良い。
そしてゲート絶縁膜１７’上に設けられるソース電極１３ｓおよびドレイン電極１３ｄを構成する第１層１３-1と第２層１３-2とは、第１実施形態と同様である。すなわち第１層１３-1は、有機材料からなる絶縁層であるゲート絶縁膜１７’上にめっき成膜された層からなるものである。このような第１層１３-1は、導電性の良好な金属材料を用いて構成され、例えばタングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料膜が用いられる。このうち特に、ＮｉおよびＣｕの少なくとも１つを単体でまたは合金として用いることにより、高い導電性が維持された層であることが好ましい。このような第１層１３-1は、ソース電極１３ｓおよびドレイン電極１３ｄの形状にパターニングされている。
また第２層１３-2は、第１層１３-1よりも、有機半導体材料からなる有機半導体層１５に対して低オーミック接合を形成する金属材料からなることとする。このような第２層13-2を構成する金属材料は、例えば有機半導体層１５がｐ型半導体であれば、金（Ａｕ）、プラチナ（Ｐｔ）、およびパラジウム（Ｐｄ）の少なくとも１つを単体でまたは合金として用いることが好ましい。またこのような第２層１３-2は、第１層１３-1の表面を覆う状態でめっき成膜された層からなり、基板１１’上に設けられた第１層１３-1の露出表面の全面を覆って設けられている。
また有機半導体層１５は、ソース電極１３ｓおよびドレイン電極１３ｄ間にわたって設けられる。この有機半導体層１５は、対向配置されたソース電極１３ｓおよびドレイン電極１３ｄにおける第２層１３-2に接する状態でゲート絶縁膜１７’上に設けられていることが重要である。またこの有機半導体層１５は、ここでの図示を省略した隣接する有機薄膜トランジスタ1ｂとの素子分離のため、ゲート絶縁膜１７’上において島状にパターニングされていることとする。このような有機半導体層１５は、ここでは例えばペンタセン、ポリチオフェン、ポリフルオレン、ルブレン等のp型半導体からなることとする。
≪第２実施形態の有機薄膜トランジスタの製造方法≫
図４は、以上のような構成の有機薄膜トランジスタの製造手順の一例を示す断面工程図である。次にこれらの断面工程図に基づいて第２実施形態の有機薄膜トランジスタ１ｂの製造方法を説明する。
先ず、図４（１）に示す様に、少なくとも表面が絶縁材料で構成された基板１１’を用意する。そしてこの上部に、ゲート電極１９を形成する。この場合、例えば先ず、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、クロム（Ｃｒ）、チタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）等の金属材料膜を、スパッタリング法、蒸着法、あるいはめっき法によって成膜する。その後、フォトリソグラフィーにより金属材料膜上にレジストパターン(図示省略）を形成し、これをマスクにして金属材料膜をエッチングする。これにより、ゲート絶縁膜１７’上にゲート電極１９をパターン形成する。また別の方法としては、金（Ａｕ）微粒子や銀（Ａｇ）微粒子等を含有するインクペーストを用いたインクジェット印刷、スクリーン印刷、オフセット印刷、グラビア印刷等の印刷技術によってゲート電極１９をパターン形成しても良い。
以上の後には、図４（２）に示すように、ゲート電極１９を覆う状態で基板１１’上に有機絶縁層としてのゲート絶縁膜１７’を成膜する。この際例えば、ポリビニルフェノール、ＰＭＭＡ、ポリイミド、フッ素樹脂等の有機高分子材料を塗布法や印刷法によって成膜する。ゲート絶縁膜１７は、酸化シリコンや窒化シリコンなどの無機材料をＣＶＤ法やスパッタ法によって成膜したり、上記の方法を組み合わせて有機高分子材料と無機材料の多層膜を形成してもよい。
次に、ゲート絶縁膜１７’の表面をパラジウム塩や銀塩を含む溶液に曝して触媒処理を行うことにより、次の無電解めっきが効果的に行なわれるようにする。また、このような触媒処理を効果的に行うためには、触媒処理の前に、ゲート絶縁膜表面にアミノシランカップリング処理を行うか、またはアミノシランカップリング剤を含んだ樹脂をゲート絶縁膜１７’の表面に塗布する。尚、ゲート絶縁膜１７’が高分子有機材料からなる場合は、アミノシランカップリング剤をゲート絶縁膜１７’に予め混合しておいても良い。
以上の後、図４（３）に示すように、ゲート絶縁膜１７’の表面全体に対して無電解めっき法によってＮｉおよびＣｕの少なくとも一方を用いた金属材料膜２１を成膜する。
例えば、Ｎｉからなる金属材料膜２１を成膜するのであれば、無電界Ｎｉめっき液として、硫酸ニッケル２５ｇ／Ｌ、次亜リン酸ナトリウム２０ｇ／Ｌ、酢酸ナトリウム１０ｇ／Ｌ、クエン酸ナトリウム１０ｇ／Ｌからなる水溶液を用いた無電界Ｎｉめっきを行なう。また、Ｃｕからなる金属材料膜２１を成膜するのであれば、無電解Ｃｕめっき液として、硫酸銅１０ｇ／Ｌ、ホルマリン２０ｍｌ／Ｌ、水酸化ナトリウム１０ｇ／Ｌ、ＥＤＴＡ4Ｎａ２５ｇ／Ｌからなる水溶液を用いた無電界Ｃｕめっきを行う。
尚、金属材料膜２１は、めっき法を適用してゲート絶縁膜１７’上に成膜される導電性の良好な膜であれば、ＮｉやＣｕを用いた合金であっても良く、さらにはＷ、Ｔａ、Ｍｏ、Ａｌ、Ｃｒ、Ｔｉ等の金属材料膜を用いても良い。
その後、図４（４）に示すように、フォトリソグラフィーにより金属材料膜２１上にレジストパターン(図示省略）を形成し、これをマスクにして金属材料膜２１をエッチングする。これにより、ゲート絶縁膜１７’上に、ソース電極（１３ｓ）およびドレイン電極（１３ｄ）の第１層１３-1をパターン形成する。この際、例えばＮｉからなる金属材料膜２１のエッチングには、硝酸と硫酸と燐酸との混酸水溶液をエッチャントとして用いたウェットエッチングを行う。またエッチング終了後には、レジストパターンを剥離する。
次に、図４（５）に示すように、第１層１３-1の露出面を金シアン化カリウムとアンモニアとの水溶液に浸すことにより、ＮｉやＣｕを用いた第１層１３-1の露出表面をＡｕで置換めっきしてなる第２層１３-2を成膜する。尚、この第２層は、Ａｕめっき層以外にも、Ｐｔめっき層、またはＰｄめっき層、さらにはこれらの金属の合金のめっき層であっても良い。また、この第２層１３-2の形成は、第１層１３-1の表面層に対する置換めっき法に限定されず、無電解めっき法によって第１層１３-1の露出表面のみに金属材料を析出させても良い。
以上により、有機絶縁層としてのゲート絶縁膜１７’上にパターン形成された第１層１３-1の露出表面を第２層１３-2で覆ったソース電極１３ｓおよびドレイン電極１３ｄが形成される。
次いで図４（６）に示すように、ソース電極１３ｓおよびドレイン電極１３ｄ間にわたるゲート絶縁膜１７’上に、有機半導体層１５をパターン形成する。ここでは必要に応じて、有機半導体層１５の形成部を囲む形状のバンク（土手：図示を省略）をパターン形成しておく。その後、蒸着法、塗布法、インクジェット法、スクリーン印刷、オフセット印刷、さらにはグラビア印刷等の印刷技術により、ソース電極１３ｓおよびドレイン電極１３ｄ間にわたる所定位置に有機半導体層１５を形成する。バンクを形成した場合には、有機半導体層１５を形成した後にバンクを除去することにより、バンクで囲まれた形状に形状精度良好に整形された有機半導体層１５が得られる。
以上により、図３を用いて説明した構成の有機薄膜トランジスタ１ｂが得られる。尚、トランジスタの信頼性，耐環境性を向上させるために、ポリビニルアルコール、ペリレン、窒化シリコン、または酸化シリコン等からなる保護膜によって薄膜トランジスタ１ｂをうことが好ましい。
以上の第２実施形態によれば、ボトムコンタクト型の有機薄膜トランジスタ１ｂにおいて、ソース電極１３ｓおよびドレイン電極１３ｄの構成を、有機半導体材料に対して低オーミック接合を形成する金属材料からなる第２層１３-2で第１層１３-1を覆った構成とした。このため、第１実施形態と同様に、第１層１３-1に対してはオーミック特性が要求されることはなく、低コスト材料での構成が可能である。また第１層１３-1は金属材料からなるため、導電性が良好である。またさらに、ソース電極１３ｓおよびドレイン電極１３ｄを構成する第１層１３-1とこの表面を覆う第２層１３-2との両方ともが、めっき成膜された層からなる。このためソース電極１３ｓおよびドレイン電極１３ｄは、スパッタや焼成などの処理によって下地の有機絶縁層としてのゲート絶縁膜１７’に対してダメージを加えること無く形成されたものとなる。
以上の結果、有機材料からなるゲート絶縁膜１７’の表面に対してダメージを与えることなく、かつ上部に設けられる有機半導体層１５に対して良好なオーミックコンタクトが得られるソース電極１３ｓおよびドレイン電極１３ｄを低コストで得ることが可能である。またこれにより、特性の良好な有機薄膜トランジスタ１ａを低コストで得ることが可能になる。
≪第３実施形態の有機薄膜トランジスタの構成≫
図５は第３実施形態の有機薄膜トランジスタの断面図である。尚、本第３実施形態の有機薄膜トランジスタの平面図は第２実施形態で示した図３（ｂ）と同様であり、図５は図３（ｂ）のＡ−Ａ’断面に相等する。以下、図３を用いて説明した第２実施形態の有機薄膜トランジスタと同一の構成要素には同一の符号を付して、第３実施形態の有機薄膜トランジスタ１ｃの構成を説明する。
この図に示す第３実施形態の有機薄膜トランジスタ１ｃと、図３を用いて説明した第２実施形態の有機薄膜トランジスタ（１ｂ）とが異なるところは、ソース電極１３ｓ’およびドレイン電極１３ｄ’の構成にある。また、その他の構成は、第２実施形態の有機薄膜トランジスタ（１ｂ）と同様であって良く、ここでの説明は省略する。
すなわち、ソース電極１３ｓ’およびドレイン電極１３ｄ’は、第１層１３-1上に第２層１３-2が積層形成された形状であり、第２層１３-2の周縁が第１層１３-1から庇状に張り出した状態で形成されているところが特徴的である。第１層１３-1および第２層１３-2の材質は第１実施形態および第2実施形態と同様である。すなわち、第１層１３-1は、ＮｉやＣｕを用いることで導電性が維持された層であり、第２層１３-2は、Ａｕ、Ｐｔ、Ｐｄなどを用いることで有機半導体層１５に対して低オーミック接合を形成する層である。
≪第３実施形態の有機薄膜トランジスタの製造方法≫
このような形状の有機薄膜トランジスタ１ｃの製造方法は、第２実施形態で説明した製造手順において、ソース電極１３ｓ’およびドレイン電極１３ｄ’の形成手順のみを変更すれば良い。
すなわち、第２実施形態において図４（１）〜図４（３）を用いて説明した手順で、基板１１’上にゲート電極１９およびゲート絶縁膜１７’を形成し、無電解めっき法によってＮｉおよびＣｕなどの導電性野良好な金属材料膜２１を成膜する。
その後、金属材料膜２１を下層の金属材料膜としてこの全面に、置換めっき法によってＡｕ、Ｐｔ、またはＰｄめっき層からなる上層の金属材料膜を積層成膜する。ここではさらに無電解めっきによって上層の金属材料層の膜厚を増厚しても良い。次に、リソグラフィー法によって金属材料膜の積層膜上にレジストパターンを形成し、これをマスクに用いたエッチングのよって積層された金属材料膜をパターニングして第２層１３-1および第１層１３-1を形成する。その後、下層の金属材料膜２１からなる第１層1３-1のみを選択的に等方性エッチングする。この際、例えば第１層１３-1がＮｉで構成されたものであれば、硝酸と硫酸と燐酸の混酸水溶液でＮｉからなる第１層１３-1の選択的エッチングを行う。これにより、第２層１３-2の庇構造を形成する。
以上の後は、第２実施形態において図４（６）を用いて説明したと同様に、有機半導体層１５をパターン形成し、有機薄膜トランジスタ１ｃを得る。尚、トランジスタの信頼性，耐環境性を向上させるために、ポリビニルアルコール、ペリレン、窒化シリコン、または酸化シリコン等からなる保護膜によって薄膜トランジスタ１ｃをうことが好ましい。
以上の第３実施形態によれば、ボトムコンタクト型の有機薄膜トランジスタ１ｃにおいて、ソース電極１３ｓ’およびドレイン電極１３ｄ’の構成を、第１層１３-1上に庇を張り出した状態で第２層１３-2を積層させた構成とした。そして第２層１３-2は、有機半導体材料に対して低オーミック接合を形成する金属材料からなるものとした。これにより、第２層１３-2の庇部分とゲート電極１９との間に生じる電界により、庇部分と有機半導体層１５の良好なオーミックコンタクトが形成される。
またさらに、上述した第１実施形態および第２実施形態と同様に、ソース電極１３ｓおよびドレイン電極１３ｄを構成する第１層１３-1と第２層１３-2との両方ともが、めっき成膜された層からなる。このためソース電極１３ｓおよびドレイン電極１３ｄは、スパッタや焼成などの処理によって下地の有機絶縁層としてのゲート絶縁膜１７’に対してダメージを加えること無く形成されたものとなる。
以上の結果、有機材料からなるゲート絶縁膜１７’の表面に対してダメージを与えることなく、かつ上部に設けられる有機半導体層１５に対して良好なオーミックコンタクトが得られるソース電極１３ｓおよびドレイン電極１３ｄを低コストで得ることが可能である。またこれにより、特性の良好な有機薄膜トランジスタ１ｃを低コストで得ることが可能になる。
≪電子機器≫
次に、上述の実施形態で説明した本発明の有機薄膜トランジスタを備えた電子機器の構成を説明する。ここでは電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を説明する。
図６には、表示装置５の回路構成図を示す。
この図に示すように、表示装置５の基板１１上には、表示領域１１ａとその周辺領域１１ｂとが設定されている。表示領域１１ａには、複数の走査線６１と複数の信号線６３とが縦横に配線されており、それぞれの交差部に対応して１つの画素ａが設けられた画素アレイ部として構成されている。また周辺領域１１ｂには、走査線６１を走査駆動する走査線駆動回路６５と、輝度情報に応じた映像信号（すなわち入力信号）を信号線６３に供給する信号線駆動回路６７とが配置されている。
走査線６１と信号線６３との各交差部に設けられる画素回路は、例えばスイッチング用の薄膜トランジスタＴｒ１、駆動用の薄膜トランジスタＴｒ２、保持容量Ｃｓ、および有機電界発光素子ＥＬで構成されている。
そして、走査線駆動回路６５による駆動により、スイッチング用の薄膜トランジスタＴｒ１を介して信号線６３から書き込まれた映像信号が保持容量Ｃｓに保持され、保持された信号量に応じた電流が駆動用の薄膜トランジスタＴｒ２から有機電界発光素子ＥＬに供給され、この電流値に応じた輝度で有機電界発光素子ＥＬが発光する。尚、駆動用の薄膜トランジスタＴｒ２は、共通の電源供給線（Ｖｃｃ）６９に接続されている。
尚、以上のような画素回路の構成は、あくまでも一例であり、必要に応じて画素回路内に容量素子を設けたり、さらに複数のトランジスタを設けて画素回路を構成しても良い。また、周辺領域１１ｂには、画素回路の変更に応じて必要な駆動回路が追加される。
図６には、以上のような回路構成の表示装置５における１画素分の断面図として、薄膜トランジスタＴｒ２，Ｔｒ１および容量素子Ｃｓと、有機電界発光素子ＥＬとが積層された部分の断面図を示す。
この図に示すように、各画素には薄膜トランジスタＴｒ２，Ｔｒ１として、例えば図1で示した第１実施形態のトップゲート・ボトムコンタクト構造の有機薄膜トランジスタ（１ａ）が設けられている。
有機薄膜トランジスタＴｒ１のソース電極１３ｓと、有機薄膜トランジスタＴｒ２のゲート電極１９ｂとは、ゲート絶縁膜１７に設けられた接続孔１７ａを介して接続されている。また、有機薄膜トランジスタＴｒ２のゲート電極１９ｂを延設した部分と、ソース電極１３ｓを延設した部分との間にゲート絶縁膜１７を挟持させて容量素子Ｃｓが構成されている。また、図６の回路図にも示したように、有機薄膜トランジスタＴｒ１のゲート電極１９ａは走査線（６１）に、有機薄膜トランジスタＴｒ１のドレイン電極１３ｄは信号線（６３）に、有機薄膜トランジスタＴｒ２のソース電極１３ｓは電源供給線（６９）にそれぞれ延設される。
尚、画素回路に示した信号線６３および電源供給線６９は、断面図のソース電極１３ｓおよびドレイン電極１３ｄと同一層を用いて同一の層構造で構成されていて良い。
以上の薄膜トランジスタＴｒ１,Ｔｒ２および容量素子Ｃｓは、例えば保護膜を介して層間絶縁膜５１で覆われている。この層間絶縁膜５１は、平坦化膜として構成されることが好ましい。この層間絶縁膜５１とゲート絶縁膜１７には、有機薄膜トランジスタＴｒ２のドレイン電極１３ｄに達する接続孔５１ａが設けられている。
そして、層間絶縁膜５１上の各画素に、接続孔５１ａを介して有機薄膜トランジスタＴｒ２に接続された有機電界発光素子ＥＬが設けられている。この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた絶縁性パターン５３で素子分離されている。
この有機電界発光素子ＥＬは、層間絶縁膜５１上に設けられた画素電極５５を備えている。この画素電極５５は、各画素毎に導電性パターンとして形成され、層間絶縁膜５１に設けられた接続孔５１ａを介して有機薄膜トランジスタＴｒ２のドレイン電極１３ｄに接続されている。このような画素電極５５は、例えば陽極として用いられるものであり、光反射性を有して構成されていることとする。
そして、この画素電極５５の周縁が、有機電界発光素子ＥＬを素子分離するための絶縁性パターン５３で覆われている。この絶縁性パターン５３は、画素電極５５を広く露出させる開口窓５３ａを備えており、この開口窓５３ａが有機電界発光素子ＥＬの画素開口となる。このような絶縁性パターン５３は、例えば感光性樹脂を用いて構成され、リソグラフィー法を適用してパターニングされたものであることとする。
そして、このような絶縁性パターン５３から露出する画素電極５５上を覆う状態で、有機層５７が設けられている。この有機層５７は、少なくとも有機発光層を備えた積層構造からなり、必要に応じて陽極（ここでは画素電極５５）側から順に、正孔注入層、正孔輸送層、有機発光層、電子輸送層、電子注入層、さらには他の層を積層してなる。また有機層５７は、例えば各有機電界発光素子ＥＬで発生させる発光光の波長毎に、少なくとも有機発光層を含む層が画素毎に異なる構成でパターン形成されていることとする。また、各波長の画素で共通の層を有していても良い。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、各有機電界発光素子ＥＬから取り出す波長に合わせて有機層５７の膜厚が調整されていることとする。
以上のような有機層５７を覆い、画素電極５５との間に有機層５７を狭持する状態で、共通電極５９が設けられている。この共通電極５９は、有機電界発光素子ＥＬの有機発光層で発生させた光を取り出す側の電極であり、光透過性を有する材料で構成されていることとする。またここでは、画素電極５５が陽極として機能するものであるため、この共通電極５９は、少なくとも有機層５７に接する側が陰極として機能する材料を用いて構成されていることとする。さらに、この有機電界発光素子ＥＬが、微小共振器構造として構成されている場合、この共通電極５９は、半透過半反射性を有する構成であることとする。尚、図６の回路図にも示したように、この共通電極５９はＧＮＤに設置されている。
そして、以上のような画素電極５５と共通電極５９との間に有機層５７が挟持された各画素部分が、有機電界発光素子ＥＬとして機能する部分となる。
またここでの図示は省略したが、各有機電界発光素子ＥＬの形成面側は、光透過性材料からなる封止樹脂で覆われ、さらにこの封止樹脂を介して光透過性材料からなる対向基板が張り合わされた状態で表示装置５が構成されている。
以上のような構成の表示装置５によれば、第１実施形態で説明したようにトランジスタ特性の良好な有機薄膜トランジスタ（１ａ）を用いて画素回路を構成しているため、表示特性の向上を図ることが可能になる。
尚、上述した実施形態においては、図１を用いて説明した第１実施形態のトップゲート・ボトムコンタクト構造の有機薄膜トランジスタ１ａを用いた表示装置を説明した。しかしながら、上述した表示装置には、図３を用いて説明した第２実施形態のボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタ１ｂや、図５を用いて説明した第３実施形態のボトムゲート・ボトムコンタクト構造の有機薄膜トランジスタ１ｃを適用しても良く、同様の効果を得ることができる。さらに上述した実施形態においては、有機薄膜トランジスタを備えた電子機器の一例として、有機電界発光素子ＥＬを用いたアクティブマトリックス型の表示装置を例示した。しかしながら本発明の電子機器は、有機薄膜トランジスタを搭載した電子機器に広く適用可能である。例えば、表示装置であれば、液晶表示装置や電気泳動型ディスプレイに適用できる。また表示装置以外にも、ＩＤタグ、センサー等の電子機器への適用が可能であり、同様の効果を得ることができる。
第１実施形態の有機薄膜トランジスタの断面図および平面図である。 第１実施形態の有機薄膜トランジスタの製造方法を示す断面工程図である。 第２実施形態の有機薄膜トランジスタの断面図および平面図である。 第２実施形態の有機薄膜トランジスタの製造方法を示す断面工程図である。 第３実施形態の有機薄膜トランジスタの断面図である。 実施形態の電子機器として表示装置の一例を示す断面図である。 図６の表示装置の回路構成図である。
符号の説明
１ａ，１ｂ，１ｃ，Ｔｒ１，Ｔｒ２…有機薄膜トランジスタ、５…表示装置（電子機器）、１１…基板（有機絶縁層）、１３-1…第１層、１３-2…第２層、１３ｓ，１３ｓ’…ソース電極、１３ｄ，１３ｄ’…ドレイン電極、１５…有機半導体層、１７…ゲート絶縁膜、１７’…ゲート絶縁膜（有機絶縁層）、１７ａ…接続孔，１９，１９ａ，１９ｂ…ゲート電極、２１…金属材料膜、５１…層間絶縁膜、５１ａ…接続孔、５５…画素電極（導電性パターン）、６３…信号線(配線）、６９…電源共通線（配線）

Claims (12)

  1. 有機絶縁層と、
    ソース電極およびドレイン電極を構成するもので前記有機絶縁層上にめっき成膜された層からなる第１層と、
    ソース電極およびドレイン電極を構成するもので前記第１層よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり当該第１層を覆う状態でめっき成膜された第２層と、
    前記第１層および第２層で構成された前記ソース電極およびドレイン電極間にわたって設けられた有機半導体層と、
    を備えた有機薄膜トランジスタ。
  2. 前記第１層を構成する金属材料は、ニッケル（Ｎｉ）および銅（Ｃｕ）の少なくとも１つであり、
    前記第２層を構成する金属材料は、金（Ａｕ）、プラチナ（Ｐｔ）、およびパラジウム（Ｐｄ）の少なくとも１つである
    請求項１に記載の有機薄膜トランジスタ。
  3. 前記第２層は前記有機絶縁層上に設けられた前記第１層の露出表面の全面を覆っている
    請求項１または２に記載の有機薄膜トランジスタ。
  4. 前記有機半導体層上にゲート絶縁膜を介してゲート電極が設けられている
    請求項１〜３のうちの１項に記載の有機薄膜トランジスタ。
  5. 前記有機絶縁層はゲート絶縁膜であり、
    前記ゲート絶縁膜下にゲート電極が配置されている
    請求項１〜３のうちの1項に記載の有機薄膜トランジスタ。
  6. 有機絶縁層上に、金属材料膜を無電解めっき法によって成膜する第１工程と、
    前記金属材料膜をパターニングすることによりソース電極およびドレイン電極の第１層を形成する第２工程と、
    前記第１層よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなるソース電極およびドレイン電極の第２層を、めっき法によって当該第１層の露出表面に形成し、当該第１層と第２層とからなるソース電極およびドレイン電極を形成する第３工程と、
    前記ソース電極およびドレイン電極間にわたって有機半導体層を形成する第４工程とを行う
    有機薄膜トランジスタの製造方法。
  7. 前記第１層は、ニッケル（Ｎｉ）および銅（Ｃｕ）の少なくとも１つを用いた層であり、
    前記第２層を構成する金属材料は、金（Ａｕ）、プラチナ（Ｐｔ）、およびパラジウム（Ｐｄ）の少なくとも１つである
    請求項６記載の有機薄膜トランジスタの製造方法。
  8. 前記第３工程では、前記第1層の表面層を置換する置換めっき法、または無電解めっき法によって前記第２層を形成する
    請求項６または７に記載の有機薄膜トランジスタの製造方法。
  9. 有機絶縁層と、
    ソース電極およびドレイン電極を構成するもので前記有機絶縁層上にめっき成膜された層からなる第１層と、
    ソース電極およびドレイン電極を構成するもので前記第１層よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり当該第１層を覆う状態でめっき成膜された第２層と、
    前記第１層および第２層で構成された前記ソース電極およびドレイン電極間にわたって設けられた有機半導体層とを備えた有機薄膜トランジスタを有する
    電子機器。
  10. 前記ソース電極およびドレイン電極と同一層に、当該ソース電極およびドレイン電極と同一の層構成の配線が設けられた
    請求項９記載の電子機器。
  11. 前記薄膜トランジスタを覆う層間絶縁膜と、
    前記層間絶縁膜に設けられた接続孔を介して前記ソース電極またはドレイン電極に接続された導電性パターンとを備えた
    請求項９または１０に記載の電子機器。
  12. 前記導電性パターンが画素電極として設けられている
    請求項１１記載の電子機器。
JP2008203881A 2008-08-07 2008-08-07 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器 Pending JP2010040897A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2008203881A JP2010040897A (ja) 2008-08-07 2008-08-07 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
US12/510,408 US8853017B2 (en) 2008-08-07 2009-07-28 Organic thin film transistor, production method thereof, and electronic device
TW098125905A TW201014005A (en) 2008-08-07 2009-07-31 Organic thin film transistor, production method thereof, and electronic device
KR1020090072468A KR20100019375A (ko) 2008-08-07 2009-08-06 유기 박막 트랜지스터, 그 제조 방법, 및 전자 디바이스
CN2009101617313A CN101645488B (zh) 2008-08-07 2009-08-07 有机薄膜晶体管、其制造方法和电子装置
CN2012103477460A CN102891254A (zh) 2008-08-07 2009-08-07 顶栅型有机薄膜晶体管、其制造方法和电子装置
US13/610,964 US20130005120A1 (en) 2008-08-07 2012-09-12 Organic thin film transistor, production method thereof, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008203881A JP2010040897A (ja) 2008-08-07 2008-08-07 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器

Publications (1)

Publication Number Publication Date
JP2010040897A true JP2010040897A (ja) 2010-02-18

Family

ID=41652038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008203881A Pending JP2010040897A (ja) 2008-08-07 2008-08-07 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器

Country Status (5)

Country Link
US (2) US8853017B2 (ja)
JP (1) JP2010040897A (ja)
KR (1) KR20100019375A (ja)
CN (2) CN101645488B (ja)
TW (1) TW201014005A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012109562A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 電荷注入特性が高い有機薄膜トランジスタ
JP2013529504A (ja) * 2010-06-22 2013-07-22 ナイキ インターナショナル リミテッド 変色部を有する履物および色を変化させる方法
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ
US9301569B2 (en) 2010-06-22 2016-04-05 Nike, Inc. Article of footwear with color change portion and method of changing color
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8653527B2 (en) * 2009-03-13 2014-02-18 Konica Minolta Holdings, Inc. Thin film transistor and method for manufacturing the same
US8394713B2 (en) * 2010-02-12 2013-03-12 Freescale Semiconductor, Inc. Method of improving adhesion of bond pad over pad metallization with a neighboring passivation layer by depositing a palladium layer
US8769836B2 (en) 2010-06-22 2014-07-08 Nike, Inc. Article of footwear with color change portion and method of changing color
TWI463669B (zh) * 2010-07-07 2014-12-01 Sony Corp 薄膜電晶體，製造薄膜電晶體的方法，顯示裝置及電子設備
TWI495102B (zh) * 2010-10-28 2015-08-01 Hon Hai Prec Ind Co Ltd 電晶體及其製作方法
WO2012066087A1 (en) 2010-11-17 2012-05-24 Imec Method for fabricating thin-film bottom-contact transistors and bottom-contact transistors thus obtained
JP5924342B2 (ja) * 2011-08-15 2016-05-25 株式会社ニコン トランジスタの製造方法
CN202332973U (zh) * 2011-11-23 2012-07-11 京东方科技集团股份有限公司 有机薄膜晶体管、有机薄膜晶体管阵列基板及显示器件
CN103325943A (zh) * 2013-05-16 2013-09-25 京东方科技集团股份有限公司 一种有机薄膜晶体管及其制备方法
CN104347641B (zh) * 2013-08-05 2018-02-06 瀚宇彩晶股份有限公司 薄膜晶体管阵列基板
US10306726B2 (en) 2015-06-19 2019-05-28 Nike, Inc. Method of illuminating an article
US20160366972A1 (en) 2015-06-19 2016-12-22 Nike, Inc. Article Incorporating an Illumination Device
CN105161620A (zh) * 2015-07-10 2015-12-16 广州奥翼电子科技有限公司 一种有机半导体元件结构与其制作方法
CN105470388B (zh) * 2015-11-18 2018-09-28 深圳市华星光电技术有限公司 有机半导体薄膜晶体管及其制作方法
US9728500B2 (en) * 2015-12-17 2017-08-08 Intel Corporation Integrated circuit surface layer with adhesion-functional group
US10205125B2 (en) * 2017-07-12 2019-02-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method of manufacturing package assembly, package assembly, and display device
KR102556021B1 (ko) * 2017-10-13 2023-07-17 삼성디스플레이 주식회사 디스플레이 장치 및 그 제조방법
CN108919539A (zh) * 2018-06-19 2018-11-30 信利半导体有限公司 一种无边框的薄膜晶体管液晶显示器
KR102537351B1 (ko) * 2018-12-26 2023-05-25 엘지디스플레이 주식회사 인버터 및 이를 포함하는 표시장치
CN116799057A (zh) * 2022-03-14 2023-09-22 华为技术有限公司 一种垂直沟道晶体管结构及制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2001203364A (ja) * 1999-11-29 2001-07-27 Lucent Technol Inc 薄膜トランジスタ
JP2007059893A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007305839A (ja) * 2006-05-12 2007-11-22 Hitachi Ltd 配線および有機トランジスタとその製法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5079600A (en) * 1987-03-06 1992-01-07 Schnur Joel M High resolution patterning on solid substrates
JP3246189B2 (ja) * 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US5703173A (en) * 1996-08-16 1997-12-30 Integument Technologies, Inc. Transition metallohalopolymers
KR100425858B1 (ko) * 1998-07-30 2004-08-09 엘지.필립스 엘시디 주식회사 박막트랜지스터및그제조방법
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
US6333598B1 (en) * 2000-01-07 2001-12-25 The United States Of America As Represented By The Secretary Of The Navy Low gate current field emitter cell and array with vertical thin-film-edge emitter
EP1327700A1 (en) * 2000-08-21 2003-07-16 Shipley Company LLC Electroless displacement gold plating solution and additive for preparing said plating solution
EP1369928B1 (en) * 2001-02-19 2010-01-27 International Business Machines Corporation Method for manufacturing a thin-film transistor structure
US7005392B2 (en) * 2001-03-30 2006-02-28 Advanced Technology Materials, Inc. Source reagent compositions for CVD formation of gate dielectric thin films using amide precursors and method of using same
CN1250599C (zh) * 2001-09-28 2006-04-12 住友电木株式会社 环氧树脂组合物和半导体装置
DE10153656A1 (de) * 2001-10-31 2003-05-22 Infineon Technologies Ag Verfahren zur Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Aufbringen einer reaktiven, die organische Halbleiterschicht im Kontaktbereich regio-selektiv dotierenden Zwischenschicht
JP2003229579A (ja) * 2001-11-28 2003-08-15 Konica Corp 電界効果トランジスタ及びその製造方法
EP1383179A2 (en) * 2002-07-17 2004-01-21 Pioneer Corporation Organic semiconductor device
US6890868B2 (en) * 2002-10-17 2005-05-10 Xerox Corporation Process for depositing gelable composition that includes dissolving gelable composition in liquid with agitating to disrupt gelling
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
KR100916602B1 (ko) * 2002-11-11 2009-09-11 엘지디스플레이 주식회사 소다라임 글라스를 이용한 액정표시장치와 그 제조방법
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
US6956237B2 (en) * 2002-12-28 2005-10-18 Lg.Philips Lcd Co., Ltd. Thin film transistor array substrate and method for manufacturing the same
AU2003299265A1 (en) * 2003-01-14 2004-08-23 Siemens Aktiengesellschaft Organic field effect transistor and integrated circuit
US7211502B2 (en) * 2003-03-26 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN1791990B (zh) * 2003-05-20 2010-07-28 皇家飞利浦电子股份有限公司 场效应晶体管布置和场效应晶体管布置的制造方法
KR100971950B1 (ko) * 2003-06-30 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 제조방법
JP4997688B2 (ja) * 2003-08-19 2012-08-08 セイコーエプソン株式会社 電極、薄膜トランジスタ、電子回路、表示装置および電子機器
JPWO2005091373A1 (ja) * 2004-03-22 2008-02-07 ローム株式会社 有機半導体素子およびそれを用いた有機ｅｌ表示装置
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
JP2006005041A (ja) * 2004-06-16 2006-01-05 Toshiba Corp 有機半導体素子とその製造方法
JP5109223B2 (ja) * 2004-08-04 2012-12-26 ソニー株式会社 電界効果型トランジスタ
US7208756B2 (en) * 2004-08-10 2007-04-24 Ishiang Shih Organic semiconductor devices having low contact resistance
KR100691319B1 (ko) * 2004-09-15 2007-03-12 엘지.필립스 엘시디 주식회사 유기 박막 트랜지스터 및 그의 제조 방법
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
JP4502382B2 (ja) * 2004-11-02 2010-07-14 キヤノン株式会社 有機トランジスタ
US7719496B2 (en) * 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100647683B1 (ko) * 2005-03-08 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100719547B1 (ko) * 2005-03-24 2007-05-17 삼성에스디아이 주식회사 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
US8501668B2 (en) * 2005-04-29 2013-08-06 University Of Rochester Drug screening via nanopore silicon filters
JP2008540070A (ja) * 2005-04-29 2008-11-20 ユニバーシティー オブ ロチェスター 超薄多孔質ナノスケール膜、その製造方法および使用
KR100683778B1 (ko) * 2005-05-27 2007-02-20 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
US20060273303A1 (en) * 2005-06-07 2006-12-07 Xerox Corporation. Organic thin film transistors with multilayer electrodes
KR20060127584A (ko) * 2005-06-08 2006-12-13 삼성전자주식회사 반도성 및 금속성 탄소나노튜브의 분리방법
US7655566B2 (en) * 2005-07-27 2010-02-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR100647704B1 (ko) * 2005-09-26 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100708721B1 (ko) * 2005-10-20 2007-04-17 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 표시 장치
US7335562B2 (en) * 2005-10-24 2008-02-26 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US7982130B2 (en) * 2008-05-01 2011-07-19 The Regents Of The University Of Michigan Polymer wrapped carbon nanotube near-infrared photovoltaic devices
KR100730159B1 (ko) * 2005-11-10 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US7566899B2 (en) * 2005-12-21 2009-07-28 Palo Alto Research Center Incorporated Organic thin-film transistor backplane with multi-layer contact structures and data lines
KR100768199B1 (ko) * 2006-01-02 2007-10-17 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
JP2007220647A (ja) * 2006-02-14 2007-08-30 Samsung Sdi Co Ltd 有機電界発光表示装置及びその製造方法
US7919825B2 (en) * 2006-06-02 2011-04-05 Air Products And Chemicals, Inc. Thin film transistors with poly(arylene ether) polymers as gate dielectrics and passivation layers
JP2008042043A (ja) * 2006-08-09 2008-02-21 Hitachi Ltd 表示装置
JP5151122B2 (ja) * 2006-11-22 2013-02-27 ソニー株式会社 電極被覆材料、電極構造体、及び、半導体装置
US8497494B2 (en) * 2006-11-24 2013-07-30 Lg Display Co., Ltd. Thin film transistor and array substrate for liquid crystal display device comprising organic insulating material
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP2010511885A (ja) * 2006-12-08 2010-04-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体センサ装置を製造する方法及びこのような方法によって得られた半導体センサ装置
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
US8318552B2 (en) * 2007-06-28 2012-11-27 3M Innovative Properties Company Method for forming gate structures
WO2009004793A1 (ja) * 2007-07-03 2009-01-08 Panasonic Corporation 半導体装置とその製造方法および画像表示装置
FR2918797B1 (fr) * 2007-07-13 2009-11-06 Sofileta Sa Transistor organique a effet de champ et procede de fabrication de ce transistor
KR101379616B1 (ko) * 2007-07-31 2014-03-31 삼성전자주식회사 계면특성이 향상된 유기박막트랜지스터 및 그의 제조방법
JP5148211B2 (ja) * 2007-08-30 2013-02-20 出光興産株式会社 有機薄膜トランジスタ及び有機薄膜発光トランジスタ
US7678298B2 (en) * 2007-09-25 2010-03-16 Applied Materials, Inc. Tantalum carbide nitride materials by vapor deposition processes
US7976692B2 (en) * 2008-07-25 2011-07-12 Xerox Corporation Metallization process for making fuser members
US20110101302A1 (en) * 2009-11-05 2011-05-05 University Of Southern California Wafer-scale fabrication of separated carbon nanotube thin-film transistors

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000357671A (ja) * 1999-04-13 2000-12-26 Sharp Corp 金属配線の製造方法
JP2001203364A (ja) * 1999-11-29 2001-07-27 Lucent Technol Inc 薄膜トランジスタ
JP2007059893A (ja) * 2005-07-27 2007-03-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007305839A (ja) * 2006-05-12 2007-11-22 Hitachi Ltd 配線および有機トランジスタとその製法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11154111B2 (en) 2010-06-22 2021-10-26 Nike, Inc. Article of footwear with color change portion and method of changing color
JP2013529504A (ja) * 2010-06-22 2013-07-22 ナイキ インターナショナル リミテッド 変色部を有する履物および色を変化させる方法
US9226542B2 (en) 2010-06-22 2016-01-05 Nike, Inc. Color change system for an article of footwear with a color change portion
US9301569B2 (en) 2010-06-22 2016-04-05 Nike, Inc. Article of footwear with color change portion and method of changing color
US10021933B2 (en) 2010-06-22 2018-07-17 Nike, Inc. Article of footwear with color change portion and method of changing color
US11793265B2 (en) 2010-06-22 2023-10-24 Nike, Inc. Article of footwear with color change portion and method of changing color
JP2012109562A (ja) * 2010-10-27 2012-06-07 Sumitomo Chemical Co Ltd 電荷注入特性が高い有機薄膜トランジスタ
WO2013176247A1 (ja) * 2012-05-25 2013-11-28 株式会社ニコン トランジスタの製造方法およびトランジスタ
WO2020031404A1 (ja) * 2018-08-08 2020-02-13 株式会社ニコン トランジスタの製造方法
TWI726290B (zh) * 2018-08-08 2021-05-01 日商尼康股份有限公司 電晶體之製造方法
JPWO2020031404A1 (ja) * 2018-08-08 2021-08-12 株式会社ニコン トランジスタの製造方法
JP7127685B2 (ja) 2018-08-08 2022-08-30 株式会社ニコン トランジスタの製造方法
US11522145B2 (en) 2018-08-08 2022-12-06 Nikon Corporation Method for manufacturing transistor comprising removal of oxide film

Also Published As

Publication number Publication date
US8853017B2 (en) 2014-10-07
CN101645488A (zh) 2010-02-10
US20100032660A1 (en) 2010-02-11
US20130005120A1 (en) 2013-01-03
KR20100019375A (ko) 2010-02-18
CN101645488B (zh) 2012-10-10
TW201014005A (en) 2010-04-01
CN102891254A (zh) 2013-01-23

Similar Documents

Publication Publication Date Title
JP2010040897A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法、および電子機器
JP5652207B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび電子機器
JP4844767B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2006146205A (ja) 平板表示装置及びその製造方法
US10403694B2 (en) OLED substrate comprising corresponding pixel definition layer patterns, manufacturing method thereof, and display device
JP2009069251A (ja) 表示パネル及びその製造方法
CN107302061B (zh) Oled显示基板及其制作方法、显示装置
JP2010123778A (ja) 薄膜半導体装置の製造方法
KR100807557B1 (ko) 유기전계발광표시장치 및 그 제조방법
US9082791B2 (en) Method of forming low-resistance wire and method of manufacturing thin film transistor using the same
JP2011091129A (ja) 半導体装置および表示装置
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5447996B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2012038924A (ja) 半導体装置、表示装置、および電子機器
WO2017088272A1 (zh) 像素结构、阵列基板、液晶显示面板及像素结构制造方法
KR100684175B1 (ko) 전기발광 소자의 제조 방법
KR20060097967A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
US20110242778A1 (en) Electrical Connections for Anodized Thin Film Structures
JP2005142277A (ja) パターンの形成方法、電気光学装置の製造方法、デバイスの製造方法、電子機器
KR100333248B1 (ko) 박막트랜지스터 제조방법
US12010875B2 (en) Display panel having cathode layer electrically connected to auxiliary cathode layer and manufacturing method thereof
KR100635070B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100659060B1 (ko) 유기전계 발광표시장치의 제조방법
JP2009187816A (ja) 有機電界発光素子の製造方法および有機電界発光素子
US20220254845A1 (en) Display panel and manufacturing method thereof

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111206