JP2010033345A - 電子機器 - Google Patents
電子機器 Download PDFInfo
- Publication number
- JP2010033345A JP2010033345A JP2008195067A JP2008195067A JP2010033345A JP 2010033345 A JP2010033345 A JP 2010033345A JP 2008195067 A JP2008195067 A JP 2008195067A JP 2008195067 A JP2008195067 A JP 2008195067A JP 2010033345 A JP2010033345 A JP 2010033345A
- Authority
- JP
- Japan
- Prior art keywords
- power
- memory
- defragmentation
- cpu
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Memory System (AREA)
Abstract
【課題】他の処理に影響を与えずにデフラグを実行し、消費電力を効率良く抑えることができる電子機器を提供する。
【解決手段】第1の電力で動作する通常モードと、第1の電力よりも低い第2の電力で動作する省電力モードとを有する電子機器において、CPUを含む処理装置と、物理アドレスと論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、デフラグを実行するデフラグ実行部を有するメモリ装置と、処理装置とメモリ装置に電力を供給するとともに少なくとも処理装置には、省電力モードにおいて通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えた。
【選択図】 図6
【解決手段】第1の電力で動作する通常モードと、第1の電力よりも低い第2の電力で動作する省電力モードとを有する電子機器において、CPUを含む処理装置と、物理アドレスと論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、デフラグを実行するデフラグ実行部を有するメモリ装置と、処理装置とメモリ装置に電力を供給するとともに少なくとも処理装置には、省電力モードにおいて通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えた。
【選択図】 図6
Description
本発明は、第1の電力で動作する通常モードと、第1の電力よりも低い第2の電力で動作する省電力モードとを有する電子機器に関する。
近年、携帯電話機には、標準的な通話機能や電子メールの送受信機能などに加えて、被写体を撮影するためのカメラ機能、ウェブサイトを閲覧するためのブラウザ機能、テレビ番組を視聴するためのテレビ機能、音楽や映像などをダウンロードして録音/録画し、好きなときにそれらを再生するためのダウンロード機能などが搭載されてきている。携帯電話機は、単にコミュニケーションを図るための手段にとどまらず、デジタルカメラ、パーソナルコンピュータ、テレビ、音楽/映像再生機の代わりとなる自分専用の多機能端末として幅広い年代に利用されてきている。
ここで、携帯電話機は、多機能化に伴って消費電力が増加してきている一方で、バッテリの持続時間を延ばしたいという要望も強い。この要望を満たすため、携帯電話機には、上述した各種機能を実行する通常モードと、通常モードにおける消費電力よりも低電力で動作し、ユーザからのキー操作などを受けて通常モードへ移行する省電力モードとが搭載されていることが一般的である。携帯電話機は、常に電源を入れたままで携帯されることが多いため、上述した各種機能を利用していないときには省電力モードに移行し、それらの機能を実行する回路への電力供給を停止することによって、消費電力を抑えることができる。
また、近年では、携帯電話機の多機能化に伴って、携帯電話機に内蔵されるメモリが大容量化してきており、メモリの消費電力も無視できない大きさとなってきている。しかし、メモリは、記録領域全体の1/4程度といった連続した領域単位でしか電源を落とすことができないという制限がある。このため、メモリが断片的に使用されている状態では、省電力モード時であっても、メモリへの電力供給を停止することができないという問題がある。
この問題に関し、特許文献1には、携帯電話機に搭載されたCPUを使って、従来からパーソナルコンピュータ等で広く実行されているデフラグを行い、未使用の連続領域を生成した後で、その連続領域への電力供給を停止する技術について記載されている。
特開2005−242717号公報
しかし、携帯電話機に搭載されたCPUは、小型化が重視されているため、パーソナルコンピュータに搭載されているCPUと比較して性能が不十分である。このため、携帯電話機のCPUでデフラグを実行すると、CPU資源が占有されてしまって他の処理が重くなってしまうという問題がある。このような問題を解決する方法として、上述した各種機能の処理が終了してからデフラグを実行し、デフラグが終了した後で省電力モードに移行することが考えられる。しかし、デフラグが終了するまでの間、消費電力が大きいCPUへの電力供給が続けられるため、省電力効果が不十分であるという問題がある。
上記問題に鑑み、本件開示の電子機器の課題は、他の処理に影響を与えずにデフラグを実行し、消費電力を効率良く抑えることにある。
本件開示の電子機器の基本形態は、
第1の電力で動作する通常モードと、第1の電力よりも低い第2の電力で動作する省電力モードとを有する電子機器において、
プログラムを実行するCPUを含み、CPUでのプログラム実行により処理を行う処理装置と、
CPUで実行されるプログラムが格納されるとともに格納されたプログラムの物理アドレスとCPUがアクセスするアドレスである論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、および揮発性メモリ上のプログラムの再配置と再配置に伴う前記メモリ管理テーブルの書き換えとからなるデフラグを実行するデフラグ実行部を有するメモリ装置と、
処理装置とメモリ装置に電力を供給するとともに少なくとも処理装置には、省電力モードにおいて通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えたことを特徴とする。
第1の電力で動作する通常モードと、第1の電力よりも低い第2の電力で動作する省電力モードとを有する電子機器において、
プログラムを実行するCPUを含み、CPUでのプログラム実行により処理を行う処理装置と、
CPUで実行されるプログラムが格納されるとともに格納されたプログラムの物理アドレスとCPUがアクセスするアドレスである論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、および揮発性メモリ上のプログラムの再配置と再配置に伴う前記メモリ管理テーブルの書き換えとからなるデフラグを実行するデフラグ実行部を有するメモリ装置と、
処理装置とメモリ装置に電力を供給するとともに少なくとも処理装置には、省電力モードにおいて通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えたことを特徴とする。
この電子機器の基本形態によると、揮発性メモリのデフラグを実行するデフラグ実行部が、プログラム実行によって処理を実行するCPUとは別にメモリ装置に搭載されている。このため、CPUで実行される処理に影響を与えずにデフラグ処理を実行することができるとともに、省電力モードにおいて、CPUへの電力供給を停止させた状態でもデフラグ処理を実行することができ、消費電力を効率良く低減させることができる。
以上説明したように、電子機器の基本形態によると、他の処理に影響を与えずにデフラグを実行し、消費電力を効率良く抑えることができる。
以下、図面を参照して、実施形態を説明する。
図1は、上述した電子機器の一実施形態である携帯電話機10の外観斜視図であり、図2は、携帯電話機10の背面図である。
この携帯電話機10は、通常電力(上述した第1の電力の一例)で動作する通常モードと、通常電力よりも低い電力(上述した第2の電力の一例)で動作する省電力モードの2つの電力モードを有している。
図1に示すように、携帯電話機10は、互いに開閉する上部筐体11と下部筐体12とからなり、上部筐体11には画像表示のためのLCD111、内部に小型スピーカが配備され耳にあてがわれて音声を聞き取るための送話口112が設けられている。
下部筐体12には、ユーザによって操作され、この携帯電話機10を使って電話を掛けたり、電子メールを送信したり、各種設定を行ったりするための各種の操作キー121、ユーザの声をピックアップするマイクロホンが内蔵されそのマイクロホンに声を導くための受話口122、スピーカーが内蔵され耳にあてがわれなくても聞き取れる程度の音声を出力する放音口123、記録メディアが装填される装填口124が設けられている。
また、図2に示すように、下部筐体12の背面には電池パック収容部133aと、USIMカード装填口133bが設けられている。USIMカード装填口133bにUSIMカード300が装填され、電池パック収容部133aに電池パック132が装填された後、電池カバー131が装着される。
ここで、上述した電子機器の基本形態に対し、
当該電子機器は、当該電子機器の動作に必要な電力を供給するバッテリを内蔵したものであるという応用形態は好ましい。
当該電子機器は、当該電子機器の動作に必要な電力を供給するバッテリを内蔵したものであるという応用形態は好ましい。
電池パック132から電力が供給される携帯電話機10では、省電力モードにおける消費電力が効率良く低減されることによって、バッテリの持続時間を延ばすことができるという大きな効果が得られる。電池パック132は、上述した電子機器の応用形態におけるバッテリの一例に相当する。
図3は、携帯電話機10のハードウェア構成図である。
図3には、CPU101、RAM102、マイクデバイス103、スピーカデバイス104、カメラデバイス105、近距離無線デバイス106、メディアコントローラ107、ROM108、不揮発メモリ109、ディスプレイデバイス112、キーデバイス113、時計114、遠距離通信デバイス115、アンテナ116、電力制御部117、およびカードコントローラ118等が示されており、アンテナ116を除き、これらの間はバス100を介して互いに接続されている。
CPU101は、各種プログラムを実行する機能を有し、この携帯端末10の全体を制御している。CPU101は、上述した電子機器におけるCPUの一例に相当する。
メモリ管理制御部110は、CPU101から伝えられる仮想アドレスを物理アドレスに変換し、各種メモリにアクセスするためのものである。CPU101とメモリ管理性慮部110とを合わせたものは、上述した電子機器の基本形態における処理装置の一例に相当する。
ROM108には、CPU101で実行される各種プログラムなど、書き換えられない情報が記憶されている。
不揮発メモリ109には、アドレス帳、受信した電子メール、および無線通信機能を使ってダウンロードした各種プログラムなど、書き換えられることがありうるとともに、電力の供給が停止されても保持される情報が記録されている。
RAM102は、電力が供給されている間のみ情報が保持される揮発性メモリであり、情報を記録するメモリ部600に加えて、デフラグを実行するためのデフラグ実行部400と、RAM102に供給される電力を制御するメモリ用電力供給部500が搭載されている。CPU101は、ROM108や不揮発性メモリ109に記憶されたプログラムをRAM102のメモリ部600上に展開し、RAM102を作業領域として使いながら実行する。メモリ部600は、上述した電子機器の基本形態における揮発性メモリの一例にあたり、デフラグ実行部400は、上述した電子機器の基本形態におけるデフラグ実行部の一例に相当する。また、RAM102は、上述した電子機器の基本形態におけるメモリ装置の一例に相当する。デフラグ処理などについては、後で詳しく説明する。
マイクデバイス103は、ユーザの声をピックアップするマイクロホンおよびそのマイクロホンでピックアップされた声を処理する機能ブロックである。
スピーカデバイス104は、ユーザに向けて音声を出力するスピーカ、およびそのスピーカを駆動する音声信号を生成する機能ブロックである。
近距離無線デバイス106は、近距離にある外部装置に画像や電話番号などを基地局を介さずに送信するためのものであり、例えば、赤外線通信等が採用される。
遠距離通信デバイス115は、アンテナ116を使った音声データや電子メールの送受信等を担っている。遠距離通信デバイス115では、基地局を介してデータの送受信が行われる。
カメラデバイス105は、写真撮影による画像データの収集を司るブロックであり、ディスプレイデバイス112は、LCD111(図1参照)への画像表示を司るブロックであり、キーデバイス113は、ユーザによる各種操作キー121(図1参照)のキー操作を検出するブロックであり、時計114は、現在時刻を取得するためのブロックである。
メディアコントローラ107は、図1に示す装填口124に装填された記録メディア200からデータを読み出したり、カメラデバイス105で生成された画像データ等を記録メディア200に書き込むためのものである。
電力制御部117は、電池パック132から携帯電話機10の各種要素へ供給される電力を調整するものである。電力制御部117と、メモリ用電力制御部500と、電池パック300とを合わせたものは、上述した電子機器の基本形態における電力供給装置の一例に相当する。
カードコントローラ118は、図2に示すUSIMカード装填口133bに装填されたUSIMカード300へのアクセスを司るものである。USIMカード300には、電話番号などが登録されており、携帯電話機10は、USIMカード300が装着されると、そのUSIMカード300に登録された電話番号を使った送受話が可能となる。
携帯電話機10は、外観およびハードウェア上は以上のように構成されている。
続いて、デフラグ処理について詳しく説明する。
図4は、デフラグ処理に関連する各種要素を示す図である。
図4には、図3にも示すCPU101、メモリ管理制御部110、電力制御部117、電池パック132、およびメモリ部102とデフラグ実行部400とメモリ用電力制御部500とで構成されたRAM102が示されている。
携帯電話機10は、電源が入れられ、図1に示す上部筐体11が下部筐体12に対して開かれると、電力モードが通常モードに設定される。このとき、電池パック132から供給される電力が電力制御部117によって調整され、CPU101、メモリ管理制御部1100、およびRAM102等に通常電力が供給される。
CPU101では、ユーザからのキー操作に応じて、上述した通話機能、電子メールの送受信機能、ブラウザ機能、およびダウンロード機能などが実行される。このとき、CPU101では、ROM108や不揮発メモリ109に記憶されたプログラムがRAM102に展開され、RAM102を作業領域として利用して処理が実行される。
図5は、RAM102の記録領域を示す概念図である。
CPU101では、複数の記録領域それぞれに一連の仮想アドレスが割り当てられた仮想アドレス空間500が利用され、それら複数の記録領域が順次に取得される。また、RAM102は、メモリ部600を構成する複数の記録領域それぞれに物理アドレスが割り当てられており、それら複数の記録領域のうち1番目の記録領域601には、仮想アドレスと物理アドレスとが対応付けられたメモリ管理テーブル700が記録されている。RAM102は、連続した複数の記録領域で構成される領域群610,620それぞれに電力の供給/停止を制御可能である。メモリ管理テーブル700は、上述したメモリ管理テーブルの一例に相当する。
ここでは、CPU101においてプログラムを実行するのにあたり、仮想アドレス空間500上の連続した仮想領域A,B,Cが順次に取得されて作業領域として利用され、仮想領域Bが解放された後、さらに仮想領域D,Eが取得されて作業領域として利用され、仮想領域Dが解放される場合について説明する。
まず、CPU101からメモリ管理制御部110に、仮想アドレス空間500上の1番目の仮想領域Aの仮想アドレスが伝えられる。
メモリ管理制御部110では、メモリ管理テーブル700が参照されて、CPU101から伝えられた仮想領域Aの仮想アドレスが物理アドレスに変換される。さらに、RAM102を構成するメモリ部600上の、変換された物理アドレスが示す記録領域Aが作業領域として取得されるとともに、メモリ管理テーブル700が更新されて仮想領域Aの仮想アドレスと記録領域Aの物理アドレスとが対応付けられる。
続いて、仮想領域Aと同様にして、仮想領域B,Cの仮想アドレスが物理アドレスに変換されてメモリ管理テーブル700が更新され、RAM102上の記録領域B,Cが順次に作業領域として取得される。
この時点で、CPU101において仮想領域Bを使った処理が終了し、記録領域Bに記録されている情報が不要となった場合、CPU101からメモリ管理制御部110に仮想領域Bの仮想アドレスが伝えられる。メモリ管理制御部110では、メモリ管理テーブル700上の、仮想領域Bの仮想アドレスと記録領域Bの物理アドレスとの対応が削除され、RAM102上の記録領域Bが解放される。
さらにCPU101において作業領域が必要となると、仮想領域Dの仮想アドレスがメモリ管理制御部110に伝えられる。メモリ管理制御部110では、メモリ管理テーブル700を参照して仮想領域Dの仮想アドレスが物理アドレスに変換され、仮想領域Dが記録領域Bと記録領域Dとに分割されて割り当てられる。
その後、仮想領域Eの仮想アドレスが物理アドレスに変換されて、RAM102上の記録領域Eが作業領域として取得され、仮想領域Dを使った処理が終了し、記録領域B,Dに記録されている情報が不要となった場合、メモリ管理テーブル700上の、仮想領域Dの仮想アドレスと記録領域B,Dの物理アドレスとの対応が削除され、RAM102上の記録領域B,Dが解放される。
以上のようにして、記録領域の取得・解放を繰り返すと、図5(B)に示すように、記録領域が断片化した状態となる。この場合、領域群610,620ともに一部の記録領域が使用されているため、RAM102への電力供給を停止することができない。本実施形態の携帯電話機10では、省電力モードに移行すると、RAM102に搭載されたデフラグ実行部400においてデフラグ処理が実行される。
図6は、省電力モード時におけるCPU101およびデフラグ実行部400の一連の処理の流れを示すフローチャート図である。
電源が入れられた状態で、所定時間以上の間、ユーザからのキー操作が入力されない場合や、図1に示す上部筐体11が下部筐体12に対して閉じられると、電力モードが通常モードから省電力モードに移行する。このとき、CPU101から電力制御部117に省電力モードへの移行指示が伝えられる(図6のステップS11,S21)。
電力制御部117では、電池パック132から供給される電力が調整され、CPU101、およびメモリ管理制御部110への電力の供給が停止されるとともに、メモリ用電力制御部500に通常電力が供給される。その結果、CPU101は省電力モードに移行する(図6のステップS12)。このとき、メモリ用電力制御部500よって、メモリ部102およびデフラグ実行部400には通常電力が供給される。
デフラグ実行部400では、RAM102の1番目の記録領域601に記録されたメモリ管理テーブル700が取得され(図6のステップS22)、デフラグの必要/不要が判定される。
メモリ管理テーブル700が参照された結果、RAM102のデフラグが必要であると判定された場合は、デフラグ実行部400によってデフラグが実行される(図6のステップS24)。図5(B)では、使用されている記録領域A,C,Eの間に使用されていない空の記録領域B,Dが存在しており、領域群610,620の双方が使用された状態となっている。デフラグが実行され、記録領域C,Eに記録された情報が空の記録領域B,Dに移動されると、図5(C)に示すように、領域群620が空の状態となる。
領域群610,620のうちの少なくとも一方が空の状態になると(図6のステップS25:YES)、デフラグ実行部400からメモリ用電力制御部500に空の領域群620の情報が伝えられる。
メモリ用電力制御部500では、デフラグ実行部400から伝えられた空の領域群620への電力の供給が停止されるとともに、使用中の領域群610への電力の供給は維持される(図6のステップS26)。
以上のようにして、RAM102も省電力モードに移行する(図6のステップS27)。
ここで、上述した電子機器の基本形態に対し、
上記メモリ装置は、揮発性メモリのメモリ領域を複数に分けたときの各部分領域ごとに電力供給を受けるものであって、
電力供給装置は、省電力モードでは、デフラグ実行部によるデフラグの実行により、メモリ領域を複数に分けた複数の部分領域のうちの空になった部分領域への電力供給を停止するものであるという応用形態は好ましい。
上記メモリ装置は、揮発性メモリのメモリ領域を複数に分けたときの各部分領域ごとに電力供給を受けるものであって、
電力供給装置は、省電力モードでは、デフラグ実行部によるデフラグの実行により、メモリ領域を複数に分けた複数の部分領域のうちの空になった部分領域への電力供給を停止するものであるという応用形態は好ましい。
メモリ領域を複数に分け、空になった部分領域ごとに電力の供給/停止を制御することによって、消費電力を効率良く抑えることができる。
このように、本実施形態の携帯電話機10によると、RAM102に搭載されたデフラグ実行部400においてデフラグが実行されるため、CPU101で実行される各種処理への影響を軽減することができる。また、消費電力が大きいCPU101への電力供給を停止した状態でデフラグを行うことができるため、消費電力を効率良く低減することができる。
ここで、上記では、上述した電子機器の一例として携帯電話機が示されているが、この電子機器は、PDA(Personal Digital Assistant)や、携帯型のゲーム機などであってもよく、さらには、携帯型ではないデスクトップ型のパーソナルコンピュータなどであってもよい。
また、上記では、省電力モード時にCPUなどへの電力供給を停止させる例について説明したが、省電力モード時にCPUなどへ通常電力よりも低い電力を供給するものであってもよい。
また、上記では、メモリ用電力制御部がCPUなどに供給される電力を制御するメインの電力制御部とは別にRAMに搭載されている例について説明したが、メインの電力制御部でメモリに供給される電力も制御するものであってもよい。
10 携帯電話機
11 上部筐体
12 下部筐体
111 LCD
112 送話口
121 操作キー
122 受話口
123 放音口
124 装填口
131 電池カバー
132 電池パック
133a 電池パック収容部
133b USIMカード装填口
100 バス
101 CPU
102 RAM
103 マイクデバイス
104 スピーカデバイス
105 カメラデバイス
106 近距離無線デバイス
107 メディアコントローラ
108 ROM
109 不揮発メモリ
110 メモリ管理制御部
112 ディスプレイデバイス
113 キーデバイス
114 時計
115 遠距離通信デバイス
116 アンテナ
117 電力制御部
118 カードコントローラ
300 USIMカード
400 デフラグ実行部
500 メモリ用電力制御部
600 メモリ部
11 上部筐体
12 下部筐体
111 LCD
112 送話口
121 操作キー
122 受話口
123 放音口
124 装填口
131 電池カバー
132 電池パック
133a 電池パック収容部
133b USIMカード装填口
100 バス
101 CPU
102 RAM
103 マイクデバイス
104 スピーカデバイス
105 カメラデバイス
106 近距離無線デバイス
107 メディアコントローラ
108 ROM
109 不揮発メモリ
110 メモリ管理制御部
112 ディスプレイデバイス
113 キーデバイス
114 時計
115 遠距離通信デバイス
116 アンテナ
117 電力制御部
118 カードコントローラ
300 USIMカード
400 デフラグ実行部
500 メモリ用電力制御部
600 メモリ部
Claims (3)
- 第1の電力で動作する通常モードと、該第1の電力よりも低い第2の電力で動作する省電力モードとを有する電子機器において、
プログラムを実行するCPUを含み、該CPUでのプログラム実行により処理を行う処理装置と、
前記CPUで実行されるプログラムが格納されるとともに格納されたプログラムの物理アドレスと前記CPUがアクセスするアドレスである論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、および該揮発性メモリ上のプログラムの再配置と該再配置に伴う前記メモリ管理テーブルの書き換えとからなるデフラグを実行するデフラグ実行部を有するメモリ装置と、
前記処理装置と前記メモリ装置に電力を供給するとともに少なくとも前記処理装置には、前記省電力モードにおいて前記通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えたことを特徴とする電子機器。 - 前記メモリ装置は、前記揮発性メモリのメモリ領域を複数に分けたときの各部分領域ごとに電力供給を受けるものであって、
前記電力供給装置は、前記省電力モードでは、前記デフラグ実行部によるデフラグの実行により、前記メモリ領域を複数に分けた複数の部分領域のうちの空になった部分領域への電力供給を停止するものであることを特徴とする請求項1記載の電子機器。 - 当該電子機器は、当該電子機器の動作に必要な電力を供給するバッテリを内蔵したものであることを特徴とする請求項1又は2記載の電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008195067A JP2010033345A (ja) | 2008-07-29 | 2008-07-29 | 電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008195067A JP2010033345A (ja) | 2008-07-29 | 2008-07-29 | 電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010033345A true JP2010033345A (ja) | 2010-02-12 |
Family
ID=41737735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008195067A Withdrawn JP2010033345A (ja) | 2008-07-29 | 2008-07-29 | 電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010033345A (ja) |
-
2008
- 2008-07-29 JP JP2008195067A patent/JP2010033345A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4921563B2 (ja) | コンフィギュラブル・シリアルメモリインタフェース | |
CN107273160A (zh) | 一种版本升级的方法及装置 | |
CN109495871B (zh) | 蓝牙连接控制方法、电子装置及计算机可读存储介质 | |
CN105786439A (zh) | 一种终端中声音的控制方法和装置 | |
JP2007129342A (ja) | パーソナルコンピュータ機能付携帯電話機 | |
US8301185B2 (en) | Coordination method and communication terminal | |
CN114253872A (zh) | 电子设备及其内存回收方法、介质 | |
KR100711568B1 (ko) | 구비된 대용량 보조 메모리에 대한 고속 데이터 전송 및멀티태스킹 구현이 가능한 휴대용 단말기 및 방법 | |
JP2003202989A (ja) | 電子機器の機能更新方法 | |
CN104038626B (zh) | 移动计算装置与配件装置的通信方法 | |
JPWO2006041179A1 (ja) | 連係動作方法及び通信端末装置 | |
KR20020050290A (ko) | 무선 전화를 위한 주변 메모리 디바이스 및 이들을구현하고 사용하는 방법 | |
KR100678034B1 (ko) | 휴대단말기에서 블루투스 통신을 이용한 파일 공유 방법 | |
JP2010033345A (ja) | 電子機器 | |
KR20100125804A (ko) | 이동 단말기 및 그 제어 방법 | |
CN112771495B (zh) | 一种音频模式调节的方法、装置及电子设备 | |
JP5006098B2 (ja) | 携帯電子機器及び制御方法 | |
KR100729510B1 (ko) | 사용용도에 따라 스피커를 다르게 구동하는 이동통신단말기 | |
JP2007129343A (ja) | パーソナルコンピュータ機能付携帯電話機 | |
KR100604573B1 (ko) | 유에스비 메모리를 구비하는 이어셋 콘솔 | |
KR20080028182A (ko) | 이동 통신 단말기의 프레임 편집 방법 | |
CN111901897A (zh) | 一种数据下载方法、装置、存储介质及终端 | |
KR20040099682A (ko) | 블루투스를 이용한 근거리 무선 핸드폰 | |
KR20050070542A (ko) | 이동 통신 단말기에서 전원 제어 방법 | |
JP2002208996A (ja) | 携帯機器、携帯型オーディオ信号処理装置及び携帯通信端末装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |