JP2010033345A - 電子機器 - Google Patents

Abstract

【課題】他の処理に影響を与えずにデフラグを実行し、消費電力を効率良く抑えることができる電子機器を提供する。
【解決手段】第１の電力で動作する通常モードと、第１の電力よりも低い第２の電力で動作する省電力モードとを有する電子機器において、ＣＰＵを含む処理装置と、物理アドレスと論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、デフラグを実行するデフラグ実行部を有するメモリ装置と、処理装置とメモリ装置に電力を供給するとともに少なくとも処理装置には、省電力モードにおいて通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えた。
【選択図】 図６

Description

本発明は、第１の電力で動作する通常モードと、第１の電力よりも低い第２の電力で動作する省電力モードとを有する電子機器に関する。

近年、携帯電話機には、標準的な通話機能や電子メールの送受信機能などに加えて、被写体を撮影するためのカメラ機能、ウェブサイトを閲覧するためのブラウザ機能、テレビ番組を視聴するためのテレビ機能、音楽や映像などをダウンロードして録音／録画し、好きなときにそれらを再生するためのダウンロード機能などが搭載されてきている。携帯電話機は、単にコミュニケーションを図るための手段にとどまらず、デジタルカメラ、パーソナルコンピュータ、テレビ、音楽／映像再生機の代わりとなる自分専用の多機能端末として幅広い年代に利用されてきている。

ここで、携帯電話機は、多機能化に伴って消費電力が増加してきている一方で、バッテリの持続時間を延ばしたいという要望も強い。この要望を満たすため、携帯電話機には、上述した各種機能を実行する通常モードと、通常モードにおける消費電力よりも低電力で動作し、ユーザからのキー操作などを受けて通常モードへ移行する省電力モードとが搭載されていることが一般的である。携帯電話機は、常に電源を入れたままで携帯されることが多いため、上述した各種機能を利用していないときには省電力モードに移行し、それらの機能を実行する回路への電力供給を停止することによって、消費電力を抑えることができる。

また、近年では、携帯電話機の多機能化に伴って、携帯電話機に内蔵されるメモリが大容量化してきており、メモリの消費電力も無視できない大きさとなってきている。しかし、メモリは、記録領域全体の１／４程度といった連続した領域単位でしか電源を落とすことができないという制限がある。このため、メモリが断片的に使用されている状態では、省電力モード時であっても、メモリへの電力供給を停止することができないという問題がある。

この問題に関し、特許文献１には、携帯電話機に搭載されたＣＰＵを使って、従来からパーソナルコンピュータ等で広く実行されているデフラグを行い、未使用の連続領域を生成した後で、その連続領域への電力供給を停止する技術について記載されている。
特開２００５−２４２７１７号公報

しかし、携帯電話機に搭載されたＣＰＵは、小型化が重視されているため、パーソナルコンピュータに搭載されているＣＰＵと比較して性能が不十分である。このため、携帯電話機のＣＰＵでデフラグを実行すると、ＣＰＵ資源が占有されてしまって他の処理が重くなってしまうという問題がある。このような問題を解決する方法として、上述した各種機能の処理が終了してからデフラグを実行し、デフラグが終了した後で省電力モードに移行することが考えられる。しかし、デフラグが終了するまでの間、消費電力が大きいＣＰＵへの電力供給が続けられるため、省電力効果が不十分であるという問題がある。

上記問題に鑑み、本件開示の電子機器の課題は、他の処理に影響を与えずにデフラグを実行し、消費電力を効率良く抑えることにある。

本件開示の電子機器の基本形態は、
第１の電力で動作する通常モードと、第１の電力よりも低い第２の電力で動作する省電力モードとを有する電子機器において、
プログラムを実行するＣＰＵを含み、ＣＰＵでのプログラム実行により処理を行う処理装置と、
ＣＰＵで実行されるプログラムが格納されるとともに格納されたプログラムの物理アドレスとＣＰＵがアクセスするアドレスである論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、および揮発性メモリ上のプログラムの再配置と再配置に伴う前記メモリ管理テーブルの書き換えとからなるデフラグを実行するデフラグ実行部を有するメモリ装置と、
処理装置とメモリ装置に電力を供給するとともに少なくとも処理装置には、省電力モードにおいて通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えたことを特徴とする。

この電子機器の基本形態によると、揮発性メモリのデフラグを実行するデフラグ実行部が、プログラム実行によって処理を実行するＣＰＵとは別にメモリ装置に搭載されている。このため、ＣＰＵで実行される処理に影響を与えずにデフラグ処理を実行することができるとともに、省電力モードにおいて、ＣＰＵへの電力供給を停止させた状態でもデフラグ処理を実行することができ、消費電力を効率良く低減させることができる。

以上説明したように、電子機器の基本形態によると、他の処理に影響を与えずにデフラグを実行し、消費電力を効率良く抑えることができる。

以下、図面を参照して、実施形態を説明する。

図１は、上述した電子機器の一実施形態である携帯電話機１０の外観斜視図であり、図２は、携帯電話機１０の背面図である。

この携帯電話機１０は、通常電力（上述した第１の電力の一例）で動作する通常モードと、通常電力よりも低い電力（上述した第２の電力の一例）で動作する省電力モードの２つの電力モードを有している。

図１に示すように、携帯電話機１０は、互いに開閉する上部筐体１１と下部筐体１２とからなり、上部筐体１１には画像表示のためのＬＣＤ１１１、内部に小型スピーカが配備され耳にあてがわれて音声を聞き取るための送話口１１２が設けられている。

下部筐体１２には、ユーザによって操作され、この携帯電話機１０を使って電話を掛けたり、電子メールを送信したり、各種設定を行ったりするための各種の操作キー１２１、ユーザの声をピックアップするマイクロホンが内蔵されそのマイクロホンに声を導くための受話口１２２、スピーカーが内蔵され耳にあてがわれなくても聞き取れる程度の音声を出力する放音口１２３、記録メディアが装填される装填口１２４が設けられている。

また、図２に示すように、下部筐体１２の背面には電池パック収容部１３３ａと、ＵＳＩＭカード装填口１３３ｂが設けられている。ＵＳＩＭカード装填口１３３ｂにＵＳＩＭカード３００が装填され、電池パック収容部１３３ａに電池パック１３２が装填された後、電池カバー１３１が装着される。

ここで、上述した電子機器の基本形態に対し、
当該電子機器は、当該電子機器の動作に必要な電力を供給するバッテリを内蔵したものであるという応用形態は好ましい。

電池パック１３２から電力が供給される携帯電話機１０では、省電力モードにおける消費電力が効率良く低減されることによって、バッテリの持続時間を延ばすことができるという大きな効果が得られる。電池パック１３２は、上述した電子機器の応用形態におけるバッテリの一例に相当する。

図３は、携帯電話機１０のハードウェア構成図である。

図３には、ＣＰＵ１０１、ＲＡＭ１０２、マイクデバイス１０３、スピーカデバイス１０４、カメラデバイス１０５、近距離無線デバイス１０６、メディアコントローラ１０７、ＲＯＭ１０８、不揮発メモリ１０９、ディスプレイデバイス１１２、キーデバイス１１３、時計１１４、遠距離通信デバイス１１５、アンテナ１１６、電力制御部１１７、およびカードコントローラ１１８等が示されており、アンテナ１１６を除き、これらの間はバス１００を介して互いに接続されている。

ＣＰＵ１０１は、各種プログラムを実行する機能を有し、この携帯端末１０の全体を制御している。ＣＰＵ１０１は、上述した電子機器におけるＣＰＵの一例に相当する。

メモリ管理制御部１１０は、ＣＰＵ１０１から伝えられる仮想アドレスを物理アドレスに変換し、各種メモリにアクセスするためのものである。ＣＰＵ１０１とメモリ管理性慮部１１０とを合わせたものは、上述した電子機器の基本形態における処理装置の一例に相当する。

ＲＯＭ１０８には、ＣＰＵ１０１で実行される各種プログラムなど、書き換えられない情報が記憶されている。

不揮発メモリ１０９には、アドレス帳、受信した電子メール、および無線通信機能を使ってダウンロードした各種プログラムなど、書き換えられることがありうるとともに、電力の供給が停止されても保持される情報が記録されている。

ＲＡＭ１０２は、電力が供給されている間のみ情報が保持される揮発性メモリであり、情報を記録するメモリ部６００に加えて、デフラグを実行するためのデフラグ実行部４００と、ＲＡＭ１０２に供給される電力を制御するメモリ用電力供給部５００が搭載されている。ＣＰＵ１０１は、ＲＯＭ１０８や不揮発性メモリ１０９に記憶されたプログラムをＲＡＭ１０２のメモリ部６００上に展開し、ＲＡＭ１０２を作業領域として使いながら実行する。メモリ部６００は、上述した電子機器の基本形態における揮発性メモリの一例にあたり、デフラグ実行部４００は、上述した電子機器の基本形態におけるデフラグ実行部の一例に相当する。また、ＲＡＭ１０２は、上述した電子機器の基本形態におけるメモリ装置の一例に相当する。デフラグ処理などについては、後で詳しく説明する。

マイクデバイス１０３は、ユーザの声をピックアップするマイクロホンおよびそのマイクロホンでピックアップされた声を処理する機能ブロックである。

スピーカデバイス１０４は、ユーザに向けて音声を出力するスピーカ、およびそのスピーカを駆動する音声信号を生成する機能ブロックである。

近距離無線デバイス１０６は、近距離にある外部装置に画像や電話番号などを基地局を介さずに送信するためのものであり、例えば、赤外線通信等が採用される。

遠距離通信デバイス１１５は、アンテナ１１６を使った音声データや電子メールの送受信等を担っている。遠距離通信デバイス１１５では、基地局を介してデータの送受信が行われる。

カメラデバイス１０５は、写真撮影による画像データの収集を司るブロックであり、ディスプレイデバイス１１２は、ＬＣＤ１１１（図１参照）への画像表示を司るブロックであり、キーデバイス１１３は、ユーザによる各種操作キー１２１（図１参照）のキー操作を検出するブロックであり、時計１１４は、現在時刻を取得するためのブロックである。

メディアコントローラ１０７は、図１に示す装填口１２４に装填された記録メディア２００からデータを読み出したり、カメラデバイス１０５で生成された画像データ等を記録メディア２００に書き込むためのものである。

電力制御部１１７は、電池パック１３２から携帯電話機１０の各種要素へ供給される電力を調整するものである。電力制御部１１７と、メモリ用電力制御部５００と、電池パック３００とを合わせたものは、上述した電子機器の基本形態における電力供給装置の一例に相当する。

カードコントローラ１１８は、図２に示すＵＳＩＭカード装填口１３３ｂに装填されたＵＳＩＭカード３００へのアクセスを司るものである。ＵＳＩＭカード３００には、電話番号などが登録されており、携帯電話機１０は、ＵＳＩＭカード３００が装着されると、そのＵＳＩＭカード３００に登録された電話番号を使った送受話が可能となる。

携帯電話機１０は、外観およびハードウェア上は以上のように構成されている。

続いて、デフラグ処理について詳しく説明する。

図４は、デフラグ処理に関連する各種要素を示す図である。

図４には、図３にも示すＣＰＵ１０１、メモリ管理制御部１１０、電力制御部１１７、電池パック１３２、およびメモリ部１０２とデフラグ実行部４００とメモリ用電力制御部５００とで構成されたＲＡＭ１０２が示されている。

携帯電話機１０は、電源が入れられ、図１に示す上部筐体１１が下部筐体１２に対して開かれると、電力モードが通常モードに設定される。このとき、電池パック１３２から供給される電力が電力制御部１１７によって調整され、ＣＰＵ１０１、メモリ管理制御部１１００、およびＲＡＭ１０２等に通常電力が供給される。

ＣＰＵ１０１では、ユーザからのキー操作に応じて、上述した通話機能、電子メールの送受信機能、ブラウザ機能、およびダウンロード機能などが実行される。このとき、ＣＰＵ１０１では、ＲＯＭ１０８や不揮発メモリ１０９に記憶されたプログラムがＲＡＭ１０２に展開され、ＲＡＭ１０２を作業領域として利用して処理が実行される。

図５は、ＲＡＭ１０２の記録領域を示す概念図である。

ＣＰＵ１０１では、複数の記録領域それぞれに一連の仮想アドレスが割り当てられた仮想アドレス空間５００が利用され、それら複数の記録領域が順次に取得される。また、ＲＡＭ１０２は、メモリ部６００を構成する複数の記録領域それぞれに物理アドレスが割り当てられており、それら複数の記録領域のうち１番目の記録領域６０１には、仮想アドレスと物理アドレスとが対応付けられたメモリ管理テーブル７００が記録されている。ＲＡＭ１０２は、連続した複数の記録領域で構成される領域群６１０，６２０それぞれに電力の供給／停止を制御可能である。メモリ管理テーブル７００は、上述したメモリ管理テーブルの一例に相当する。

ここでは、ＣＰＵ１０１においてプログラムを実行するのにあたり、仮想アドレス空間５００上の連続した仮想領域Ａ，Ｂ，Ｃが順次に取得されて作業領域として利用され、仮想領域Ｂが解放された後、さらに仮想領域Ｄ，Ｅが取得されて作業領域として利用され、仮想領域Ｄが解放される場合について説明する。

まず、ＣＰＵ１０１からメモリ管理制御部１１０に、仮想アドレス空間５００上の１番目の仮想領域Ａの仮想アドレスが伝えられる。

メモリ管理制御部１１０では、メモリ管理テーブル７００が参照されて、ＣＰＵ１０１から伝えられた仮想領域Ａの仮想アドレスが物理アドレスに変換される。さらに、ＲＡＭ１０２を構成するメモリ部６００上の、変換された物理アドレスが示す記録領域Ａが作業領域として取得されるとともに、メモリ管理テーブル７００が更新されて仮想領域Ａの仮想アドレスと記録領域Ａの物理アドレスとが対応付けられる。

続いて、仮想領域Ａと同様にして、仮想領域Ｂ，Ｃの仮想アドレスが物理アドレスに変換されてメモリ管理テーブル７００が更新され、ＲＡＭ１０２上の記録領域Ｂ，Ｃが順次に作業領域として取得される。

この時点で、ＣＰＵ１０１において仮想領域Ｂを使った処理が終了し、記録領域Ｂに記録されている情報が不要となった場合、ＣＰＵ１０１からメモリ管理制御部１１０に仮想領域Ｂの仮想アドレスが伝えられる。メモリ管理制御部１１０では、メモリ管理テーブル７００上の、仮想領域Ｂの仮想アドレスと記録領域Ｂの物理アドレスとの対応が削除され、ＲＡＭ１０２上の記録領域Ｂが解放される。

さらにＣＰＵ１０１において作業領域が必要となると、仮想領域Ｄの仮想アドレスがメモリ管理制御部１１０に伝えられる。メモリ管理制御部１１０では、メモリ管理テーブル７００を参照して仮想領域Ｄの仮想アドレスが物理アドレスに変換され、仮想領域Ｄが記録領域Ｂと記録領域Ｄとに分割されて割り当てられる。

その後、仮想領域Ｅの仮想アドレスが物理アドレスに変換されて、ＲＡＭ１０２上の記録領域Ｅが作業領域として取得され、仮想領域Ｄを使った処理が終了し、記録領域Ｂ，Ｄに記録されている情報が不要となった場合、メモリ管理テーブル７００上の、仮想領域Ｄの仮想アドレスと記録領域Ｂ，Ｄの物理アドレスとの対応が削除され、ＲＡＭ１０２上の記録領域Ｂ，Ｄが解放される。

以上のようにして、記録領域の取得・解放を繰り返すと、図５（Ｂ）に示すように、記録領域が断片化した状態となる。この場合、領域群６１０，６２０ともに一部の記録領域が使用されているため、ＲＡＭ１０２への電力供給を停止することができない。本実施形態の携帯電話機１０では、省電力モードに移行すると、ＲＡＭ１０２に搭載されたデフラグ実行部４００においてデフラグ処理が実行される。

図６は、省電力モード時におけるＣＰＵ１０１およびデフラグ実行部４００の一連の処理の流れを示すフローチャート図である。

電源が入れられた状態で、所定時間以上の間、ユーザからのキー操作が入力されない場合や、図１に示す上部筐体１１が下部筐体１２に対して閉じられると、電力モードが通常モードから省電力モードに移行する。このとき、ＣＰＵ１０１から電力制御部１１７に省電力モードへの移行指示が伝えられる（図６のステップＳ１１，Ｓ２１）。

電力制御部１１７では、電池パック１３２から供給される電力が調整され、ＣＰＵ１０１、およびメモリ管理制御部１１０への電力の供給が停止されるとともに、メモリ用電力制御部５００に通常電力が供給される。その結果、ＣＰＵ１０１は省電力モードに移行する（図６のステップＳ１２）。このとき、メモリ用電力制御部５００よって、メモリ部１０２およびデフラグ実行部４００には通常電力が供給される。

デフラグ実行部４００では、ＲＡＭ１０２の１番目の記録領域６０１に記録されたメモリ管理テーブル７００が取得され（図６のステップＳ２２）、デフラグの必要／不要が判定される。

メモリ管理テーブル７００が参照された結果、ＲＡＭ１０２のデフラグが必要であると判定された場合は、デフラグ実行部４００によってデフラグが実行される（図６のステップＳ２４）。図５（Ｂ）では、使用されている記録領域Ａ，Ｃ，Ｅの間に使用されていない空の記録領域Ｂ，Ｄが存在しており、領域群６１０，６２０の双方が使用された状態となっている。デフラグが実行され、記録領域Ｃ，Ｅに記録された情報が空の記録領域Ｂ，Ｄに移動されると、図５（Ｃ）に示すように、領域群６２０が空の状態となる。

領域群６１０，６２０のうちの少なくとも一方が空の状態になると（図６のステップＳ２５：ＹＥＳ）、デフラグ実行部４００からメモリ用電力制御部５００に空の領域群６２０の情報が伝えられる。

メモリ用電力制御部５００では、デフラグ実行部４００から伝えられた空の領域群６２０への電力の供給が停止されるとともに、使用中の領域群６１０への電力の供給は維持される（図６のステップＳ２６）。

以上のようにして、ＲＡＭ１０２も省電力モードに移行する（図６のステップＳ２７）。

ここで、上述した電子機器の基本形態に対し、
上記メモリ装置は、揮発性メモリのメモリ領域を複数に分けたときの各部分領域ごとに電力供給を受けるものであって、
電力供給装置は、省電力モードでは、デフラグ実行部によるデフラグの実行により、メモリ領域を複数に分けた複数の部分領域のうちの空になった部分領域への電力供給を停止するものであるという応用形態は好ましい。

メモリ領域を複数に分け、空になった部分領域ごとに電力の供給／停止を制御することによって、消費電力を効率良く抑えることができる。

このように、本実施形態の携帯電話機１０によると、ＲＡＭ１０２に搭載されたデフラグ実行部４００においてデフラグが実行されるため、ＣＰＵ１０１で実行される各種処理への影響を軽減することができる。また、消費電力が大きいＣＰＵ１０１への電力供給を停止した状態でデフラグを行うことができるため、消費電力を効率良く低減することができる。

ここで、上記では、上述した電子機器の一例として携帯電話機が示されているが、この電子機器は、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）や、携帯型のゲーム機などであってもよく、さらには、携帯型ではないデスクトップ型のパーソナルコンピュータなどであってもよい。

また、上記では、省電力モード時にＣＰＵなどへの電力供給を停止させる例について説明したが、省電力モード時にＣＰＵなどへ通常電力よりも低い電力を供給するものであってもよい。

また、上記では、メモリ用電力制御部がＣＰＵなどに供給される電力を制御するメインの電力制御部とは別にＲＡＭに搭載されている例について説明したが、メインの電力制御部でメモリに供給される電力も制御するものであってもよい。

電子機器の一実施形態である携帯電話機の外観斜視図である。 携帯電話機の背面図である。 携帯電話機のハードウェア構成図である。 デフラグ処理に関連する各種要素を示す図である。 ＲＡＭの記録領域を示す概念図である。 省電力モード時におけるＣＰＵおよびデフラグ実行部の一連の処理の流れを示すフローチャート図である。

符号の説明

１０ 携帯電話機
１１ 上部筐体
１２ 下部筐体
１１１ ＬＣＤ
１１２ 送話口
１２１ 操作キー
１２２ 受話口
１２３ 放音口
１２４ 装填口
１３１ 電池カバー
１３２ 電池パック
１３３ａ 電池パック収容部
１３３ｂ ＵＳＩＭカード装填口
１００ バス
１０１ ＣＰＵ
１０２ ＲＡＭ
１０３ マイクデバイス
１０４ スピーカデバイス
１０５ カメラデバイス
１０６ 近距離無線デバイス
１０７ メディアコントローラ
１０８ ＲＯＭ
１０９ 不揮発メモリ
１１０ メモリ管理制御部
１１２ ディスプレイデバイス
１１３ キーデバイス
１１４ 時計
１１５ 遠距離通信デバイス
１１６ アンテナ
１１７ 電力制御部
１１８ カードコントローラ
３００ ＵＳＩＭカード
４００ デフラグ実行部
５００ メモリ用電力制御部
６００ メモリ部

Claims (3)

1. 第１の電力で動作する通常モードと、該第１の電力よりも低い第２の電力で動作する省電力モードとを有する電子機器において、
   プログラムを実行するＣＰＵを含み、該ＣＰＵでのプログラム実行により処理を行う処理装置と、
   前記ＣＰＵで実行されるプログラムが格納されるとともに格納されたプログラムの物理アドレスと前記ＣＰＵがアクセスするアドレスである論理アドレスとの対応関係を表わすメモリ管理テーブルを記憶した揮発性メモリ、および該揮発性メモリ上のプログラムの再配置と該再配置に伴う前記メモリ管理テーブルの書き換えとからなるデフラグを実行するデフラグ実行部を有するメモリ装置と、
   前記処理装置と前記メモリ装置に電力を供給するとともに少なくとも前記処理装置には、前記省電力モードにおいて前記通常モードよりも供給電力を低下させまたは電力供給を停止させる電力供給装置とを備えたことを特徴とする電子機器。
2. 前記メモリ装置は、前記揮発性メモリのメモリ領域を複数に分けたときの各部分領域ごとに電力供給を受けるものであって、
   前記電力供給装置は、前記省電力モードでは、前記デフラグ実行部によるデフラグの実行により、前記メモリ領域を複数に分けた複数の部分領域のうちの空になった部分領域への電力供給を停止するものであることを特徴とする請求項１記載の電子機器。
3. 当該電子機器は、当該電子機器の動作に必要な電力を供給するバッテリを内蔵したものであることを特徴とする請求項１又は２記載の電子機器。

Images