JP2010028502A - 圧電発振器 - Google Patents
圧電発振器 Download PDFInfo
- Publication number
- JP2010028502A JP2010028502A JP2008188170A JP2008188170A JP2010028502A JP 2010028502 A JP2010028502 A JP 2010028502A JP 2008188170 A JP2008188170 A JP 2008188170A JP 2008188170 A JP2008188170 A JP 2008188170A JP 2010028502 A JP2010028502 A JP 2010028502A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- piezoelectric oscillator
- external
- circuit
- piezoelectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【課題】圧電発振器の位相雑音(C/N)を低減する手段を得る。
【解決手段】圧電振動子Xと、少なくとも負荷容量C1、C2と周波数調整回路12を含
む発振用の増幅回路を有するICチップ5と、外部容量C5〜C7を有し、圧電振動子X
及びICチップ5を搭載可能な回路基板と、を備え、負荷容量C1、C2と外部容量C5
〜C7とが並列回路を成すように、負荷容量C1、C2と外部容量C5〜C7とを導体を
介して導通するように構成した。
【選択図】図3
【解決手段】圧電振動子Xと、少なくとも負荷容量C1、C2と周波数調整回路12を含
む発振用の増幅回路を有するICチップ5と、外部容量C5〜C7を有し、圧電振動子X
及びICチップ5を搭載可能な回路基板と、を備え、負荷容量C1、C2と外部容量C5
〜C7とが並列回路を成すように、負荷容量C1、C2と外部容量C5〜C7とを導体を
介して導通するように構成した。
【選択図】図3
Description
本発明は、圧電発振器に関し、特に位相雑音の低減を図るのに好適な圧電発振器に関す
るものである。
るものである。
近年、圧電発振器は周波数安定度、小型軽量、低価格等により携帯電話等の通信機器か
ら水晶時計のような民生機器まで、多くの分野で用いられている。中でも圧電振動子の周
波数温度特性を補償した温度補償型圧電発振器(TCXO)は、周波数安定度を必要とす
る携帯電話等に広く用いられている。
特許文献1には、温度補償データをIC素子へ書き込む際に、IC素子を搭載した基板
と、書き込み装置との接続を容易にした温度補償型水晶発振器が開示されている。
図7は、従来のTCXOの構成を示す図であり、(a)は分解斜視図、(b)は断面図
である。
この図7に示す温度補償型水晶発振器70は、水晶振動子71、IC素子77、矩形状
の実装用基体76、及び書込制御端子81等を備えている。
水晶振動子71は、セラミックパッケージ本体72の内底部に導電性接着剤を塗布し、
この導電性接着剤の上に水晶振動素子75を載置して接着・固定し、セラミックパッケー
ジ本体72の開口部に金属性の蓋74をシーム溶接して構成される。水晶振動素子75は
、結晶軸に対し所定の角度で切断された水晶基板を、所定の厚みに加工し、その両主面に
一対の励振電極を形成して構成される。
IC素子77は、周囲の温度を検知する感温素子、水晶振動子71の周波数温度特性を
補償する温度補償データを格納するためのメモリ、温度補償データに基づいて水晶振動子
71の周波数を補正する温度補償回路、発振出力を生成する発振回路等が設けられている
。
実装用基体76は、ガラス−エポキシ樹脂等の材料を用いて平板状に形成され、その上
面に水晶振動子71、IC素子77及び書込制御端子81用のパッド電極が設けられ、下
面には外部接続端子80が形成された基板である。
書込制御端子81は、銅等の金属材料を柱状に成形した金属ポストであり、実装用基体
76の上面のエッジに沿って並設され、実装用基体76の配線導体等を介してIC素子7
7に電気的に接続されている。TCXOを組み立てた後、これらの書込制御端子81に側
方より温度補償データ書込装置のプローブ針を当て、水晶振動子71の温度特性に応じた
温度補償データを書き込むことによってIC素子77のメモリ内に温度補償データが格納
される。
ら水晶時計のような民生機器まで、多くの分野で用いられている。中でも圧電振動子の周
波数温度特性を補償した温度補償型圧電発振器(TCXO)は、周波数安定度を必要とす
る携帯電話等に広く用いられている。
特許文献1には、温度補償データをIC素子へ書き込む際に、IC素子を搭載した基板
と、書き込み装置との接続を容易にした温度補償型水晶発振器が開示されている。
図7は、従来のTCXOの構成を示す図であり、(a)は分解斜視図、(b)は断面図
である。
この図7に示す温度補償型水晶発振器70は、水晶振動子71、IC素子77、矩形状
の実装用基体76、及び書込制御端子81等を備えている。
水晶振動子71は、セラミックパッケージ本体72の内底部に導電性接着剤を塗布し、
この導電性接着剤の上に水晶振動素子75を載置して接着・固定し、セラミックパッケー
ジ本体72の開口部に金属性の蓋74をシーム溶接して構成される。水晶振動素子75は
、結晶軸に対し所定の角度で切断された水晶基板を、所定の厚みに加工し、その両主面に
一対の励振電極を形成して構成される。
IC素子77は、周囲の温度を検知する感温素子、水晶振動子71の周波数温度特性を
補償する温度補償データを格納するためのメモリ、温度補償データに基づいて水晶振動子
71の周波数を補正する温度補償回路、発振出力を生成する発振回路等が設けられている
。
実装用基体76は、ガラス−エポキシ樹脂等の材料を用いて平板状に形成され、その上
面に水晶振動子71、IC素子77及び書込制御端子81用のパッド電極が設けられ、下
面には外部接続端子80が形成された基板である。
書込制御端子81は、銅等の金属材料を柱状に成形した金属ポストであり、実装用基体
76の上面のエッジに沿って並設され、実装用基体76の配線導体等を介してIC素子7
7に電気的に接続されている。TCXOを組み立てた後、これらの書込制御端子81に側
方より温度補償データ書込装置のプローブ針を当て、水晶振動子71の温度特性に応じた
温度補償データを書き込むことによってIC素子77のメモリ内に温度補償データが格納
される。
また、圧電発振器の位相雑音を低減する手段が特許文献2に開示されている。
図8は、従来の圧電発振器の電気的回路図である。
この図8に示す圧電発振器は、コルピッツ型圧電発振器90と補償回路91とから成る
。コルピッツ型圧電発振器90は従来から用いられている発振回路であり、補償回路91
は、バラクタ(可変容量素子)D’と容量C11との直列接続回路のバラクタD’の両端
に抵抗R11、R21を介して夫々制御電圧Vc1と、基準電圧Vc2とを印加した回路
である。
バラクタD’の片側のみに制御電圧を印加するタイプの圧電発振器が呈する位相ノイズ
特性に対し、図8に示す回路構成の圧電発振器の場合では、バラクタD’の両端に接続さ
れた基準電圧Vc2と、制御電圧Vc1とに同相のノイズが重畳した場合、両端子のノイ
ズのレベルがほぼ同じであれば端子間における電位差として現れないので、次段の発振回
路には位相雑音として伝搬しないため、位相雑音が低減できる。
また、図8の制御電圧Vc1端子から見たカットオフ周波数をF1、基準電圧Vc2端
子から見たカットオフ周波数をF2とすると、図8の回路のように、基準電圧Vc2及び
制御電圧Vc1の出力端が交流阻止用の抵抗R11、R21を介してバラクタD’の両端
に接続されているので、バラクタD’の対グランド容量と抵抗によりフィルタが構成され
る。そして、基準電圧Vc2及び制御電圧Vc1側からみて、バラクタD’の両端に接続
される抵抗R11、R21の値を、夫々のカットオフ周波数が略一致するように設定する
ことにより、位相雑音を低減できると開示されている。
特開2005−244639公報
特開2004−320239公報
図8は、従来の圧電発振器の電気的回路図である。
この図8に示す圧電発振器は、コルピッツ型圧電発振器90と補償回路91とから成る
。コルピッツ型圧電発振器90は従来から用いられている発振回路であり、補償回路91
は、バラクタ(可変容量素子)D’と容量C11との直列接続回路のバラクタD’の両端
に抵抗R11、R21を介して夫々制御電圧Vc1と、基準電圧Vc2とを印加した回路
である。
バラクタD’の片側のみに制御電圧を印加するタイプの圧電発振器が呈する位相ノイズ
特性に対し、図8に示す回路構成の圧電発振器の場合では、バラクタD’の両端に接続さ
れた基準電圧Vc2と、制御電圧Vc1とに同相のノイズが重畳した場合、両端子のノイ
ズのレベルがほぼ同じであれば端子間における電位差として現れないので、次段の発振回
路には位相雑音として伝搬しないため、位相雑音が低減できる。
また、図8の制御電圧Vc1端子から見たカットオフ周波数をF1、基準電圧Vc2端
子から見たカットオフ周波数をF2とすると、図8の回路のように、基準電圧Vc2及び
制御電圧Vc1の出力端が交流阻止用の抵抗R11、R21を介してバラクタD’の両端
に接続されているので、バラクタD’の対グランド容量と抵抗によりフィルタが構成され
る。そして、基準電圧Vc2及び制御電圧Vc1側からみて、バラクタD’の両端に接続
される抵抗R11、R21の値を、夫々のカットオフ周波数が略一致するように設定する
ことにより、位相雑音を低減できると開示されている。
しかしながら、図7に示した特許文献1に記載のTCXOには、通信のデジタル化に伴
い、最近客先から強く要求される位相雑音(雑音比特性、C/N特性)については、何ら
記述されていない。
また図8に示した特許文献2に記載の圧電発振器を構成した後に検査段階で位相雑音不
良が発生すると、温度補償及び位相雑音の調整に工数が掛かるという問題があった。
本発明は上記問題を解決するためになされたもので、位相雑音を低減した圧電発振器を
提供することを目的とする。
い、最近客先から強く要求される位相雑音(雑音比特性、C/N特性)については、何ら
記述されていない。
また図8に示した特許文献2に記載の圧電発振器を構成した後に検査段階で位相雑音不
良が発生すると、温度補償及び位相雑音の調整に工数が掛かるという問題があった。
本発明は上記問題を解決するためになされたもので、位相雑音を低減した圧電発振器を
提供することを目的とする。
本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の
形態又は適用例として実現することが可能である。
形態又は適用例として実現することが可能である。
[適用例1]本発明に係る圧電発振器は、圧電振動子と、少なくとも負荷容量と周波数
調整回路を含む発振用の増幅回路を有するICチップと、前記ICチップとは別体の外部
容量を有し、前記圧電振動子及び前記ICチップを搭載可能な回路基板と、を備え、前記
負荷容量と前記外部容量とが並列回路を成すように、前記負荷容量と前記外部容量とを導
体を介して導通したことを特徴とする。
調整回路を含む発振用の増幅回路を有するICチップと、前記ICチップとは別体の外部
容量を有し、前記圧電振動子及び前記ICチップを搭載可能な回路基板と、を備え、前記
負荷容量と前記外部容量とが並列回路を成すように、前記負荷容量と前記外部容量とを導
体を介して導通したことを特徴とする。
上記のように本発明の圧電発振器は、負荷容量に並列に外部容量を付加したことにより
、ICチップに内蔵する容量のみでは低減しきれない位相雑音(C/N)を低減すること
が可能になる。
、ICチップに内蔵する容量のみでは低減しきれない位相雑音(C/N)を低減すること
が可能になる。
[適用例2]また本発明の圧電発振器は、前記ICチップが電圧制御型容量素子(可変
容量素子)を備えることを特徴とする適用例1に記載の圧電発振器である。
容量素子)を備えることを特徴とする適用例1に記載の圧電発振器である。
上記のように電圧制御型容量素子を備えたICチップを用いて圧電発振器を構成すると
、温度補償型の圧電発振器が構成できる共に、負荷容量に並列に外部容量を付加すること
により、位相雑音(C/N)を低減できる。
、温度補償型の圧電発振器が構成できる共に、負荷容量に並列に外部容量を付加すること
により、位相雑音(C/N)を低減できる。
[適用例3]また、圧電発振器は、前記回路基板に前記外部容量が複数設けられ、前記
負荷容量と前記外部容量との接続が選択可能に構成されていることを特徴とする適用例1
又は2に記載の圧電発振器である。
負荷容量と前記外部容量との接続が選択可能に構成されていることを特徴とする適用例1
又は2に記載の圧電発振器である。
上記のように外部容量を複数個備えた回路基板を用いて圧電発振器を構成すると、負荷
容量に並列に付加する外部容量を微調整することが可能となり、位相雑音をより微細に調
整することができる。また、容量選択により類似設計で個別の仕様に対応することが可能
になり汎用性を高めることが可能になる。
容量に並列に付加する外部容量を微調整することが可能となり、位相雑音をより微細に調
整することができる。また、容量選択により類似設計で個別の仕様に対応することが可能
になり汎用性を高めることが可能になる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図1は、本発明の一実施形態に係る圧電発振器の構成を示す概略斜視図、図2は回路基
板の要部拡大断面図である。
この図1に示す圧電発振器1は、圧電振動子Xと、ICチップ5と、圧電振動子X及び
ICチップ5を上面に搭載する回路基板6と、を備えている。
圧電振動子Xは、圧電振動素子とパッケージとからなる。圧電振動素子は、結晶軸に対
し所定の角度で切断された圧電基板を所定の厚さに加工し、その両主面に一対の励振電極
を付着して構成される。一方、パッケージは、例えばセラミックパッケージ本体と金属性
の蓋とからなる。
圧電振動子Xは、セラミックパッケージ本体の内底部に設けたパッド電極上に導電性接
着剤を塗布し、この導電性接着剤の上に前電振動素子を載置し、導電性接着剤を硬化させ
て後、セラミックパッケージ本体の開口部に前記金属性の蓋をシーム溶接することにより
構成される。
圧電基板としては、例えばATカット水晶基板があり、その振動姿態は厚み滑りモード
であり、周波数温度特性が3次曲線を呈すると共に、共振周波数は厚さの逆数に比例する
。
図1は、本発明の一実施形態に係る圧電発振器の構成を示す概略斜視図、図2は回路基
板の要部拡大断面図である。
この図1に示す圧電発振器1は、圧電振動子Xと、ICチップ5と、圧電振動子X及び
ICチップ5を上面に搭載する回路基板6と、を備えている。
圧電振動子Xは、圧電振動素子とパッケージとからなる。圧電振動素子は、結晶軸に対
し所定の角度で切断された圧電基板を所定の厚さに加工し、その両主面に一対の励振電極
を付着して構成される。一方、パッケージは、例えばセラミックパッケージ本体と金属性
の蓋とからなる。
圧電振動子Xは、セラミックパッケージ本体の内底部に設けたパッド電極上に導電性接
着剤を塗布し、この導電性接着剤の上に前電振動素子を載置し、導電性接着剤を硬化させ
て後、セラミックパッケージ本体の開口部に前記金属性の蓋をシーム溶接することにより
構成される。
圧電基板としては、例えばATカット水晶基板があり、その振動姿態は厚み滑りモード
であり、周波数温度特性が3次曲線を呈すると共に、共振周波数は厚さの逆数に比例する
。
ICチップ5は、この図には示していないが、発振用の増幅回路、周囲温度を検出する
感温素子、電圧制御型容量素子(以下、可変容量素子と称す)、可変容量素子に電圧を供
給する制御電圧発生回路、温度補償データを格納するメモリ回路とを備え、発振用の増幅
回路は、増幅器、周波数調整用の容量素子、負荷容量等を備えている。
回路基板6は、例えばアルミナセラミック等のグリーンシートを積層して形成され、そ
の内部及び表面に配線導体が設けられている。
図1に示すように回路基板6の上面には、圧電振動子Xの外部端子(図示せず)と接続
するパッド電極(図示せず)、ICチップ5の端子電極とボンディングワイヤ9で接続す
る複数のパッド電極7、回路基板6の内部のグリーンシート間に形成される外部容量(C
5、C6、C7)と接続する複数のパッド電極8a、8b、8cが形成されている。
ここで、外部容量とは、ICチップ5に含まれる容量に対し、ICチップ5以外に設け
る容量を示している。
感温素子、電圧制御型容量素子(以下、可変容量素子と称す)、可変容量素子に電圧を供
給する制御電圧発生回路、温度補償データを格納するメモリ回路とを備え、発振用の増幅
回路は、増幅器、周波数調整用の容量素子、負荷容量等を備えている。
回路基板6は、例えばアルミナセラミック等のグリーンシートを積層して形成され、そ
の内部及び表面に配線導体が設けられている。
図1に示すように回路基板6の上面には、圧電振動子Xの外部端子(図示せず)と接続
するパッド電極(図示せず)、ICチップ5の端子電極とボンディングワイヤ9で接続す
る複数のパッド電極7、回路基板6の内部のグリーンシート間に形成される外部容量(C
5、C6、C7)と接続する複数のパッド電極8a、8b、8cが形成されている。
ここで、外部容量とは、ICチップ5に含まれる容量に対し、ICチップ5以外に設け
る容量を示している。
図2に示す要部拡大断面図のように、グリーンシートG1〜G4の積層間には配線導体
と、外部容量を形成する電極8’a、8’b、8’cが形成されている。グリーンシート
G1の下面(回路基板6の下面)には接続用の外部端子(図示せず)と、外部容量形成用
の電極8Eが形成されている。
図2の要部拡大断面図において、電極8’aと電極Eとで外部容量C5が形成され、配
線導体8a1にてパッド電極8aと接続されている。同様に電極8’bと電極Eとで外部
容量C6が、電極8’cと電極Eとで外部容量C7が、形成され、夫々配線導体8b1、
8c1にてパッド電極8b、8cと接続されている。
図1、図2では外部容量の一例として3個の場合を示しているが、もっと多く外部容量
Cを形成してもよい。また、グリーンシートG1〜G4の積層間の容量形成は、図示した
例に限定せず、電極8Eを底面ではなく、層間に形成してもよし、グリーンシートの積層
数も4層に限定するものではない。また、配線導体8a1〜8c1を設けず、電極8Eと
パッド電極8a〜8cとの間で外部容量を形成してもよい。外部容量の大きさは、周知の
ように、電極面積と、電極間に挟まれる誘電体の誘電率に比例し、電極間の距離に逆比例
する。
と、外部容量を形成する電極8’a、8’b、8’cが形成されている。グリーンシート
G1の下面(回路基板6の下面)には接続用の外部端子(図示せず)と、外部容量形成用
の電極8Eが形成されている。
図2の要部拡大断面図において、電極8’aと電極Eとで外部容量C5が形成され、配
線導体8a1にてパッド電極8aと接続されている。同様に電極8’bと電極Eとで外部
容量C6が、電極8’cと電極Eとで外部容量C7が、形成され、夫々配線導体8b1、
8c1にてパッド電極8b、8cと接続されている。
図1、図2では外部容量の一例として3個の場合を示しているが、もっと多く外部容量
Cを形成してもよい。また、グリーンシートG1〜G4の積層間の容量形成は、図示した
例に限定せず、電極8Eを底面ではなく、層間に形成してもよし、グリーンシートの積層
数も4層に限定するものではない。また、配線導体8a1〜8c1を設けず、電極8Eと
パッド電極8a〜8cとの間で外部容量を形成してもよい。外部容量の大きさは、周知の
ように、電極面積と、電極間に挟まれる誘電体の誘電率に比例し、電極間の距離に逆比例
する。
また図1に示す圧電発振器1では、回路基板6の所定の位置に圧電振動子Xを半田を用
いて接続し、回路基板6の所定の位置に接着剤を塗布し、該接着剤の上にICチップ5を
載置し、乾燥した後、ICチップ5の端子電極と回路基板6のパッド電極7とをボンディ
ングワイヤにて接続する。更に、ICチップ5の端子電極とパッド電極8aとをボンディ
ングワイヤにて接続する。必要に応じて、パッド電極8aと、パッド電極8b、8cとを
ボンディングワイヤにて接続する。電極8Eをアースに接続することにより、外部容量C
5、C6、C7は、後述するように発振回路の負荷容量に並列接続される。
いて接続し、回路基板6の所定の位置に接着剤を塗布し、該接着剤の上にICチップ5を
載置し、乾燥した後、ICチップ5の端子電極と回路基板6のパッド電極7とをボンディ
ングワイヤにて接続する。更に、ICチップ5の端子電極とパッド電極8aとをボンディ
ングワイヤにて接続する。必要に応じて、パッド電極8aと、パッド電極8b、8cとを
ボンディングワイヤにて接続する。電極8Eをアースに接続することにより、外部容量C
5、C6、C7は、後述するように発振回路の負荷容量に並列接続される。
図3は、図1に示した圧電発振器の電気的回路図の一例である。なお、図3で、感温素
子、及びメモリ回路等は省略している。
本実施形態の圧電発振器1は、増幅器Amp1の両端に抵抗R1の夫々の端子を接続す
ると共に、増幅器Amp1の両端と接地間に夫々容量(負荷容量)C1、C2を接続し、
更に増幅器Amp1の両端に圧電振動子Xの夫々の端子を接続する。増幅器Amp1の出
力側Qに増幅器Amp2に入力側を接続し、増幅器Amp2の出力側より発振出力を得る
。制御電圧発生回路11と増幅器Amp1の入力側Pとを接続し、増幅器Amp1の入力
側Pと接地間に可変容量素子Dを接続する。増幅器Amp1の出力側Qと接地間には、複
数の容量からなる周波数調整回路12を接続する。
更に、増幅器Amp1の出力側Qと回路基板6上のパッド電極8aとをボンディングワ
イヤにて接続して、圧電発振器1を構成する。必要に応じて、パッド電極8aとパッド電
極8b、8cとを接続する。つまり、ICチップ5とは別体の外部容量C5、C6、C7
がICチップ5に含まれる負荷容量に並列接続される。また、パッド電極8aの接続点は
増幅器Amp1の入力側Pであってもよい。
子、及びメモリ回路等は省略している。
本実施形態の圧電発振器1は、増幅器Amp1の両端に抵抗R1の夫々の端子を接続す
ると共に、増幅器Amp1の両端と接地間に夫々容量(負荷容量)C1、C2を接続し、
更に増幅器Amp1の両端に圧電振動子Xの夫々の端子を接続する。増幅器Amp1の出
力側Qに増幅器Amp2に入力側を接続し、増幅器Amp2の出力側より発振出力を得る
。制御電圧発生回路11と増幅器Amp1の入力側Pとを接続し、増幅器Amp1の入力
側Pと接地間に可変容量素子Dを接続する。増幅器Amp1の出力側Qと接地間には、複
数の容量からなる周波数調整回路12を接続する。
更に、増幅器Amp1の出力側Qと回路基板6上のパッド電極8aとをボンディングワ
イヤにて接続して、圧電発振器1を構成する。必要に応じて、パッド電極8aとパッド電
極8b、8cとを接続する。つまり、ICチップ5とは別体の外部容量C5、C6、C7
がICチップ5に含まれる負荷容量に並列接続される。また、パッド電極8aの接続点は
増幅器Amp1の入力側Pであってもよい。
ところで、圧電発振器の位相雑音を低減する手段の1つとして、発振ループの補償感度
を低下させ、制御電圧発生回路から生ずるノイズを低く抑える手法がある。このためには
、可変容量素子の電圧(V)−容量(C)特性の感度を低下させる方法と、圧電振動子X
自体の負荷容量(CL)−周波数変動(Δf/f0)特性の感度を低下させる方法とがあ
る。
可変容量素子の電圧(V)−容量(C)特性の感度を低下させるには、周波数調整回路
12の容量値を周波数調整に必要な値以上となるよう容量アレイを増やす必要があり、I
Cチップ5のチップサイズが大きくなると共に、一枚のシリコンウエハーから多くのIC
チップ5を得られなくなるのでICチップ5の生産効率も悪い。さらに、増やした容量ア
レイを切り替えるためのメモリ(ROM)も増やさねばならず、ICのチップサイズが大
きくなるという問題がある。
圧電振動子X自体の負荷容量(CL)−周波数変動(Δf/f0)特性の感度を低下さ
せるには、圧電振動子Xの励振電極の形状寸法の変更が必要であり、所望の周波数で最適
の負荷容量(CL)−周波数変動(Δf/f0)特性を得るには多くの治具と、多くの試
作時間を要するという問題がある。
を低下させ、制御電圧発生回路から生ずるノイズを低く抑える手法がある。このためには
、可変容量素子の電圧(V)−容量(C)特性の感度を低下させる方法と、圧電振動子X
自体の負荷容量(CL)−周波数変動(Δf/f0)特性の感度を低下させる方法とがあ
る。
可変容量素子の電圧(V)−容量(C)特性の感度を低下させるには、周波数調整回路
12の容量値を周波数調整に必要な値以上となるよう容量アレイを増やす必要があり、I
Cチップ5のチップサイズが大きくなると共に、一枚のシリコンウエハーから多くのIC
チップ5を得られなくなるのでICチップ5の生産効率も悪い。さらに、増やした容量ア
レイを切り替えるためのメモリ(ROM)も増やさねばならず、ICのチップサイズが大
きくなるという問題がある。
圧電振動子X自体の負荷容量(CL)−周波数変動(Δf/f0)特性の感度を低下さ
せるには、圧電振動子Xの励振電極の形状寸法の変更が必要であり、所望の周波数で最適
の負荷容量(CL)−周波数変動(Δf/f0)特性を得るには多くの治具と、多くの試
作時間を要するという問題がある。
そこで、本実施形態では、図3に示すように、発振ループの増幅器Amp1の出力端子
Qと接地間に外部容量(例えば、C5+C6)を接続することにより、圧電振動子Xに直
列に接続される負荷容量の値を調整するようにしている。
負荷容量CLと周波数変動(Δf/f0)との関係は、図4に示す曲線のようになる。
つまり、負荷容量CLが大きくなると曲線もなだらかになり、位相雑音(C/N)を低減
させることが可能となる。
負荷容量を大きくすることにより制御電圧発生回路11の出力電圧(V)に対し、圧電
振動子Xの周波数変動(Δf/f0)を低く抑えることができ、位相雑音を低減すること
ができる。外部容量の大きさとしては位相雑音を測定しながら最適の大きさを選べばよい
。
また、外部容量の接続点としては増幅器Amp1の入力端子Pでもよい。外部容量を付
加したことによる圧電発振器の周波数変化は、ICチップの負荷容量を僅かに変えて微調
整すればよい。
ICチップは多量に用いないとそのコストを低減することができないので、広範囲の周
波数の発振回路に用いなければならない。周波数が異なる場合は、外部容量を適切に選択
して位相雑音を低減する。
Qと接地間に外部容量(例えば、C5+C6)を接続することにより、圧電振動子Xに直
列に接続される負荷容量の値を調整するようにしている。
負荷容量CLと周波数変動(Δf/f0)との関係は、図4に示す曲線のようになる。
つまり、負荷容量CLが大きくなると曲線もなだらかになり、位相雑音(C/N)を低減
させることが可能となる。
負荷容量を大きくすることにより制御電圧発生回路11の出力電圧(V)に対し、圧電
振動子Xの周波数変動(Δf/f0)を低く抑えることができ、位相雑音を低減すること
ができる。外部容量の大きさとしては位相雑音を測定しながら最適の大きさを選べばよい
。
また、外部容量の接続点としては増幅器Amp1の入力端子Pでもよい。外部容量を付
加したことによる圧電発振器の周波数変化は、ICチップの負荷容量を僅かに変えて微調
整すればよい。
ICチップは多量に用いないとそのコストを低減することができないので、広範囲の周
波数の発振回路に用いなければならない。周波数が異なる場合は、外部容量を適切に選択
して位相雑音を低減する。
図5は位相雑音(C/N)特性であり、曲線20は外部容量を調整する前の特性、曲線
21は外部容量を調整し、位相雑音(C/N)を低減した特性である。
以上のように外部容量を備えた回路基板を用いて圧電発振器を構成すると、ICチップ
に内蔵する容量のみで位相雑音(C/N)が低減しきれないところを、負荷容量に並列に
外部容量を付加することにより、更に低減することが可能になる。また、本実施形態によ
れば、ICチップを広範囲の周波数の発振回路に適用することが可能になるので、ICチ
ップのコストを削減できるという利点もある。
また可変容量素子を備えたICチップを用いて圧電発振器を構成すると、温度補償型の
圧電発振器を構成できる共に、負荷容量に並列に外部容量を付加することにより、位相雑
音(C/N)を低減することができる。またICチップをより汎用できるという利点もあ
る。
また外部容量を複数個備えた回路基板を用いて圧電発振器を構成すると、負荷容量に並
列に付加する外部容量を微調整することが可能となり、位相雑音をより細かに調整するこ
とができるという効果がある。
21は外部容量を調整し、位相雑音(C/N)を低減した特性である。
以上のように外部容量を備えた回路基板を用いて圧電発振器を構成すると、ICチップ
に内蔵する容量のみで位相雑音(C/N)が低減しきれないところを、負荷容量に並列に
外部容量を付加することにより、更に低減することが可能になる。また、本実施形態によ
れば、ICチップを広範囲の周波数の発振回路に適用することが可能になるので、ICチ
ップのコストを削減できるという利点もある。
また可変容量素子を備えたICチップを用いて圧電発振器を構成すると、温度補償型の
圧電発振器を構成できる共に、負荷容量に並列に外部容量を付加することにより、位相雑
音(C/N)を低減することができる。またICチップをより汎用できるという利点もあ
る。
また外部容量を複数個備えた回路基板を用いて圧電発振器を構成すると、負荷容量に並
列に付加する外部容量を微調整することが可能となり、位相雑音をより細かに調整するこ
とができるという効果がある。
図6は本発明の第2の実施例に係る圧電発振器の構成を示す斜視図である。
図1に示した圧電発振器1と異なる点は、外部容量に個別容量、例えばチップコンデン
サC10を用いた点である。従って、回路基板6’はグリーンシート間に容量構成用の電
極を設ける必要がなく、個別容量(チップコンデンサ)C10を取り付けるパッド電極1
0を形成すればよい。
以上の説明では、ICチップの端子と回路基板のパッド電極との接続にボンディングワ
イヤを用いた例を示したが、フリップチップボンディングを用いてもよい。また、発振回
路として、増幅器Amp1と、抵抗R1と、2つの容量C1、C2とを用いて回路を示し
たが、図8に示したようなコルピッツ型発振回路を用いてもよい。また、回路基板6とし
てセラミック基板を用いた例を示したが、ガラス−エポキシ材等を用いた多層板を用いて
もよい。
図1に示した圧電発振器1と異なる点は、外部容量に個別容量、例えばチップコンデン
サC10を用いた点である。従って、回路基板6’はグリーンシート間に容量構成用の電
極を設ける必要がなく、個別容量(チップコンデンサ)C10を取り付けるパッド電極1
0を形成すればよい。
以上の説明では、ICチップの端子と回路基板のパッド電極との接続にボンディングワ
イヤを用いた例を示したが、フリップチップボンディングを用いてもよい。また、発振回
路として、増幅器Amp1と、抵抗R1と、2つの容量C1、C2とを用いて回路を示し
たが、図8に示したようなコルピッツ型発振回路を用いてもよい。また、回路基板6とし
てセラミック基板を用いた例を示したが、ガラス−エポキシ材等を用いた多層板を用いて
もよい。
1、2…圧電発振器、5…ICチップ、6、6’…回路基板、7…電極パッド、8a、
8b、8c…電極パッド、9…ボンディングワイヤ、8’a、8’b、8’c、8E…容
量形成用電極、8a1、8b1、8c1…配線導体、10…パッド電極、11…制御電圧
発生回路、X…圧電振動子、Amp1、Amp2…増幅器、D…可変容量素子、R1…抵
抗、C1、C2…容量、C5、C6、C7…外部容量、C10…外部容量(チップコンデ
ンサ)
8b、8c…電極パッド、9…ボンディングワイヤ、8’a、8’b、8’c、8E…容
量形成用電極、8a1、8b1、8c1…配線導体、10…パッド電極、11…制御電圧
発生回路、X…圧電振動子、Amp1、Amp2…増幅器、D…可変容量素子、R1…抵
抗、C1、C2…容量、C5、C6、C7…外部容量、C10…外部容量(チップコンデ
ンサ)
Claims (3)
- 圧電振動子と、
少なくとも負荷容量と周波数調整回路を含む発振用の増幅回路を有するICチップと、
前記ICチップとは別体の外部容量を有し、前記圧電振動子及び前記ICチップを搭載
可能な回路基板と、を備え、
前記負荷容量と前記外部容量とが並列回路を成すように、前記負荷容量と前記外部容量
とを導体を介して導通したことを特徴とする圧電発振器。 - 前記ICチップは、電圧制御型容量素子を備えることを特徴とする請求項1に記載の圧
電発振器。 - 前記回路基板には、前記外部容量が複数設けられ、前記負荷容量と前記外部容量との接
続が選択可能に構成されていることを特徴とする請求項1又は2に記載の圧電発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008188170A JP2010028502A (ja) | 2008-07-22 | 2008-07-22 | 圧電発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008188170A JP2010028502A (ja) | 2008-07-22 | 2008-07-22 | 圧電発振器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010028502A true JP2010028502A (ja) | 2010-02-04 |
Family
ID=41733893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008188170A Withdrawn JP2010028502A (ja) | 2008-07-22 | 2008-07-22 | 圧電発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010028502A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823462B2 (en) | 2010-10-28 | 2014-09-02 | Seiko Epson Corporation | Piezoelectric oscillation circuit and temperature-constant piezoelectric oscillator |
-
2008
- 2008-07-22 JP JP2008188170A patent/JP2010028502A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8823462B2 (en) | 2010-10-28 | 2014-09-02 | Seiko Epson Corporation | Piezoelectric oscillation circuit and temperature-constant piezoelectric oscillator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7759844B2 (en) | Surface-mount type crystal unit | |
EP1257055A2 (en) | Piezoelectric device | |
JP4444740B2 (ja) | 表面実装用の水晶発振器 | |
JP5159552B2 (ja) | 水晶発振器 | |
JP2011147053A (ja) | 圧電振動片、圧電発振器 | |
US6847265B2 (en) | Temperature-compensated crystal oscillator | |
US20060170510A1 (en) | Mounting structure and method of surface-mount crystal oscillator | |
JP2002271142A (ja) | 表面実装型の水晶発振器及びその製造方法 | |
JP4115229B2 (ja) | 圧電発振器 | |
JP2010103802A (ja) | 電子装置 | |
JP2012191560A (ja) | 水晶デバイス | |
JP2001320240A (ja) | 圧電発振器 | |
JP2004320417A (ja) | 温度補償圧電発振器 | |
JP2010028502A (ja) | 圧電発振器 | |
JP2012090203A5 (ja) | ||
JP4926261B2 (ja) | 水晶振動子及び水晶デバイス | |
JP2015211399A (ja) | 表面実装型圧電デバイス | |
JP4529623B2 (ja) | 圧電発振器 | |
JP6604071B2 (ja) | 圧電振動デバイス | |
JP2000124738A (ja) | 圧電発振器および圧電振動デバイス | |
JP2009272734A (ja) | 圧電発振器 | |
JP2009225223A (ja) | 圧電デバイス | |
JP2001077627A (ja) | 温度補償圧電発振器 | |
JP4178902B2 (ja) | 表面実装型圧電発振器 | |
JP2009278218A (ja) | 圧電発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |