JP2010027648A - 半導体装置、半導体製造装置および半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体基板上の凹部が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜の応力を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上にトレンチ５を形成し、熱ＣＶＤ法を用いることで、トレンチ５内の一部を埋め込む埋め込み絶縁膜６を半導体基板１上に成膜し、埋め込み絶縁膜６の成膜時よりも高い温度にて埋め込み絶縁膜６を熱処理した後、熱ＣＶＤ法を用いることで、トレンチ５内の一部を埋め込む埋め込み絶縁膜７を埋め込み絶縁膜６上に成膜し、埋め込み絶縁膜７の成膜時よりも高い温度にて埋め込み絶縁膜７を熱処理した後、熱ＣＶＤ法を用いることで、トレンチ５内を完全に埋め込む埋め込み絶縁膜を埋め込み絶縁膜７上に成膜し、埋め込み絶縁膜の成膜時よりも高い温度にて埋め込み絶縁膜を熱処理する。
【選択図】図４

Description

本発明は半導体装置、半導体製造装置および半導体装置の製造方法に関し、特に、ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）の埋め込み絶縁膜の形成方法に適用して好適なものである。

半導体素子の微細化の要求に伴って、フォトリソグラフィーの解像度限界以下のラインアンドスペースを実現するために、側壁転写プロセスが用いられ始めている（特許文献１）。この側壁転写プロセスは、被加工膜上に形成された芯材パターンの側壁に側壁パターンを成膜し、芯材パターンを除去した後に残った側壁パターンをエッチングマスクとして被加工膜をエッチングする方法である。

ここで、この側壁転写プロセスに用いられる側壁パターンは、芯材パターンに接する方の接触面は垂直に切り立っているのに対して、芯材パターンに接しない方の非接触面は上部から下部に向かってなだらかな丸みを帯びた形状になる。このため、側壁パターンをエッチングマスクとして被加工膜をエッチングする時に、側壁パターンの接触面側で挟まれる領域に比べ、側壁パターンの非接触面側で挟まれる領域にイオンが入り込みやすくなり、側壁パターンの非接触面側で挟まれる領域の方がエッチングが進行しやすいため、側壁転写プロセスにてＳＴＩを形成した場合、側壁パターンの非接触面側で挟まれる領域に形成されるトレンチの方が、側壁パターンの接触面側で挟まれる領域に形成されるトレンチよりも深さおよび幅が増大する。

ここで、ＳＴＩのトレンチに埋め込み絶縁膜を埋め込む方法として、ＴＥＯＳ（テトラエトキシシラン）／Ｏ_３系混合ガスを用いた熱ＣＶＤ法、ＨＤＰ（高密度プラズマ）ＣＶＤ法、塗布法などの方法がある。

しかしながら、このような方法によって、深さおよび幅にばらつきのあるトレンチに埋め込み絶縁膜を一度に埋め込むと、埋め込み絶縁膜の応力が大きくなることから、トレンチ間にはさまれたアクティブ領域において、トレンチの深さ方向に沿うようにして反りが発生し、フラッシュメモリなどの下地構造の変形や電気的特性の劣化などを引き起こすという問題があった。

また、熱ＣＶＤ法やＨＤＰ−ＣＶＤ法では、トレンチが逆テーパ形状やオーバーハング形状を有する場合やアスペクト比（トレンチの深さと間口幅との比）が３を超える場合には、トレンチの埋め込みが困難となるという問題があった。

また、塗布法では、トレンチが逆テーパ形状やオーバーハング形状を有する場合やアスペクト比が３を超える場合においても、トレンチを良好に埋め込むことができるが、絶縁耐性やウェット処理耐性などの膜質が、熱ＣＶＤ法やＨＤＰ−ＣＶＤ法にて形成された膜に比べて劣るという問題があった。

特開２００８−２７９７８号公報

そこで、本発明の目的は、半導体基板上に形成された凹部が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜の応力を低減することが可能な半導体装置、半導体製造装置および半導体装置の製造方法を提供することである。

上述した課題を解決するために、本発明の一態様によれば、半導体基板上に形成された下地層と、前記下地層の側面に沿って前記半導体基板に形成されたトレンチであって、前記半導体基板の表面部よりも前記トレンチの底部側にて、対向する前記トレンチの一対の側壁間の距離が前記表面部における前記一対の側壁間の距離より大なる部分を有するトレンチと、前記下地層の側面および前記トレンチの前記一対の側壁に沿って形成された第１の埋め込み絶縁膜であって、前記下地層の側面に形成された膜厚より前記一対の側壁それぞれに形成された膜厚が厚く、前記表面部における前記第１の埋め込み絶縁膜間の距離が、前記表面部よりも前記底部側のいずれの部分における前記第１の埋め込み絶縁膜間の距離以上となるように形成された第１の埋め込み絶縁膜と、前記第１の埋め込み絶縁膜の間に形成された第２の埋め込み絶縁膜とを備えることを特徴とする半導体装置を提供する。

また、本発明の一態様によれば、熱ＣＶＤ法によって成膜処理を行う成膜チャンバと、前記成膜処理の温度よりも高い温度にて熱処理を行う熱処理チャンバと、真空状態を保ったままの状態で、前記成膜チャンバおよび前記熱処理チャンバに半導体ウェハを搬送する搬送チャンバとを備えることを特徴とする半導体製造装置を提供する。

また、本発明の一態様によれば、熱ＣＶＤ法によって半導体ウェハ上に成膜処理を行う成膜チャンバと、前記成膜処理の温度よりも高い温度にて前記半導体ウェハを前記成膜チャンバ内で前記成膜処理に引き続いて輻射加熱する輻射加熱部とを備えることを特徴とする半導体製造装置を提供する。

また、本発明の一態様によれば、半導体基板に凹部を形成する工程と、熱ＣＶＤ法によって前記凹部の内面に沿って第１の埋め込み絶縁膜を成膜する工程と、前記第１の埋め込み絶縁膜の成膜時よりも高い温度にて前記第１の埋め込み絶縁膜を熱処理する工程と、熱ＣＶＤ法によって前記第１の埋め込み絶縁膜上に第２の埋め込み絶縁膜を成膜する工程と、前記第２の埋め込み絶縁膜の成膜時よりも高い温度にて前記第２の埋め込み絶縁膜を熱処理する工程とを備えることを特徴とする半導体装置の製造方法を提供する。

以上説明したように、本発明によれば、半導体基板上に形成された凹部が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜の応力を低減することが可能となる。

以下、本発明の実施形態に係る半導体装置について図面を参照しながら説明する。

（第１実施形態）
図１〜図７は、本発明の第１実施形態に係る半導体装置の製造方法を示す断面図である。
図１において、半導体基板１上にトンネル絶縁膜２を形成した後、ＣＶＤなどの方法で電荷保持膜３およびストッパ膜４をトンネル絶縁膜２上に順次積層する。なお、半導体基板１の材質はＳｉに限定されることなく、例えば、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＺｎＳｅ、ＧａＩｎＡｓＰなどの中から選択するようにしてもよい。また、トンネル絶縁膜２としては、例えば、シリコン酸化膜を用いることができる。また、電荷保持膜３としては、例えば、半導体基板１上に浮遊ゲート型セルを形成する場合、多結晶シリコンなどを用いることができる。また、半導体基板１上にチャージトラップ型セルを形成する場合、電荷保持膜３として、シリコン窒化膜を用いるようにしてもよい。また、ストッパ膜４としては、例えば、シリコン窒化膜やシリコン酸化膜などを用いることができる。

次に、図２に示すように、例えば、側壁転写プロセスを用いることにより、ストッパ膜４、電荷保持膜３およびトンネル絶縁膜２を通して半導体基板１内に至るトレンチ５を形成し電荷保持膜３を分離する。なお、ＳＴＩによる耐圧を十分に確保するために、トレンチ５のアスペクト比は、８以上に設定することが好ましい。

また、トレンチ５間の断面積のばらつきは５％以上あってもよいし、１０％以上あってもよい。なお、トレンチ５間の断面積のばらつきが５％以上あると、埋め込み材料の応力の影響を受けやすくなるため、トレンチ５間にはさまれたアクティブ領域の反りが現れやすくなる。また、トレンチ５間の断面積のばらつきが１０％以上あると、トレンチ５間にはさまれたアクティブ領域の反りが大きくなり、トレンチ５内の埋め込みが不完全になったり、レンチ５内に埋め込まれた埋め込み材料にボイドが現れたりする可能性が大きくなる。

上述した側壁転写プロセスを用いることで、フォトリソグラフィーの解像度限界で得られる配列ピッチの１／２の間隔でトレンチ５を形成することができる。一方、側壁転写プロセスにてトレンチ５を形成した場合、トレンチ５の深さおよび幅にばらつきが発生し、深さが深いトレンチ５と深さが浅いトレンチ５が交互に出現する。また、ストッパ膜４、電荷保持膜３およびトンネル絶縁膜２を通して半導体基板１内にトレンチ５を形成した場合、これらの膜のエッチングレートなどの違いによって、ストッパ膜４、電荷保持膜３およびトンネル絶縁膜２が半導体基板１上でひさし状に張り出したオーバーハング形状となる。
すなわち、このトレンチ５は、それぞれ対向する一対の側壁を有し、半導体基板１の表面部よりトレンチ５の底部側にて、半導体基板１の表面部における一対の側壁間の距離ａより一対の側壁間の距離ｂが大なる部分を有している。

次に、図３に示すように、熱ＣＶＤ法を用いることで、半導体基板１上およびトレンチ５の内面に沿って埋め込み絶縁膜６を成膜する。なお、埋め込み絶縁膜６の成膜時の原料は、ＴＥＯＳ／Ｏ_３系混合ガスを用いる。また、埋め込み絶縁膜６の成膜時の温度は、３７５℃〜４８０℃の範囲内に設定する。

また、埋め込み絶縁膜６の膜厚は、トレンチ５間にはさまれたアクティブ領域に反りが発生しない程度に設定するものとし、例えば、トレンチ５の間口幅の１／５程度以下とすることが好ましい。具体的には、例えば、トレンチ５の間口幅が３０ｎｍであるとすると、埋め込み絶縁膜６の膜厚は５ｎｍ以下に設定することが好ましい。

ここで、埋め込み絶縁膜６の成膜時の温度を３７５℃〜４８０℃の範囲内に設定した上で、原料ガスの流量や圧力を調整することで、トレンチ５内に露出したストッパ膜４、電荷保持膜３およびトンネル絶縁膜２などの下地層の側面よりも半導体基板１の表面での成膜レートを大きくする。これにより、トレンチ５内のストッパ膜４、電荷保持膜３およびトンネル絶縁膜２の側壁、すなわち半導体基板１の表面部に成膜された埋め込み絶縁膜６の膜厚よりも、トレンチ５内の半導体基板１の露出面に成膜された埋め込み絶縁膜６の膜厚を厚くすることができる。この結果、ストッパ膜４、電荷保持膜３およびトンネル絶縁膜２がひさし状に張り出したオーバーハング形状を回避することが可能となり、埋め込み絶縁膜６の成膜後のトレンチ５内の埋め込み性を向上させることができる。すなわち、埋め込み絶縁膜６は、半導体基板１の表面部よりトレンチ５の底部側における埋め込み絶縁膜６間の距離ｄがいずれの箇所においても、半導体基板１の表面部における埋め込み絶縁膜６間の距離ｃ以下になるよう形成される。図３において、埋め込み絶縁膜６間の距離は、半導体基板１の表面部から所定距離まで等しく形成され、その後、徐々に短くなるよう形成されている。

そして、埋め込み絶縁膜６の形成後、埋め込み絶縁膜６の成膜時よりも高い温度にて埋め込み絶縁膜６を熱処理することで、埋め込み絶縁膜６の応力を緩和する。なお、埋め込み絶縁膜６の熱処理条件は、例えば、８５０℃、３０分に設定する。ここで、埋め込み絶縁膜６の成膜後に熱処理を行うことにより、成膜後に１５０ＭＰａ〜３００ＭＰａ程度あった埋め込み絶縁膜６の収縮応力を、５０ＭＰａ以下の収縮応力または５０ＭＰａ以下の圧縮応力に緩和することができる。

また、埋め込み絶縁膜６の成膜後に熱処理を行うことにより、トレンチ５内のストッパ膜４、電荷保持膜３、トンネル絶縁膜２および半導体基板１の側壁間において、埋め込み絶縁膜６の構造を均一化することができ、熱ＣＶＤ法による成膜レートが下地依存性を持つ場合においても、埋め込み絶縁膜６上に積層される図４、５の埋め込み絶縁膜７、８の膜厚を均一化することができる。

次に、図４に示すように、熱ＣＶＤ法を用いることで、トレンチ５内の埋め込み絶縁膜６上に沿って埋め込み絶縁膜７を成膜する。そして、埋め込み絶縁膜７の成膜時よりも高い温度にて埋め込み絶縁膜７を熱処理することで、埋め込み絶縁膜７の応力を緩和する。なお、埋め込み絶縁膜７の成膜処理および熱処理の条件は、埋め込み絶縁膜６の成膜処理および熱処理の条件とそれぞれ同一に設定することができる。

次に、図５に示すように、熱ＣＶＤ法を用いることで、トレンチ５内を完全に埋め込む埋め込み絶縁膜８を埋め込み絶縁膜７上に成膜する。そして、埋め込み絶縁膜８の成膜時よりも高い温度にて埋め込み絶縁膜８を熱処理することで、埋め込み絶縁膜８の応力を緩和する。なお、埋め込み絶縁膜８の成膜処理および熱処理の条件は、埋め込み絶縁膜６の成膜処理および熱処理の条件とそれぞれ同一に設定することができる。

次に、図６に示すように、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いることで、ストッパ膜４が露出するまで埋め込み絶縁膜６、７、８を薄膜化する。そして、ストッパ膜４を除去した後、フッ酸などの薬液を用いることで、トンネル絶縁膜２の高さまで埋め込み絶縁膜６、７、８をウエットエッチングし、フローティングゲート電極３ａ間に埋め込み絶縁膜６、７、８を落とし込む。

次に、図７に示すように、ＣＶＤ法などの方法を用いることで、フローティングゲート電極３ａの上面および側面が覆われるようにして半導体基板１上にゲート間絶縁膜９を形成する。なお、ゲート間絶縁膜９の材質としては、例えば、シリコン酸化膜を用いるようにしてもよいし、Ｈｆ系酸化物などの高誘電率絶縁膜を用いるようにしてもよい。

次に、ＣＶＤなどの方法を用いることでゲート間絶縁膜９上に導電膜を形成する。そして、フォトリソグラフィー技術およびドライエッチング技術を用いて導電膜をパターニングすることで、ゲート間絶縁膜９上にコントロールゲート電極１０を形成する。なお、コントロールゲート電極１０の材質としては、例えば、多結晶シリコンを用いるようにしてもよいし、シリサイドを用いるようにしてもよい。

ここで、１回の成膜処理および１回の熱処理を１サイクルとして複数サイクル繰り返しながら、埋め込み絶縁膜６、７、８をトレンチ５内に形成することで、半導体基板１上に形成されたトレンチ５が逆テーパ形状やオーバーハング形状を有する場合においても、埋め込み性や膜質の劣化を抑制しつつ、埋め込み絶縁膜６、７、８の応力を低減することが可能となる。このため、ＳＴＩにおける絶縁耐性やウェット処理耐性などを確保しつつ、トレンチ５間にはさまれたアクティブ領域に反りが発生するのを防止することが可能となり、フラッシュメモリなどの下地構造の変形や電気的特性の劣化などを抑制することができる。

なお、上述した実施形態では、ＴＥＯＳ／Ｏ_３系混合ガスを用いた熱ＣＶＤ法を適用することで、埋め込み絶縁膜６〜８をトレンチ５内に成膜する方法について説明したが、ＥＯＳ／Ｏ_３系混合ガスを用いた熱ＣＶＤ法にてトレンチ５内の全体を埋め込む必要はなく、２回目以降の成膜時には、プラズマＣＶＤ法、ＨＤＰ−ＣＶＤ法または塗布法などにてトレンチ５内を埋め込むようにしてもよい。

また、上述した実施形態では、埋め込み絶縁膜６〜８をトレンチ５内に形成するために、１回の成膜処理および１回の熱処理を１サイクルとして３回繰り返す方法について説明したが、必ずしも３回に限定されることはなく、２回繰り返すようにしてもよいし、４回以上繰り返すようにしてもよい。

また、上述した実施形態では、埋め込み絶縁膜６〜８をトレンチ５内に成膜する時の成膜条件を同一に設定する方法について説明したが、２回目以降の成膜時には、成膜レートの下地依存性がより小さくなるように成膜条件を変更してもよい。

また、上述した実施形態では、埋め込み絶縁膜６〜８をトレンチ５内に形成するために、ＴＥＯＳ／Ｏ_３系混合ガスを用いた熱ＣＶＤ法を用いる方法について説明したが、ＳｉＨ_２Ｃｌ_２（ジクロロシラン）／Ｎ_２Ｏ系混合ガスを用いたＨＴＯ（高温酸化）を適用するようにしてもよいし、ＨＳｉ［Ｎ（ＣＨ_３）_２］_３（トリスジメチルアミノシラン）／Ｏ_３系混合ガスを用いたＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）を適用するようにしてもよい。

また、上述した実施形態では、ＳＴＩのトレンチ内に埋め込み絶縁膜を形成する方法について説明したが、フラッシュメモリやＤＲＡＭなどのワード線間などの埋め込みに適用するようにしてもよい。
（第２実施形態）

図８は、本発明の第２実施形態に係る半導体製造装置の概略構成を示す断面図である。
図８において、半導体製造装置には、成膜チャンバ２１、搬送チャンバ３１および熱処理チャンバ４１が設けられ、成膜チャンバ２１および熱処理チャンバ４１は、シャッターバルブ４５、４６をそれぞれ介して搬送チャンバ３１に連結されている。

ここで、成膜チャンバ２１は、熱ＣＶＤ法によって半導体ウェハＷ上に成膜処理を行うことができる。また、熱処理チャンバ４１は、成膜チャンバ２１での成膜処理の温度よりも高い温度にて半導体ウェハＷの熱処理を行うことができる。搬送チャンバ３１は、真空状態を保ったままの状態で、成膜チャンバ２１および熱処理チャンバ４１に半導体ウェハＷを搬送することができる。

具体的には、成膜チャンバ２１には、成膜チャンバ２１内を排気する排気管２２が接続されている。そして、成膜チャンバ２１内には、半導体ウェハＷを載置するテーブル２５が設置されるとともに、ガス噴出孔２４を介して反応ガスＧを成膜チャンバ２１内に導入するガス導入部２３が設けられている。また、テーブル２５下には、半導体ウェハＷを抵抗加熱する抵抗加熱部２６が設けられている。

また、熱処理チャンバ４１には、熱処理チャンバ４１内を排気する排気管４２が接続されている。そして、熱処理チャンバ４１内には、半導体ウェハＷを載置するテーブル４３が設置されるとともに、半導体ウェハＷを輻射加熱するランプ４４が設けられている。なお、ランプ４４としては、例えば、ハロゲンランプやフラッシュランプなどを用いることができる。

また、搬送チャンバ３１には、搬送チャンバ３１内を排気する排気管３２が接続されている。そして、搬送チャンバ３１には、半導体ウェハＷを搬送する搬送ロボット３３が設けられ、搬送ロボット３３には半導体ウェハＷを保持する搬送アーム３４が設けられている。

そして、搬送ロボット３３は、シャッターバルブ４５、４６が閉じた状態で、例えば、図２のトレンチ５が形成された半導体ウェハＷを搬送チャンバ３１内に搬送する。そして、成膜チャンバ２１、搬送チャンバ３１および熱処理チャンバ４１内を排気することで、成膜チャンバ２１、搬送チャンバ３１および熱処理チャンバ４１内を所定の真空状態にする。そして、成膜チャンバ２１、搬送チャンバ３１および熱処理チャンバ４１が所定の真空状態に達すると、シャッターバルブ４５が開かれる。そして、搬送ロボット３３は、図２のトレンチ５が形成された半導体ウェハＷを成膜チャンバ２１内に搬入し、テーブル２５上に載置する。そして、半導体ウェハＷがテーブル２５上に載置されると、シャッターバルブ４５が閉じられる。そして、ガス導入部２３を介してＴＥＯＳ／Ｏ_３系混合ガスなどの反応ガスＧを成膜チャンバ２１内に導入し、抵抗加熱部２６にて半導体ウェハＷを成膜温度で加熱しながら、図２のトレンチ５内に図３の埋め込み絶縁膜６を成膜する。

そして、図２のトレンチ５内に埋め込み絶縁膜６が成膜されると、反応ガスＧの導入を停止し、成膜チャンバ２１内に残留する反応ガスＧを排気してから、シャッターバルブ４５が開かれる。そして、搬送ロボット３３は、シャッターバルブ４５が開かれると、埋め込み絶縁膜６が成膜された半導体ウェハＷを成膜チャンバ２１から搬出する。そして、埋め込み絶縁膜６が成膜された半導体ウェハＷが成膜チャンバ２１から搬出されると、シャッターバルブ４５が閉じられるとともに、ゲートバルブ４６が開かれる。そして、搬送ロボット３３は、埋め込み絶縁膜６が成膜された半導体ウェハＷを熱処理チャンバ４１に搬入し、テーブル４３上に載置する。そして、半導体ウェハＷがテーブル４３上に載置されると、ゲートバルブ４６が閉じられる。そして、ランプ４４にて半導体ウェハＷを成膜温度よりも高い熱処理温度で所定時間だけ加熱することで、埋め込み絶縁膜６の応力を緩和させる。

そして、埋め込み絶縁膜６が成膜された半導体ウェハＷが熱処理されると、ゲートバルブ４６が開かれる。そして、搬送ロボット３３は、ゲートバルブ４６が開かれると、熱処理された半導体ウェハＷを熱処理チャンバ４１から搬出する。そして、熱処理された半導体ウェハＷが熱処理チャンバ４１から搬出されると、ゲートバルブ４６が閉じられるとともに、シャッターバルブ４５が開かれる。

以後、搬送ロボット３３は、成膜チャンバ２１→熱処理チャンバ４１→成膜チャンバ２１→熱処理チャンバ４１の順に搬送を行い、成膜チャンバ２１および熱処理チャンバ４１にて成膜処理および熱処理をそれぞれ繰り返し行わせることで、図３の埋め込み絶縁膜６上に図４、５の埋め込み絶縁膜７、８を順次形成させる。

これにより、図２のトレンチ５が形成された半導体ウェハＷを大気に晒すことなく、埋め込み絶縁膜６、７、８をトレンチ５内に形成することができ、埋め込み絶縁膜６、７、８の汚染を防止しつつ、成膜処理および熱処理をそれぞれ繰り返すことが可能となるとともに、スループットの低下を抑制することができる。

（第３実施形態）
図９は、本発明の第３実施形態に係る半導体製造装置の概略構成を示す断面図である。
図９において、半導体製造装置には、成膜チャンバ５１が設けられている。ここで、成膜チャンバ５１は、熱ＣＶＤ法によって半導体ウェハＷ上に成膜処理を行うとともに、成膜処理の温度よりも高い温度にて半導体ウェハＷを成膜処理に引き続いて輻射加熱することができる。

具体的には、成膜チャンバ５１には、成膜チャンバ５１内を排気する排気管５２が接続されている。そして、成膜チャンバ５１内には、半導体ウェハＷを載置するテーブル５５が設置されるとともに、ガス噴出孔５４を介して反応ガスＧまたはパージガスＰを成膜チャンバ５１内に導入するガス導入部５３が設けられている。また、テーブル５５下には、半導体ウェハＷを輻射加熱するランプ５６が設けられている。なお、ランプ５６としては、例えば、ハロゲンランプやフラッシュランプなどを用いることができる。

そして、例えば、図２のトレンチ５が形成された半導体ウェハＷがテーブル５５上に載置されると、成膜チャンバ５１内を排気することで、成膜チャンバ５１内を所定の真空状態にする。そして、成膜チャンバ５１が所定の真空状態に達すると、ガス導入部５３を介してＴＥＯＳ／Ｏ_３系混合ガスなどの反応ガスＧを成膜チャンバ５１内に導入し、ランプ５６にて半導体ウェハＷを成膜温度で加熱しながら、図２のトレンチ５内に図３の埋め込み絶縁膜６を成膜する。そして、図２のトレンチ５内に埋め込み絶縁膜６が成膜されると、反応ガスＧの導入を停止し、成膜チャンバ５１内に残留する反応ガスＧを排気してから、ガス導入部５３を介してＮ_２ガスなどのパージガスＰを成膜チャンバ５１内に導入する。そして、埋め込み絶縁膜６が成膜された半導体ウェハＷをランプ５６にて成膜温度よりも高い熱処理温度で所定時間だけ加熱することで、埋め込み絶縁膜６の応力を緩和させる。

そして、埋め込み絶縁膜６が成膜された半導体ウェハＷを熱処理が完了すると、成膜チャンバ５１内に残留するパージガスＰを排気してから、ガス導入部５３を介して反応ガスＧを成膜チャンバ５１内に導入する。以後、成膜チャンバ５１内で成膜処理および熱処理をそれぞれ繰り返し行わせることで、図３の埋め込み絶縁膜６上に図４、５の埋め込み絶縁膜７、８を順次形成させる。

これにより、成膜処理および熱処理を同一の成膜チャンバ５１内でそれぞれ繰り返し行わせることが可能となり、成膜装置と熱処理装置を別個に設ける必要がなくなることから、省スペース化を図ることが可能となるとともに、スループットの低下を抑制することができる。

本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第１実施形態に係る半導体装置の製造方法を示す断面図。 本発明の第２実施形態に係る半導体製造装置の概略構成を示す断面図。 本発明の第３実施形態に係る半導体製造装置の概略構成を示す断面図。

符号の説明

１ 半導体基板、２ トンネル絶縁膜、３ 電荷保持膜、３ａ フローティングゲート電極、４ ストッパ膜、５ トレンチ、６、７、８ 埋め込み絶縁膜、９ ゲート間絶縁膜、１０ コントロールゲート電極、２１、５１ 成膜チャンバ、２２、３２、４２、５２ 排気管、２３、５３ ガス導入部、２４、５４ ガス噴出孔、２５、４３、５５ テーブル、２６ 抵抗加熱部、３１ 搬送チャンバ、３３ 搬送ロボット、３４ 搬送アーム、４１ 熱処理チャンバ、４４、５６ ランプ、４５、４６ シャッターバルブ

Claims (5)

1. 半導体基板上に形成された下地層と、
   前記下地層の側面に沿って前記半導体基板に形成されたトレンチであって、前記半導体基板の表面部よりも前記トレンチの底部側にて、対向する前記トレンチの一対の側壁間の距離が前記表面部における前記一対の側壁間の距離より大なる部分を有するトレンチと、
   前記下地層の側面および前記トレンチの前記一対の側壁に沿って形成された第１の埋め込み絶縁膜であって、前記下地層の側面に形成された膜厚より前記一対の側壁それぞれに形成された膜厚が厚く、前記表面部における前記第１の埋め込み絶縁膜間の距離が、前記表面部よりも前記底部側のいずれの部分における前記第１の埋め込み絶縁膜間の距離以上となるように形成された第１の埋め込み絶縁膜と、
   前記第１の埋め込み絶縁膜の間に形成された第２の埋め込み絶縁膜とを備えることを特徴とする半導体装置。
2. 熱ＣＶＤ法によって成膜処理を行う成膜チャンバと、
   前記成膜処理の温度よりも高い温度にて熱処理を行う熱処理チャンバと、
   真空状態を保ったままの状態で、前記成膜チャンバおよび前記熱処理チャンバに半導体ウェハを搬送する搬送チャンバとを備えることを特徴とする半導体製造装置。
3. 熱ＣＶＤ法によって半導体ウェハ上に成膜処理を行う成膜チャンバと、
   前記成膜処理の温度よりも高い温度にて前記半導体ウェハを前記成膜チャンバ内で前記成膜処理に引き続いて輻射加熱する輻射加熱部とを備えることを特徴とする半導体製造装置。
4. 半導体基板に凹部を形成する工程と、
   熱ＣＶＤ法によって前記凹部の内面に沿って第１の埋め込み絶縁膜を成膜する工程と、
   前記第１の埋め込み絶縁膜の成膜時よりも高い温度にて前記第１の埋め込み絶縁膜を熱処理する工程と、
   熱ＣＶＤ法によって前記第１の埋め込み絶縁膜上に第２の埋め込み絶縁膜を成膜する工程と、
   前記第２の埋め込み絶縁膜の成膜時よりも高い温度にて前記第２の埋め込み絶縁膜を熱処理する工程とを備えることを特徴とする半導体装置の製造方法。
5. 前記半導体基板に凹部を形成する工程は、
   前記半導体基板上に下地層を形成する工程と、
   前記下地層を通して前記半導体基板内にトレンチを形成する工程とを備え、
   前記第１の埋め込み絶縁膜の成膜条件は、前記トレンチ内に露出した前記下地層の表面よりも前記半導体基板の表面での成膜レートが大きくなるように設定されることを特徴とする請求項４に記載の半導体装置の製造方法。

Images